Cours Electronique Numérique
Cours Electronique Numérique
Cours Electronique Numérique
SUPPORT DE COURS
SYSTEMES LOGIQUES
TAYARI LASSAAD
MAITRE TECHNOLOGUE A ISET GABES
E-mail :lassaad.tayari@isetn.rnu.tn
Systèmes logiques ISET GABES
Chapitre I
Automatiser une tâche consiste à enchaîner les diverses opérations nécessaires à sa réalisation en
limitant au maximum l’intervention d’un opérateur.
Les systèmes automatisés envahissent notre environnement aussi bien dans le domaine domestique
que dans le domaine du travail:
Informations
Consignes - afficheurs
- écran vidéo
Interface
- lampes
Opérateur
2- Informations manipulées par un automatisme:
Ces informations sont fournies par des CAPTEURS dont la fonction est de traduire les grandeurs
physiques (température, pression, vitesse, ...) généralement par une grandeur électrique.
On utilise deux types d’informations appelées Information Analogique et Information Digitale ou
Numérique.
Informations Analogiques: une information analogique est transportée par un signal électrique
continu (tension ou courant) dont elle modifie l’une des caractéristiques (exemple son amplitude ou
sa fréquence); la variation d’un signal est de ce fait ANALOGUE à celle de l’information, d’où son
nom.
Informations Numériques: Ces informations ne peuvent prendre qu’un nombre limité de valeurs
choisies dans un ensemble prédéfini (informations à valeurs discrètes). C’est une information qui
présente le caractère binaire, ses 2 valeurs possibles (états) sont conventionnellement repérées par les
chiffres 0 et 1; elle se présente sous différents aspects suivant le moyen de transport utilisé:
a/ Proposition logique: La synthèse d’un système logique commence par la traduction du cahier des
charges (description des spécifications techniques et opérationnelles de l’appareillage) en un
ensemble de propositions logiques simples qui présentent le caractère VRAI ou FAUX.
SYSTEME LOGIQUE DE
P2
CONTRÔLE DE
L’ALARME
Alarme
Select P1 P3 P4
P5
- l’alarme se déclenche si (le secteur n’est pas coupé) ET si (l’alarme est branchée) ET si [(la porte)
OU (la fenêtre) sont ouvertes] ET si (la temporisation est écoulée).
* En notation d’algèbre binaire, la fonction logique qui exprime le déclenchement de l’alarme a pour
expression:
Alarme = P1 .P2.(P3+P4).P5
On appelle « système logique combinatoire » un système dont l’état de la sortie ne dépend que de
la combinaison des valeurs des variables d’entrée.
E0
E1 Systèmes Logiques F(E0,E1,E2,E3)
E2 Combinatoires
E3
Variables Sn
Secondaires S'n
Chapitre II:
L’ensemble des outils informatiques sont basés sur les mêmes principes de calcul (loi de tout ou
rien). Les calculs habituels sont effectués dans le système de numération décimal, par contre le
calculateur électronique ne peut pas utiliser ce système car le circuit électronique ne permet pas de
distinguer 10 états. Le système de numération binaire ne comportera que 2 états 0 et 1.
Conversion binaire-décimal:
Bits 1 0 1 1 0 1
Puissance 25 24 23 22 21 20
Pondération 32 0 8 4 0 1
Somme des pondérations: 32+8+4+1 = 45
donc : 101101(2) = 45(10)
Bits 1 0 1 1 0 1 1
Puissance 23 22 21 20 2-1 2-2 2-3
Pondération 8 0 2 1 0 0,25 0,125
Quotient Reste(/2)
49
24 1
Donc: 49(10) = 110001(2)
12 0
6 0
3 0
1 1
0 1
20 0 ‘0’,4375
* 2
2-1 0 ‘0’,8750
* 2
Donc: 0,4375(10) = 0,0111(2)
2-2 1 ‘1’,75
0,75
* 2
2-3 1 ‘1’,5
0,5
* 2
2-4 1 ‘1’,0
Octal Binaire
0 000
1 001
2 010
3 011
4 100
5 101
6 110
7 111
Ou bien:
Conversion hexadécimal-décimal:
Conversion décimal-hexadécimal:
= 5 3 7 1,6 4 2(8)
Un dispositif logique ou numérique est destiné à manipuler des informations diverses qui doivent
être traduites par un ensemble de 0 et 1, obtenu suivant une loi de correspondance préétablie: c’est
l’opération de codage de l’information.
Exemples de codes:
* Code ASCII: chaque touche du clavier est codée sur 8 bits, donc on peut coder 256 caractères.
Exemple: Touche ‘A’ ==> code ASCII « 01000001 » ??
* Code DCB (Décimal Codée en Binaire): utilisé uniquement pour les chiffres décimaux. Ce code est
obtenu en remplaçant individuellement chacun des chiffres du nombre à représenter par son
équivalent binaire pur.
- Avantages: Représentation plus simple et très utile pour les systèmes d’affichage à 7 segments.
Chapitre III:
Introduction:
Historique:
- L’algèbre binaire résulte des travaux du mathématicien Georges BOOLE qui a développé au 19ème
siècle une algèbre logique portant sur des variables qui ne peuvent prendre qu’un nombre fini d’états.
- Son application, limitée aux variables et fonctions à caractère binaire, est attribuée à Claude
SHANNON (travaux publiés en 1938).
Définition:
L’algèbre de Boole est l’outil mathématique qui permet d’établir la relation entre les sorties et les
entrées d’un système logique (synthèse du système). Réciproquement, cet outil nous permet de
déterminer les règles de fonctionnement d’un système logique existant (analyse du système).
* Les opérateurs élémentaires de l’algèbre sont matérialisés par des systèmes physiques: optiques,
pneumatiques ou électriques. En technologie électronique:
- les variables logiques sont généralement des signaux « bi-tension »,
- les opérateurs logiques sont des circuits électroniques appelés « portes logiques ».
1/ Variables logiques:
Une variable ne peut prendre que 2 valeurs notées 0 et 1, qui représentent l’état d’un système
bistable générateur de la variable physique.
Exemple : - Présence ou absence de la lumière pour un système d’éclairage public.
- Ouverture ou fermeture d’un interrupteur…
2/ Fonctions logiques:
- Le fonctionnement d’un système logique est décrit par une ou plusieurs propositions logiques
simples qui présentent le caractère binaire « VRAI » ou « FAUX ».
M.TAYARI Lassaad Page 10/59 Chapitre 3
Systèmes logiques ISET GABES
- La relation sorties-entrées appelée fonction de transfert du système est décrite par une ou plusieurs
fonctions logiques qui traduisent algébriquement les propositions logiques.
- Une fonction logique qui prend les valeurs 0 ou 1 peut être considérée comme une variable binaire
pour une autre fonction logique.
Exemple:
c b a
Circuit F1 (c,b)
Logique
F2 (F1 ,a) = F2 (c,b,a)
Circuit
Logique
- Pour décrire le fonctionnement d’un système en cherchant l’état que doit prendre la sortie pour
toutes les combinaisons possibles des entrées, on utilisera ce qu’on appelle « la table de vérité ».
Opérateur OU Opérateur ET
A+A = A A.A = A
A+1 = 1 A.1 = A
A+0 = A A.0 = 0
A+ A = 1 A. A = 0
Elément neutre = 0 Elément neutre = 1
Théorèmes:
- De MORGAN : A B = A.B
A. B = A+B
- Divers : A+A.B= A
A+ A .B = A+B
A.( A +B) = A.B
A.B+ A .C+B.C = A.B+ A .C
a- La porte « ET »:
A
A S S
B
& B
S = A.B
b- La porte « OU »:
1
A S S
S=A+B
B B
Remarque: des portes logiques OU et ET à 2,3,4,8 et 13 entrées sont disponibles sous forme de
circuits intégrés. (74LS32 et 74LS08)
Chapitre IV:
Introduction:
Il s’agit de fonctions dont la valeur est connue pour toutes les combinaisons des variables.
- Table de vérité:
Combinaison A B C MAJ(A,B,C)
C0 0 0 0 0
C1 0 0 1 0
C2 0 1 0 0
C3 0 1 1 1
C4 1 0 0 0
C5 1 0 1 1
C6 1 1 0 1
C7 1 1 1 1
P1 P2 P3
Marche Manuelle Arrêt Augmenter la Vitesse
Supposons que Pi appuyé = 1 et Pi relâché = 0, d’où la table de vérité de la fonction « Clavier » qui
détecte au moins un poussoir déclenché:
P1 P2 P3 Clavier
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1
1 0 0 1
1 0 1 1
1 1 0
1 1 1
}
P3 = A .B.C
P5 = A. B .C
MAJ = A .B.C+A. B .C+A.B. C +A.B.C
P6 = A.B. C
P7 = A.B.C
1/ La réduction algébrique:
Il s’agit d’appliquer les théorèmes et les propriétés de l’algèbre de Boole pour obtenir une
expression plus simple de la fonction.
Exemple: Simplification de la fonction Majorité « MAJ »
MAJ = A .B.C+A. B .C+A.B. C +A.B.C
X on a: X+X = X et X. A +X.A = X (voir propriétés)
Soit: X = A.B.C
MAJ = A .B.C+A.B.C+A. B .C+A.B.C+A.B. C +A.B.C
=B.C.(A+ A )+A.C.(B+ B )+A.B.(C+ C )
=B.C+A.C+A.B
La méthode de KARNAUGH permet de visualiser une fonction et d’en tirer intuitivement une
fonction simplifier. L’élément de base de cette méthode est la table de KARNAUGH qui représente,
sous forme de tableau, toutes les combinaisons d’états possibles pour un nombre de variable donné.
Construction du tableau:
La table de KARNAUGH a été construite de façon à faire ressortir l’adjacence logique de
façon visuelle.
- chaque case représente une combinaison de variables,
- la table de vérité est transposée dans le tableau en mettant dans chaque case la valeur de la fonction
correspondante.
La fonction représentée par un T.K. s’écrit comme la somme des produits associés aux
différentes cases contenant la valeur 1.
Règle à suivre pour un problème à n variables: (n>2)
Le T.K. comporte donc 2n cases ou combinaisons, l’ordre des variables n’est pas important mais il
faut respecter la règle suivante:
« Les monômes repérant les lignes et les colonnes sont attribués de telle manière que 2 monômes
consécutifs ne diffèrent que de l’état d’une variable, il en résulte que 2 cases consécutives en ligne ou
en colonne repèrent des combinaisons adjacentes ». on utilise donc le code GRAY.
- Exemple: n = 4
CD
AB C D 00 C D 01 CD 11 C D 10
CD
AB C D 00 C D 01 CD 11 C D 10
ABCD F(A,B,C,D)
A B 00 0 1 0 0
0000 0 1 1 1 0
A B 01
0001 1 AB 11 0 1 0 0
0010 0 A B 10 0 0 1 0
F(A,B,C,D) = A B . C .D+-A.B. C . D + A .B.
0011 0
C . D + A B.C.D+A.B. C .D+A. B .C.D
0100 1
0101 1
0110 0
0111 1
1000 0
1001 0
1010 0
1011 1
1100 0
1101 1
1110 0
1111 0
Règle: « La réunion de 2 cases adjacentes contenant ‘1’ élimine la variable qui change d’état quand
on passe d’une case à l’autre ».
M.TAYARI Lassaad Page 19/59 Chapitre 4
Systèmes logiques ISET GABES
4 cases:
CD CD CD
AB
C D C D CD C D AB
C D C D CD C D AB
C D C D CD C D
00 01 11 10 00 01 11 10 00 01 11 10
0 0 0 0 1 1 1 1
AB AB AB
00 00 00
AB 1 1 0 0 AB AB 1
01 01 01
AB 1 1 0 0 AB 1 1 AB 1 1 1 1
11 11 11
AB 0 0 0 1 AB 1 1 AB 1
10 10 10
F1 F2 F3
Règle: « 2 variables disparaissent quand on regroupe 4 cases adjacentes, on peut alors remplacer la
somme des 4 cases par un seul terme produit qui ne comporte que les variables inchangées sur
l’ensemble des 4 cases ».
8 cases: CD
AB C D C D CD C D
- Exemple: 00 01 11 10
AB 1 1
00
1 1 F = C . D +C. D = D
AB
01
AB 1 1
11
AB 1 1
10
Règle: « 3 variables disparaissent quand on regroupe 8 cases adjacentes, on peut alors remplacer la
somme des 8 cases par un seul terme produit qui ne comporte que les variables inchangées sur
l’ensemble des 8 cases ».
* Remarques:
- On ne peut regrouper que 2n cases: 2, 4, 8, 16, ..
- On se limitera à des tableaux de 4 variables, pour résoudre par exemple un problème à 5 variables,
on le décompose en 2 problèmes à 4 variables.
Chapitre V:
I- Introduction :
Les composants utilisés jusqu’à maintenant (ET, OU, NON-ET, Xor,…) faisant partie
de la catégorie SSI (Small Scale Integration). Le progrès technique réalisé en
conception de circuits intégrés ont permis de concevoir des circuits un peut plus
complexes permettant de réaliser des fonctions plus générales. Ces circuits
représentent les circuits d’intégration moyenne (MSI –Medium Scale Integration).
1/ Définition:
Un décodeur « 1 parmi 2n » (une sortie parmi n entrées), est un circuit logique à n entrées
et 2n sorties, qui fournissent tous les produits Pi qui identifient toutes les combinaisons de n
variables d’entrée.
Les sorties sont actives à l’état 0 (vraies au niveau bas). On a donc une seule sortie à l’état
0, celle qui décode la combinaison présente sur les entrées; toutes les autres sont à l’état 1.
Y0
Y1
Décodeur Y2
Y2n-1
An-1 A2 A1 A0
Décodeur 1 parmis 4
Les circuits intégrés décodeurs (ainsi que d’autres circuits intégrés) possèdent
généralement une ou plusieurs entrées de validation:
- Entrées de validation actives => fonctionnement normal du circuit.
Entrées Sorties
Validation Données
E1 E2 E3 A2 A1 A0 S0 S1 S2 S3 S4 S5 S6 S7
1 X X X X X 1 1 1 1 1 1 1 1
X 1 X X X X 1 1 1 1 1 1 1 1
X X 0 X X X 1 1 1 1 1 1 1 1
0 0 1 0 0 0 0 1 1 1 1 1 1 1
0 0 1 0 0 1 1 0 1 1 1 1 1 1
0 0 1 0 1 0 1 1 0 1 1 1 1 1
0 0 1 0 1 1 1 1 1 0 1 1 1 1
0 0 1 1 0 0 1 1 1 1 0 1 1 1
0 0 1 1 0 1 1 1 1 1 1 0 1 1
0 0 1 1 1 0 1 1 1 1 1 1 0 1
0 0 1 1 1 1 1 1 1 1 1 1 1 0
Remarque: On peut réaliser des décodeurs de taille quelconque par combinaisons des
précédents en utilisant les entrées de validation.
Exemple: un circuit de décodage des combinaisons de 5 variables: 1 parmi 32, en utilisant 4
décodeurs 1 parmi 8 ou bien 2 décodeurs 1 parmi 16.
b- Les décodeurs DCB-décimal: « exemple: 74-42 »
Chaque sortie passe au niveau BAS quand son entrée DCB correspondante est appliquée.
Dans le cas des codes qui ne sont pas des représentations DCB, aucune des sorties n’est mise
à son niveau VRAI.
c- Les décodeurs DCB-7segments: « exemple: 74-47 »
Un décodeur DCB-7segments accepte en entrée les 4 bits DCB et rend actives les sorties qui
permettent d’allumer les segments représentant le chiffre correspondant.
=> Les anodes des diodes sont toutes réunies à Vcc (+5V). Leurs cathodes sont connectées au
travers de résistances limitatrices de courant aux sorties.
La réalisation d’une fonction écrite sous forme « somme de produit » est évidente avec un
décodeur (pas de simplification).
Sortie CBA Y
C B A
S0 0 0 0 1 74LS138
S1 0 0 1 0 S 0 Y(A,B,C)
A S
S2 0 1 0 1 2
B S 3
S3 0 1 1 1 S
C 5
S4 1 0 0 0 E1
0 E2
S5 1 0 1 1 1 E3
S6 1 1 0 0
S7 1 1 1 0
Y C.B.AC.B.AC.B.AC.B.A
b- Exercice:
i)Réaliser un décodeur 1 parmi 32 en utilisant 4 décodeurs 74LS138 et un inverseur. Un code
d’entrée de 5 bits A4A3A2A1A0 ne valide qu’une seule sortie parmi les 32 pour chacune des 32
représentations d’entrées possibles.
ii) Qu’elle est la sortie active si A4A3A2A1A0 = 11001 ?
E0 Y A0 E1 E0 Y
E1 MUX de 2
A0 Sortie Y 0 X 0 0
données
0 X 1 1
0 Sélecteur de E0
1 0 X 0
1 Sélecteur de E1 1 1 X 1
A 0
A1 A0 Y
A1A0 E3 E2 E1 E0 Y
0 0 E0 0 0 X X X 0 0
0 1 E1 0 0 X X X 1 1
E0 0 1 X X 0 X 0
1 0 E2 E1 0 1 X X 1 X 1
MUX de 4
E2 Y 1 0 X 0 X X 0
1 1 E3 données
E3 1 0 X 1 X X 1
1 1 0 X X X 0
1 1 1 X X X 1
A0 A1
5/ Exercices:
a- Réaliser les schémas logiques des multiplexeurs à 2 entrées et à 4 entrées.
b- Réaliser de 2 manières différentes un multiplexeur à 16 entrées en utilisant des
multiplexeurs à 8 entrées.
1/ Définition:
Un circuit démultiplexeur permet d’aiguiller la donnée présentée sur son entrée vers
une seule destination parmi N connectées sur les N sorties du circuit. Le choix se fait à partir
de P variables de sélection d’où: N=2P.
==> C’est l’opération inverse du multiplexage.
2/ Réalisation:
Chapitre VI:
E S1
1E
. Système S2
2 .
. combinatoire .
E
n
. . Sn
.
Systèmes séquentiels : Les sorties actuelles dépendent non seulement des états des
entrées (capteurs, boutons poussoirs ….) appelées entrées primaires mais encore des
réactions provenant des états des précédentes appelées entrées secondaires.
E1 S1
Entrées E2 S2
Système So r t i e s
primaire En Sn
s combinatoire
Δt
UneSbascule
y s estt unè système
m e séquentiel
s s constitué
é q upareun nou deux
t i entrée
e l et une sortie
notée Q et sont complément /Q
E1
Q
E2
Q
Leurs rôles est de mémoriser une information élémentaire.
Bistable : deux états stables.
Qn \ RS 00 01 11 10
Q n +1=R .Q n+ S
0 0 1 - 0
1 1 1 1 0
c. Réalisation :
Avec des portes NAND
R R
Q
Q n +1=S .Q n=S . (R . Q n )=R .Q n+ S
S
S Q
A marche prioritaire
R Q
Q n +1= R + Q n =R . (Q n + S) = R .Q
S Q n + R S
A Arrêt prioritaire
d. Notation: Q
S
R Q
III- La bascule D :
Elle est à une seule entrée notée D. la sortie Q recopie avec un certain retard
(Delay) la donnée (Data) à l’entrée.
a. Table de vérité :
D Qn Qn+1 /Qn+1 Description
0 0 0 1 Maintient à 0 : µ0
0 1 0 1 Déclenchement :
1 0 1 0 Enclenchement :
1 1 1 0 Maintient à 1 : µ1
Qn \ D 0 0
0 0 0
Q n +1 =D
1 0 0
c. Logigramme :
En mettant S=D et R = D dans l’équation de la bascule RS on aura :
Qn+1 =D + D Qn =D(1+ Qn )=D
Le logigramme sera :
D S Q
/ Q
R
d. Symbole:
D Q
IV- La bascule JK :
b- Equation :
Qn \ JK 00 01 11 10
Q n +1=K .Q n+ J. Q n
0 0 0 1 1
1 1 0 0 1
c- Logigramme :
S Q
J
K RS Q
R
J Q
K Q
V- La bascule T :
On obtient La bascule T, en reliant les entrées J et K d’une bascule JK.
T J Q T Q
K JK Q Q
a. table de vérité :
T Qn Qn+1 /Qn+1 Description
0 0 0 1 Maintient à 0 : µ0
0 1 1 0 Maintient à 1 : µ1
1 0 1 0 Enclenchement :
1 1 0 1 Déclenchement :
b. Equation :
En remplaçant J et K par T dans l’équation de la bascule JK on obtient :
Q n +1 =T .Q n + T. Q n
PRESET
PRESET
R R Q Q
S
R Q
S S Q
C L E A R
CLEAR
a. table de vérité :
/PRESET /CLEAR Qn+1 /Qn+1 Description
0 0 Qn /Qn Fonctionnement normal
0 1 0 0 Forçage à 0
1 0 1 0 Forçage à 1
1 1 Interdit
CLEAR
C L E A R
J Q 1 J Q2
H
JK JK
K Q K Q 2
1
CLEAR
PRESET
J Q
H
K Q
C L E A R
J Q 1 J Q2
H
JK JK
Q K Q 2
K 1
CLEAR
PRESET
J Q
H
K Q
CLEAR
Exercice :
Soit le montage suivant :
PRESET
D Q
H
Q
CLEAR
Q
n
VIII- Résumé :
Chapitre VII:
ETUDE DE QUELQUES SYSTEMES
SEQUENTIELS
b) Définition: Un compteur est un circuit séquentiel qui permet de dénombrer les impulsions
électriques reçues sur une entrée appelée « Horloge » depuis un instant d’origine; ce nombre
est disponible sur les sorties sous forme d’un « code binaire de n bits ».
c) Le décomptage: C’est l’opération qui consiste à faire progresser le compteur en sens
inverse du comptage.
Remarques:
- Chaque impulsion modifie d’une unité l’état (contenu) du compteur.
- Le compteur constitue un registre mémoire à « N » sorties, constitué donc de « n » bascules
dont l’interconnexion détermine la séquence de comptage prévu.
d) Capacité d’un compteur: C’est le nombre maximum d’impulsions qu’il peut enregistrer
avant de revenir à son état initial. Un compteur à « N » bascules appelé COMPTEUR
MODULO 2N peut prendre 2N états: de 0 à 2N-1; la 2Nième impulsion remet le compteur à 0.
a) Compteur Octal
Un compteur binaire octal compte les nombres de ( 0 à 7 ) en binaire. Il part de zéro
jusqu’à 7 et recommence de façon cyclique. Il peut être constitué de 3 bascules de
type JK. La Figure 5.1 représente schématiquement un tel système. Le signal
d’horloge H est injecté à la première bascule A. la sortie de A, soit Qa, sert de signal
d’horloge à la bascule B. De même, la sortie de la bascule B, soit Qb, sert de signal
d’horloge à la bascule C.
Qc Qb Qa Décimal
0 0 0 0
0 0 1 1
0 1 0 2
0 1 1 3
1 0 0 4
1 0 1 5
1 1 0 6
1 1 1 7
Table VII.1
En prenant les sorties complémentaires des bascules, on aurait un comptage régressif
qui compte de 7 à 0.
b) Compteur Décimal
Un compteur décimal compte de 0 à 9. Pour réaliser un compteur asynchrone décimal,
il faut quatre bascules. On notera qu’avec 4 bascules, on dispose d’un compteur qui
compte de 0 à 15 (Figure 5.3).
Figure VII.3
Aussi, pour avoir un compteur décimal, il faut ajouter des composants combinatoires
pour ramèner le compteur à zéro dès que l’on dépasse 9. Si on analyse les états des
quatre sorties (Tab 5.2),
Binaire
Décimal
Qd Qc Qb Qa
0 0000
0 0001
2 0010
3 0011
4 0100
5 0101
6 0110
7 0111
8 1000
9 1001
10 1010
Tab VII.2
Une technique possible consiste à effectuer la remise à zéro de toutes les bascules dès
que 1010 est détecté. La remise à zéro de toutes les bascules est effectuée par un
circuit combinatoire qui remet les bascules à zéro en utilisant les entrées Clear. Le
circuit suivant permet effectuer cette opération (Figure VII.4).
Figure VII.4
Pour les compteurs asynchrones, la caractéristique principale c’est que chaque bascule
provoque un retard . Par conséquent, de préférence à ne pas utiliser ce type de
compteurs pour le comptage de temps.
b. Bascule JK :
J K
1
1
0 0
1 0
c. Bascule D :
D
1
0
0 0
1 1
d. Bascule T :
T
1
1
0 0
1 0
2. Exemple:
Soit le compteur pouvant réaliser la séquence suivante :
Q2 Q1 Q0
0 0 0
0 0 1
1 0 1
1 1 1
1 1 0
1 0 1
1 0 0
0 0 0
J 2
Q2 J 1
Q 1 J 0
Q 0
H
K2 Q 2 K1 Q 1 K0 Q 0
Toutes les entrées (E1, E2, E3, E4) sont introduites en même temps dans le registre.
Toutes les sorties (S1, S2, S3, S4) sont disponibles au même instant. Les signaux RAZ
et RAU sont des entrées asynchrones permettant respectivement la remise à zéro ou la
remise à un de toutes les bascules en même temps.
On considère un registre de quatre bits. Les bascules utilisées dans les exemples
suivants sont des bascules D mais un registre peut également être réalisé à partir de
bascules JK.
Ce type de registre est aussi appelé registre tampon. Il est souvent utilisé pour la
mémorisation de données de durée brève ou pour le transfert de données.
Ce registre possède une entrée E et une sortie S. Les données binaires d’entrée sont
introduites bit après bit. Elles sont également disponibles les unes après les autres au
rythme de l'horloge en sortie. Ce type de registre est utilisé pour effectuer des décalages.
Ce registre possède une entrée E et plusieurs sorties (S1, S2, S3, S4). Les données
binaires d’entrée sont introduites bit après bit. Les sorties sont toutes disponibles en
même temps. Ces registres peuvent être utilisés pour faire une transformation série-
parallèle des données.
Toutes les entrées (E1, E2, E3, E4) sont introduites en même temps dans le registre.
Les informations en sortie sur S sont disponibles les unes après les autres au rythme de
l'horloge. Ces registres peuvent être utilisés pour faire une transformation parallèle-
série des données.
La sortie Q d’une bascule est reliée à l’entrée D de la bascule suivante. Les entrées
parallèles ne peuvent pas être appliquées directement sur les entrées des bascules,
puisqu’elles mettraient en court-circuit les sorties des bascules précédentes. Il faut
utiliser une logique de commande à base de portes logiques ET et OU, ayant pour
signal d’entrée une commande de chargement/décalage.
2) Registres universels
Il existe des circuits intégrés regroupant les quatre types de registres présentés ci-
dessus. Ils permettent les modes de fonctionnement suivants :
- chargement et lecture parallèles,
- chargement série et décalages à droite ou à gauche, lecture série ou parallèle,
- chargement parallèle et décalages à droite ou à gauche, lecture série ou parallèle.
Par exemple, le circuit intégré de référence 74194 possède la représentation
symbolique suivante :
Chapitre VIII
I- INTRODUCTION
Une mémoire est un dispositif d'enregistrement, de conservation et de restitution de
l'information. On distingue deux classe de mémoires à semi-conducteurs:
La cellule élémentaire d'une mémoire morte peut être assimilée à un interrupteur à semi-
conducteur constitué soit d'une diode soit de transistors.
La cellule élémentaire d'une mémoire vive peut être assimilée à une bascule RS, JK ou D.
Elle est généralement de type D.
D Q
+Vcc +Vcc
R R
Le nombre n de bits d'un mot mémoire peut être quelconque. Dans la pratique n peut être
égal à 4, 8, 16, 32 ou même 64.
Lorsque n est 8, on dit que le mot mémoire est un octet (byte). Chaque mot mémoire est
contenu dans une case mémoire.
2. Bus d'adresses
Une mémoire contient plusieurs cases. Pour identifier chaque case, on lui attribut un
numéro appelé adresse. Cette adresse s'obtient par la combinaison binaire d'un ensemble de
fils appelé bus d'adresse.
Case 0
Case 1
Case 2
Case 3
A1 A0 CASES
0 0 Case 0
A1
1 Case 1
1 0 Case 2
A 0
1 Case 3
n n
Avec n fils d'adresse (on dit n bits d'adresses ) on peut adresser 2 cases . C= 2 est la
capacité de la mémoire exprimée en nombre de cases ou en mots mémoire.
Dans la pratique, lorsque l'on a une mémoire de n bits d'adresse:
n
Sa capacité est C = 2 cases
n
Ses cases sont numérotées de 0 à 2 –1
Son bus d'adresse est noté An-1 .. A0
Exemple :
Si l'on dispose d'une mémoire de capacité 8 KO, on peut exprimer cette capacité en
bits. Soit 8Ko *8bits ou encore 64 Kbits.
On détermine le nombre n de bits du bus d'adresse en appliquant la relation:
2n cases = 8 Kcases soit encore 2n cases= 23* 210, ce qui donne un bus d'adresse noté
A12..A0.
3. Bus de données
Pour mettre le contenu d'une case mémoire en relation avec l'extérieur, la mémoire
dispose d'un ensemble de fils appelé bus de données, noté (Dm-1..D0).
La lecture effective n'a lieu que si la mémoire est sélectionnée (/CE=0) et (/CS=0).
Le schéma ci-dessus expose la méthode d'organisation d'une mémoire en cases.
Bus de données
i n t De r n e Bus de données
/ C Q e x t e r n e
/EW
E C K
/O
E
27C256-20
Nom générique
27=EPROM
C= CMOS Temps d'accès exprimé par 10 ns
256=capacité en Kbits Ici 20*10=200 ns
Chapitre XI
X0 Logique Z0
(ROM)
X1 o u Z1
(PAL) Zn-1
Xn-1
CLOCK
La boite logique est un circuit combinatoire pouvant être constituée par des portes, des ROM
ou des PAL (circuit logique programmable qui sera étudié ultérieurement dans le module
FPGA).
Une première fonction de cette boite est le décodage des entrées provenant du monde
extérieur (X0, X1,……., Xn) ainsi que l’état de la machine stocké dans la mémoire pour
générer le code de l’état suivant. Ce dernier une fois changé et stocké par la mémoire devient
à sa sortie l’état présent.
La seconde fonction de la boite logique est la génération, à partir des mêmes entrées, les
sorties de contrôle (Z0, Z1,……., Zn).
La séparation de cette fonction de décodage de sortie dans une boite à part permet de
distinguer deux classes principales : la classe A due à MEALY : cas ou le décodeur de sortie
Bascule D synchrone
Etat présent (mémoire)
Système combinatoire
de sortie
Z = 1
DS=1
FS=0
Z = 0
DS =0 Z = 1
F S = 0 A D S = 0
B F S = 0
Z = 0
DS =0
F S = 1
FS = X* Z
DS = X * Z
*5- Réalisation
- Une bascule D pour mémoriser les états (A,B)
- Un inverseur
- Deux portes AND
4
2 5 X 1
S
D Q FS
X(CLK) 3
3 2
CLK
6 74LS08
Q
R
1
74LS74
Z 1 2
74LS04
1
3
2 DS
74LS08
Bascules D
synchrones
Etat présent
Système combinatoire de
sortie
Sortie
Une machine de MOORE calcule ses sorties uniquement à partir de l’état présent du système.
b/- Conception d’une machine de MOORE :
Une machine de MOORE se conçoit de la même façon qu’une machine de MEALY, avec une
seule différence qui résiste dans la façon d’élaborer le graphe des états qui décrit le
fonctionnement de cette machine.
*1- Etablissement du graphe des états :
Dans une machine de MOORE l’état des sorties est uniquement dépendante de l’état interne
du système lors de l’établissement du graphe des états de la machine, les sorties seront donc
positionnées à l’arrivée dans chaque nœud du graphe.
*2- Codage du graphe et établissement des équations du système :
Le codage du graphe demande un nombre double de variable.
La méthode utilisé pour déterminer les équations du système est identique à celle utilisée
précédemment (machine de MEALY).
Exercice :
Un chariot, entraîné par un moteur à deux sens de marche, est susceptible de faire des
allers et retours entre deux positions A et B. Sa position de repos est en A.
Lorsqu’on appuie sur un bouton poussoir m, le chariot se déplace vers B puis, arrivé en B, il
repart vers A.
A son arrivée en A :
Si m est relâché, il s’arrête
Si m est appuyé, il repart vers B.
Le fonctionnement du système est représenté par les grandeurs logiques suivantes :
Variables d’entrées :
a=1 chariot en A
b=1 chariot en B
m=1 bouton poussoir appuyé
Variables de sorties :
G=0,D=1 Déplacement de A vers B
G=1,D=0 Déplacement de B vers A
G=0,D=0 Arrêt du chariot
G=1,D=1 Combinaison interdite
Question : Trouver le graphe du système en utilisant la machine de MEALY puis en utilisant
la machine de MOORE.