Conversor A/D

del dsPIC30F4013

0. INTRODUCCIÓN ...................................................................................................... 2
1.CONVERSOR A/D DE 12-BITS................................................................................ 5
1.1. INTRODUCCIÓN ............................................................................................... 5
1.2. EL BUFFER DE RESULTADOS ...................................................................... 6
1.3. LA OPERACIÓN DE CONVERSIÓN ............................................................. 6
1.4. SELECCIÓN DE LA SECUENCIA DE CONVERSIÓN ............................... 7
1.5. PROGRAMACIÓN DEL DISPARO DE CONVERSIÓN.............................. 8
1.6. INTERRUMPIR UNA CONVERSIÓN ............................................................ 8
1.7. SELECCIONAR EL TIEMPO DE CONVERSIÓN........................................ 8
1.8. REQUISITOS DE LA ADQUISICIÓN A/D..................................................... 9
1.9. MODOS DE APAGADO .................................................................................. 10
1.10. FUNCIONAMIENTO DEL CONVERSOR EN ESTADO SLEEP O IDLE
DEL PROCESADOR ............................................................................................... 10
1.10.1. FUNCIONAMIENTO DEL CONVERSOR EN ESTADO SLEEP DEL
PROCESADOR .................................................................................................... 10
1.10.2. FUNCIONAMIENTO DEL CONVERSOR EN ESTADO IDLE DEL
PROCESADOR .................................................................................................... 10
1.11. EFECTOS DEL RESET ................................................................................. 11
1.12. FORMATOS DE SALIDA ............................................................................. 11
1.13. CONFIGURACIÓN DE LOS PINS DEL PUERTO ANALÓGICO ......... 11
1.14. CONSIDERACIONES DE CONEXIÓN ...................................................... 12
1.15. BIBLIOGRAFÍA Y ENLACES ..................................................................... 12

SARA DOMENE FIGUEROLA

- Laboratorio de Sistemas Electrónicos Digitales -
Ing.Téc.Telecomunicación (esp.Telemática)
-Curso 06/07-
 Conversor A/D del dsPIC30F4013

0. INTRODUCCIÓN
El modelo que nos interesa en este caso
Un Microcontrolador es un circuito es el dsPIC30F4013. Entre algunos de
integrado o más comúnmente llamado los rasgos del micro, en los que no
chip, que cumple las funciones de profundizaremos, se encuentran:
cerebro de cualquier aplicación, y es arquitectura harvard modificada, 84
responsable del buen funcionamiento instrucciones básicas, ancho de
del circuito que gobierna. Como todo instrucciones de 24 bits, y un ancho de
cerebro, este chip tiene que procesar datos de 16 bits. Puede almacenar 48
alguna información que tiene en su kbytes en su memoria de programa,
memoria y de esta maneta decidir qué tiene una RAM de 2 kbytes y una
hacer. A esta información que debe EEPROM de 1 kbyte, una velocidad de
tener el chip se le llama software o operación de 30 MIPS, 33 fuentes de
programa de aplicación. interrupción, 16 registros de trabajo de
16 bits y 2 acumuladores de 40 bits.
Microchip, el líder mundial de los
microcontroladores de 8 bits, ha Uno de los componentes fundamentales
desarrollado los DSC (Controladores en un microcontrolador es el conversor
Digitales de Señal), que son una A/D. El presente trabajo se centra en el
combinación de microcontroladores estudio del conversor integrado en el
clásicos con los recursos básicos de los dsPIC30F4013, mencionado
DSP (Procesador Digital de Señal). De anteriormente. En primer lugar se
esta forma los DSC ocupan el nivel ofrecen algunas figuras donde se
intermedio entre los MCU y los DSP. observan los rasgos generales del micro,
En la actualidad ya se comercializan y a continuación
más de 50 modelos.

FIGURAS 1-3 - DIAGRAMA DE PINS DEL dsPIC30F4013

2
SARA DOMENE FIGUEROLA - Laboratorio de Sistemas Electrónicos Digitales -
 Conversor A/D del dsPIC30F4013

3
SARA DOMENE FIGUEROLA - Laboratorio de Sistemas Electrónicos Digitales -
 Conversor A/D del dsPIC30F4013

TABLA 1 - PINS DEL dsPIC30F4013

Nombre Tipo Tipo de Descripción

del pin de pin buffer
AN0-AN12 I Analog Analog input channels.
AN6 and AN7 are also used for device programming data and clock
inputs, respectively.
AVDD P P Positive supply for analog module.
AVSS P P Ground reference for analog module.
CLKI I ST/CMOS External clock source input. Always associated with OSC1 pin
function.
CLKO O — Oscillator crystal output. Connects to crystal or resonator in Crystal
Oscillator mode. Optionally functions as CLKO in RC and EC
modes. Always associated with OSC2 pin function.
CN0-CN7, I ST Input change notification inputs.
CN17-CN18 Can be software programmed for internal weak pull-ups on all
inputs.
COFS I/O ST Data Converter Interface Frame Synchronization pin.
CSCK I/O ST Data Converter Interface Serial Clock input/output pin.
CSDI I ST Data Converter Interface Serial data input pin.
CSDO O — Data Converter Interface Serial data output pin.
C1RX I ST CAN1 Bus Receive pin.
C1TX O — CAN1 Bus Transmit pin.
EMUD I/O ST ICD Primary Communication Channel data input/output pin. ICD
EMUC I/O ST Primary Communication Channel clock input/output pin. ICD
EMUD1 I/O ST Secondary Communication Channel data input/output pin.
EMUC1 I/O ST ICD Secondary Communication Channel clock input/output pin.
EMUD2 I/O ST ICD Tertiary Communication Channel data input/output pin. ICD
EMUC2 I/O ST Tertiary Communication Channel clock input/output pin. ICD
EMUD3 I/O ST Quaternary Communication Channel data input/output pin.
EMUC3 I/O ST ICD Quaternary Communication Channel clock input/output pin.
IC1, IC2, IC7, I ST Capture inputs 1,2, 7 and 8.
IC8
INT0 INT1 I ST External interrupt 0.
INT2 I ST External interrupt 1.
I ST External interrupt 2.
LVDIN I Analog Low Voltage Detect Reference Voltage input pin.
MCLR I/P ST Master Clear (Reset) input or programming voltage input. This pin
is an active low Reset to the device.
OCFA I ST Compare Fault A input (for Compare channels 1, 2, 3 and 4).
OC1-OC4 O — Compare outputs 1 through 4.
OSC1 I ST/CMOS Oscillator crystal input. ST buffer when configured in RC mode;
CMOS otherwise.
OSC2 I/O — Oscillator crystal output. Connects to crystal or resonator in Crystal
Oscillator mode. Optionally functions as CLKO in RC and EC
modes.
PGD I/O ST In-Circuit Serial Programming data input/output pin.
PGC I ST In-Circuit Serial Programming clock input pin.
RA11 I/O ST PORTA is a bidirectional I/O port.
RB0-RB12 I/O ST PORTB is a bidirectional I/O port.
RC13-RC15 I/O ST PORTC is a bidirectional I/O port.
RD0-RD3, I/O ST PORTD is a bidirectional I/O port.
RD8, RD9
RF0-RF5 I/O ST PORTF is a bidirectional I/O port.

4
SARA DOMENE FIGUEROLA - Laboratorio de Sistemas Electrónicos Digitales -
 Conversor A/D del dsPIC30F4013

SCK1 I/O ST Synchronous serial clock input/output for SPI1.

SDI1 I ST SPI1 Data In.
SDO1 O — SPI1 Data Out.
SS1 I ST SPI1 Slave Synchronization.
SCL I/O ST Synchronous serial clock input/output for I2C.
SDA I/O ST Synchronous serial data input/output for I2C.
SOSCO O — 32 kHz low power oscillator crystal output.
SOSCI I ST/CMOS 32 kHz low power oscillator crystal input. ST buffer when
configured in RC mode; CMOS otherwise.
T1CK I ST Timer1 external clock input.
T2CK I ST Timer2 external clock input.
U1RX I ST UART1 Receive.
U1TX O — UART1 Transmit.
U1ARX I ST UART1 Alternate Receive.
U1ATX O — UART1 Alternate Transmit.
VDD P — Positive supply for logic and I/O pins.
VSS P — Ground reference for logic and I/O pins.
VREF+ I Analog Analog Voltage Reference (High) input.
VREF- I Analog Analog Voltage Reference (Low) input.

NOTA: Los señalados con fuente en verde son los relacionados con el conversor A/D, objeto de este trabajo.
Leyenda:
CMOS = CMOS compatible input or output O = Output
Analog = Analog input I =Input
ST = Schmitt Trigger input with CMOS levels P = Power

1.CONVERSOR A/D DE 12-BITS

1.1. INTRODUCCIÓN
El conversor tiene 6 registros de 16-bits
El conversor A/D de 12-bits permite la
conversión de señales analógicas de • Registro de Control A/D 1 (ADCON1)
entrada a números digitales de 12 bits.
• Registro de Control A/D 2 (ADCON2)
Provee una velocidad de muestreo de
100.000 muestras por segundo. Tiene • Registro de Control A/D 3 (ADCON3)
hasta 16 entradas analógicas
• Registro de configuración de modo
multiplexadas en un amplificador de
muestreo y retención (sample&hold). simple/diferencial (ADCHS)
La salida al amplificador es la entrada al
• Registro de configuración del puerto
conversor, que genera el resultado. La
referencia analógica de voltaje se puede A/D (ADPCFG)
seleccionar por software a las patillas
• Registro de selección de los canales a
AVDD/AVSS o VREF+/VREF-. El
conversor A/D posee la característica muestrear (ADCSSL)
especial de funcionar con el dispositivo
en modo Sleep (si el oscilador está en
RC).

5
SARA DOMENE FIGUEROLA - Laboratorio de Sistemas Electrónicos Digitales -
 Conversor A/D del dsPIC30F4013

Los registros ADCON1, ADCON2 y ADPCFG configura los pines del puerto
ADCON3 controlan la operación del como entradas analógicas o
conversor. El registro ADCHS entradas/salidas digitales.
selecciona los canales de entrada.

FIGURA 4 - DIAGRAMA DE BLOQUES DEL CONVERSOR A/D DE 12 BITS

Nota: Los registros ADCHS, ADPCFG y ADCSSL permiten configurar AN13-AN15 como patillas de entrada
analógica (aunque estos pines no están presentes físicamente, los resultados de conversiones provenientes de
ellos se leerán como ‘0’)

1.2. EL BUFFER DE RESULTADOS poniendo a uno el bit SAMP. Existen

varias fuentes capaces de terminar la
El módulo tiene una memoria de puerto adquisición y pasar al proceso de
dual, de sólo lectura y 16 posiciones, conversión, como eventos externos o
llamadas ADCBUF0...ADCBUFF. Este que expire un temporizador.
buffer sirve para almacenar los Al terminar la conversión, el resultado
resultados del conversor. La RAM es de se carga en uno de los registros (de
12 bits pero los datos obtenidos se ADCBUF0 a ADCBUFF), y el bit
representan en uno de los cuatro DONE y el flag de interrupción ADIF
formatos distintos de 16 bits de datos. se ponen a uno tras el número de
muestras especificadas en el bit SMPI.
1.3. LA OPERACIÓN DE En los bits SMPI se indica cada cuantos
CONVERSIÓN datos almacenados en el buffer se
genera una interrupción. Para leer, por
Cuando el conversor está configurado, ejemplo, la posición 5 se emplearía
la adquisición de la muestra empieza ADCBUF5. El buffer vuelve
6
SARA DOMENE FIGUEROLA - Laboratorio de Sistemas Electrónicos Digitales -
 Conversor A/D del dsPIC30F4013

automáticamente a ADCBUF0 al ƒ Esperar a que se active el bit

producirse una interrupción. El
DONE
conversor puede configurarse para
diferentes tasas de interrupción. 7. Lee el resultado del buffer y borra el
bit ADIF si es necesario.
Los pasos a seguir para la configuración
del conversor son:
1.4. SELECCIÓN DE LA
1. Configura el módulo A/D SECUENCIA DE CONVERSIÓN
ƒ Configura los pins analógicos, la
Varios grupos de bits de control
referencia de tensión y la seleccionan la secuencia en la que el
conversor conecta las entradas al canal
entrada/salida digital
de muestreo y retención, realiza la
ƒ Selecciona los canales de conversión, la escribe en el buffer y
genera interrupciones. Dicha secuencia
entrada
se controla mediante los relojes de
ƒ Selecciona la frecuencia del muestreo.
reloj
Los bits SMPI seleccionan el número de
ƒ Selecciona el disparo (trigger) secuencias de adquisición/conversión
que se llevarán a cabo antes de
de conversión
producirse una interrupción. Éste puede
ƒ Enciende el módulo variar de 1 a 16 muestras por
interrupción.

2. Configura la interrupción de El bit BUFM separa el buffer de

resultados de 16 palabras de tamaño, en
conversor (si es necesario)
dos grupos de 8 palabras, con parte
ƒ Borramos el bit ADIF ‘alta’ y ‘baja’. Su uso depende del
tiempo disponible. Si el procesador
ƒ Selecciona la prioridad de la
puede descargar rápidamente un buffer
interrupción entero en el tiempo de adquisición y
conversión de un canal, el bit BUFM
ƒ Activa el bit ADIE
puede ir de 0 a 16 conversiones (que se
corresponden con los canales de
entrada), y todo en una interrupción. Si
3. Inicia el muestreo
el procesador no puede descargar el
4. Espera el tiempo necesario de buffer en el tiempo de adquisición y
conversión, el bit BUFM debería ser
adquisición de la muestra
‘1’. Por ejemplo, si SMPI<3:0>
5. Termina el disparo de adquisición, (ADCON2<5:2>) = 0111, entonces las
8 conversiones serán almacenadas en
empieza la conversión
medio buffer, y se producirá una
6. Espera a que se complete la interrupción. Las siguientes 8
conversiones se almacenarán en la otra
conversión para entonces:
mitad del buffer. El procesador
ƒ Esperar la interrupción de dispondrá del tiempo completo entre
interrupciones para mover las 8
conversor
conversiones de una parte a la otra.
7
SARA DOMENE FIGUEROLA - Laboratorio de Sistemas Electrónicos Digitales -
 Conversor A/D del dsPIC30F4013

el número de intervalos entre el inicio

Los bits ALTS se usan para alternar las de la adquisición y de la conversión.
entradas seleccionadas durante la Esta forma proporciona las tasas de
secuencia de muestreo. El multiplexor conversión más altas, utilizando
de entrada tiene dos grupos de entradas múltiples canales. SAMC debe ser
de muestras: MUX A y MUX B. Si el como mínimo de un ciclo de reloj.
bit ALTS está a ‘0’ sólo las entradas
MUX A se seleccionan para muestreo. En otras ocasiones el disparo puede
Si el bit ALTS es ‘1’ y SMPI<3:0> = producirse por temporizadores o
0000 en la primera secuencia de interrupciones externas.
muestreo/conversión, las entradas MUX
A se seleccionarán en el siguiente 1.6. INTERRUMPIR UNA
instante de adquisición/conversión, y CONVERSIÓN
son las entradas MUX B las que se
encuentran seleccionadas. El bit Si el bit ADON se borra durante una
CSCNA (ADCON2<10>) permite que conversión, ésta se detendrá y parará la
la entrada S/H se escanee según el secuencia de muestreo actual (hasta el
número de entradas analógicas instante de muestreo siguiente). El
seleccionado en el grupo MUX A. Las ADCBUF no se actualizará con la
entradas se seleccionan por el registro muestra de conversión parcialmente
ADCSSL. Cuando un bit de este completada, sino que continuará con el
registro está a ‘1’, se selecciona la valor de la última conversión realizada.
entrada correspondiente. Este escaneo
se produce de la entrada de número más Si el borrado del bit ADON coincide
bajo, al más alto. con un arranque automático, dicho
borrado es prioritario y no empieza una
Los registros ADCHS, ADPCFG y nueva conversión.
ADCSSL permiten configurar las
patillas AN13-AN15, como entradas 1.7. SELECCIONAR EL TIEMPO
analógicas. Aunque no están en realidad DE CONVERSIÓN
físicamente presentes, el dispositivo lee
sus resultados como ‘0’. La conversión A/D requiere 14 TAD. El
tiempo de conversión se selecciona por
1.5. PROGRAMACIÓN DEL software, con un contador de 6 bits.
DISPARO DE CONVERSIÓN Existen por tanto 64 opciones para TAD.

El disparo (trigger) de conversión

termina la adquisición y da paso a las TAD = TCY * (0.5*(ADCS<5:0> + 1))
conversiones requeridas.
El oscilador RC interno se selecciona
Los bits SSRC<2:0> seleccionan la mediante el bit ADRC. Para un correcta
fuente del disparo de conversión. Estos conversión, TAD debe escogerse de
bits ofrecen hasta 4 formas distintas de forma que asegure un tiempo mínimo de
disparo. Cuando SSRC<2:0> = 000, el 667 nseg para VDD = 5V.
disparo está bajo control del software.
Al borrar el bit SAMP se producirá el A continuación se ofrece un ejemplo del
disparo. Si SSRC<2:0> = 111 (Modo de cálculo de la frecuencia de muestreo
Auto-Conversión), el disparo se para los bits ADCS<5:0> bits,
encuentra bajo control del reloj del suponiendo una velocidad de 30 MIPS.
conversor. Los bits SAMP seleccionan
8
SARA DOMENE FIGUEROLA - Laboratorio de Sistemas Electrónicos Digitales -
1.8. REQUISITOS DE LA afectan el tiempo de carga del
ADQUISICIÓN A/D condensador (CHOLD). Por tanto la
resistencia de las fuentes analógicas
El modelo de entrada analógica del debe ser lo suficientemente baja para
conversor de 12 bits se muestra en la que el condensador llegue a plena carga
figura. La frecuencia de muestreo está dentro del intervalo de tiempo de
en función del tiempo del amplificador muestreo. Para minimizar los escapes y
interno y del tiempo de carga del garantizar la eficiencia del conversor se
condensador de almacenamiento. recomienda una impedancia en la fuente
máxima de 2.5 kΩ. Una vez que el canal
Para que el conversor funcione con de entrada es seleccionado, la función
precisión, el condensador (CHOLD) de muestreo debe ser completada antes
debe poder llegar a estar totalmente de empezar la conversión. El
cargado, al nivel de tensión de la patilla condensador interno debe haberse
analógica de entrada. La impedancia de descargado totalmente antes de cada
la fuente (Rs), de las interconexiones operación de muestreo.
(RIC) o del conmutador interno (RSS)
FIGURA 5- MODELO DE ENTRADA ANALÓGICA DEL CONVERSOR DE 12
BITS

Nota: El valor de CPIN no está testeado. El efecto de CPIN es negligible si Rs ≤ 2.5 kΩ.

1.9. MODOS DE APAGADO Los contenidos de los registros no se

modifican al entrar o salir del modo
El módulo posee dos estados internos. Sleep.
Cuando el bit ADON está a ‘1’, se
encuentra encendido. Si está a ‘0’ el El conversor puede funcionar en modo
conversor está en modo ‘Off’. Las Sleep si se pone como fuente de reloj el
partes analógicas y digitales del circuito RC interno (ADRC = 1). De esta forma,
se deshabilitan para un ahorro máximo el módulo A/D espera un ciclo de
de corriente. máquina antes de empezar la
conversión. Esto permite eliminar el
Para regresar al modo encendido desde ruido de la conversión digital. Cuando
el modo Off (Apagado), el usuario debe la conversión finaliza el bit DONE se
esperar a que se estabilice el circuito pone a uno. Si la interrupción por final
ADC. de conversión A/D está habilitada, el
dispositivo se despierta. Si la
1.10. FUNCIONAMIENTO DEL interrupción no está habilitada, el
CONVERSOR EN ESTADO SLEEP módulo A/D se apagará aunque el bit
O IDLE DEL PROCESADOR ADON permanezca a uno.

1.10.1. FUNCIONAMIENTO DEL 1.10.2. FUNCIONAMIENTO DEL

CONVERSOR EN ESTADO SLEEP CONVERSOR EN ESTADO IDLE
DEL PROCESADOR DEL PROCESADOR

Cuando el dispositivo entra en estado El bit ADSIDL selecciona si el

Sleep todas las fuentes del reloj se conversor se detendrá o no durante el
apagan y permanecen a ‘0’. Si se entra modo Idle. Si ADSIDL = 0 continuará
en este modo en medio de una funcionando, y si ADSIDL = 1 se
conversión, ésta aborta.
 Conversor A/D del dsPIC30F4013

detendrá en el modo Idle del

procesador.
1.12. FORMATOS DE SALIDA
1.11. EFECTOS DEL RESET
El resultado es de 12 bits de tamaño. El
El reset del dispositivo fuerza el reset de buffer de datos RAM también es de 12
todos los registros. El conversor se bits. Los datos de 12 bits pueden leerse
apagará y detendrá cualquier conversión con cuatro formatos diferentes. Esto se
o muestreo. Los valores de ADCBUF especifica mediante los bits
no se modifican y el registro de FORM<1:0>. Cada uno de estos
resultados puede contener un resultado formatos realiza la traducción a un
desconocido. resultado de 16 bits en el bus de datos.
Los datos de escritura van siempre en
formato ‘Integer’.

FIGURA 6- FORMATOS DE DATOS DE SALIDA

1.13. CONFIGURACIÓN DE LOS CH0SA<3:0>/CH0SB<3:0>y del valor

PINS DEL PUERTO ANALÓGICO de TRIS. Al leer el registro del puerto,
cualquier pin configurado como un
Los registros ADCON1 y TRIS canal analógico se lee como un cero
controlan la configuración de los pines (nivel bajo). Los pines configurados
del como entradas digitales convertirán la
puerto del convertidor A/D. Cuando se entrada analógica. Los niveles
desea configurar una entrada como analógicos de una entrada digital no
analógica, debe configurarse como afectarán la exactitud de la
entrada los bits correspondientes del conversión. Los niveles analógicos en
registro TRIS. Si el bits del TRIS cualquier pin de entrada digital (ANx)
correspondiente se pone a cero (salida), pueden causar que el buffer de entrada
el consuma una corriente superior
valor digital de la salida (VOH o VOL) a la de las especificaciones del
cambiará. dispositivo.

El funcionamiento del convertidor A/D

es independiente de los bits
11
SARA DOMENE FIGUEROLA - Laboratorio de Sistemas Electrónicos Digitales -
 Conversor A/D del dsPIC30F4013

1.15. BIBLIOGRAFÍA Y ENLACES

1.14. CONSIDERACIONES DE
CONEXIÓN - dsPIC30F3014, dsPIC30F4013 Data
Sheet –MICROCHIP
Las entradas analógicas tienen diodos
para la protección de VDD y Vss. Esto -www.microchip.com
requiere que la entrada analógica se
encuentre entre VDD y Vss. Si la tensión
de entrada excede este rango por arriba
o por abajo en 0.3V, uno de los diodos
puede dañarse y también el dispositivo,
si se sobrepasa el nivel de corriente de
entrada especificado.

En ocasiones se añade un filtro RC para

evitar el aliasing de la señal de entrada.
La resistencia de cualquier componente
debe seleccionarse de forma que se
asegure la frecuencia de muestreo.
Cualquier elemento externo que
conectemos debería tener una fuga de
corriente mínima en el pin para asegurar
un buen funcionamiento.

12
SARA DOMENE FIGUEROLA - Laboratorio de Sistemas Electrónicos Digitales -
 Conversor A/D del dsPIC30F4013

TABLA 2 -
MAPA DE
REGISTROS
DEL
CONVERSOR

13
SARA DOMENE FIGUEROLA - Laboratorio de Sistemas Electrónicos Digitales -