Computing">
Laboratorio 04 Eelectronica 2021-2
Laboratorio 04 Eelectronica 2021-2
Laboratorio 04 Eelectronica 2021-2
I. DATOS INFORMATIVOS:
II. OBJETIVO: El presente laboratorio tiene por objetivo familiarizarse con los
dispositivos lógicos digitales TTL y sus características principales de
funcionamiento.
b) En los dispositivos estándar TTL los rangos de voltaje aceptables para los niveles
lógicos “0” y “1” son los que se indican en la figura 1(a). Un valor lógico “0” es
cualquier valor desde 0V hasta 0.8 V, un valor Lógico “1” es cualquier valor entre 2v y
5v. Los voltajes que no se encuentran en este rango son indeterminados y no deben
emplearse
1
como entradas a ningún dispositivo TTL. Los fabricantes de IC no garantizan el
funcionamiento de un IC TTL cuando los niveles de entrada se encuentran en el
rango indeterminado.
En la figura 1(b) se muestran los valores lógicos para circuitos CMOS que operan
con VDD=+5V. Los voltajes entre 0v y 1.5v se definen como el nivel lógico “0”,
mientras que los que se encuentran entre 3.5v y5v se definen como el nivel lógico
“1”. El rango
indeterminado incluyen los voltajes desde 1.5v hasta 3.5v.
...……...5V
5.0V……...
Lógico “1” Lógico “1”
……...3.5V
2.0V……... Indeterminado
Indeterminado …….1.5V
0.8V……... Lógico “0”
Lógico “0”
0V……….. ………..0V
. TTL CMOS
(a) (b)
Figura 1
2
Así la entrada flotante no actúa como “1” o “0”, y por lo tanto su efecto sobre la
salida es
3
impredecible. Algunas veces la salida oscilará a consecuencia del ruido captado por
la entrada flotante. Tenga en cuenta lo siguiente:
▪ Si hay puertas sin usar, conecte las entradas a un nivel tal que consuma la
mínima potencia y no oscila (Salidas TTL deben estar en “1”).
▪ Conecte las entradas libres o flotantes a High (1) o Low (0), donde sea
apropiado.
IV. MATERIALES:
V. EXPERIMENTOS:
1. Tipos de salidas de las compuertas TTL:
✓ Procedimiento:
(1) Implemente el circuito de la figura 2a.
(2) Conecte los switchs a las entradas A y B.
(3) Variar todos los switches en toda la condición posibles.
(4) Mida el nivel de voltaje en el punto C y complete la tabla 2a.
4
(5) Repita el procedimiento anterior (puntos de 1 al 4) para el
caso de los circuitos 2b, 2c, 2d, 2e, 2f y 2 g.
Tabla 2a
A B f (Volt) f (Nivel Lógico)
Tabla 2b
Tabla 2c
A B f (Volt) f (Nivel Lógico)
Tabla 2d
A B f (Volt) f (Nivel Lógico)
5
Tabla 2e
A B f (Volt) f (Nivel Lógico)
0 0
0 0
0 1
0 1
Tabla 2f
Tabla 2g
2. Compuertas Típicas
✓ Procedimiento:
(1) Implemente los circuitos de la figura 3a.
(2) Conecte switches a las entradas y obtenga la tabla de verdad
variando las entradas.
(3) Indique que función lógica representa. Llenar la tabla 3.1.
(4) Instale los circuitos de la figura 3b.
(5) Repita el paso 2 y llene la tabla 3.2.
(6) Con los IC disponibles implemente (simulación en proteus) un
circuito a su criterio y obtenga su tabla de verdad. Realice el
análisis respectivo.
6
C B A D (Volt) D (Nivel Lógico)
Tabla 3.1
Tabla 3.2
6
CUESTIORARIO
1. ¿Qué criterios emplearía para determinar el umbral de voltaje para los niveles lógicos?
2. ¿Cómo se comporta un pin no conectado de un I.C.? ¿Por que?
3. ¿Explique detalladamente la familia TTL y la familia CMOS?
4. Implemente 6 circuitos en Proteus con 3 entradas (ABC) y 4 de cuatro entradas lógicas
(ABCD) y encuentre su tabla de verdad, con su consecuente función lógica.
5. Realice las siguientes simplificación de funciones por mapa de Karnaught:
N Función
1 𝑓 = (��̅ )(� + �̅ ) +
̅ ̅)̅(̅ ̅ ̅ ̅)̅ ̅ ̅
2 𝑓 = (̅�̅�̅)̅+̅(̅�
�̅� �+� +�
3 𝑓 = (̅�̅+̅�̅)̅(̅�̅+̅�̅) +
4 �̅ )̅�
𝑓 = (�� ⊕̅ (�) +
5 + ̅ (̅�̅+̅�̅)̅
𝑓 = (� + � ) �
+̅