Nothing Special   »   [go: up one dir, main page]
Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 782 vistas

    Entrega 2 Semana 5 Sistemas Digitales

    Cargado por

    Lui More
    Este documento resume el diseño de una memoria RAM dividido en tres entregas. La primera entrega consiste en el diseño de elementos de control de lectura y escritura. La segunda entrega describe el diseño de una celda de almacenamiento de un bit utilizando un biestable asíncrono tipo D, la integración de 4 celdas para formar un byte, y la integración de 4 bytes consecutivos. La tercera entrega consistirá en el diseño completo de la memoria RAM en Logisim incluyendo los elementos de control y visualización de datos

    Copyright:

    © All Rights Reserved
    Descargue como DOC, PDF, TXT o lea en línea desde Scribd

    Entrega 2 Semana 5 Sistemas Digitales

    Cargado por

    Lui More
    782 vistas3 páginas
    Este documento resume el diseño de una memoria RAM dividido en tres entregas. La primera entrega consiste en el diseño de elementos de control de lectura y escritura. La segunda entrega describe el diseño de una celda de almacenamiento de un bit utilizando un biestable asíncrono tipo D, la integración de 4 celdas para formar un byte, y la integración de 4 bytes consecutivos. La tercera entrega consistirá en el diseño completo de la memoria RAM en Logisim incluyendo los elementos de control y visualización de datos

    Descripción original:

    Entrega 2 Semana 5 Sistemas Digitales

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    DOC, PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Este documento resume el diseño de una memoria RAM dividido en tres entregas. La primera entrega consiste en el diseño de elementos de control de lectura y escritura. La segunda entrega describe el diseño de una celda de almacenamiento de un bit utilizando un biestable asíncrono tipo D, la integración de 4 celdas para formar un byte, y la integración de 4 bytes consecutivos. La tercera entrega consistirá en el diseño completo de la memoria RAM en Logisim incluyendo los elementos de control y visualización de datos

    Copyright:

    © All Rights Reserved
    Descargue como DOC, PDF, TXT o lea en línea desde Scribd
    Descargar como doc, pdf o txt
    782 vistas3 páginas

    Entrega 2 Semana 5 Sistemas Digitales

    Cargado por

    Lui More
    Este documento resume el diseño de una memoria RAM dividido en tres entregas. La primera entrega consiste en el diseño de elementos de control de lectura y escritura. La segunda entrega describe el diseño de una celda de almacenamiento de un bit utilizando un biestable asíncrono tipo D, la integración de 4 celdas para formar un byte, y la integración de 4 bytes consecutivos. La tercera entrega consistirá en el diseño completo de la memoria RAM en Logisim incluyendo los elementos de control y visualización de datos

    Copyright:

    © All Rights Reserved
    Descargue como DOC, PDF, TXT o lea en línea desde Scribd
    Descargar como doc, pdf o txt
    de 3

    Módulo Teórico – Práctico.

    Diseño de una Memoria


    RAM– Entrega semana 5: Diseño de las celdas de
    almacenamiento de memoria RAM
    José Antonio Sánchez Gaona, Carlos Eduardo Lozano Miranda, Jhon Francisco Contreras Alvarez,
    Luis Alexander Moreno Saavedra.
    Sistemas Digitales y Ensambladores
    Universidad Politécnico Grancolombiano
    Resumen- Proyecto el cual electrónico biestable III. U integramos. Ver Fig. 2 –
    consiste en un problema de asíncrono, en otras palabras, T nibble.circ
    diseño de una memoria es un dispositivo de I
    RAM. El cual esta divido en almacenamiento temporal L
    tres entregas: la primera
    entrega consiste en un diseño
    de dos estados usado para I
    de elementos de control de guardar información en Z
    lectura/escritura de una sistemas lógicos digitales. A
    memoria RAM, el diseño de Un latch puede almacenar N
    sus celdas de almacenamiento un bit de información, D
    y el diseño de su control asimismo los latches se O
    secuencial. Para su segunda pueden agrupar de tal
    entrega se contempla la manera que logren L
    elaboración de una celda de almacenar más de 1 bit. A
    almacenamiento, el montaje
    Tenemos los siguientes tipos
    de una celda de 4 bits, el
    montaje de 4 bytes de Latches: SR, S´R´, D. En C
    consecutivos, montaje de nuestro caso vamos a E
    matriz de memoria de 64 bits utilizar para nuestra celda L
    todo esto en Logisim. Por de almacenamiento un D
    ultimo la entrega final el cerrojo tipo D. A
    montaje de la memoria RAM
    en Logisim adaptándole los D Fig. 2
    elementos de control, para Tenemos el circuito E
    visualización de los datos lógico del cerrojo D U
    usar el decodificador de 7
    segmentos y por ultimo el
    implementado en Logisim, N
    diseño de control de lectura y ver Fig. 1. UTILIZANDO UN BYTE, MONTAR 4
    escritura de datos mediante Utilizamos tres entradas B BYTES
    un diseño de control de (RESET, SET, DATO). El I CONSE
    máquinas de estados. biestable para nuestro caso T CUTIVO
    (Tipo D) guarda , S
    I. INTRODUCCIÓN internamente lo que hay en M
    la entrada DATO que para O
    Vamos a tratar lo SALIDA. Ver Fig. 3 – Punto
    nuestro ejercicio se trata de N
    correspondiente a la
    un Bit de memoria (Ver T tres.circ
    segunda entrega elaboración
    archivo Logisim: Punto A
    de una celda de
    uno.circ) R
    almacenamiento, el montaje
    de una celda de 4 bits, el
    U
    montaje de 4 bytes
    N
    consecutivos, montaje de
    A
    matriz de memoria de 64
    bits todo esto en Logisim.
    C
    E
    II. CELDA DE
    L
    ALMACENAMIENTO
    D
    DE UN BIT PARA
    A
    UNA MEMORIA
    RAM UTILIZANDO
    D
    CERROJOS
    E
    (LATCHES) 4
    Para este desarrollo nos B
    basamos en investigaciones Fig. 1 I Fig. 3
    de T
    fuentes:https://www.infor.uv S
    a.es/~jjalvarez/asignaturas/f (
    undamentos/lectures/digital/ N
    Tema3_secuenciales.pdf. y, I
    https://es.wikipedia.org/wiki B
    /Latch. Tenemos que tener B
    claros los siguientes L
    conceptos: E
    )
    Que es un Latch Para esto procedemos a usar
    los circuitos de un Bit con
    Un latch (late
    Latch D y los integramos
    memory en inglés) es
    un circuito

    También podría gustarte