Nothing Special   »   [go: up one dir, main page]
Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 307 vistas

    Restador de 4 Bits

    Cargado por

    LeonardoSanchez1995
    El documento describe el algoritmo para realizar una resta binaria de 4 bits utilizando un circuito lógico. El algoritmo implica 1) complementar el sustraendo a 1, 2) sumar el minuendo con el sustraendo complementado, y 3) sumar el acarreo de salida al resultado para determinar si es positivo o complementarlo a 1 si es negativo. El circuito propuesto implementa este algoritmo usando sumadores completos y compuertas lógicas.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd

    Restador de 4 Bits

    Cargado por

    LeonardoSanchez1995
    307 vistas4 páginas
    El documento describe el algoritmo para realizar una resta binaria de 4 bits utilizando un circuito lógico. El algoritmo implica 1) complementar el sustraendo a 1, 2) sumar el minuendo con el sustraendo complementado, y 3) sumar el acarreo de salida al resultado para determinar si es positivo o complementarlo a 1 si es negativo. El circuito propuesto implementa este algoritmo usando sumadores completos y compuertas lógicas.

    Descripción original:

    Restador binario de 4 bits

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    El documento describe el algoritmo para realizar una resta binaria de 4 bits utilizando un circuito lógico. El algoritmo implica 1) complementar el sustraendo a 1, 2) sumar el minuendo con el sustraendo complementado, y 3) sumar el acarreo de salida al resultado para determinar si es positivo o complementarlo a 1 si es negativo. El circuito propuesto implementa este algoritmo usando sumadores completos y compuertas lógicas.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    307 vistas4 páginas

    Restador de 4 Bits

    Cargado por

    LeonardoSanchez1995
    El documento describe el algoritmo para realizar una resta binaria de 4 bits utilizando un circuito lógico. El algoritmo implica 1) complementar el sustraendo a 1, 2) sumar el minuendo con el sustraendo complementado, y 3) sumar el acarreo de salida al resultado para determinar si es positivo o complementarlo a 1 si es negativo. El circuito propuesto implementa este algoritmo usando sumadores completos y compuertas lógicas.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    de 4

    Restador de 4 bits

    Con base en el sumador completo de 4 bits, el cual se encuentra disponible en


    el circuito 74LS83 o 74LS283, es posible aplicar el algoritmo de la resta e
    implementarlo en un circuito logico. Para ello, se emplea el algoritmo de la resta
    que es el siguiente.
    Para realizar la resta en binario se requiere seguir un algoritmo descrito por los
    siguientes pasos:
    1.
    Se iguala el numero de cifras en el minuendo y el sustraendo
    aadiendo ceros a la izquierda del numero con menos cifras.
    2.
    Se conserva el minuendo.
    3.
    Se complementa a 1 el sustraendo. El complemento consiste en la
    cantidad que le hace falta a un numero para alcanzar el numero maximo
    de su base. En el sistema binario el complemento a 1 equivale a
    intercambiar 1 por 0 y 0 por 1.
    4.
    Se suma el minuendo con el sustraendo complementado.
    5.
    Si existe acarreo, se suma el acarreo al resultado de la suma
    anterior. La existencia del acarreo indica que el resultado es positivo.
    6.
    Si no existe acarreo, se complementa a 1 el resultado de la suma
    anterior. La no existencia de acarreo indica que el resultado es negativo.
    Con base en la anterior descripcion, la resta 101101012 100010102 es:

    El resultado es 1010112 positivo


    Ahora por ejemplo la resta 101101012 110010102 es:

    El resultado es 101012 negativo


    Entonces, con base en el algoritmo la resta anteriormente descrito, 1101 2
    10002 es:

    El resultado es 01012 positivo


    Asi mismo, con base en el algoritmo la resta anteriormente descrito, 1001 2
    11002 es:

    El resultado es 00112 negativo


    Entonces el algoritmo indica los siguientes pasos:

    1.
    Complementar a 1 el sustraendo. Dada dos entradas A y B, el
    sustraendo se puede complementar haciendo uso de la compuerta NOT.
    2.
    Sumar el minuendo con el sustraendo complementado. Se puede
    hacer uso entonces del CI 74283. La siguiente figura muestra estos dos
    pasos.

    3.
    Si el acarreo de salida es 1, entonces se suma al resultado de la
    suma y el resultado es positivo. Si el acarreo de salida es 0, se debe
    complementar el resultado de la suma y el resultado es positivo.
    Entonces es debe colocar otro sumador completo, en donde la entrada A
    sea la salida del sumador de la figura anterior. La entrada B con el dato
    00002 y el acarreo de entrada se conecta al acarreo de salida del primer
    sumador. Para el caso en que el acarreo de salida del primer sumador
    mostrado en la figura anterior, sea 1, se adicionara ese valor al resultado,
    si es cero se sumara 0, por consiguiente se mantiene el valor.
    Si el acarreo es 0, se debe complementar a 1 la salida. Para ello se
    plantea la siguiente tabla de verdad.

    Co Xi Yi
    0

    0
    1

    1
    0

    0
    0

    1 1 1
    4.
    En donde Co es el acarreo de salida de la primera suma. Xi es la salida de
    la segunda suma (esta salida esta compuesta por 4 bits) y Y ies la salida
    definitiva del restador (esta salida esta compuesta por 4 bits). Entonces
    se obtiene la siguiente expresion Booleana:

    Entonces la implementacion definitiva se presenta en la siguiente figura:

    También podría gustarte