C5-Electronica Digital Discreta y Programable-E

1
Facultad de Ingeniera Mecnica

Edificio W Ciudad Universitaria
Morelia, Michoacn
Ignacio Franco Torres 2012-2013
ifranco@correo.fie.umich.mx
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

CAPITULO
5
ELECTRONICA DIGITAL DISCRETA Y
PROGRAMABLE
(10 Hrs)
Objetivo: El estudiante enunciar los fundamentos del diseo de circuitos lgicos y sus aplicaciones
ms comunes. Conocer y aplicara la electrnica digital programable enfocada al uso de un
microcontrolador.

5.1 Sistemas de numeracin: decimal, binario y hexadecimal.
Numeracin
Sistema de smbolos o signos utilizados para expresar los nmeros.

Numeracin Arbiga
El sistema corriente de notacin numrica que es utilizado hoy y en casi todo el mundo es la
numeracin arbiga. Este sistema fue desarrollado primero por los hindes y luego por los rabes
que introdujeron la innovacin de la notacin posicional.

Notacin posicional.
La notacin posicional solo es posible si existe un nmero para el cero. El guarismo 0 permite
distinguir entre 11, 101 y 1001 sin tener que agregar smbolos adicionales.

En la notacin posicional los nmeros cambian su valor segn su posicin, por ejemplo el digito 2 en
el nmero 20 y el mismo digito en el 2,000 toma diferente valor.

Formula General
Los sistemas numricos que utilizan la notacin posicional se pueden describir con la siguiente
frmula:

0
0
1
1
2
2
1
1 - i i
a a a ... a a = N r r r r r
i i

0
1
i
n i
i
aR N

N = Numero
i = Posicin
a = coeficiente
n = el nmero de dgitos
R = Raz Base

Ejemplo de notacin posicional
1. Subndice para indicar a que base pertenecen los nmeros de notacin posicional se usa el
subndice.
385(10) es el numero trescientos ochenta y cinco de base diez, el subndice (10) indica que
pertenece al sistema decimal.

2. Identificacin de la posicin de cada digito, smbolo o coeficiente i
En el nmero 82457.319 para asignar el valor de la posicin se toma de referencia el punto
decimal de manera que con el punto decimal hacia la izquierda asignamos el valor de cero
incrementndose en uno por cada digito hacia la izquierda hasta llegar a +n y del punto decimal
a la derecha iniciaremos asignando al primer digito el valor de menos uno (-1) y
decrementndose en una unidad por cada dgito a la derecha hasta llegar a n, como lo muestra
la figura
2
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Aplicacin de la Formula General
Ejemplo 385(10)
En donde el digito 5 ocupa la posicin cero, el 8 la uno y el 3 la posicin dos,
como lo indica la figura.

Al aplicar la frmula general obtenemos:
385 5 80 300 10 5 10 8 10 3 = N
0 1 2

0
1
i
n i
i
aR N

En donde se puede observar que el nmero adquiere valor dependiendo la posicin que guarde,
como el 3 que est en la posicin 2 se multiplica por 100 que es 10
2
como lo llamamos
tradicionalmente centenas, al 8 de posicin uno por 10
1
, o decenas al 5 de posicin cero 10
0

unidades.

Adems del sistema decimal existen otras bases de notacin posicional que son empleadas en los
sistemas digitales como:
Binario o base 2 que consta de solo dos smbolos 0 y 1.
Octal o base 8 consta de ocho smbolos (0, 1, 2, 3, 4, 5, 6, 7) y es una representacin corta del
binario y por ejemplo 111101110(2) = 756(8). Para las mquinas es ms fcil trabajar con
unos y ceros que representaran voltaje o no voltaje mientras que para nosotros es ms
cmodo decir solo 756 en lugar de todo el nmero binario.
Hexadecimal o base 16 consta de 16 smbolos (0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F), es la
representacin corta ms usada del binario y Ejemplo 111101111010(2) = F7A(16).

5.1.1 Nmeros binarios
Solo dispone de smbolos 1 y 0 se le llama bit
Bit (Binary unit).Mnima cantidad de informacin que se puede representar. Tiene 2 valores: 0 y 1.
Para representar ms informacin hay que usar conjuntos de bits. Agrupaciones de bits:
Nibble (4 bits),
Byte (8 bits).
Kilobit (Kbit) (1024 bits),
Kilobyte (Kbyte) (1024 bytes).
64 Kbytes (65536 bytes).
3
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Representacin de datos mediante bits:
Colores = {Blanco, Amarillo, Rojo, Verde, Azul, Negro}
Blanco => 000; Verde => 100; Amarillo => 010; Azul => 101; Rojo => 011; Negro =>
111;

Cul es nmero de bits mnimo que se necesita para representar un conjunto de datos?
1 bit. 2 combinaciones:(0, 1). Hasta 2 datos.
2 bits. 4 combinaciones: (00, 01, 10, 11). Hasta 4 datos.
3 bits. 8 combinaciones: (000, 001, 010, 011, 100, 101, 110, 111). Hasta 8 datos.
N bits: 2
N
combinaciones. Hasta 2
N
datos.

Dado un conjunto de datos de M elementos se necesitan al menos N bits, donde M 2
N
, para
codificarlo en binario.

Representacin de nmeros en punto fijo. Se supone el punto decimal fijo en una posicin.

Normalmente los nmeros se describen en base decimal base 10:

En cualquier otra base r:

En base 2:

Los trminos ai corresponden a los dgitos del nmero mientras que los trminos r(10
i
2
i
)
corresponden al peso del dgito en el nmero.

Nmeros en base 10

Nmeros en base 2

Paso de la parte entera de base 10 a base 2 por divisin iterativa: al dividir un nmero por la base
aparece el coeficiente ms bajo en el resto de la divisin. Dividir iterativamente hasta que el
cociente de la divisin sea 0.
4
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

(an ... a3 a2 a1 a0 )/ r = (an ... a3 a2 a1 . a0 )
23/2=11. Resto 1; a0 = 1
11/2=5 Resto 1; a1 = 1
5/2=2. Resto 1; a2 = 1
2/2=1. Resto 0; a3 = 0
1/2=0. Resto 1; a4 = 1. Fin de Divisin

(23)10 = (10111)2 = 16 + 4 + 2 + 1

Paso de la parte fraccionaria de base 10 a base 2 por divisin iterativa: al multiplicar un nmero por
la base aparece el coeficiente ms bajo en la parte entera del producto. Multiplicar iterativamente
hasta que la parte fraccionaria del producto sea 0.
(0.a1 a2 a3..an )* r = (a1.a2 a3 .. an )

0.34375 * 2 = 0.6875. Parte entera 0; a-1 = 0
0.6875 * 2 = 1.375. Parte entera 1; a-2 = 1
0.375 * 2 = 0.750. Parte entera 0; a-3 = 0
0.75 * 2 = 1.50. Parte entera 1; a-4 = 1
0.50 * 2 = 1.00. Parte entera 1; a-5 = 1
Parte fraccionaria es 0. Fin de Multiplicacin

(0.34375)10 = (0.01011)2

5.1.2 Formato Octal y Hexadecimal
El uso de estas bases reduce el nmero de dgitos para representar un nmero binario.
La base 8 (octal) utiliza dgitos de 0 a 7. Se pasa de base 2 a base 8 agrupando los bits de 3 en 3, y de
base 8 a base 2 desagrupando los dgitos de 3 en 3 bits:
(101001110011)2 => (101)(001)(110)(011) => (5 1 6 3)8
(2704)8 => (010)(111)(000)(100) => (10111000100)2

La base 16 (hexadecimal) utiliza dgitos de 0 a 15, para ello toma 0-9, A (10), B (11), C (12), D (13),
E (14) y F (15). Se pasa de base 2 a base 16 agrupando los bits de 4 en 4 y de base 16 a base 2
desagrupando los dgitos de 4 en 4 bits:
(101001110011)2 => (1010)(0111)(0011) => (A 7 3)16
(E51C)16 => (1110)(0101)(0001)(1100) => (1110010100011100)2

5.2Aritmtica binaria. (Suma, resta, multiplicacin y
divisin por la base)
5.2.1 Suma Binaria
Cuando sumamos dos operandos A y B de 1 bit se genera
la siguiente tabla segn los valores de A y B. En ella 1 + 1
= 2, que debe codificarse en dos bits. Luego hay dos bits
de salida:
Suma S de peso 1.
Acarreo de salida Co (carryout) de peso 2.

Cuando sumamos dos operandos A y B de ms de 1
bit, su primer bit se suma mediante un semisumador.
El resto de los bits requieren tres bits de suma: los
dos bits de los operandos y la salida de acarreo del bit
5
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

anterior que opera como acarreo de entrada Ci (carry in). El mximo valor de la salida es 3 luego
se requieren dos bits de salida como en el semisumador.

Ahora se puede sumar bit por bit desde el menos significativo (LSB, menor peso) hacia el ms
significativo (MSB, mayor peso)

0+0=0
0+1=1
1+0=1
1+1=0 y llevamos (Carry) 1
sea 1+1=10
11
+10
101
111
+101
1100
1011
+1101
11000
11110
+10101
110011
111111
+010101
1010100
1111101
+1111000
11110101
Reglas de la Suma Ejemplos

5.2.2 Resta Binaria
Suponemos una resta M-S con dos operandos: Minuendo (M) y Sustraendo (S),
donde M S. Al restar de LSB a MSB en 1 bit puede pasar que S > M (0-1), lo
que obliga a pedir un bit de prstamo B (Borrow) al siguiente bit, para
realizar 10-1 = 1.

En el bit que ha realizado el prstamo, se tiene que hacer primero M-B, (con la
posibilidad de generar prstamo de salida), al resultado se le resta S.

Ahora se puede restar bit por bit desde el menos significativo (LSB, menor
peso) hacia el ms significativo (MSB, mayor peso)

11
-10
001
111
+101
0010
1011
+1101
11110
11110
+10101
01001
111111
+010101
101010
1111101
+1111000
0001000
Ejemplos

5.2.3 Multiplicacin Binaria
Cuando se multiplican dos operandos A y B de 1 bit se genera un resultado de 1 bit segn los valores
de A y B.
Para multiplicar operandos de ms de 1 bit se utiliza el mismo algoritmo que en la multiplicacin
decimal, se generan los productos parciales y luego se suman.

6
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Ejemplo

5.2.4 Divisin Binaria
Igual que en el producto, la divisin es muy fcil de realizar, porque no son
posibles en el cociente otras cifras que UNOS y CEROS.
Consideremos el siguiente ejemplo, 42 / 6 = 7, en binario:
Se intenta dividir el dividendo por el divisor, empezando por tomar en ambos
el mismo nmero de cifras (100 entre 110, en el ejemplo). Si no puede
dividirse, se intenta la divisin tomando un dgito ms (1001 entre 100).
Si la divisin es posible, entonces, el divisor slo podr estar contenido una
vez en el dividendo, es decir, la primera cifra del cociente es un UNO. En ese
caso, el resultado de multiplicar el divisor por 1 es el propio divisor.
Restamos las cifras del dividendo del divisor y bajamos la cifra siguiente.
El procedimiento de divisin contina del mismo modo que en el sistema
decimal.

5.3 Elementos del lgebra Booleana. Funciones Booleanas.

5.3.1 Funciones bsicas y derivadas.
Funciones en la que las variables independientes son variables lgicas, y el valor de la funcin o
variable dependiente tambin es una variable lgica.
Z=f(A,B,C,,N)
Donde: Z,A,B,C,, N son variables lgicas

Sirven para la representacin de problemas lgicos
Una funcin lgica es una expresin matemtica que evala cuando una variable lgica toma el valor
lgico Verdadero en funcin de los valores (Verdadero o Falso) de otras variables lgicas operados
mediante las operaciones AND, OR y NOT. Normalmente, para escribir las funciones lgicas se usan
los valores (0, 1) y los operadores tpicos (- , , +) del lgebra de conmutacin (de mayor a menor
prioridad).

7
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Puertas Lgicas
Para una representacin circuital de las funciones lgicas se utilizan puertas lgicas. Los circuitos
lgicos se generan como una conexin de puertas lgicas.

Existen:
Funciones lgicas de 1 variable

Funciones lgicas de 2 variables

Se les llama funciones lgicas bsicas o puertas lgicas bsicas a las funciones: NOT, AND y
OR y funciones lgicas derivadas o puertas lgicas derivadas a las: BUFFER, NAND, NOR,
EXOR, EXNOR NEXOR.

Se les llama funciones lgicas universales o puertas lgicas universales: a las NAND y NOR
porque con ellas se pueden construir todas las funciones que se deseen.

Funciones lgicas de ms variables como la mostrada para alarma del auto

5.3.2 Algebra Booleana.
8
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Leyes bsicas del lgebra de Boole:
Leyes conmutativas de la suma y multiplicacin.
Leyes asociativas de la suma y multiplicacin.
Ley distributiva.
Son las mismas que las del lgebra ordinaria.

Leyes Conmutativas
El orden en que se aplica a las variables la operacin OR es indiferente:

Ley conmutativa de la suma para dos variables:

El orden en que se aplica a las variables la operacin AND es indiferente:

Ley conmutativa de la multiplicacin para dos variables:

Leyes Asociativas
Al aplicar la operacin OR a ms de dos variables, el resultado es el mismo independientemente de
la forma en que se agrupen las variables:

Ley asociativa de la suma para tres variables:

Al aplicar la operacin AND a ms de dos variables, el resultado es el mismo independientemente
de la forma en que se agrupen las variables:

Ley asociativa de la multiplicacin para tres variables:

Ley Distributiva
Aplicar la operacin OR a dos o ms variables y luego aplicar la operacin AND al resultado de la
operacin y a otra variable aislada, es equivalente a aplicar la operacin AND a la variable aislada
con cada uno de los sumandos y luego aplicar la operacin OR a los productos resultantes.
Esta ley tambin expresa el proceso de sacar factor comn, en el que la variable comn se saca
como factor de los productos parciales.

9
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Ley distributiva para tres variables:

Reglas Bsicas del lgebra de Boole
Muy tiles para la manipulacin y simplificacin de expresiones booleanas.
1

2

3

4

5

6
=1

7
=A

8
=0

9
=A

10
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

10

=A
=A Regla 4

11

=A+(A+ )B
=A+1 B
=A+B

12

=A+AC+AB+BC
=(A+AC)+AB+BC
=A+AB+BC
=(A+AB)+BC
=A+BC

5.3.3 Funciones booleanas. Un problema lgico se corresponde con un enunciado en el que se
puede describir el problema mediante relaciones (funciones) entre variables que se pueden definir
mediante los valores verdadero y falso (variables lgicas).

La alarma de un coche se enciende cuando se cierran las puertas sin ajustar los cinturones de
seguridad, cuando se enciende el motor estando las puertas abiertas.
Al (alarma encendida) Encendida (V=1), Apagada (F=0)
Pu (puertas cerradas) Cerrada (V=1), Abierta (F=0)
Ci (cinturn ajustado) Ajustado (V=1), Suelto (F=0)
Mo (motor encendido) Encendido (V=1), Apagado (F=0)

Para la resolucin del problema hay que plasmar el enunciado de forma
que se pueda expresar como una serie de entradas y salidas de tipo lgico.
Hay dos representaciones de los problemas:
Tabla de Verdad para el problema

5.3.4 Reduccin de funciones booleanas. Consiste en aplicar las reglas del algebra booleana
para reducir la funcin a una mnima expresin

11
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Para reducir las funciones booleanas se puede usar el algebra de boole o mapas de Karnaugth que es
un mtodo que ayuda a simplificar funciones de muchas variables de una manera ms rpida que
con el algebra de boole

Mapa de Karnaugh
Ejemplo de mapa de Karnaugh.

POS
F=A/D+A/C+A/B+BC/D = A

SOP
F=A(B+C+/D)(/B+/C+/D)=

Un mapa de Karnaugh (tambin conocido como tabla de Karnaugh o diagrama de Veitch, abreviado
como Mapa-K o Mapa-KV) es un diagrama utilizado para la simplificacin de funciones algebraicas
Booleanas. El mapa de Karnaugh fue inventado en 1950 por Maurice Karnaugh, un fsico y
matemtico de los laboratorios Bell.
Los mapas de Karnaugh reducen la necesidad de hacer clculos extensos para la simplificacin de
expresiones booleanas, aprovechando la capacidad del cerebro humano para el reconocimiento de
patrones y otras formas de expresin analtica, permitiendo as identificar y eliminar condiciones
muy inmensas.
El mapa de Karnaugh consiste en una representacin bidimensional de la tabla de verdad de la
funcin a simplificar. Puesto que la tabla de verdad de una funcin de N variables posee 2
N
filas, el
mapa K correspondiente debe poseer tambin 2
N
cuadrados. Las variables de la expresin son
ordenadas en funcin de su peso y siguiendo el cdigo Gray, de manera que slo una de las variables
vara entre celdas adyacentes. La transferencia de los trminos de la tabla de verdad al mapa de
12
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Karnaugh se realiza de forma directa, albergando un 0 un 1, dependiendo del valor que toma la
funcin en cada fila. Las tablas de Karnaugh se pueden utilizar para funciones de hasta 6 variables.
Hay dos formas de obtencin de funcin cuando se agrupan los 1 se le conoce como suma de
productos (SOP) y cuando se agrupan los 0 se le llama producto de sumas, tambin se les llama
formas CANONICAS, como se muestra en la figura del ejemplo anterior mostrado

5.4 Lgica Programable. Se pretende dar un panorama general de la tecnologa digital
programable

5.4.1 Flip-Flop. Estos circuitos son la base de los Circuitos secuenciales

Los circuitos digitales que hasta ahora se han considerado, han sido combinacionales, esto es, las
salidas en cualquier momento dependen por completo de las entradas presentes en ese tiempo.
Aunque cualquier sistema digital es susceptible de tener circuitos combinacionales, la mayora de
los sistemas que se encuentran en la prctica tambin incluyen elementos de memoria, los cuales
requieren que el sistema se describa en trminos de Lgica Secuencial.

Un diagrama en bloques de un circuito
secuencial consta de un circuito
combinacional al que se conectan
elementos de memoria para formar
una trayectoria de retroalimentacin.
Los elementos de memoria son
dispositivos capaces de almacenar
dentro de ellos informacin binaria. La
informacin binaria almacenada en los
elementos de memoria se define como
el estado del circuito secuencial.

En los circuitos combinacionales las
salidas son funciones que dependen
nicamente de las entradas actuales al
circuito. Pero sin embargo, en muchos sistemas digitales esto no es suficiente, siendo necesario
adems circuitos capaces de almacenar informacin, puesto que en ellos las salidas no quedan
definidas nicamente por las entradas actuales, sino que dependen tambin de cules fueron los
valores de stas en el pasado. Se trata de los circuitos secuenciales.

Ejemplos de la utilizacin de circuitos secuenciales podemos encontrarlos en la vida diaria: relojes
digitales, sistemas de control de semforos en rutas y lneas frreas, marcadores (deportes).

Todos estos sistemas se caracterizan porque pueden ser descritos utilizando el llamado modelo de
Huffman. Se trata de un modelo estructural que permite la descripcin de un circuito secuencial
genrico. Segn el modelo, el circuito consta de dos partes: un circuito combinacional C y un
conjunto de elementos de memoria M, como muestra la figura. Pues bien, el valor de las salidas
depende, a travs de la funcin de salida que implementa el circuito combinacional, no slo de los
valores actuales de las entradas, sino tambin del contenido actual de los elementos de memoria, En
estos elementos, lo que se almacena es el llamado estado actual del sistema secuencial, que puede
considerarse como su registro histrico, ya que da cuenta de su evolucin anterior. El paso desde el
estado actual del sistema a un estado siguiente, viene a su vez definido por la llamada funcin de

Figura 1.1: Modelo de Huffman para un circuito secuencial.
13
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

transicin de estados, que tambin depender no slo de los valores actuales de las entradas, sino
tambin del propio estado actual.

Centrndonos en la arquitectura de los computadores, componentes bsicos como los registros,
memorias y la unidad de control, constituyen circuitos secuenciales, aunque de muy diverso grado
de complejidad.

Los Flip-Flop o biestables. Clasificacin.
Un circuito flip-flop puede mantener un estado binario en forma indefinida (en cuanto se suministre
potencia al circuito) hasta que recibe la direccin de una seal de entrada para cambiar de estado.
La diferencia principal entre los diversos tipos de flip-flops est en el nmero de entradas que
poseen y en la manera en la cual las entradas afectan el estado binario.

Las clulas elementales de memoria de los circuitos secuenciales se denominan biestables o Flip-
Flop. Se caracterizan por ser capaces de adoptar dos estados estables, que se corresponden a los
niveles lgicos "0" y "1", que perduran en el tiempo de un modo indefinido, aunque haya
desaparecido la excitacin que los origin. Es decir: son capaces de memorizar un bit de
informacin.

Una estructura con puertas lgicas que consigue el propsito anterior, es un biestable elemental que
tiene nicamente dos posibilidades de almacenamiento: estado 0 (Q=O) y estado 1 (Q=1). La
realimentacin entre las salidas y las entradas garantiza la permanencia de la informacin
almacenada (memorizada) en todo momento del funcionamiento electrnico normal (tensin y
corrientes de alimentacin adecuadas). Esto no ocurre en los sistemas combinacionales, donde la
informacin a la salida de las puertas se desvirta necesariamente al eliminar las excitaciones de
entrada.

A las seales de control de los biestables se les llama CK (Clock). Estas seales son generalmente
peridicas (aunque pueden no serlo) y gobiernan la transicin de un estado a otro.
Son seales de "sincronismo" que miden el tiempo del circuito. La sincronizacin es la tcnica
principal para hacer evolucionar un circuito secuencial, podemos aadir dos entradas asncronas de
reset o CLR o CLEAR y set o PRE. El objetivo de estas seales, es que al tener estos dispositivos
informacin almacenada que en un momento dado puede ser desconocida, se hace necesario el
poderlos inicializar a un valor conocido. As con la seal CLEAR ponemos a 0 la salida y con la seal
PRE a 1.

Flip Flop tipo SET-RESET (SR)
Como ya se menciono anteriormente, estos circuitos pueden construirse con compuertas NAND o
dos compuertas NOR. Cada circuito forma un flip-flop bsico, La conexin y el acoplamiento
cruzado mediante la salida de una compuerta a la entrada de otra constituye una trayectoria de
retroalimentacin. Por esta razn los circuitos se clasifican como secuenciales asncronos. Cada flip-
flop tiene dos salidas Q y Q negada, y dos entradas, SET para ajustar y RESET para restaurar. A este
tipo de flip-flop se les llama SR.

La operacin del FF SR disparado por flanco es similar a la operacin analizada anteriormente, con
la diferencia de que el cambio de estado se efecta en el flanco de bajada del pulso de reloj. El estado
S=R=1 es un estado prohibido.

La tabla caracterstica resume el comportamiento del FF tipo SR disparado por flanco negativo.
14
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Flip Flop tipo J K
Un flip-flop JK es un refinamiento del SR ya que el estado indeterminado del SR se soluciona en el JK.
Las entradas J y K se comportan como las entradas S y R para ajustar y despejar el flip-flop. Cuando
se aplican seales de entrada en forma simultnea a J como a k, el flip-flop cambia a su estado
complementario, esto es si Q=1, cambia a Q=0 y viceversa.

La operacin de un FF tipo J K es muy similar a la de un FF SR. La nica diferencia es que no tiene un
estado invlido. Para la condicin J=K=1 el FF complementa el estado presente.

La tabla caracterstica resume el comportamiento del FF tipo JK disparado por flanco negativo.

Flip Flop tipo D
El flip-flop tipo D recibe esta denominacin debido a su capacidad de transferir "datos" en el flip-
flop. En forma bsica es un flip-flop SR con un inversor en la entrada R, El inversor agregado reduce
el nmero de entradas de dos a uno.

La operacin de un FF tipo D es mucho ms simple. Slo posee una entrada adems de la del reloj. Se
le denomina "data" y es muy til cuando queremos almacenar un dato de un bit (0 o 1).
Si hay un 1 en la entrada D cuando se aplica el pulso de reloj la salida Q toma el valor de 1 (SET) y lo
almacena. Si hay un 0 en la entrada D, cuando se aplica el pulso de reloj la salida toma el valor de 0
(RESET) y lo almacena. El cambio en la salida del FF se efecta en el flanco de bajada del reloj.

La tabla caracterstica resume el comportamiento del FF tipo D disparado por flanco negativo.

Flip Flop tipo T
Slo posee una entrada adems de la del reloj. Se le denomina "toggle". Si hay un 0 en la entrada T,
cuando se aplica el pulso de reloj la salida mantiene el valor del estado presente. Si hay un 1 se
complementa. El flip-flop tipo T es una versin de una sola entrada del flip-flop JK, el flip-flop T se
obtiene mediante un tipo JK si ambas entradas se unen. La denominacin T proviene de la capacidad
del flip-flop para conmutar (toggle), o cambiar de estado. Sin importar el estado presente del flip-
flop, asume el estado complementario cuando ocurre el pulso de reloj mientras la entrada T es
lgica 1
15
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

La tabla caracterstica resume el comportamiento del FF tipo T disparado por flanco negativo.

Para el caso de los FF disparados por flanco positivo la diferencia es que el cambio de estado ocurre
en la subida del pulso de reloj. La diferencia bsica entre flip flops disparados por flanco y los
disparados por nivel, es que en los disparados por flanco los cambios se efectan en el frente de
bajada o en el de subida del pulso de reloj, y aunque las entradas cambien de valor durante la
duracin del pulso, no se efectan cambios hasta el siguiente pulso de reloj. En los flip-flops
disparados por nivel en cambio, el flip flop responde a los cambios de las entradas mientras el pulso
de reloj est en 1. En cuanto a la representacin los FF disparados por nivel no poseen el smbolo >
en la entrada de reloj.

El estado de un flip-flop cambia por un cambio momentneo en sus entradas. Este cambio se
denomina disparo. En los bsicos (RS con compuertas NAND o NOR) se necesitaba un disparo de
entrada definido por un cambio de nivel. Este nivel debe regresar a su nivel inicial antes de aplicar
otro disparo. Los FF con reloj eran disparados por pulsos. La realimentacin entre la circuitera
combinacional y el elemento de memoria puede producir inestabilidad, haciendo que el FF pueda
cambiar varias veces durante la duracin de un pulso de reloj por lo que el intervalo de tiempo
desde la aplicacin del pulso hasta que ocurre la transicin de la salida, es un factor crtico. Una
manera de resolver este problema es hacer que los FF sean sensitivos a la transicin del pulso ms
que a la duracin. Una manera de hacerlo da origen los flip flops maestro esclavo.

Flip-Flop maestro-esclavo
Un flip flop maestro-esclavo se construye con dos FF, uno sirve de maestro y otro de esclavo.
Durante la subida del pulso de reloj se habilita el maestro y se deshabilita el esclavo. La informacin
de entrada es transmitida hacia el FF maestro. Cuando el pulso baja nuevamente a cero se
deshabilita el maestro lo cual evita que lo afecten las entradas externas y se habilita el esclavo.
Entonces el esclavo pasa al el mismo estado del maestro. El comportamiento del flip-flop maestro-
esclavo que acaba de describirse hace que los cambios de estado coincidan con la transicin del
flanco negativo del pulso.

Este tipo de biestables controlados por flanco se disean a partir de dos biestables elementales RS
sin entrada de control, conectados en cascada, ms cierta lgica combinacional, como se muestra en
la figura. Uno de los biestables trabaja como maestro, y el otro como esclavo. Cuando CK est a 1, la
informacin de entrada pasa al biestable maestro, mientras que el esclavo permanece cerrado, con
lo que la salida no sufre variacin. Cuando CK baja a 0 (flanco de bajada), la informacin del maestro
pasa al esclavo y se cierra el maestro, con lo cual, los datos que en este instante estn en la entrada
no pueden progresar, mientras que los datos que captur el maestro y que ahora se transfieren al
esclavo, son los que aparecen a la salida. Cuando CK vuelva a pasar a 1, se cerrar el esclavo con la
16
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

informacin transferida anteriormente del maestro y que ser la que est presente en la salida, y
ste se volver a abrir. Luego la transferencia completa de la informacin, desde la entrada a la
salida, slo tendr lugar durante los flancos de bajada de la seal CK.

Flip-Flop disparado por flanco: Otro tipo de FF que sincroniza el cambio de estado durante la
transicin del pulso de reloj es el flip flop disparado por flanco. Cuando la entrada de reloj excede un
nivel de umbral especfico, las entradas son aseguradas y el FF no se ve afectado por cambios
adicionales en las entradas hasta tanto el pulso de reloj no llegue a cero y se presente otro pulso.

Algunos FF cambian de estado en la subida del pulso de reloj, y otros en el flanco de bajada. Los
primeros se denominaran Flip flop disparados por flanco positivo y los segundos Flip-flops
disparados por flanco negativo. La distincin entre unos y otros se indicar con la presencia o
ausencia de una negacin en la entrada de reloj como se muestra en la figura.

El FF JK puede considerarse como el flip flop universal puesto que puede configurarse para obtener
los dems flip-flops. En el cuadro a continuacin se muestra el equivalente de cada uno de los tipos
de flip-flop en funcin del J K.

Circuitos sincrnicos y asincrnicos
Hay dos tipos principales de circuitos secuenciales. Su clasificacin depende del temporizado de sus
seales. Un circuito secuencial asncrono es un sistema cuyo comportamiento puede definirse por el
conocimiento de sus seales en instantes discretos de tiempo.

El comportamiento de un circuito secuencial asncrono depende del orden en el cual cambian sus
seales de entrada y puede afectarse en cualquier instante de tiempo. Los elementos de memoria
que por lo comn se utilizan en los circuitos secuenciales asncronos son dispositivos de retardo de
tiempo. La capacidad de memoria de un dispositivo de retardo de tiempo se debe al hecho de que
toma un tiempo finito para que la seal se propague a travs del dispositivo.
17
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Un sistema lgico secuencial asncrono, por definicin, debe emplear seales que afecten los
elementos de memoria solo en instantes discretos de tiempo. Una forma de lograr este objetivo es
usar pulsos de duracin limitada a travs del sistema, de modo que una amplitud de pulso
represente la lgica 1 y otra amplitud (o la ausencia de pulso) represente la lgica 0.

Los sistemas lgicos secuenciales asncronos utilizan amplitudes fijas, como niveles de voltaje para
seales binarias. La sincronizacin se logra a travs de un dispositivo sincronizador llamado reloj
maestro generador, el cual genera un tren peridico de pulsos de reloj. Los pulsos de reloj se
distribuyen a travs del sistema de tal forma que los elementos de memoria estn afectados solo por
la llegada del pulso de sincronizacin.

Ejercitacin:
Complete el diagrama de tiempos para un flip-flop JK:

5.4.2 Memorias: RAM, ROM, PROM, EPROM. EEPROM.
RAM son las siglas de random access memory, un tipo de memoria de ordenador a la que se puede
acceder aleatoriamente; es decir, se puede acceder a cualquier byte de memoria sin acceder a los
bytes precedentes. La memoria RAM es el tipo de memoria ms comn en ordenadores y otros
dispositivos como impresoras.

Hay dos tipos bsicos de memoria RAM
RAM dinmica (DRAM)
RAM esttica (SRAM)

Los dos tipos de memoria RAM se diferencian en la tecnologa que utilizan para guardar los datos, la
memoria RAM dinmica es la ms comn.

La memoria RAM dinmica necesita actualizarse miles de veces por segundo, mientras que la
memoria RAM esttica no necesita actualizarse, por lo que es ms rpida, aunque tambin ms cara.
Ambos tipos de memoria RAM son voltiles, es decir, que pierden su contenido cuando se apaga el
equipo.

Coloquialmente el trmino RAM se utiliza como sinnimo de memoria principal, la memoria que
est disponible para los programas, por ejemplo, un ordenador con 8M de RAM tiene
aproximadamente 8 millones de bytes de memoria que los programas puedan utilizar.

ROM La memoria ROM, (read-only memory) o memoria de slo lectura, es la memoria que se utiliza
para almacenar los programas que ponen en marcha el ordenador y realizan los diagnsticos. La
18
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

mayora de los ordenadores tienen una cantidad pequea de memoria ROM (algunos miles de
bytes).

Aplicaciones de ROM
Tipos De ROM: Hay 5 tipos bsicos de ROM, los cuales se pueden identificar como:
ROM: De un modo similar a la memoria RAM, los chips ROM contienen una hilera de filas y
columnas, aunque la manera en que interactan es bastante diferente. Mientras que RAM
usualmente utiliza transistores para dar paso a un capacitador en cada interseccin, ROM
usa un diodo para conectar las lneas si el valor es igual a 1. Por el contrario, si el valor es 0,
las lneas no se conectan en absoluto.

PROM: Crear chips desde la nada lleva mucho tiempo. Por ello, los desarrolladores crearon
un tipo de ROM conocido como PROM (programmable read-only memory). Los chips PROM
vacos pueden ser comprados econmicamente y codificados con una simple herramienta
llamada programador.
La peculiaridad es que solo pueden ser programados una vez. Son ms frgiles que los chips
ROM hasta el extremo que la electricidad esttica lo puede quemar. Afortunadamente, los
dispositivos PROM vrgenes son baratos e ideales para hacer pruebas para crear un chip
ROM definitivo.

EPROM: Trabajando con chips ROM y PROM puede ser una labor tediosa. Aunque el precio
no sea demasiado elevado, al cabo del tiempo puede suponer un aumento del precio con
todos los inconvenientes. Los EPROM (Erasable programmable read-only memory)
solucionan este problema. Los chips EPROM pueden ser regrabados varias veces.
Borrar una EEPROM requiere una herramienta especial que emite una frecuencia
determinada de luz ultravioleta. Son configuradas usando un programador EPROM que
provee voltaje a un nivel determinado dependiendo del chip usado.
Para sobrescribir una EPROM, tienes que borrarla primero. El problema es que no es
selectivo, lo que quiere decir que borrar toda la EPROM. Para hacer esto, hay que retirar el
chip del dispositivo en el que se encuentra alojado y puesto debajo de la luz ultravioleta
comentada anteriormente.

EEPROM y Memoria Flash: Aunque las EPROM son un gran paso sobre las PROM en
trminos de utilidad, siguen necesitando un equipamiento dedicado y un proceso intensivo
para ser retirados y reinstalados cuando un cambio es necesario. Como se ha dicho, no se
pueden aadir cambios a la EPROM; todo el chip sebe ser borrado. Aqu es donde entra en
juego la EEPROM (Electrically erasable programmable read-only memory). La memoria
EEPROM es programable y borrable elctricamente y su nombre proviene de la sigla en
ingls Electrical Erasable Programmable Read Only Memory. Actualmente estas memorias
se construyen con transistores de tecnologa MOS (Metal Oxide Silice) y MNOS (Metal
Nitride-Oxide Silicon).
Las memorias EEPROM son memorias no voltiles y elctricamente borrables a nivel de
bytes. La posibilidad de programar y borrar las memorias a nivel de bytes supone una gran
flexibilidad, pero tambin una celda de memoria ms compleja.

5.4.3 Contadores (ascendentes, descendente).
19
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Definicin
Un contador es un circuito digital capaz de contar sucesos electrnicos, tales como impulsos,
avanzando a travs de una secuencia de estados binarios.
Contador sncrono es un tipo de contador en el que todas las etapas utilizan el mismo impulso
de reloj.

Hay contadores ascendentes y descendentes con salidas en binario de n bits

Un contador ascendente/descendente (up/down) es aquel capaz de procesar en cualquier direccin
a lo largo de una cierta secuencia. Un contador ascendente/descendente, algunas veces tambin
denominado contador bidireccional, puede tener cualquier secuencia de estados especificada. Un
contador binario de 3 bits que avanza en modo ascendente a travs de la secuencia (0,1,2,3,4,5,6,7)
y que luego pueda invertirse para recorrer la secuencia en sentido contrario (7,6,5,4,3,2,1,0) es un
ejemplo de un modo de operacin secuencial ascendente/descendente.

La figura muestra un contador sncrono ascendente/descendente bsico de 3 bits. El FF0 bascula
con cada impulso de reloj. Luego las entradas J0 y K0 de FF0 son: J0=K0=1

Esquema lgico de un contador UP/DOWN sncrono de 3 bits.

Para la secuencia ascendente, Q1 cambia de estado en el siguiente impulso de reloj cuando Q0=1.
Para la secuencia descendente, Q1 cambia en el siguiente impulso de reloj cuando Q0=0. Por lo tanto,
las entradas J1 y K1 del FF1 tienen que ser igual a 1, para las condiciones expresadas en la siguiente
ecuacin:

Para la secuencia ascendente, Q2 cambia de estado en el siguiente impulso de reloj cuando Q0=Q1=1.
Para la secuencia descendente, Q2 cambia en el siguiente impulso de reloj cuando Q0=Q1=0. Por lo
tanto, las entradas J2 y K2 de FF2 tienen que ser igual a 1, para las condiciones expresadas en la
siguiente ecuacin:

Cada una de las condiciones para las entradas J y K de cada flip-flop produce una basculacin en el
punto apropiado de la secuencia del contador.

5.4.4 Sumadores. Para aprender a sumar, con cinco o seis aos de edad, tuviste que memorizar las
100 combinaciones posibles que pueden darse al sumar dos dgitos decimales. La tabla de sumar, en
binario, es mucho ms sencilla que en decimal. Slo hay que recordar cuatro combinaciones
posibles:
20
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Las sumas 0+0, 0+1 y 1+0 son evidentes:
0+0 = 0
0+1 = 1
1+0 = 1

Pero la suma de 1+1, que sabemos que es 2 en el sistema decimal, debe escribirse en binario con
dos cifras (10) y, por tanto 1+1 es 0 y se arrastra una unidad, que se suma a la posicin siguiente a
la izquierda.

Veamos algunos ejemplos:
Suma Binaria Suma decimal
010 + 101 = 111 210 + 510 = 710
001101 + 100101 = 110010 1310 + 3710 = 5010
1011011 + 1011010 = 10110101 9110 + 9010 = 18110
110111011 + 100111011 = 1011110110 44310 + 31510 = 75810

Ejercicio 1:
Realiza las siguientes sumas de nmeros binarios:
111011 + 110 ____________________
111110111 + 111001 ____________________
10111 + 11011 + 10111 ____________________
Suma con puertas lgicas
Si planteamos la suma a nivel de tabla de verdad para un sumador de dos bits tendramos la
siguiente tabla donde se muestra el resultado de la suma y del acarreo

Por lo que las funciones de Suma y Acarreo se pueden
implementar usando puertas lgicas bsicas

Dos Implementaciones de semisumador

SUMADOR COMPLETO
Hasta aqu se ha logrado implementar una suma de dos nmeros de un bit, pero en una
computadora las sumas de hacen con un nmero mayor de bits.

Si cada par de sumandos binarios puede producir un bit de acarreo, tambin debe tener la
capacidad de reconocer cuando viene un bit de acarreo del sumador de nivel inferior (digamos
cuando en el sistema decimal hay un "llevo" debido a la suma de las unidades y hay que pasarla a las
decenas)
+ 0 1
0 0 1
1 1 0 + 1
Entrada A Entrada B Acarreo Suma
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
21
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Para lograr este propsito se implementa el siguiente circuito con su
tabla de verdad:

El circuito anterior es un poco complicado de graficar as que se puede reemplazar por una caja
negra con tres entradas y dos salidas (ver la tabla de verdad)

ENTRADAS SALIDAS
A B Cin Cout S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
Con lo anteriormente mencionado se
puede implementar un sumador de "n"
bits. Conectando sumadores completos
de 2 bits en cascada.

Nota: Cin=acarreo entrante,
Cout= acarreo saliente

5.4.5 Codificadores/decodificadores.
En un sentido general, se puede decir que un codificador es un circuito hecho para pasar
informacin de un sistema a otro con clave diferente, y en tal caso un decodificador sera el circuito
o dispositivo que retorne los datos o informacin al primer sistema. Debido a que el caso que nos
ocupa es el de la lgica digital, y en especial la aritmtica binaria, hemos de dar sentido ms directo
a los trminos "codificador" y "decodificador".

Un codificador es un bloque combinacional hecho para convertir una entrada no binaria en una
salida de estricto orden binario. En otras palabras, es un circuito integrado por un conjunto de
componentes electrnicos con la habilidad para mostrar en sus terminales de salida un word
binario (01101, 1100, etc.), equivalente al nmero presente en sus entradas, pero escrito en un
cdigo diferente. Por ejemplo, un Octal-to-binary encoder es un circuito codificador con ocho
entradas (un terminal para cada dgito Octal, o de base 8) y tres salidas (un terminal para cada bit
binario).

Los codificadores pueden, tambin, proporcionar otras operaciones de conversin, tal como ocurre
en las calculadoras de bolsillo con el teclado: El Keyboard (teclas, llaves) encoder convierte la
posicin de cada tecla (No. 9, No. 3, No. 5, + , %, etc.) en su correspondiente word asignado
previamente. Un ejemplo de lo anterior es el teclado codificador en ASCII (American Standard Code
for Information Interchange), que genera el word de 7 bits 0100101 cuando es presionada la tecla
del porcentaje (%).

El decodificador es un circuito combinacional diseado para convertir un nmero binario (entrada)
en word de "unos" y "ceros" (niveles altos y bajos de voltaje) con un orden distinto, para ejecutar un
trabajo especial. En otras palabras, el word que sale es diferente al word que entr, aunque tenga la
misma cantidad de bits. En Electrnica Digital es a menudo necesario pasar un nmero binario a
otro formato, tal como el requerido para energizar los siete segmentos de los display hechos con
22
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

diodos emisores de luz, en el orden adecuado para que se ilumine la figura de un individual nmero
decimal.

Los decodificadores son tambin usados en los microprocesadores para convertir instrucciones
binarias en seales de tiempo, para controlar mquinas en procesos industriales o implementar
circuitos lgicos avanzados. El decodificador convierte nmeros binarios en sus equivalentes
Octales (base 8), decimales (base 10) y Hexadecimales.

Los codificadores nos permiten compactar la informacin, generando un cdigo de salida a partir
de la informacin de entrada. Y como siempre, lo mejor es verlo con un ejemplo.

Imaginemos que estamos diseando un circuito digital que se encuentra en el interior de una
Equipo de msica. Este circuito controlar el equipo, haciendo que funcione correctamente.

Una de las cosas que har este circuito de control ser activar la radio, el CD, la cinta o el Disco segn
el botn que haya pulsado el usuario. Imaginemos que tenemos 4 botones en la cadena, de manera
que cuando no estn pulsados, generan un 0 y cuando se pulsan un 1 (Botones digitales). Los
podramos conectar directamente a nuestro circuito de control del equipo de msica, como se
muestra en la figura

Sin embargo, a la hora de disear el circuito de control, nos resultara ms sencillo que cada botn
tuviese asociado un nmero. Como en total hay 4 botones, necesitaramos 2 bits para identificarlos.
Para conseguir esta asociacin utilizamos un codificador, que a partir del botn que se haya pulsado
nos devolver su nmero asociado:

Fijmonos en las entradas del codificador, que estn conectadas a los botones. En cada momento,
slo habr un botn apretado, puesto que slo podemos escuchar una de las cuatro fuentes.

Bien estaremos escuchando el CD, bien la cinta, bien la radio o bien un disco, pero no puede haber
ms de un botn pulsado1. Tal y como hemos hecho las conexiones al codificador, el CD tiene
asociado el nmero 0, la cinta el 1, la radio el 2 y el disco el 3 (Este nmero depende de la entrada
del codificador a la que lo hayamos conectado).

A la salida del codificador obtendremos el nmero del botn apretado. La tabla de verdad ser as:

Circuito de control de un equipo de msica, y 4 botones de seleccin de lo que se quiere escuchar
E3 E2 E1 E0 C1 C0 Botn
0 0 0 1 0 0 CD
0 0 1 0 0 1 TAPE
0 1 0 0 1 0 RADIO
1 0 0 0 1 1 DISCO
23
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

El circuito de control del equipo ahora slo tendr 2 bits de entrada para determinar el botn que se
ha pulsado. Antes necesitbamos 4 entradas. El codificador que hemos usado tiene 4 entradas y 2
salidas, por lo que se llama codificador de 4 a 2. Existen codificadores de mayor nmero de
entradas, como el que vamos a ver en el siguiente ejemplo.

A continuacin deduciremos las ecuaciones de un codificador de 4 a 2.

Las ecuaciones las obtenemos siguiendo el mismo mtodo de siempre: primero obtendremos la
tabla de verdad completa y aplicaremos el mtodo de Karnaugh. Con ello obtendremos las
ecuaciones ms simplificadas para las salidas C1 y C0.

Al hacer la tabla de verdad, hay que tener en cuenta que muchas de las entradas NO SE PUEDEN
PRODUCIR. En las entradas de un decodificador, una y slo una de las entradas estar activa en cada
momento. Utilizaremos esto para simplificar las ecuaciones. Se ha utilizado una X para indicar que
esa salida nunca se producir:

C1 y C0 siempre valen X excepto para 4 filas.

Los mapas de Karnaugh que obtenemos son:

Las casillas que tienen el valor X podemos asignarles el valor que
ms nos convenga, de forma que obtengamos la expresin ms
simplificada. Las ecuaciones de un decodificador de 4 a 2 son:

La manera rpida de obtenerlas es mirando la tabla simplificada, como la que se muestra en el
ejemplo del equipo de msica. Slo hay que fijarse en los 1 de las funciones de salida (como si
estuvisemos desarrollando por la primera forma cannica) y escribir la variable de entrada que
vale 1.

Habr tantos sumandos como 1 en la funcin de salida.

Decodificadores
Un decodificador es un circuito integrado por el que se introduce un nmero y se activa una y slo
una de las salidas, permaneciendo el resto desactivadas. Y como siempre, lo mejor es verlo con un
ejemplo sencillo. Imaginemos que queremos realizar un circuito de control para un semforo. El
semforo puede estar verde, amarillo, rojo o averiado.
E3 E2 E1 E0 C1 C0
0 0 0 0 X X
0 0 0 1 0 0
0 0 1 0 0 1
0 0 1 1 X X
0 1 0 0 1 0
0 1 0 1 X X
0 1 1 0 X X
0 1 1 1 X X
1 0 0 0 1 1
1 0 0 1 X X
1 0 1 0 X X
1 0 1 1 X X
1 1 0 0 X X
1 1 0 1 X X
1 1 1 0 X X
1 1 1 1 X X
24
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

En el caso de estar averiado, se activar una luz interna
azul, para que el tcnico sepa que lo tiene que reparar.
A cada una de estas luces les vamos a asociar un nmero.
As el rojo ser el 0, el amarillo el 1, el verde el 2 y el azul
(averiado) el 3.

Para controlar este semforo podemos hacer un circuito
que tenga 4 salidas, una para una de las luces. Cuando
una de estas salidas est a 1, la luz correspondiente
estar encendida. Sin embargo, ocurre que NO PUEDE HABER DOS O MAS LUCES ENCENDIDAS A LA
VEZ.

Por ejemplo, no puede estar la luz roja y la verde encendidas a la vez!!!!.

Si utilizamos un decodificador de 2
a 4, conseguiremos controlar el
semforo asegurndonos que slo
estar activa una luz en cada
momento. Adems, el circuito de
control que diseemos slo tiene
que tener 2 salidas. El nuevo
esquema se muestra en la figura 6.3.

El funcionamiento es muy sencillo.
Si el circuito de control enva el nmero 2 (E1 = 1, E0 = 0), _se encender la luz verde (que tiene
asociado el nmero 2) y slo la luz verde!!!. Un decodificador activa slo una de las salidas, la salida
que tiene un nmero igual al que se ha introducido por la entrada. En el ejemplo del semforo, si el
circuito de control enva el nmero 3, se activa la salida O3 y se encender la luz azul (y slo esa!!

Y las ecuaciones las podemos obtener desarrollando por la
primera forma cannica.
Puesto que por cada funcin de salida slo hay un 1, no se podr
simplificar (No hace falta que hagamos Karnaugh)

,, , ,

5.4.6 Multiplexores/Demultiplexores
Un Multiplexor o Selector de datos es un circuito lgico que acepta varias entradas de datos y
permite que slo una de ellas pase a un tiempo a la salida. El enrutamiento de la entrada de datos
hacia la salida est controlado por las entradas de seleccin (a las que se hace referencia a veces
como las entradas de direccin).
El multiplexor, tambin conocido como MUX, acta como un conmutador multiposicional controlado
digitalmente, donde el cdigo digital aplicado a las entradas de seleccin controla cules entradas de
datos sern conmutadas hacia la salida. Por ejemplo, la salida ser igual a la entrada de datos,
llammosle D0 para el cdigo de entrada de seleccin que sea cero (ABC=000 en el diagrama de
abajo); la salida ser igual D1 para cuando el cdigo de seleccin sea uno y as sucesivamente.
Establecido de otra manera, un multiplexor selecciona 1 de N fuentes de datos y transmite los datos
seleccionados a un solo canal de salida. Esto se llama multiplexin o multiplexaje.

E1 E0 03 02 01 00
0 0 0 0 0 1
0 1 0 0 1 0
1 0 0 1 0 0
1 1 1 0 0 0
25
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Los multiplexores son representados en diagramas de bloques como trapezoides issceles. A
continuacin muestro el esquemtico de un multiplexor de dos entradas y una salida con su
respectivo bit de seleccin:

Un ejemplo de multiplexores (aunque no digitales como los que vemos aqu) se ve en las lneas
telefnicas. stas usan exactamente este principio. Transmiten varias llamadas telefnicas (seales
de audio) a travs de un nico par cableado usando la tcnica de multiplexado y cada seal de
audio va nicamente al receptor al que est destinado.

Una aplicacin comn para los MUX es encontrado en las computadoras, en las cuales la memoria
dinmica usa las mismas lneas de direccin para el direccionamiento tanto de las filas como de las
columnas. Un grupo de multiplexores es usado para primero seleccionar las direcciones de la
columna y luego cambiar para seleccionar la de la fila. Este esquema permite que grandes
cantidades de memoria sean incorporadas dentro de una computadora mientras se limita a la vez la
cantidad de conexiones de cobre requeridas para conectar la memoria al resto del circuito. Por eso
es que tambin se les conoce a veces como selectores de datos.

Ya se vio el smbolo esquemtico del multiplexor de 2 entradas y una salida pero los multiplexores
no estn limitados a 2 entradas. Si las lneas de seleccin son dos podemos alternar entre 4 datos de
entrada, si son 3 entre 8 y as sucesivamente. A continuacin se muestran los smbolos
esquemticos de los multiplexores de 4 a 1 (cuatro entradas y una salida), 8 a 1 (ocho entradas y
una salida) y 16 a 1 (diecisis entradas y una salida) con sus respectivas lneas de seleccin,
respectivamente.

En todos los casos la salida es Z, las entradas de seleccin S y el resto es la entrada que ser
multiplexada.
El Multiplexor es tpicamente usado para combinar dos o ms seales digitales en una sola lnea
pero no es la nica forma. Tambin puede conseguirse de otras caractersticas pero aqu
mencionar slo un par de ejemplos de multiplexores:
1. De dos entradas de 4 bits y una salida de 4 bits. ste selecciona uno de los nibbles de entrada
(internamente son 4 multiplexores de 2 a 1 en un solo encapsulado) y lo refleja en la salida.
2. De dos entradas de 4 bits a una salida de dos bits que representan un bit direccionado en
cada nibble reflejado a la salida (internamente son 2 multiplexores de 4 a 1).

Algunas designaciones para multiplexores de la familia TTL son: 74153 que son dos MUX 4 a 2,
74157 que son cuatro MUX 2 a 1 y el 74151 que es un MUX 8 a 1.

Los circuitos multiplexores pueden incluir tambin una lnea de habilitacin indicado con una E por
Enable.

26
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Como ltimo comentario de lo multiplexores quiero agregar que estos pueden ser organizados en
cascada (tal como los sumadores que vimos en el tema anterior) para implementar multiplexores
ms grandes. Por ejemplo podemos usar multiplexores de 2 a 1 para implementar un multiplexor de
4 a 1 (o de 4 a 2 que si lo piensan se darn cuenta de que es elemental) o incluso para implementar
multiplexores de ms entradas. Veamos especficamente el ejemplo de implementacin de un
multiplexor de 16 a 1 usando slo multiplexores de 4 a 1. El dato de entrada es X formado por los 16
bits x0, x1,...,x14 y x15. Las lneas de seleccin vienen dadas por S. OJO con este ejemplo. Analcelo y
entindalo.

En los multiplexores vemos tambin la
entrada de enable E (que adems son
de lgica negativa que quiere decir que
los IC's se activaran con un cero). Ese
es el bit de habilitacin que les dije
veremos en el prximo tema.

Ejemplos de Circuitos con Multiplexores

Demultiplexores. Es lo inverso a un multiplexor. Los demultiplexores o DEMUX tienen una entrada que
es transferida a una de las m posibles lneas de salida. La lnea m vendr direccionada por los n bits de
27
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

seleccin donde lo normal es que 2
n
=m. Se podra decir que, cada salida del demultiplexor corresponde
con el trmino mnimo del nmero binario que se encuentra en las lneas de seleccin.

Un uso popular del DEMUX es como decodificador y por eso suele usarse el trmino
Demultiplexor/Decodificador indistintamente. El propsito principal de un decodificador no es
tanto transferir una entrada a una de las salidas sino llevar un valor binario (el de la entrada de
seleccin) a una representacin de una nica lnea a la salida. Esta funcin es de gran utilidad en la
decodificacin de la direccin en los microprocesadores por ejemplo cuando involucra la seleccin
de uno de mltiples dispositivos (como por ejemplo la memoria). De hecho, la mayora de los
decodificadores son de lgica invertida (o negativa) debido a que la mayora de los dispositivos
perifricos de los microprocesadores son activados por una seal baja (como el pin E' que vimos en
los multiplexores en cascada hace un par de prrafos).

Los DEMUX tambin suelen incluir un bit de entrada de habilitacin. Algunos DEMUX de la familia
TTL son: el 74139 que son dos DEMUX de 1 a 4 con salidas invertidas (lgica negada), el 74156 que
son dos DEMUX de 1 a 4 con salida de colector abierto (Open Collector), el 74138 que es un DEMUX
de 1 a 8 con salida invertida, el 74156 que es un DEMUX de 1 a 16 y el 74159 que es de 1 a 16 con
salida a colector abierto.

Entrada
s
Salidas
A B C S0 S1 S2 S3 S4 S5 S6 S7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1

28
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

5.4.7 PAL. GAL. PLD; FPGA, FPGAA. La lgica programable, como el nombre implica, es una familia
de componentes que contienen conjuntos de elementos lgicos (AND, OR, NOT, LATCH, FLIP-FLOP)
que pueden configurarse en cualquier funcin lgica que el usuario desee y que el componente
soporte. Hay varias clases de dispositivos lgicos programables: ASICs, FPGAs, PLAs, PROMs, PALs,
GALs, y PLDs complejos.

ASIC: Significa Circuitos Integrados de Aplicacin Especfica y son dispositivos definibles por el
usuario. Los ASICs, al contrario que otros dispositivos, pueden contener funciones analgicas,
digitales, y combinaciones de ambas. En general, son programables mediante mscara y no
programables por el usuario. Esto significa que los fabricantes configurarn el dispositivo segn las
especificaciones del usuario. Se usan para combinar una gran cantidad de funciones lgicas en un
dispositivo. Sin embargo, estos dispositivos tienen un costo inicial alto, por lo tanto se usan
principalmente cuando es necesario una gran cantidad.

PLD

Familia de los PLD Estructura bsica de un PLD
29
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Un dispositivo programable por el usuario es aquel que contiene una arquitectura general pre-
definida en la que el usuario puede programar el diseo final del dispositivo empleando un conjunto
de herramientas de desarrollo. Las arquitecturas generales pueden variar pero normalmente
consisten en una o ms matrices de puertas AND y OR para implementar funciones lgicas. Muchos
dispositivos tambin contienen combinaciones de flip-flops y latches que pueden usarse como
elementos de almacenaje para entrada y salida de un dispositivo. Los dispositivos ms complejos
contienen macroclulas. Las macroclulas permiten al usuario configurar el tipo de entradas y
salidas necesarias en el diseo.

CRONOLOGIA DE LOS PLDS
1948 Se inventa el transistor de contacto puntual en los Laboratorios Bell Telephone en
Estados Unidos, resultado de una investigacin sobre semiconductores llevada a cabo
por Walter Brattain, John Bardeen y William Shockley, quienes recibiran el premio
Nobel por su enorme contribucin en 1956.
1951 Se logra un transistor con una estructura como la que se conoce actualmente.
1957 John Wallmark de RCA patenta el FET ( Field Effect Transistor ).
1959 Se concibe el primer Circuito Integrado Digital en la compaa Texas Instruments y es
Jack Kilby quin desarrolla un Flip-Flop sobre una base de substrato de Germanio y
contena solo cuatro transistores.
1961 Se presenta la primera familia de Circuitos Integrados Digitales comerciales,
denominada R.T.L. ( Resistor - Transistor - Logic ) y que fue introducida por Fairchild
Semiconductor bajo la serie 900, est familia operaba a 3.2 Voltios, poco tiempo
despus nace otra familia denominada D.T.L. ( Diode - Transistor - Logic ).
1962 Aparece la familia T.T.L. ( Transistor - Transistor - Logic ), con caractersticas como el
de ser ms rpida que sus predecesoras, los primeros trabajos hechos en TTL los
realiz James Buie de Pacific Semiconductor ( hoy subsidiaria de TRW ). En ese
mismo ao Steven Hofstein y Frederick Heiman de RCA, desarrollan el MOSFET y a
finales del mismo, fabrican el primer Circuito Integrado MOS ( Metal - Oxide - Silicon
) que contena 16 transistores sobre una pastilla de silicio de 0.063 mm por lado.
1963 La compaa RCA produca un Circuito Integrado con cientos de MOSFETS en un
rea muy reducida, al mismo tiempo nacan familias como la MOS de canal N y de
canal P, NMOS y PMOS respectivamente y as como la CMOS ( Complementary MOS ).
La CMOS se impuso con el tiempo bajo la serie 40XX lanzada por RCA. Y poco tiempo
despus la 74CXX de National Semiconductor.
A mediados
de los 60s
Surge el primer PLD, una matriz de diodos configurables y fusibles desarrollado por
Harris Semiconductor ( conocida en ese tiempo como Radiation, Inc. ).
1967 Fairchild lanza al mercado una ROM de 64 bits con tecnologa MOS.
1969 Nace el primer PLA, desarrollado por IBM y descrito como ROAM ( Read -Only
Associative - Memory ).
1970 La compaa Harris crea la PROM, que combinaba la tecnologa de fusibles de
nicromo con una simplificacin en la estructura de la ROM. En este mismo ao Texas
Instruments fabrica el TMS 200 y era un Circuito Integrado de mscara programable
basado en el ROAM de IBM, este manejaba diecisiete entradas y ocho salidas,
contena ocho Flip-Flops JK como elementos de memoria.
1971

Collins Radio ofrece otro PLA de mscara programable denominado CRC 3506/7,
similar al TMS 200. Intel hace una innovacin tecnolgica al introducir la EPROM
borrable con rayos UV. General Electric abre una puerta ms con una nueva
tecnologa PROM, desarrollada por David Greer, donde la estructura consista de un
Plano-Or y seales que van hacia un Plano-And; permitiendo el uso de lgica de
multinivel sin desperdicio de pines I/O.
1971 Al mismo tiempo General Electric hace experimentos con PLDs de tecnologa MOS,
30
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

usando las caractersticas de los PLA y con la tecnologa de borrado con rayos UV. En
junio Intel ofrece al mercado el primer microprocesador MOS ( el 4004, de 4 bits )
que contena 2300 transistores.
1972

MOSTEK Corporation lanza la primera Memoria de Alta Densidad (una RAM
dinmica de 1024 bits) e Intel ofrece los primeros microprocesadores de 8 bits (el
8008 y el 8080).
1973

National Semiconductor crea su propio PLA de mscara programable similar al TMS
200 pero con catorce entradas y ocho salidas sin elementos de memoria. El mrito a
este dispositivo consisti en su menor complejidad en el diseo, mostrando as un
avance en la nueva tecnologa. Este dispositivo fue conocido como DM7575/DM8575.
1974

Monolithic Memories fabrica un dispositivo denominado PALA ( Programable
Associative Logic Array ) bajo el nmero de parte MMT 5760/6760 implementaba
multiniveles y circuitos secuenciales de ms de 100 compuertas e incorpor bajo
acuerdo de General Electric innovaciones en el dispositivo de mscara programable.
1975

Intersil anuncia el IM5200 un FPLA; poco despus, Signetics hace lo mismo con el
82S100 que logr encabezar la carrera de los PLDs durante un tiempo.
1978

En el verano de este ao nace el dispositivo PAL, como un proyecto de MMI
encabezado por John Birkner, en el que se pretendan satisfacer varias necesidades
del mercado, entre ellas las de reemplazar la lgica estndar, mejorar los tamaos y
la velocidad de los ya existentes; bajo esta idea los PAL invaden el mercado. El PAL
que conocemos actualmente se basa en un diseo de H.T. Chua. MMI ofrece soporte
para el manejo de los nuevos dispositivos en el PAL Handbook escrito por John
Birkner y que en el mismo se acompaaba de un programa hecho en Fortran para
ayudar a programar los dispositivos.
1980 Se propone y presenta el primer formato JEDEC para los PLDs.
1981 Signetics registra FPLAs con aplicaciones para mquinas de estados.
1982

En el verano de este ao Bill Wiley Smith de Signetics crea una muestra de lo que
sera el soporte para la programacin de PLDs, llamado BEE ( Boolean Equation
Entry ); cuyas caractersticas eran las Ecuaciones Booleanas, notacin de estados,
tablas de verdad, minimizacin lgica en forma automtica as como la simulacin de
los diseos. En diciembre de este ao se anuncia el proyecto ABEL ( Advanced
Boolean Expression Language ) para un nmero limitado de PLDs de diferentes
manufacturas y que fue un Software muy bien recibido por el mercado. Se crea otra
herramienta denominada CUPL (Common Universal tool for Programable Logic)
desarrollado por Bob Osann de Assited Technology.
1983

En Marzo se crea una segunda versin de CUPL soportando a todos los PALs
soportados por PALASM y un nmero limitado de FPLAS combinacionales de
Signetics con caractersticas similares al BEE. Poco despus surge la segunda versin
de ABEL que soportaba virtualmente a todos los PLDs de esa poca y esto toma por
sorpresa a los diseadores de otras herramientas de Software. En seguida National
Semiconductor lanza el Software llamado PLAN ( Programable Logic Analysis by
National ). Cypress Semiconductor crea un PAL que se hace popular por su alta
velocidad. Lattice Semiconductor compaa especializada en tecnologa borrable
CMOS crea un PAL borrable elctricamente al que llamaron Generic Array Logic o
GAL, pero esta compaa tuvo problemas legales con MMI hoy parte de AMD quin
obtuvo el derecho de producir el GAL pero bajo otro nombre, en seguida Lattice crea
el GAL 39V18 conocido hoy como Lattice 6001.
1983

International CMOS Technology (I.C.T.) desarrolla un dispositivo llamado PEEL
(Programable Electrically Erasable Logic) con tecnologa de Lattice y fue llevado a
primera produccin en 1986.
1984 Se anuncia un nuevo concepto en cuanto a la tecnologa de los PLDs y es encabezado
31
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

por Xilinix Corporation, el dispositivo desarrollado es el LCA (Logic Cell Array)
compuesto de pequeas celdas lgicas, similares a la arquitectura de una PROM,
donde cada celda es capaz de crear cuatro o cinco funciones de entrada y dos de
salida. Poco despus Exel Microelectronics crece el XL78C800 Erasic, este
dispositivo creado bajo arreglo de multiniveles de lgica y tardo an ms el diseo
del Software y programacin en estar disponible.
1988

Actel Corporation introduce un FPGA diferente al de los dispositivos de Xilinix. El Act
1 de densidad comparable al arreglo de compuertas de mscara programable al igual
que el LCA requiere de el trazado de rutas de funciones lgicas para ser usado
efectivamente.
1989

Plessey Semiconductor introduce un FPGA con caractersticas similares, pero con una
mejor arquitectura.
1995

Lattice Semiconductor Corporation, anuncia el 7 de Agosto, la introduccin de
World fastest 3.3 Volt 22V10, cuya mxima velocidad de operacin es de 7.5 ns
(133.33 Mhz).
Que permite la utilizacin del dispositivo con bateras.

Lattice Semiconductor Corporation, anuncia una actualizacin para los
Programadores Universales en septiembre de ese ao. La actualizacin responde a
que sus nuevos productos, el GAL16LV8D-3LJ y el GAL16V8D-5LJ son lanzados al
mercado. Las nuevas cualidades de estos dispositivos son : velocidades desde 3.5 ns
(286 Mhz ); adems de operar a un voltaje de alimentacin de 3.3 Volts.

PROM: Son memorias programables de slo lectura. Aunque el nombre no implica la lgica
programable, las PROM, son de hecho lgicas. La arquitectura de la mayora de las PROM consiste
generalmente en un nmero fijo de trminos AND que alimenta una matriz programable OR. Se usan
principalmente para decodificar las combinaciones de entrada en funciones de salida.

PAL: Son dispositivos de matriz
programable. La arquitectura interna
consiste en trminos AND programables
que alimentan trminos OR fijos. Todas las
entradas a la matriz pueden ser
combinadas mediante AND entre s, pero
los trminos AND especficos se dedican a
trminos OR especficos. Las PAL tienen
una arquitectura muy popular y son
probablemente el tipo de dispositivo
programable por usuario ms empleado. Si
un dispositivo contiene macroclulas,
comnmente tendr una arquitectura PAL.
Las macroclulas tpicas pueden programarse como entradas, salidas, o entrada/salida (e/s) usando
una habilitacin tri-estado. Normalmente tienen registros de salida que pueden usarse o no
conjuntamente con el pin de e/s asociado. Otras macroclulas tiene ms de un registro, varios tipos
de retroalimentacin en las matrices, y ocasionalmente realimentacin entre macroclulas.

GAL. Las GAL son dispositivos de matriz lgica genrica. Estn diseados para emular muchas PAL
pensadas para el uso de macroclulas. Si un usuario tiene un diseo que se implementa usando
varias PAL comunes, puede configurar varias de las mismas GAL para emular cada de uno de los
otros dispositivos. Esto reducir el nmero de dispositivos diferentes en existencia y aumenta la
32
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

cantidad comprada. Comnmente, una cantidad grande del mismo dispositivo debera rebajar el
costo individual del dispositivo. Estos dispositivos tambin son elctricamente borrables, lo que los
hace muy tiles para los ingenieros de diseo.

PLA. Las PLA son matrices lgicas
programables. Estos dispositivos contienen
ambos trminos AND y OR programables lo
que permite a cualquier trmino AND
alimentar cualquier trmino OR. Las PLA
probablemente tienen la mayor flexibilidad
frente a otros dispositivos con respecto a la
lgica funcional. Normalmente poseen
realimentacin desde la matriz OR hacia la
matriz AND que puede usarse para
implementar mquinas de estado
asncronas. La mayora de las mquinas de
estado, sin embargo, se implementan como
mquinas sncronas. Con esta perspectiva,
los fabricantes crearon un tipo de PLA
denominado Secuencial (Sequencer) que
posee registros de realimentacin desde la
salida de la matriz OR hacia la matriz AND.

PLDs complejos. Dispositivos Complejos de Lgica Programable. Se consideran PAL muy grandes
que tienen algunas caractersticas de las PLA. La arquitectura bsica es muy parecida a la PAL con la
capacidad para aumentar la cantidad de trminos AND para cualquier trmino OR fijo. Esto se puede
realizar quitando trminos AND adyacentes o empleando trminos AND desde una matriz
expandida. Esto permite que cualquier diseo pueda ser implementado dentro de estos dispositivos.

FPGA. Las FPGA son Campos de Matrices de Puertas
Programables. Simplemente son matrices de
puertas elctricamente programables que
contienen mltiples niveles de lgica. Las FPGA se
caracterizan por altas densidades de puerta, alto
rendimiento, un nmero grande de entradas y
salidas definibles por el usuario, un esquema de
interconexin flexible, y un entorno de diseo
similar al de matriz de puertas. No estn limitadas a
la tpica matriz AND-OR. Por contra, contienen una
matriz interna configurable de relojes lgicos
(CLBs) y un anillo de circunvalacin de bloques de
e/s (IOBs).
Cada CLB contiene lgica programable
combinacional y registros de almacenamiento. La
seccin de lgica combinacional es capaz de
implementar cualquier funcin booleana de sus
variables de entrada.
Cada IOB puede programarse independientemente para ser una entrada, y salida con control tri-
estado o un pin bidireccional. Tambin contiene flip-flops que pueden usarse como buffers de
33
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

entrada y salida. Los recursos de interconexin son una red de lneas que corren horizontalmente y
verticalmente las filas y columnas entre el CLBS.
Los interruptores programables conectan las entradas y salidas de IOBS y CLBS a lneas cercanas.
Las lneas largas recorren la anchura o longitud entera del dispositivo, estableciendo intercambios
para proporcionar una distribucin de seales crticas con la mnima demora o distorsin.
Los diseadores que usan FPGAs pueden definir funciones lgicas en un circuito y revisar estas
funciones como sea necesario. As, las FPGAs pueden disearse y verificarse en unos das, a
diferencia de las varias semanas necesarias para las matrices de puerta programables

5.4.8 Microprocesador El microprocesador, o simplemente el micro, es el cerebro de la
computadora. Es un chip, un tipo de componente electrnico en cuyo interior existen miles
(o millones) de elementos llamados transistores, cuya combinacin permite realizar el
trabajo que tenga encomendado el chip.

Los micros, como los llamaremos en adelante, suelen tener forma de cuadrado o rectngulo
negro, y van o bien sobre un elemento llamado zcalo (socket en ingls) o soldados en el
board, en el caso del Pentium II, metidos dentro de una especie de cartucho que se conecta
al mother board (aunque el chip en s est soldado en el interior de dicho cartucho).

A veces al micro se le denomina "la CPU" (Central Process Unit, Unidad Central de Proceso),
aunque este trmino tiene cierta ambigedad, pues tambin puede referirse a toda la caja
que contiene al mother board, el micro, las tarjetas y el resto de los circuitos principales de
la computadora.

La velocidad de un micro se mide en megahertz (MHz), aunque esto es slo una medida de
la fuerza bruta del micro; un micro simple y anticuado a 200 MHz puede ser mucho ms
lento que uno ms complejo y moderno (con ms transistores, mejor organizado...) que
vaya a "slo" 150 MHz. Es lo mismo que ocurre con los motores de coche: un motor
americano de los aos 60 puede tener 5.000 cm
3
, pero no tiene nada que hacer contra un
multivlvula actual de "slo" 2.000 cm
3
.

Debido a la extrema dificultad de fabricar componentes electrnicos que funcionen a las
inmensas velocidades de MHz habituales hoy en da, todos los micros modernos tienen 2
velocidades:
Velocidad interna: la velocidad a la que funciona el micro internamente (200, 333, 450...
MHz).
Velocidad externa o de bus: o tambin "FSB"; la velocidad con la que se comunican el
micro y el mother board, para poder economizar el precio de sta. Tpicamente, 33, 60,
66 100 MHz.

5.4.8.1 Por el tipo de Instrucciones que pueden realiza: RISC y CISC
Veamos primero cual es el significado de los trminos CISC y RISC:
CISC (complex instruction set computer) Computadoras con un conjunto de
instrucciones complejo.
RISC (reduced instruction set computer) Computadoras con un conjunto de
instrucciones reducido.
34
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Los atributos complejo y reducido describen las diferencias entre los dos modelos de
arquitectura para microprocesadores solo de forma superficial. Se requiere de muchas
otras caractersticas esenciales para definir los RISC y los CISC tpicos. Aun ms, existen
diversos procesadores que no se pueden asignar con facilidad a ninguna categora
determinada.
As, los trminos complejo y reducido, expresan muy bien una importante caracterstica
definitiva, siempre que no se tomen solo como referencia las instrucciones, sino que se
considere tambin la complejidad del hardware del procesador.

Con tecnologas de semiconductores comparables e igual frecuencia de reloj, un procesador
RISC tpico tiene una capacidad de procesamiento de dos a cuatro veces mayor que la de un
CISC, pero su estructura de hardware es tan simple, que se puede realizar en una fraccin
de la superficie ocupada por el circuito integrado de un procesador CISC.

Esto hace suponer que RISC reemplazar al CISC, pero la respuesta a esta cuestin no es tan
simple ya que:
Para aplicar una determinada arquitectura de microprocesador son decisivas las
condiciones de realizacin tcnica y sobre todo la rentabilidad, incluyendo los costos
de software.
Existan y existen razones de compatibilidad para desarrollar y utilizar procesadores
de estructura compleja as como un extenso conjunto de instrucciones.

La meta principal es incrementar el rendimiento del procesador, ya sea optimizando alguno
existente o se desee crear uno nuevo. Para esto se deben considerar tres reas principales a
cubrir en el diseo del procesador y estas son:
La arquitectura.
La tecnologa de proceso.
El encapsulado.

La tecnologa de proceso, se refiere a los materiales y tcnicas utilizadas en la fabricacin
del circuito integrado, el encapsulado se refiere a cmo se integra un procesador con lo que
lo rodea en un sistema funcional, que de alguna manera determina la velocidad total del
sistema.

Aunque la tecnologa de proceso y de encapsulado son vitales en la elaboracin de
procesadores ms rpidos, es la arquitectura del procesador lo que hace la diferencia entre
el rendimiento de una CPU (Control Process Unit) y otra. Y es en la evaluacin de las
arquitecturas RISC y CISC donde centraremos nuestra atencin.

Dependiendo de cmo el procesador almacena los operandos de las instrucciones de la CPU,
existen tres tipos de juegos de instrucciones:
Juego de instrucciones para arquitecturas basadas en pilas.
Juego de instrucciones para arquitecturas basadas en acumulador.
Juego de instrucciones para arquitecturas basadas en registros.

Las arquitecturas RISC y CISC son ejemplos de CPU con un conjunto de instrucciones para
arquitecturas basadas en registros.
35
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

ARQUITECTURAS CISC
La microprogramacin es una caracterstica importante y esencial de casi todas las
arquitecturas CISC.
Como por ejemplo:
Intel 8086, 8088, 80286, 80386, 80486.
Motorola 68000, 68010, 68020, 68030, 6840.

o La microprogramacin significa que cada instruccin de mquina es interpretada por un
microprograma localizado en una memoria en el circuito integrado del procesador.

o En la dcada de los sesentas la microprogramacin, por sus caractersticas, era la tcnica
ms apropiada para las tecnologas de memorias existentes en esa poca y permita
desarrollar tambin procesadores con compatibilidad ascendente. En consecuencia, los
procesadores se dotaron de poderosos conjuntos de instrucciones.

Las instrucciones compuestas son decodificadas internamente y ejecutadas con una serie de
microinstrucciones almacenadas en una ROM interna. Para esto se requieren de varios
ciclos de reloj (al menos uno por microinstruccin).

ARQUITECTURAS RISC
Buscando aumentar la velocidad del procesamiento se descubri en base a experimentos
que, con una determinada arquitectura de base, la ejecucin de programas compilados
directamente con microinstrucciones y residentes en memoria externa al circuito integrado
resultaban ser mas eficientes, gracias a que el tiempo de acceso de las memorias se fue
decrementndose conforme se mejoraba su tecnologa de encapsulado.
Debido a que se tiene un conjunto de instrucciones simplificado, stas se pueden implantar
por hardware directamente en la CPU, lo cual elimina el microcdigo y la necesidad de
decodificar instrucciones complejas.

En investigaciones hechas a mediados de la dcada de los setentas, con respecto a la
frecuencia de utilizacin de una instruccin en un CISC y al tiempo para su ejecucin, se
observ lo siguiente:
Alrededor del 20% de las instrucciones ocupa el 80% del tiempo total de ejecucin
de un programa.
Existen secuencias de instrucciones simples que obtienen el mismo resultado que
secuencias complejas predeterminadas, pero requieren tiempos de ejecucin ms
cortos.

Las caractersticas esenciales de una arquitectura RISC pueden resumirse como sigue:
Estos microprocesadores siguen tomando como base el esquema moderno de Von
Neumann.
Las instrucciones, aunque con otras caractersticas, siguen divididas en tres grupos:
a) Transferencia.
b) Operaciones.
c) Control de flujo.

36
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Reduccin del conjunto de instrucciones a instrucciones bsicas simples, con la que
pueden implantarse todas las operaciones complejas.
Arquitectura del tipo load-store (carga y almacena). Las nicas instrucciones que tienen
acceso a la memoria son 'load' y 'store'; registro a registro, con un menor nmero de
acceso a memoria.
Casi todas las instrucciones pueden ejecutarse dentro de un ciclo de reloj. Con un
control implantado por hardware (con un diseo del tipo load-store), casi todas las
instrucciones se pueden ejecutar cada ciclo de reloj, base importante para la
reorganizacin de la ejecucin de instrucciones por medio de un compilador.
Pipeline (ejecucin simultnea de varias instrucciones). Posibilidad de reducir el
nmero de ciclos de mquina necesarios para la ejecucin de la instruccin, ya que esta
tcnica permite que una instruccin puede empezar a ejecutarse antes de que haya
terminado la anterior.
El hecho de que la estructura simple de un procesador RISC conduzca a una notable
reduccin de la superficie del circuito integrado, se aprovecha con frecuencia para
ubicar en el mismo, funciones adicionales:
o Unidad para el procesamiento aritmtico de punto flotante.
o Unidad de administracin de memoria.
o Funciones de control de memoria cache.
o Implantacin de un conjunto de registros mltiples.
La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de
diseo ms cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la
aplicacin de las ms recientes tecnologas de semiconductores. Por ello, los
procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del
sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de
generacin en generacin son mucho mayores que en los CISC.
Por otra parte, es necesario considerar tambin que:
o La disponibilidad de memorias grandes, baratas y con tiempos de acceso
menores de 60 ns en tecnologas CMOS.
o Mdulos SRAM (Memoria de acceso aleatorio esttica) para memorias cache con
tiempos de acceso menores a los 15 ns.
o Tecnologas de encapsulado que permiten realizar ms de 120 terminales.
o Esto ha hecho cambiar, en la segunda mitad de la dcada de los ochentas,
esencialmente las condiciones tcnicas para arqutecturas RISC.

APLICACIONES DE LOS PROCESADORES RISC
Las arquitecturas CISC utilizadas desde hace 15 aos han permitido desarrollar un gran
nmero de productos de software. Ello representa una considerable inversin y asegura a
estas familias de procesadores un mercado creciente. Sin embargo, simultneamente
aumentan las aplicaciones en las cuales la capacidad de procesamiento que se pueda
obtener del sistema es ms importante que la compatibilidad con el hardware y el software
anteriores, lo cual no solo es vlido en los subsistemas de alta capacidad en el campo de los
sistemas llamados "embedded", en los que siempre dominaron las soluciones especiales de
alta capacidad de procesamiento sino tambin para las estaciones de trabajo
("workstations"). Esta clase de equipos se han introducido poco a poco en oficinas, en la
medicina y en bancos, debido a los cada vez mas voluminosos y complejos paquetes de
37
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

software que con sus crecientes requerimientos de reproduccin visual, que antes se
encontraban solo en el campo tcnico de la investigacin y desarrollo.
En este tipo de equipos, el software de aplicacin, se ejecuta bajo el sistema operativo
UNIX, el cual es escrito en lenguaje C, por lo que las arquitecturas RISC actuales estn
adaptadas y optimizadas para este lenguaje de alto nivel. Por ello, todos los productores de
estaciones de trabajo de renombre, han pasado en pocos aos, de los procesadores CISC a
los RISC, lo cual se refleja en el fuerte incremento anual del nmero de procesadores RISC,
(los procesadores RISC de 32 bits han visto crecer su mercado hasta en un 150% anual). En
pocos aos, el RISC conquistar de 25 al 30% del mercado de los 32 bits, pese al
aparentemente abrumador volumen de software basado en procesadores con el estndar
CISC que se ha comercializado en todo el mundo.

La arquitectura MIPS-RISC ha encontrado, en el sector de estaciones de trabajo, la mayor
aceptacin. Los procesadores MIPS son fabricados y comercializados por cinco empresas
productoras de semiconductores, entre las que figuran NEC y Siemens. Los procesadores de
los cinco proveedores son compatibles en cuanto a las terminales, las funciones y los bits.

CONCLUSIONES
Cada usuario debe decidirse a favor o en contra de determinada arquitectura de
procesador en funcin de la aplicacin concreta que quiera realizar. Esto vale tanto para
la decisin por una determinada arquitectura CISC o RISC, como para determinar si RISC
puede emplearse en forma rentable para una aplicacin concreta. Nunca ser decisiva
nicamente la capacidad de procesamiento del microprocesador, y s la capacidad real
que puede alcanzar el sistema en su conjunto.
Los costos, por su parte, tambin sern evaluados.
Supongamos por ejemplo, que el precio de un procesador sea de $500.00 USD, ste ser
secundario para un usuario que disea una estacin de trabajo para venderla despus a
un precio de $100 000.00 USD. Su decisin se orientar exclusivamente por la
potencialidad de este procesador.
RISC ofrece soluciones atractivas donde se requiere una elevada capacidad de
procesamiento y se presente una orientacin hacia los lenguajes de alto nivel.
En el campo industrial existe un gran nmero de aplicaciones que ni siquiera agotan las
posibilidades de los controladores CISC de 8 bits actuales.
Si bien el campo de aplicaciones de las arquitecturas RISC de alta capacidad crece con
fuerza, esto no equivale al fin de otras arquitecturas de procesadores y controladores
acreditadas que tambin seguirn perfeccionndose, lo que si resulta dudoso es la
creacin de familias CISC completamente nuevas.
Adoptando tcnicas tpicas de los procesadores RISC en las nuevas versiones de
procesadores CISC, se intenta encontrar nuevas rutas para el incremento de la
capacidad de las familias CISC ya establecidas.
Entre tanto, los procesadores RISC han conquistado el sector de las estaciones de
trabajo, dominado antes por los procesadores Motorola 68 000, y es muy probable que
acosen la arquitectura Intel en el sector superior de las PC's.
Las decisiones en el mercado las toman los usuarios, y aqu, el software o la aplicacin
concreta juega un papel mucho ms importante que las diferencias entre las estructuras
que son inapreciables para el usuario final.

38
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

4.3.8.2. Por su arquitectura: Von Neumann y Harvard
ARQUITECTURA VON NEUMANN

Es una familia de arquitecturas de computadoras que utilizan el mismo dispositivo de
almacenamiento tanto para las instrucciones como para los datos. La mayora de
computadoras modernas estn basadas en esta arquitectura, aunque pueden incluir
otros dispositivos adicionales.

ARQUITECTURA HARVARD

Arquitecturas de computadoras que utilizaban dispositivos de almacenamiento
fsicamente separados para las instrucciones y para los datos. El trmino proviene de la
computadora Harvard Mark I, que almacenaba las instrucciones en cintas perforadas y
los datos en interruptores.

VON NEUMANN VS HARVARD
Una de las principales diferencias es que en la arquitectura Von Neumann los datos y los
programas se almacenan en la memoria y son gestionados por el mismo sistema de
manejo de informacin, en cambio, en la arquitectura Harvard, los datos y programas se
almacenan en dispositivos de memoria independientes y manejados por diferentes
subsistemas.
Un equipo que utiliza la arquitectura Von Neumann, sin cach, la CPU puede ser la
lectura/instruccin/escritura, es decir, ambas operaciones no pueden realizarse
simultneamente; en cambio, en la arquitectura Harvard la CPU puede ser una
instruccin y los datos de acceso a la memoria el mismo tiempo sin memoria cach.
39
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Hoy en da la gran mayora de los equipos son construidos con la arquitectura Von
Neumann debido a las capacidades dinmicas del diseo, como la implementacin y
operacin de un programa en vez de dos, aunque puede ser mas lenta para
determinadas tareas, es ms flexible.

5.4.9 Microcontrolador
5.4.9.1 Que es un Microcontrolador
La analoga de un microcontrolador con una computadora va ms all de su programacin.
Los microcontroladores son circuitos integrados que encierran en un solo chip un CPU
(unidad central de procesamiento), las memorias RAM y ROM, los diversos perifricos
especiales y los puertos de entrada/salida.

Diagrama de bloques de un microcontrolador

Los microcontroladores actuales tienden a usar la arquitectura Harvard y RISC

Hay muchas marcas de microcontroladores en el mercado.

5.4.9.2 El microcontrolador PIC de Microchip. Sin lugar a dudas, son los microcontroladores
que han fascinado al mundo en los ltimos aos. Su facilidad de uso, comodidad y rapidez
en el desarrollo de aplicaciones, abundante informacin y libre disposicin de herramientas
software proporcionada por Microchip le han permitido ganar terreno rpidamente en el
mercado de los microcontroladores a nivel mundial, hasta convertirse en los
microcontroladores ms vendidos en la actualidad.

El nombre actual no es un acrnimo. En realidad, el nombre completo es PICmicro, aunque
generalmente se utiliza como PIC (Peripheral Interface Controller) (controlador de interfaz
perifrico).

Los buenos resultados que le dieron a Microchip la estrategia de proveer libremente a los
usuarios de muchas herramientas software para el desarrollo de proyectos con sus
productos hicieron que los otros fabricantes de microcontroladores tambin la adoptaran,
aunque parece que la ventaja de Microchip en el mercado est ya marcada y tal vez se
acente ms en el futuro.

Por qu empezar con los PICS
Por su fcil adquisicin. Se pueden conseguir en casi cualquier tienda de electrnica.
40
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Por su pequeo set de instrucciones, que no logra ser igualado por ningn otro
microcontrolador. Es casi mgica la forma cmo se pueden implementar fcilmente
casi cualquier algoritmo de programa con solo sus 35 instrucciones bsicas.
Por su bajo costo. Los PICs son tal vez los microcontroladores ms baratos con las
caractersticas que poseen.
Por su fcil aprendizaje. Los PICs cuentan con el menor conjunto de instrucciones, y
no por ello menos eficientes, que los convierten de lejos en los de mejor aprendizaje.
Por la disponibilidad de herramientas. Las herramientas de hardware y software son
de amplio alcance. Eso nos permitir empezar muy pronto con la experimentacin
sin la preocupacin por mayores recursos.

Caractersticas de los PICS
Algunas de las caractersticas y recursos generales y comunes a casi todos los PICs son:
Estn fabricados con tecnologa CMOS. Aunque los dispositivos CMOS son ms lentos
que los TTL, son ideales para los microcontroladores porque requieren de menor
consumo de energa. Es posible implementar sistemas que solo se alimenten de
bateras corrientes. La tecnologa CMOS, como sabemos, tambin significa que los
transistores, al ser mucho menos, ocupan mucho menor espacio en el chip.
Memorias de programa (FLASH, OTP o ROM), memoria de datos esttica (SRAM) y
memoria EEPROM internas.
Puertos de E/S bidireccionales configurables independientemente pin por pin.
Suministro de alta corriente en los puertos de E/S.
Timers. Temporizadores de alta precisin o contadores de pulsos externos.
WatchDog. Monitoriza que el PIC funcione adecuadamente a lo que se esperaba y no
se cuelgue.
ICSP (In Circuit Serial Programming). Permite realizar la programacin del PIC
utilizando una interface serial con muy pocos pines.
Bits de Configuracin. A veces llamados fuses, permiten establecer un determinado
modo de funcionamiento del PIC, como el tipo de oscilador que utilizar o si el
cdigo grabado podr o no ser ledo despus de la programacin.

Otros recursos, ms avanzados, son especficos a cada familia de PICs y pueden ser:
Mdulos PWM. Generadores de ondas PWM (Pulse Width Modulation). Son
particularmente tiles para controlar la velocidad de los motores DC.
Conversores Analgico-Digital, ADC. Para recibir seales del mundo analgico.
Puerto Serial Sncrono, MSSP. Para la comunicacin con dispositivos que utilizan los
buses I
2
C o SPI.
Puerto Paralelo Esclavo, SPP. Por ejemplo, para conectarse directamente con el
puerto paralelo del PC.
USART, Transmisor Receptor Sncrono Asncrono Universal. Para comunicarse
mediante los protocolos RS232 con cualquier dispositivo que tambin lo soporte.
Por ejemplo, podemos conectar nuestro PIC al puerto serie del PC o a cualquier otro
microcontrolador con USART.
Mdulo Comparador Analgico. Nos puede ahorrar un OP-AMP y algo ms.
Mdulo CAN. Para facilitarle al PIC su conexin con otros microcontroladores en una
pequea red LAN con un protocolo robusto para trabajar en condiciones extremas.
41
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Mdulo USB. Casi todos los dispositivos digitales modernos presentan interface USB.
Con esto podemos disear sistemas que no tengan nada que envidiarles.
Etc., etc.

Clasificacin de los PICS
Considerando solo a los microcontroladores de 8 bits, Microchip establece una divisin en
cuatro grandes familias:
La familia Baseline. Conformada por los grupos PIC10, PIC12, algunos PIC16 y el
PIC14000. Todos tienen instrucciones de 12 bits. La mayora presenta un set de 33
instrucciones y opera a 1MIPS, en tanto que otros cuantos tienen 35 instrucciones y
alcanzan los 5MIPS. Tienen muy poca memoria y en cuanto a recursos perifricos, son
los menos dotados.
La familia Mid-range. Es la familia ms distintiva de los PICs. Engloba los PIC16 y algunos
PIC12. Todos tienen 35 instrucciones de 14 bits y ninguno supera los 5MIPS. Sus
memorias pueden alcanzar las 8092 palabras de 14 bits. En general, en ellos se pueden
encontrar casi todos los recursos hardware buscados en un microcontrolador de 8 bits,
por eso se suele tomar de aqu algunos modelos como punto de partida de aprendizaje.
La familia High-end. Compuesta por los PIC17, esta familia no lleg a tener gran difusin.
La pronta aparicin de los PIC18 ni siquiera le dej tiempo a Microchip para pensar en
los modelos con memoria flash. El hecho es que los medios hardware y software de
desarrollo requeridos han sido relegados y, por tanto, no vale la pena preocuparse por
ellos.
La familia High-performance o Enhanced. Est formada por los PIC18. Para un mejor
trabajo con los compiladores de alto nivel, su repertorio bsico consta de 75
instrucciones, de 16 bits, y algunos modelos incluyen un pequeo conjunto de
instrucciones extendidas. De todos modos, siempre se mantiene la compatibilidad con
las 35 instrucciones de los PICs Mid-range. Todos alcanzan velocidades de operacin de
hasta 10 MIPS y los PIC18 con USB estn optimizados para trabajar hasta a 12 MIPS.
Estn provistos de un modelo de memoria plano, con lo que se ahorran las tediosas
operaciones de cambio de banco.

A la vez, puede haber varias decenas de PICs dentro de cada familia, pero las diferencias
entre ellos son cada vez menores, como tener algunos pines de E/S ms o menos, tener algo
de memoria ms o menos, tener un Timer ms o menos, emplear otro tipo de memoria, y
dems detalles de ese tipo..

Algunos PIC de Microchip
Viejos Nuevos
PIC16F84A PIC16F1826, PIC16F1827
PIC16F628 PIC16F1826, PIC16F1827
PIC16F874 PIC16F1937
42
Morelia, Michoacn
www.fim.umich.mx
Email: fim@umich.mx
Tel: 4433223500 ext 3107, 3109, 3111

Diagrama a bloques del ms popular PIC el PIC16F84

C5-Electronica Digital Discreta y Programable-E

Cargado por

Copyright:

Formatos disponibles

C5-Electronica Digital Discreta y Programable-E

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

C5-Electronica Digital Discreta y Programable-E

Cargado por

Copyright:

Formatos disponibles

1

Facultad de Ingeniera Mecnica

También podría gustarte