Tipos de Circuito

CODIFICADORES
CODIFICADORES SIN PRIORIDAD

Los codificadores sin prioridad son aquellos que cuando se les aplican dos o ms seales de entrada presentan una
salida que no corresponde a la codificacin de una seal de entrada.
Un ejemplo de codificador sin prioridad se puede realizar con una matriz de diodos como el de la figura.
Al activar el interruptor del nmero decimal, la salida es su cdigo en binario decimal (cdigo BCD).
Si estn activados dos o ms interruptores a la vez el cdigo ser incorrecto, ya que conducirn todos los diodos
activados.
Un codificador de 8 entradas sin prioridad realizado con puertas lgicas tiene la siguiente tabla de verdad:
Entradas
E0
E1
E2
E3
E4
E5
E6
E7
A2
0
0
0
0
1
1
1
1
A1
0
0
1
1
0
0
1
1
A0
0
1
0
1
0
1
0
1
De la tabla de verdad se deducen las siguientes expresiones lgicas para las salidas:
A2 = E4 + E5 + E6 + E7
A1 = E2 + E3 + E6 + E7
A0 = E1 + E3 + E5 + E7
El circuito lgico es el siguiente:
UNIVERSIDAD PRIVADA TELESUP | JOSE ANGEL FLORES AAMURO

INGENIERIA DE SISTEMAS E INFORMATICA
CODIFICADORES CON PRIORIDAD

Para evitar los errores que se producen en un codificador sin prioridad se encuentran los codificadores prioritarios,
es decir, en los que las salidas representan el cdigo binario correspondiente a la entrada activa que tenga mayor
valor decimal (prioridad ascendente), en caso de que varias entradas estn activadas simultneamente. Cuando la
entrada que acta sobre la salida es la menor de todas las entradas activadas, se denomina prioridad descendente.
En la siguiente figura tenemos como ejemplo de codificador con prioridad ascendente el circuito integrado TTL
3
74148, que tiene 8 (2 ) lneas de entrada (0 a 7), y 3 lneas de salida. La relacin de pines de este integrado es la
siguiente:
0, 1, 2, 3, 4, 5, 6, 7 : entradas activas a niveles bajos (0V).
EI: entrada de inhibicin que debe estar a nivel bajo (0V) para que se realice la codificacin.
C, B y A: en las salidas aparecen, activas tambin a nivel bajo (0V), los datos codificados en binario de tres bits (42-1).
E0: que, en nivel bajo, indica que ninguna de las entradas es activa (sirve para distinguir entre las situaciones de
activacin de la entrada 0 y ninguna entrada activa, ya que en ambos casos las salidas estn a nivel alto).
GS: que pasa a nivel bajo cuando alguna de las entradas es activa.
La tabla de verdad y el montaje del codificador es la siguiente:

La simulacin con microsim de este componente nos proporciona el siguiente

esquemtico y cronograma:
Para que aparezca el cdigo en binario con LEDs encendidos del nmero activado a la entrada, colocamos a 5V la otra patilla.
As, cuando aparezcan 0V a la salida (activa) se enciende y con 5V a la salida (inactiva) se apague.
El esquema realizado para la simulacin del circuito integrado TTL 74147 en microsim es el siguiente:

La simulacin nos da el siguiente cronograma:
DECODIFICADORES
Los decodificadores son circuitos combinacionales basados en puertas lgicas que trasforman un cdigo de tipo binario en
cdigo decimal. Su funcin consiste en activar una sola de sus salidas dependiendo del estado lgico en que se encuentren sus
entradas.
Tienen "n" entradas y 2n salidas.
Por ejemplo, para construir un decodificador de 2 entradas y 4 lneas de salida, se tendr la siguiente tabla de verdad y circuito..

Esquema de funcionamiento
Circuito electrnico
Existen circuitos integrados de decodificadores como:

el circuito CMOS 744511 que con cuatro entradas (A, B, C y D) en cdigo binario BCD produce siete salidas (a, b, c, d, e, f y g)
activas a nivel alto (5V) capaces de suministrar ms de 25mA a los leds de un display de 7 segmentos.
Tiene adems las siguientes entradas de control:
LE = validacin de registro:
a nivel bajo (0V) el valor de las entradas determinan el valor de las salidas; a nivel alto (5V) el ltimo dato presente en la entrada
se almacena en los registros y las salidas permanecen estables.
LT = prueba de lmpara:
a nivel bajo(0V) todos los segmentos de salida estn a nivel alto, independientemente de las dems condiciones de entrada.
BI = borrado:
con LT a nivel alto (5V) y BI a nivel bajo (0V) fuerza todos los segmentos de salida a nivel bajo.
El montaje y la tabla de verdad del circuito es:
el circuito TTL 7446, 7447 y 7448 que con cuatro entradas (A, B, C y D) en cdigo binario BCD produce siete salidas (a, b, c, d,
e, f y g) activas a nivel bajo (0V) capaces de suministrar corriente a los leds de un display de 7 segmentos. El 7446 con sus
salidas en colector abierto (30V), el 7447 tambin con sus salidas en colector abierto (15V) y el 7448 con salida de potencia y
resistencia interna de 2 kiloohmios.
Tienen adems las siguientes entradas de control:
RBI = entrada de propagacin de borrado activa a nivel bajo (0V):
a nivel bajo (0V) apaga el display, siempre que LT est a nivel alto (5V) y todas las entradas A, B, C y D estn a nivel bajo (0V).
Adems, pone la salida RBO a nivel bajo (0V) para que se pueda propagar el borrado.
LT = prueba de lmpara:
a nivel bajo (0V) todos los segmentos de salida se encienden (salidas a nivel bajo 0V), siempre que BI est a nivel alto (5V).
BI/RBO = borrado prioritario a nivel bajo (0V):
con BI a nivel bajo (0V) apaga el display, idependientemente de las dems entradas. Acta tambin como salida indicadora de
apagado del display RBO.
El montaje y la tabla de verdad del circuito es:
El circuito integrado CMOS 4028 es un decodificador de 4 bits de entrada y 10 salidas activas a nivel alto (5V).
Aplicando una combinacin de entradas (en BCD), activas a nivel alto (5V), se obtiene una salida a nivel alto y las restantes a
nivel bajo. Como con 4 entradas podramos obtener 2 4 = 16 combinaciones diferentes y slo utilizamos 10, el resto de
combinaciones (16-10 =6) de entrada deja todas las salidas a nivel bajo.
Otros circuitos integrados decodificadores de tecnologa TTL son: (pinchar enlace para ver su funcionamiento)
CIRCUITO INTEGRADO TTL 74155 DOBLE DECODIFICADOR 2:4/DEMULTIPLEXOR DE 1:4.
CIRCUITO INTEGRADO TTL 74138 DECODIFICADOR 3:8/DEMULTIPLEXOR DE 1:8.
CIRCUITO INTEGRADO TTL 74154 DECODIFICADOR 4:16/DEMULTIPLEXOR DE 1:16.
COMPARADORES
Los comparadores son circuitos combinacionales capaces de comparar dos combinaciones presentes en sus entradas indicando si
son iguales o diferentes; en caso de ser diferentes, indican cul de las dos es mayor. Tienen tres salidas que indican el resultado
de la comparacin: A=B, A<B y A>B.
El procedimiento para comparar dos datos binarios consiste primero en comparar el bit ms significativo de cada uno de ellos, si
stos son iguales, se compara el siguiente bit ms significativo y as sucesivamente hasta encontrar una desigualdad que indica
cul de los datos es mayor o menor. Si se comparan todos los bits de ambos datos y no hay desigualdad entre ellos, entonces
evidentemente son iguales.
Los circuitos integrados ms utilizados son:
CIRCUITO INTEGRADO TTL 7485 COMPARADOR DE 4 BITS.
Este circuito integrado contiene un comparador de dos datos de 4 bits cada uno.
La relacin de pines de este integrado es la siguiente:
A>B, A<B, y A=B: entradas de comparacin en cascada activas a nivel alto (1)
A>B, A<B, y A=B: salidas de comparacin activas a nivel alto (1).
A0, A1, A2, A3: entradas del dato A.
B0, B1, B2, B3: entradas del dato B.
La tabla de verdad y el montaje del comparador es la siguiente:
esquema de este componente en Microsim DesignLab es el siguiente:
La simulacin de este circuito nos da el cronograma que puede compararse con su tabla de verdad pulsando las teclas al lado
derecho de la tabla de verdad:

En el circuito 7485 existen unas entradas en cascada (A>B, A<B y A=B) que sirven para aumentar la capacidad del comparador,
es decir para conectar otro comparador en cascada y comparar datos de 8 bits. El primer comparador compara los 4 bits menos
significativos (parte baja del dato) y sus salidas se conectan a las entradas en cascada del comparador superior, que compara los
4 bits ms significativos (parte alta del dato). As, si los datos de la parte alta son iguales el comparador de la parte baja informa
si sta es inferior, superior o igual.
De esta manera podemos conectar tantos comparadores en cascada como queramos y comparar datos de mayor nmero de bits.


Tipos de Circuito

Cargado por

Copyright:

Formatos disponibles

Tipos de Circuito

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Tipos de Circuito

Cargado por

Copyright:

Formatos disponibles

CODIFICADORES

CODIFICADORES SIN PRIORIDAD

UNIVERSIDAD PRIVADA TELESUP | JOSE ANGEL FLORES AAMURO

CODIFICADORES CON PRIORIDAD

UNIVERSIDAD PRIVADA TELESUP | JOSE ANGEL FLORES AAMURO

La simulacin con microsim de este componente nos proporciona el siguiente

UNIVERSIDAD PRIVADA TELESUP | JOSE ANGEL FLORES AAMURO

La simulacin nos da el siguiente cronograma:

UNIVERSIDAD PRIVADA TELESUP | JOSE ANGEL FLORES AAMURO

Existen circuitos integrados de decodificadores como:

esquema de este componente en Microsim DesignLab es el siguiente:

UNIVERSIDAD PRIVADA TELESUP | JOSE ANGEL FLORES AAMURO

UNIVERSIDAD PRIVADA TELESUP | JOSE ANGEL FLORES AAMURO

También podría gustarte