Nothing Special   »   [go: up one dir, main page]

Skip to content
Licensed Unlicensed Requires Authentication Published by De Gruyter (O) February 7, 2017

Semi-formal verification of closed-loop specifications in the concept design phase

Semi-formale Verifikation von Regelkreis-Spezifikationen in der frühen Konzeptphase
  • Jan H. Richter

    Siemens AG, Digital Factory Division, Gleiwitzer Str. 555, 90475 Nürnberg, Germany

    EMAIL logo
    and Stefan R. Friedrich

    Chair of Automatic Control Engineering, Technical University of Munich (TUM), Munich, Germany

Abstract

The article addresses the semi-formal verification of behavioral specifications for subsystems consisting of physical parts and controllers, complemented by simulation-based integration testing. Since design errors in early phases tend to be particularly expensive, the method is tailored towards applicability in these phases. We verify behavioral specifications with proof-like credibility, or falsify them while providing a violation scenario that is reusable as a test case. The system is represented as a mixed logical dynamical (MLD) system, and specifications are expressed by a temporal logic with affine signal abstractions. The verification problem is converted into an equivalent mixed-integer linear feasibility problem solved using off-the-shelf solvers. An example illustrates the effectiveness of the method.

Zusammenfassung

Der Beitrag stellt eine semi-formale Methode zur Verifikation des spezifizierten Verhaltens an den geschlossenen Regelkreis vor. Der Regelkreis beinhaltet sowohl physische Elemente der Regelstrecke als auch Regler-Elemente. Da Entwurfsfehler in frühen Konzeptphasen besonders teuer sind, bezieht sich das Verfahren auf diese Phase. Die Methode verifiziert spezifiziertes Verhalten mit mathematischer Exaktheit, beziehungsweise falsifiziert sie mit Angabe eines Gegenbeispiels, das als Testfall weiterverwendet wird. Das zu verifizierende System wird als gemischt logisch dynamisches System repräsentiert, während die Spezifikationen in einer um affine Signalabstraktionen erweiterte Temporallogik dargestellt werden. Das Verifikationsproblem wird als gemischt-ganzzahliges Erfüllbarkeitsproblem formuliert und mit handelsüblichen Lösern gelöst. Ein Beispiel zeigt die Wirksamkeit der Methode auf.

About the authors

Jan H. Richter

Siemens AG, Digital Factory Division, Gleiwitzer Str. 555, 90475 Nürnberg, Germany

Stefan R. Friedrich

Chair of Automatic Control Engineering, Technical University of Munich (TUM), Munich, Germany

Acknowledgement

We are grateful for constructive interactions with Thomas Moor, Rolf Findeisen, Martin Neuhäusser, Lars Jordan, Jörg Neidig, and anonymous reviewers.

Received: 2015-9-14
Accepted: 2016-10-21
Published Online: 2017-2-7
Published in Print: 2017-2-28

©2017 Walter de Gruyter Berlin/Boston

Downloaded on 25.11.2024 from https://www.degruyter.com/document/doi/10.1515/auto-2015-0067/html
Scroll to top button