default search action
10th ARCS 1988: Paderborn, Germany
- Uwe Kastens, Franz J. Rammig:
Architektur und Betrieb vpn Rechensystemen, 10. GI/ITG-Fachtagung, 9.-11. März 1988, Paderborn, Germany, Proceedings. Informatik-Fachberichte 168, Springer 1988, ISBN 3-540-18994-7
Parallelrechner I
- Hans P. Zima:
Das SUPRENUM-System: Architektur, Software und Anwendungen (eingeladener Vortrag). 1-20 - Markus Caspar:
Parallele Ausführung sequentieller Programme auf Multiple Processing Systems. 21-33 - Hermann Mierendorff:
Optimizing the Peak-Performance of Vector Units with Dynamically Allocatable Vector Registers. 34-46
Parallelrechner II
- Eckehart Hotzel:
Connection Structures - a Component of Parallel Programming Languages. 47-63 - Otto Kolp:
A Multigrid Algorithm on Hypercube Systems. 64-69 - Claudio Moraga:
A Systolic Algorithm for the Generalized Transitive Closure. 70-79
Prozeßkommunikation
- Rainer Oechsle:
Prozeßkommunikation mit asynchronem Empfangen. 80-93 - Heiko von Drachenfels:
Baumorientierte Kommuninkation in verteilten Systemen. 94-105 - Lothar Borrmann, Martin Herdieckerhoff:
Linda integriert in Modula-2 - ein Sprachkonzept für portable parallele Software. 106-118
RISC-Architekturen
- Susan L. Graham:
Code Generation and RISC Architectures (eingeladener Vortrag). 119-131 - Christian Müller-Schloer, Thomas Niedermeier, Doris Rauh:
Colibri: Ein Testfall für die RISC-Philosophie. 132-141 - Christoph Legutko, Eberhard Schäfer, Jürgen Tappe:
Die Befehlspipeline des COLIBRI-Systems. 142-151
RISC-Architekturen II
- Arnd Poetzsch-Heffter:
Reorganisieren von Basisblöcken für Pipeline-Prozessoren. 152-167 - Thomas Bergstraesser, Jürgen Gessner, Karlheinz Hafner, Stefan Wallstab:
Eine flexible Entwurfsumgebung für RISC-änliche Prozessorarchitekturen. 168-177
Funktionsorientierte Architekturen
- Klaus J. Berkling:
System Architectures for Functional Programming Languages: Problems and Solutions(eingeladener Vortrag). 178-197 - Martin Raber, Thomas Remmel, Erwin Hoffmann, Dieter Maurer, Fritz Müller, Hans-Georg Oberhauser, Reinhard Wilhelm:
Complied Graph Reduction on a Processor Network. 198-212 - Johannes Engels:
An Or-Parallel Logic Programming Machine for Non-shared Memory Architectures. 213-232 - Djamshid Tavangarian:
Konzept eines flagorientierten vollparallelen Assoziativprozessors auf der Basis der Flagalgebra. 233-249
Koprozessoren
- Jürgen Kreyßig, Horst Schukat, Hans Christoph Zeidler:
Transaktionsorientierte Datenverwaltung in einem intelligenten Disk Controller. 250-267 - Klaus-Dieter Lewke:
Überlegungen zu einer Hardware-Architektur zur schnellen Analyse von Programmiersprachen. 268-276 - Felix Fehlau, Michael Rupprecht:
Alternative Recherarchitektur für Datenübertragungs-Controller mit hohen Datenraten. 277-289
Rechnernetze I
- Udo Dierk:
Rechnernetze - Realisierung, Standardisierung, weitere Entwicklung (eingeladener Vortrag). 290-306
Rechnernetze II
- Dieter Haban, Dieter Wybranietz:
A Tool for measuring and Monitoring Distributed Systems During Operation. 307-323 - Maria Calzarossa, Günter Haring, Giuseppe Serazzi:
Workload Modeling for Computer Networks. 324-339 - Walter Gora, R. Speyerer:
Automatische Codegenerierung für Protokolle in der ISO-Syntax ASN.1. 340-356
Hardware-Entwurf
- Edward M. McCreight:
Microprocessor Features a la Carte (eingeladener Vortrag). 357-367 - Reinhard Reisig:
Validation in Top Down Design Including Test Pattern Generation. 368-380 - Lothar Nowak:
SAMP: A General Purpose Processor Based on a Self-Timed VLIW Structure. 381-390 - Jürgen Hülsemann:
Gezielte Erzeugung von Zugriffskonflikten zu Testzwecken. 391-405
manage site settings
To protect your privacy, all features that rely on external API calls from your browser are turned off by default. You need to opt-in for them to become active. All settings here will be stored as cookies with your web browser. For more information see our F.A.Q.