Zusammenfassung
Um den wachsenden Anforderungen an die Rechenkapazität zu begegnen, wird zunehmend — insbesondere auch bei Mikroprozessoren — mit Befehlspipelining gearbeitet. Die damit ermöglichten Befehlsüberlappungen können allerdings nur dann gut genutzt werden, wenn die Befehle geeignet angeordnet sind. Reorganisierungsverfahren leisten das optimierende Umordnen: Sie ändern die Reihenfolge der Befehle (unter Einhaltung der Semantik) derart, daß die Befehle möglichst stark überlappt ausgeführt werden können.
Die vorliegende Arbeit beschäftigt sich mit dem Reorganisieren von Basisblöcken. Sie stellt ein formales Modell zur Beschreibung der Datenabhängigkeiten und Speicher- bzw. Registerzugriffe vor. Darauf aufbauend wird das Reorganisierungsproblem für Basisblöcke spezifiziert. Als Hauptbeitrag werden zwei neue Algorithmen zu dessen Lösung beschrieben und diskutiert.
This is a preview of subscription content, log in via an institution to check access.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
Similar content being viewed by others
Literatur
J. A. Fisher: Trace Scheduling: A Technique for Global Microcode Compaction; IEEE Trans. on Computers C-30, 7;81, pp 478–490.
R. Giegerich: Automatische Erzeugung von Maschinencode-Optimierern; Dissertation; TU München; 81.
T. Gross: Code Optimization of Pipeline Constraints; Techn. Report No.83-255, Comp. Systems Lab.; Stanford Univ.; 12.83.
J. Hennessy, N Jouppi, F. Basken, J. Gill: MIPS: A VLSI Processor Architeicture; Proc. CMU Conf. on VLSI Systems and Computation; 10.81, pp 337–346.
J. Hennessy et alteri: The MIPS Machine; Proceedings, IEEE Comcon; San Francisco; 2.82, pp 2–7.
J. Hennessy, T. Gross: Postpass Code Optimization of Pipeline Constraints; acm Transactions on Progr. Languages and Systems; 83, pp 422–448.
A. Poetzsch-Heffter: Codeoptimierung für Pipeline-Prozessoren aus formalen Maschinenbeschreibungen; Diplomarbeit; TU München; 11.85.
J. McKevitt, J. Bayliss: New Options from Big Chips; IEEE Spectrum; 3.79, pp 28–34.
P. M. Kogge: The Architecture of Pipelined Computers; McGraw-Hill; 81.
S. Vegdahl: Local Code Generation and Compaction in Optimizing Microcode Compilers; Ph.D.Th., Carnegie-Mellon University; 12.82.
Author information
Authors and Affiliations
Editor information
Editors and Affiliations
Rights and permissions
Copyright information
© 1988 Springer-Verlag Berlin Heidelberg
About this paper
Cite this paper
Poetzsch-Heffter, A., Eickel, J. (1988). Reorganisieren von Basisblöcken für Pipeline-Prozessoren. In: Kastens, U., Rammig, F.J. (eds) Architektur und Betrieb von Rechensystemen. Informatik-Fachberichte, vol 168. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-73451-9_13
Download citation
DOI: https://doi.org/10.1007/978-3-642-73451-9_13
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-18994-7
Online ISBN: 978-3-642-73451-9
eBook Packages: Springer Book Archive