| Property |
Value |
| dbo:abstract
|
- DDR5 SDRAM（ディディアールファイブ エスディーラム） (Double Data Rate 5 Synchronous Dynamic Random-Access Memory) は半導体集積回路で構成されるDRAMの規格の一種である。前世代のDDR4 SDRAMと比較して、DDR5は消費電力を削減しつつ帯域幅が2倍になる。本来の策定は2018年内に終了する予定であったが、2020年7月14日に標準規格が発表された。 Decision Feedback Equalization(DFE)などの新機能により、IO速度のスケーラビリティが可能になり、帯域幅とパフォーマンスが向上する。DDR5は前世代のDDR4より2倍の帯域幅をサポートし4.8 Gbpsからの出荷となっている。 追加機能は次のとおり。
* ファイングレインリフレッシュ機能：DDR4と比較して、すべてのバンクリフレッシュにより16 Gbpsのデバイス遅延が改善。同じバンクのセルフリフレッシュは、一部のバンクが他のバンクの使用中にリフレッシュできるようにすることで、パフォーマンスを向上。
* オンダイECCおよびその他のスケーリング機能により、高度なプロセスノードでの製造が可能。
* DDR4と比較してVddが1.2 Vから1.1 Vに移行することで電力効率が向上。
* システム管理バスにMIPIアライアンスの I3C Basic規格の使用。
* モジュールレベルでは、DIMM設計の電圧レギュレーターにより、拡張性に応じて電圧を出力し、DRAMの歩留まりを向上させるための電圧許容度を改善し、および消費電力をさらに削減できる可能性がある。 (ja)
- DDR5 SDRAM（ディディアールファイブ エスディーラム） (Double Data Rate 5 Synchronous Dynamic Random-Access Memory) は半導体集積回路で構成されるDRAMの規格の一種である。前世代のDDR4 SDRAMと比較して、DDR5は消費電力を削減しつつ帯域幅が2倍になる。本来の策定は2018年内に終了する予定であったが、2020年7月14日に標準規格が発表された。 Decision Feedback Equalization(DFE)などの新機能により、IO速度のスケーラビリティが可能になり、帯域幅とパフォーマンスが向上する。DDR5は前世代のDDR4より2倍の帯域幅をサポートし4.8 Gbpsからの出荷となっている。 追加機能は次のとおり。
* ファイングレインリフレッシュ機能：DDR4と比較して、すべてのバンクリフレッシュにより16 Gbpsのデバイス遅延が改善。同じバンクのセルフリフレッシュは、一部のバンクが他のバンクの使用中にリフレッシュできるようにすることで、パフォーマンスを向上。
* オンダイECCおよびその他のスケーリング機能により、高度なプロセスノードでの製造が可能。
* DDR4と比較してVddが1.2 Vから1.1 Vに移行することで電力効率が向上。
* システム管理バスにMIPIアライアンスの I3C Basic規格の使用。
* モジュールレベルでは、DIMM設計の電圧レギュレーターにより、拡張性に応じて電圧を出力し、DRAMの歩留まりを向上させるための電圧許容度を改善し、および消費電力をさらに削減できる可能性がある。 (ja)
|
| dbo:thumbnail
| |
| dbo:wikiPageExternalLink
| |
| dbo:wikiPageID
| |
| dbo:wikiPageLength
|
- 16076 (xsd:nonNegativeInteger)
|
| dbo:wikiPageRevisionID
| |
| dbo:wikiPageWikiLink
| |
| prop-ja:abbr
|
- DDR5 SDRAM (ja)
- DDR5 SDRAM (ja)
|
| prop-ja:bandwidth
|
- in the magnitude of 40 Gbps (ja)
- in the magnitude of 40 Gbps (ja)
|
| prop-ja:caption
| |
| prop-ja:clockRate
| |
| prop-ja:date
|
- July 2020 (ja)
- July 2020 (ja)
|
| prop-ja:developer
| |
| prop-ja:generation
| |
| prop-ja:name
|
- Double Data Rate 5 Synchronous Dynamic Random-Access Memory (ja)
- Double Data Rate 5 Synchronous Dynamic Random-Access Memory (ja)
|
| prop-ja:predecessor
| |
| prop-ja:prefetch
| |
| prop-ja:release
| |
| prop-ja:standards
|
- (ja)
- DDR5-4800 (ja)
- DDR5-6400 (ja)
- in-between transfer rates exist (ja)
- (ja)
- DDR5-4800 (ja)
- DDR5-6400 (ja)
- in-between transfer rates exist (ja)
|
| prop-ja:successor
| |
| prop-ja:transferRate
|
- in the magnitude of 5 gigatransfers/second (ja)
- in the magnitude of 5 gigatransfers/second (ja)
|
| prop-ja:type
|
- Synchronous dynamic random-access memory (ja)
- final standard (ja)
- Synchronous dynamic random-access memory (ja)
- final standard (ja)
|
| prop-ja:voltage
| |
| prop-ja:wikiPageUsesTemplate
| |
| dct:subject
| |
| rdfs:comment
|
- DDR5 SDRAM（ディディアールファイブ エスディーラム） (Double Data Rate 5 Synchronous Dynamic Random-Access Memory) は半導体集積回路で構成されるDRAMの規格の一種である。前世代のDDR4 SDRAMと比較して、DDR5は消費電力を削減しつつ帯域幅が2倍になる。本来の策定は2018年内に終了する予定であったが、2020年7月14日に標準規格が発表された。 Decision Feedback Equalization(DFE)などの新機能により、IO速度のスケーラビリティが可能になり、帯域幅とパフォーマンスが向上する。DDR5は前世代のDDR4より2倍の帯域幅をサポートし4.8 Gbpsからの出荷となっている。 追加機能は次のとおり。 (ja)
- DDR5 SDRAM（ディディアールファイブ エスディーラム） (Double Data Rate 5 Synchronous Dynamic Random-Access Memory) は半導体集積回路で構成されるDRAMの規格の一種である。前世代のDDR4 SDRAMと比較して、DDR5は消費電力を削減しつつ帯域幅が2倍になる。本来の策定は2018年内に終了する予定であったが、2020年7月14日に標準規格が発表された。 Decision Feedback Equalization(DFE)などの新機能により、IO速度のスケーラビリティが可能になり、帯域幅とパフォーマンスが向上する。DDR5は前世代のDDR4より2倍の帯域幅をサポートし4.8 Gbpsからの出荷となっている。 追加機能は次のとおり。 (ja)
|
| rdfs:label
|
- DDR5 SDRAM (ja)
- DDR5 SDRAM (ja)
|
| prov:wasDerivedFrom
| |
| foaf:depiction
| |
| foaf:isPrimaryTopicOf
| |
| is dbo:wikiPageRedirects
of | |
| is dbo:wikiPageWikiLink
of | |
| is prop-ja:successor
of | |
| is owl:sameAs
of | |
| is foaf:primaryTopic
of | |