Nothing Special   »   [go: up one dir, main page]

WO2020100633A1 - 基板処理方法及び基板処理装置 - Google Patents

基板処理方法及び基板処理装置 Download PDF

Info

Publication number
WO2020100633A1
WO2020100633A1 PCT/JP2019/043074 JP2019043074W WO2020100633A1 WO 2020100633 A1 WO2020100633 A1 WO 2020100633A1 JP 2019043074 W JP2019043074 W JP 2019043074W WO 2020100633 A1 WO2020100633 A1 WO 2020100633A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
base film
wafer
substrate processing
processing
Prior art date
Application number
PCT/JP2019/043074
Other languages
English (en)
French (fr)
Inventor
寛之 藤井
村松　誠
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Publication of WO2020100633A1 publication Critical patent/WO2020100633A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Definitions

  • the present disclosure relates to a substrate processing method and a substrate processing apparatus.
  • Patent Document 1 discloses a method of processing a wafer W in which an amorphous carbon film, a SiARC film, and a photoresist film are sequentially stacked on a silicon base material, and the photoresist film has an opening for exposing a part of the SiARC film. ing.
  • the technology according to the present disclosure makes it possible to form a base film of a resist film, which exhibits appropriate physical properties and is thin, with high throughput.
  • One aspect of the present disclosure is a substrate processing method for processing a substrate to be processed, wherein a step of forming an organic-containing silicon oxide film as a base film for the resist film on the substrate to be processed by a spin coating method,
  • the method includes: a step of irradiating the base film with energy rays; and a step of forming a resist film on the base film irradiated with the energy rays.
  • an underlayer film of a resist film which exhibits appropriate physical properties and is thin, with high throughput.
  • various processes such as photolithography process and etching process are performed on a semiconductor wafer (hereinafter referred to as “wafer”) as a processing target substrate.
  • wafer semiconductor wafer
  • the etching target is etched using the resist pattern formed by the photolithography process as a mask.
  • the types of etching include wet etching using liquid and dry etching using gas.
  • a carbon-containing hard mask film, a silicon-containing base film, and a resist film may be sequentially stacked on the etching target film.
  • the pattern of the resist pattern is transferred by dry etching in the order of the silicon-containing base film, the carbon-containing hard mask film, and the etching target film.
  • SiARC film silicon-containing antireflection film
  • an amorphous carbon film is used as a carbon-containing hard mask. Used as.
  • An SoC (Spin on Carbon) film may be used as the carbon-containing hard mask.
  • the resist film for EUV needs to be extremely thin, for example, the film thickness needs to be 50 nm or less.
  • the silicon-containing base film is also made very thin because of the selection ratio in dry etching.
  • the thickness of the silicon-containing base film is 10 to 15 nm.
  • the film for SiARC is used as the silicon-containing base film as in Patent Document 1
  • a silicon-containing base film use of a low temperature oxide (LTO: Low Temperature Oxide) film formed by the ALD method has been studied. This LTO film can have a film thickness of 15 nm or less, but since it is formed by the ALD method, it takes time to form the film and there is room for improvement in terms of throughput.
  • LTO Low Temperature Oxide
  • Roughness may occur on the side wall of the resist pattern when the resist pattern is formed.
  • the SiARC film is used as the silicon-containing base film
  • the above roughness can be eliminated during dry etching for transferring the pattern from the resist pattern to the silicon-containing base film.
  • the LTO film is used as the silicon-containing base film
  • the roughness cannot be eliminated during the dry etching.
  • the physical properties required for the silicon-containing base film may differ for each layer constituting the semiconductor device. For example, a certain layer may be required to have physical properties capable of eliminating the roughness during the dry etching, and another layer may be required to have physical properties capable of eliminating other phenomena.
  • the technique according to the present disclosure makes it possible to form a base film of a resist film, which has appropriate physical properties and is thin, with high throughput.
  • FIG. 1 is an explanatory diagram showing an outline of a configuration of a substrate processing system having a coating and developing processing apparatus as a substrate processing apparatus according to this embodiment.
  • the substrate processing system 1 of FIG. 1 includes a coating and developing processing apparatus 2, an etching processing apparatus 3, and a control device 4 as a control unit.
  • the coating / development processing apparatus 2 is for performing photolithography processing on a wafer.
  • a resist film by a spin coating method, a base film for the resist film, and the like are formed.
  • the etching processing device 3 performs a dry etching process on the wafer.
  • a RIE (Reactive Ion Etching) apparatus or the like that performs dry etching processing on the wafer W by plasma processing is used.
  • the etching processing apparatus 3 performs, for example, etching of a base film using a resist film as a mask.
  • the control device 4 controls the operation of each device.
  • the control device 4 is a computer including, for example, a CPU and a memory, and has a program storage unit (not shown).
  • the program storage unit stores a program for controlling the wafer processing in the substrate processing system 1.
  • the program storage unit also stores a program for controlling the operation of drive systems such as the above-described various processing devices and transfer devices so as to realize wafer processing described later in the substrate processing system 1.
  • the program may be recorded in a computer-readable storage medium H and may be installed in the control device 4 from the storage medium H.
  • FIG. 2 is an explanatory diagram showing an outline of the internal configuration of the coating and developing treatment apparatus 2.
  • 3 and 4 are a front view and a rear view showing the outline of the internal configuration of the coating and developing treatment apparatus 2, respectively.
  • the coating and developing treatment apparatus 2 includes a cassette station 10 into which a cassette C containing a plurality of wafers W is loaded and unloaded, and a plurality of various treatment units that perform predetermined treatments on the wafers W.
  • a processing station 11 The coating and developing treatment apparatus 2 has a configuration in which a cassette station 10, a treatment station 11, and an interface station 13 for transferring a wafer W between the exposure station 12 adjacent to the treatment station 11 are integrally connected.
  • the cassette station 20 is provided in the cassette station 10.
  • the cassette mounting table 20 is provided with a plurality of cassette mounting plates 21 on which the cassette C is mounted when the cassette C is carried in and out of the coating and developing apparatus 2.
  • the cassette station 10 is provided with a wafer transfer unit 23 that is movable on a transfer path 22 extending in the X direction in the figure.
  • the wafer transfer unit 23 is also movable in the vertical direction and around the vertical axis ( ⁇ direction), and includes a cassette C on each cassette mounting plate 21 and a transfer unit for a third block G3 of the processing station 11, which will be described later.
  • the wafer W can be transferred between them.
  • the processing station 11 is provided with a plurality of, for example, four blocks G1, G2, G3, G4 including various units.
  • a first block G1 is provided on the front side of the processing station 11 (negative direction in the X direction in FIG. 2), and a second block G1 is provided on the rear side of the processing station 11 (positive direction in the X direction in FIG. 2).
  • Block G2 is provided.
  • a third block G3 is provided on the cassette station 10 side of the processing station 11 (Y direction negative direction side in FIG. 2), and the interface station 13 side of the processing station 11 (Y direction positive direction side). Is provided with a fourth block G4.
  • a plurality of liquid processing units for example, a development processing unit 30, a hard mask film forming unit 31, a base film forming unit 32 as a base film forming unit, and a resist film forming unit 33. are arranged in this order from the bottom.
  • the development processing unit 30 develops the wafer W.
  • the hard mask film forming unit (hereinafter referred to as “HM forming unit”) 31 forms a carbon-containing hard mask film as a hard mask film on an etching target film (for example, a silicon oxide film).
  • the carbon-containing hard mask film is a SoC film.
  • the base film forming unit 32 forms a base film for the resist film. Specifically, the base film forming unit 32 applies a predetermined film forming material on the SoC film to form a base film for the resist film.
  • the base film formed by the base film forming unit 32 is a silicon-containing base film, specifically, an organic-containing silicon oxide film whose physical properties are changed by UV irradiation.
  • the organic-containing silicon oxide film is a film containing silicon atoms, oxygen atoms, and organic groups.
  • the organic-containing silicon oxide film is an MSQ film using MSQ (methylsilsesquioxane) as a film forming material.
  • the resist film forming unit 33 applies a resist solution for EUV onto the base film formed by the base film forming unit 32 to form a resist film for EUV.
  • the development processing unit 30, the HM forming unit 31, the base film forming unit 32, and the resist film forming unit 33 are arranged side by side in the horizontal direction.
  • the number and arrangement of the development processing unit 30, the HM forming unit 31, the base film forming unit 32, and the resist film forming unit 33 can be arbitrarily selected.
  • the base film forming unit 32, and the resist film forming unit 33, the SoC film, the MSQ film, and the resist film are formed on the wafer W by the spin coating method.
  • a heat treatment unit 40 and a UV irradiation unit 41 are provided in the second block G2, as shown in FIG. 4, a heat treatment unit 40 and a UV irradiation unit 41 are provided.
  • the heat treatment unit 40 performs heat treatment such as heating and cooling of the wafer W.
  • the UV irradiation unit 41 irradiates the MSQ film formed on the wafer W with UV light as an energy ray.
  • the UV irradiation by the UV irradiation unit 41 is performed before the resist film is formed.
  • the heat treatment unit 40 and the UV irradiation unit 41 are arranged side by side in the vertical direction and the horizontal direction, and the number and arrangement thereof can be arbitrarily selected.
  • a plurality of transfer units 50, 51, 52, 53, 54, 55, 56 are provided in order from the bottom. Further, a plurality of transfer units 60, 61, 62 are provided in order from the bottom in the fourth block G4.
  • a wafer transfer area D is formed in the area surrounded by the first block G1 to the fourth block G4.
  • a wafer transfer unit 70 is arranged in the wafer transfer region D.
  • the wafer transfer unit 70 has a transfer arm 70a that is movable in, for example, the Y direction, the X direction, the ⁇ direction, and the vertical direction.
  • the wafer transfer unit 70 moves in the wafer transfer area D and transfers the wafer W to a predetermined unit in the surrounding first block G1, second block G2, third block G3 and fourth block G4. Can be transported.
  • a plurality of wafer transfer units 70 are arranged vertically and can transfer the wafer W to a predetermined unit of the same height of each of the blocks G1 to G4.
  • a shuttle transfer unit 80 that transfers the wafer W linearly between the third block G3 and the fourth block G4 is provided.
  • the shuttle transport unit 80 is linearly movable in the Y direction of FIG. 4, for example.
  • the shuttle transfer unit 80 moves in the Y direction while supporting the wafer W, and can transfer the wafer W between the transfer unit 52 of the third block G3 and the transfer unit 62 of the fourth block G4.
  • a wafer transfer unit 90 is provided next to the third block G3 on the positive side in the X direction.
  • the wafer transfer unit 90 has a transfer arm 90a that is movable in, for example, the X direction, the ⁇ direction, and the vertical direction.
  • the wafer transfer unit 90 can move up and down while supporting the wafer W and transfer the wafer W to each delivery unit in the third block G3.
  • the interface station 13 is provided with a wafer transfer unit 100 and a transfer unit 101.
  • the wafer transfer unit 100 has a transfer arm 100a that is movable in the Y direction, the ⁇ direction, and the vertical direction, for example.
  • the wafer transfer unit 100 can support the wafer W on the transfer arm 100a, for example, and transfer the wafer W between each transfer unit in the fourth block G4, the transfer unit 101, and the exposure apparatus 12.
  • the above-mentioned processing units and transporting units are controlled by the control device 4, for example.
  • 5 and 6 are a vertical cross-sectional view and a horizontal cross-sectional view showing the outline of the configuration of the base film forming unit 32, respectively.
  • the base film forming unit 32 has a processing container 120 whose inside can be closed as shown in FIG. As shown in FIG. 6, a loading / unloading port 121 for the wafer W is formed on the side surface of the processing container 120, and an opening / closing shutter 122 is provided in the loading / unloading port 121.
  • a spin chuck 130 for holding and rotating the wafer W is provided in the center of the processing container 120.
  • the spin chuck 130 has a horizontal upper surface, and a suction port (not shown) for sucking the wafer W, for example, is provided on the upper surface.
  • the wafer W can be suction-held on the spin chuck 130 by suction from the suction port.
  • the spin chuck 130 has a chuck drive mechanism 131 equipped with, for example, a motor, and can be rotated at a desired speed by the chuck drive mechanism 131. Further, the chuck drive mechanism 131 is provided with an elevation drive source such as a cylinder, and the spin chuck 130 can move up and down.
  • a chuck drive mechanism 131 equipped with, for example, a motor, and can be rotated at a desired speed by the chuck drive mechanism 131. Further, the chuck drive mechanism 131 is provided with an elevation drive source such as a cylinder, and the spin chuck 130 can move up and down.
  • a cup 132 that receives and collects the liquid that is scattered or dropped from the wafer W is provided.
  • a discharge pipe 133 that discharges the collected liquid and an exhaust pipe 134 that exhausts the atmosphere in the cup 132 are connected to the lower surface of the cup 132.
  • a rail 140 extending along the Y direction (left and right direction in FIG. 6) is formed on the X direction negative direction side (downward direction in FIG. 6) of the cup 132.
  • the rail 140 is formed, for example, from the outer side of the cup 132 in the negative Y direction (left direction in FIG. 6) to the outer side in the positive Y direction (right direction in FIG. 6).
  • An arm 141 is attached to the rail 140.
  • the coating nozzle 142 is supported on the arm 141 as shown in FIGS. 5 and 6.
  • the coating nozzle 142 discharges MSQ as a coating liquid.
  • the arm 141 is movable on the rail 140 by the nozzle driving unit 143 shown in FIG.
  • the coating nozzle 142 can be moved to a position above the central portion of the wafer W in the cup 132 from the standby portion 144 installed on the outside of the cup 132 on the positive side in the Y direction, and further on the surface of the wafer W. It can move in the radial direction of W.
  • the arm 141 can be moved up and down by the nozzle driving unit 143, and the height of the coating nozzle 142 can be adjusted.
  • the coating nozzle 142 is connected to a supply unit (not shown) that supplies MSQ to the coating nozzle 142.
  • the configurations of the development processing unit 30, the HM forming unit 31, and the resist film forming unit 33 are the same as those of the base film forming unit 32 except that the type of the processing liquid ejected from the coating nozzle 142 is different.
  • FIG. 7 is a vertical sectional view showing the outline of the configuration of the UV irradiation unit 41.
  • the UV irradiation unit 41 has a processing container 150 whose inside can be hermetically sealed as shown in FIG. 7.
  • a loading / unloading port 151 for the wafer W is formed on a surface facing the wafer transfer area D on one side surface of the processing container 150, and an opening / closing shutter 152 is provided in the loading / unloading port 151.
  • a gas supply port 160 for supplying atmospheric gas toward the inside of the processing container 150 is formed on the upper surface of the processing container 150, and a gas supply pipe 161 for supplying atmospheric gas is provided in the gas supply port 160. Are connected.
  • a gas supply source 162 for supplying atmospheric gas is connected to the gas supply pipe 161.
  • An exhaust port 163 for exhausting the atmosphere inside the processing container 150 is formed on the lower surface of the processing container 150.
  • the exhaust port 163 is provided with an atmosphere inside the processing container 150 via an exhaust pipe 164.
  • An exhaust pump 165 for evacuating is connected.
  • a cylindrical support 170 for horizontally mounting the wafer W is provided inside the processing container 150.
  • An elevating pin 171 for delivering the wafer W is installed inside the support 170 while being supported by a support member 172.
  • the elevating pins 171 are provided so as to penetrate through the through holes 173 formed in the upper surface 170a of the support body 170, and for example, three elevating pins 171 are provided.
  • a drive mechanism 174 including an elevating pin 171 and a motor for elevating the support member 172 is provided at the base end of the support member 172.
  • a UV light source 180 such as a deuterium lamp or an excimer lamp that irradiates the wafer W on the support 170 with ultraviolet rays having a wavelength of 172 nm is provided above the processing container 150.
  • the UV light source 180 can irradiate the entire surface of the wafer W with ultraviolet rays.
  • a window 181 for transmitting the ultraviolet rays from the UV light source 180 is provided on the top plate of the processing container 150.
  • the wavelength of ultraviolet rays is not limited to 172 nm, and is, for example, 150 nm to 200 nm.
  • FIG. 8 is a flowchart showing main steps of an example of wafer processing.
  • FIG. 9 is a schematic partial cross-sectional view showing the state of the wafer W in each step of wafer processing. As shown in FIG. 9A, a SiO 2 film F1 to be etched is previously formed on the surface of the wafer W on which the above-mentioned wafer processing is performed.
  • the cassette C containing a plurality of wafers W is loaded into the cassette station 10 of the coating and developing processing apparatus 2. Then, the wafer W in the cassette C is transferred to the processing station 11, the temperature thereof is adjusted by the heat treatment unit 40, and then transferred to the HM forming unit 31.
  • a predetermined coating liquid is spin-coated on the surface of the wafer W, and as shown in FIG. 9A, a SoC film F2 is formed so as to cover the SiO2 film F1 (step S1). ).
  • the formed SoC film F2 has a film thickness of 50 to 100 nm.
  • Step S2 the wafer W is transferred to the heat treatment unit 40, the SoC film F2 is heated, and then transferred to the base film forming unit 32.
  • the base film forming unit 32 a predetermined film forming material is spin-coated on the surface of the wafer W, and as shown in FIG. 9B, a base film F3 is formed so as to cover the SoC film F2.
  • the base film formed by the base film forming unit 32 is a film that can be made thinner than the film for SiARC. Thinning is possible with an organic-containing silicon oxide film such as an MSQ film. The reason is that the SiARC film is a film that is originally prepared for lithography, and therefore a mixture of an acid generator and the like is added, which limits the thinning of the film, whereas the MSQ film and the like are lithographically limited. Since it is not a film designed for use, its composition is simple and easy to be thinned. Note that an organic-containing silicon oxide film such as an MSQ film can be further thinned because it shrinks by UV irradiation.
  • the thickness of the base film F3 formed in the base film forming unit 32 is 10 to 20 nm. This film thickness is the film thickness after UV irradiation.
  • the base film formed by the base film forming unit 32 is also a film whose physical properties are changed by UV irradiation. Specifically, the physical properties of the underlying film formed by the underlying film forming unit 32 are changed by UV irradiation so that the roughness of the side wall of the resist pattern can be eliminated during dry etching of the underlying film using the resist pattern as a mask, for example. It is also a film. According to the studies conducted by the present inventors, as will be described later, in the case of an organic-containing silicon oxide film such as an MSQ film, the etching rate during dry etching changes before and after UV irradiation.
  • an organic-containing silicon oxide film such as an MSQ film
  • the base film forming unit 32 forms the MSQ film as the base film F3.
  • the organic-containing silicon oxide film such as the MSQ film changes in physical properties such as an etching rate during dry etching before and after UV irradiation.
  • the organic-containing silicon oxide film such as the MSQ film has silicon atoms and oxygen atoms, and particularly the MSQ film has a Si—O—Si silica network structure like the LTO film.
  • the organic-containing silicon oxide film also has an organic group such as a methyl group. As a result, the organic-containing silicon oxide film is different from the LTO film in physical properties such as etching rate during dry etching.
  • the wafer W is transferred to the heat treatment unit 40, the base film F3 is heated, and then transferred to the UV irradiation unit 41.
  • UV irradiation unit 41 as shown in FIG. 9C, UV irradiation with a predetermined dose amount is performed on the entire upper surface of the base film F3 in the atmospheric gas atmosphere (step S3).
  • the MSQ film formed as the base film F3 can be shrunk and further thinned.
  • step S3 the base film F4 in which all or part of the organic groups of the MSQ film formed in step S2 are removed is obtained.
  • the selection ratio in the etching of the SoC film F2 as the organic film using the MSQ film as the base film F3 as a mask by UV irradiation it is possible to increase the selection ratio in the etching of the SoC film F2 as the organic film using the MSQ film as the base film F3 as a mask by UV irradiation, and even if the base film F3 is a thin film, the selection ratio can be increased. Can be done properly. However, if the MSQ film as the base film F3 is made too hard by UV irradiation, the etching rate of the MSQ film becomes low when the MSQ film is etched using the resist film for EUV as a mask.
  • the dose amount in the UV irradiation step is set so that the SoC film F2 can be appropriately etched using the thin MSQ film, that is, the base film F3 as a mask, and the MSQ film can be appropriately etched using the resist film of EUV as a mask. Is set.
  • the film thickness of the MSQ is thin so that the MSQ film can be appropriately etched using the resist film for EUV as a mask.
  • the higher the selection ratio in etching the SoC film F2 using the MSQ film as a mask the higher the dose of UV irradiation is preferably, and as described above, the MSQ film shrinks and becomes thin by UV irradiation. .. That is, it is preferable that the film thickness of the MSQ is thin in terms of etching the SoC film F2 using the MSQ film as a mask.
  • the wafer W is transferred to the resist film forming unit 33.
  • the resist liquid for EUV is spin-coated on the surface of the wafer W, and as shown in FIG. 9D, the resist film F5 for EUV is covered so as to cover the base film F4 irradiated with UV. Are formed (step S4).
  • the film thickness of the formed resist film F5 is 30 to 100 nm.
  • the wafer W is transferred to the heat treatment unit 40, prebaked, and then transferred to the exposure apparatus 12 via the interface station 13, and a desired pattern is formed using a mask M as shown in FIG. Then, the exposure process is performed (step S5).
  • the wafer W is transferred to the heat treatment unit 40 and subjected to post-exposure bake processing. After that, the wafer W is transferred to the development processing unit 30. In the development processing unit 30, development processing is performed, and a resist pattern F6 is formed as shown in FIG. 9 (F) (step S6).
  • the wafer W is transferred to the heat treatment unit 40 and subjected to post bake processing. After that, the wafers W are sequentially accommodated in the cassette C and transported to the etching processing apparatus 3. Dry etching is performed in the etching processing apparatus 3 (step S7). Specifically, dry etching (first dry etching) of the base film F4 is performed using the resist pattern F6 as a mask. Next, dry etching (second dry etching) of the carbon-containing hard mask film is performed using the base film F4 having the pattern transferred by the first dry etching as a mask.
  • dry etching (third dry etching) of the SiO2 film F1 to be etched is performed.
  • the first to third dry etchings are performed in different processing vessels.
  • the MSQ film is formed as the base film of the resist film by the spin coating method. Therefore, the base film can be formed with high throughput. Further, in this embodiment, since the MSQ film is used as the base film, it can be made thinner than the film for SiARC. Further, in the present embodiment, the MSQ film is irradiated with UV light before the resist film is formed. Therefore, further thinning is possible. Further, since the physical properties of the MSQ film such as the etching rate during dry etching change before and after UV irradiation, the physical properties of the base film can be adjusted according to the dose of UV light. Therefore, the physical properties of the base film can be made appropriate. That is, according to the present embodiment, it is possible to form a base film of the resist film, which has appropriate physical properties and is thin, with high throughput.
  • the processing conditions for pattern transfer from the resist pattern to the underlying film for the resist pattern only by adjusting the dose amount for the MSQ film as the underlying film. Therefore, the processing conditions can be optimized in a short time. In addition, it is not necessary to prepare a plurality of types of resist solutions for optimizing the above processing conditions. Therefore, it is possible to optimize the above processing conditions and reduce the cost of wafer processing. Further, according to the present embodiment, the degree of pattern transfer to the above-described base film can be adjusted by the dose amount with respect to MSQ. Therefore, it is possible to increase the margin of other processing conditions related to the pattern transfer.
  • Demands for pattern transfer may differ for each layer that constitutes a semiconductor device.
  • the underlying film that functions as a mask for pattern transfer is also required to have different physical properties for each layer.
  • a plurality of types of base films having different physical properties can be formed from one MSQ film. Therefore, according to the present embodiment, even if a base film having different physical properties is required for each of the above requirements, only one MSQ is required as a film forming material for the base film, and a different film forming material is prepared for each layer. No need. According to the present embodiment, also from this point, cost reduction can be achieved.
  • UV irradiation is performed on the MSQ film under an atmospheric gas atmosphere.
  • the removal rate of the organic groups in the MSQ film is increased. Therefore, it is possible to form a base film having appropriate physical properties in a short time.
  • the organic-containing silicon oxide film is the MSQ film in the above description, it may be a film containing silicon atoms, oxygen atoms and an organic group.
  • a film forming material polycarbosilane -Silane may be used for the PCS film.
  • the carbon-containing hard mask film is the SoC film, but it may be an amorphous carbon film that can be formed by the CVD method or the like.
  • the carbon-containing hard mask film is a SoC film or the like that can be formed by the spin coating method, all of the carbon-containing hard mask film, the base film and the resist film can be formed in the coating and developing treatment apparatus 2. The throughput can be improved.
  • UV light is used as the energy ray, but other energy rays may be emitted.
  • the resist film for EUV is used, but another resist film may be used.
  • the inventors formed an MSQ film on the surface of a bare wafer as an evaluation wafer, irradiating the MSQ film with UV, and performed an evaluation test described below.
  • Test Example 1 and Test Example 2 described later an MSQ film having a film thickness of 10 ⁇ m was formed, and in the UV irradiation treatment in these examples, the wavelength of UV light was 172 nm, the illuminance was 50 mW / cm 2, and the dose amount was. Was set to 3000 mJ / cm 2.
  • the atmosphere in the processing container during the UV irradiation treatment was a nitrogen gas atmosphere in Test Example 1 and an atmospheric gas atmosphere in Test Example 2. Further, in the comparative example described below, the UV irradiation treatment was not performed on the MSQ film, and the other conditions were the same as those in Test Example 1 and the like.
  • Evaluation test 1 In Evaluation Test 1, the effect of UV treatment on the MSQ film on the composition of MSQ was evaluated by XPS (X-ray Photoelectron Spectroscopy).
  • FIG. 10 is a diagram showing concentration distributions in the depth direction of silicon atoms, oxygen atoms, and carbon atoms of the MSQ film in Test Example 1, Test Example 2, and Comparative Example.
  • FIG. 10A, FIG. 10B and FIG. 10C respectively show the above concentration distributions in Comparative Example, Test Example 1 and Test Example 2, respectively.
  • the ratio of carbon atoms is the same as that of silicon atoms and oxygen atoms.
  • the ratio of carbon atoms was much smaller than the ratio of silicon atoms and oxygen atoms. Then, the ratio of carbon atoms is almost zero.
  • the proportion of oxygen atoms is higher than in Test Example 1.
  • the composition of the MSQ film can be changed by UV irradiation. Further, according to the test result of the evaluation test 1, the composition of the MSQ film can be changed quickly by performing the UV irradiation in the atmospheric gas atmosphere. Furthermore, according to the test results of evaluation test 1, the composition of the MSQ film can be adjusted by adjusting the atmosphere in which UV irradiation is performed.
  • evaluation test 2 the effect of the UV treatment on the MSQ film on the etching rate in the dry etching of the MSQ film (hereinafter, simply referred to as “MSQ film etching rate”) was evaluated.
  • dry etching was performed under the processing conditions for the SiARC film, the SiO2 film, the organic film, the SiN film, the silicon film, and the TiO film.
  • FIG. 11 is a diagram showing the etching rate of the MSQ film in Test Example 2 and Comparative Example.
  • the unit of the etching rate in FIG. 11 is nm / min.
  • the test example 2 has a smaller dry etching rate of the MSQ film than the comparative example.
  • the dry etching rate of the MSQ film is half or less as compared with the comparative example.
  • the dry etching rate of the MSQ film in Test Example 2 is almost zero. According to this result, by adopting the processing condition for the organic film or the processing condition for the TiO film as the processing condition of the dry etching, etching is performed without UV irradiation, but is not etched at all when UV irradiation is performed.
  • the MSQ can be formed.
  • a substrate processing method for processing a target substrate comprising: A step of forming an organic-containing silicon oxide film as a base film for the resist film on the substrate to be processed by a spin coating method, Irradiating the underlying film with energy rays, And a step of forming the resist film on the base film irradiated with the energy beam.
  • an organic-containing silicon oxide film is formed as a base film of the resist film by a spin coating method. Therefore, a thin base film can be formed with high throughput. Further, in the present embodiment, since the organic-containing silicon film as the base film is irradiated with the energy rays before the resist film is formed, the base film can be further thinned.
  • an organic-containing silicon oxide film whose physical properties such as an etching rate during dry etching change before and after UV irradiation is used as a base film, and the base film is irradiated with energy rays before the resist film is formed. I am trying. Therefore, the physical properties of the base film can be adjusted according to the dose of energy rays. Therefore, the physical properties of the base film can be made appropriate.
  • a substrate processing apparatus for processing a target substrate comprising: A base film forming part for forming a base film for a resist film by a spin coating method, An irradiation unit that irradiates energy rays, A resist film forming portion for forming a resist film, On the substrate to be processed, a step of forming the organic-containing silicon oxide film as a base film for the resist film by a spin coating method, a step of irradiating the base film with an energy ray, and the step of irradiating the energy ray
  • a substrate processing apparatus comprising: a step of forming the resist film on a base film; and a control unit that controls the base film forming unit, the irradiation unit, and the resist film forming unit so that the process is executed.
  • control apparatus 32 base film forming unit 33 resist film forming unit 41 UV irradiation unit F3 base film F4 base film F5 resist film H storage medium M mask W wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

処理対象基板を処理する基板処理方法であって、前記処理対象基板上に、前記レジスト膜に対する下地膜として有機含有シリコン酸化膜をスピン塗布法により形成する工程と、前記下地膜にエネルギー線を照射する工程と、前記エネルギー線が照射された前記下地膜上にレジスト膜を形成する工程と、を有する。

Description

基板処理方法及び基板処理装置
　本開示は、基板処理方法及び基板処理装置に関する。
　特許文献１には、シリコン基材上にアモルファスカーボン膜、ＳｉＡＲＣ膜、フォトレジスト膜が順に積層されフォトレジスト膜がＳｉＡＲＣ膜の一部を露出させる開口部を有するウェハＷを処理する方法が開示されている。
特開２０１０－１９２８２５号公報
　本開示にかかる技術は、レジスト膜の下地膜であって適切な物性を示し且つ薄いものを高スループットで形成可能とする。
　本開示の一態様は、処理対象基板を処理する基板処理方法であって、前記処理対象基板上に、前記レジスト膜に対する下地膜として有機含有シリコン酸化膜をスピン塗布法により形成する工程と、前記下地膜にエネルギー線を照射する工程と、前記エネルギー線が照射された前記下地膜上にレジスト膜を形成する工程と、を有する。
　本開示によれば、レジスト膜の下地膜であって適切な物性を示し且つ薄いものを高スループットで形成可能とすることができる。
本実施形態にかかる基板処理装置としての塗布現像処理装置を有する基板処理システムの構成の概略を示す説明図である。 塗布現像処理装置の内部構成の概略を示す説明図である。 塗布現像処理の内部構成の概略を示す正面図である。 塗布現像処理の内部構成の概略を示す背面図である。 下地膜形成ユニットの構成の概略を示す縦断面図である。 下地膜形成ユニットの構成の概略を示す横断面図である。 ＵＶ照射ユニットの構成の概略を示す縦断面図である。 基板処理ウェハ処理の一例の主な工程を示すフローチャートである。ウェハ処理の各工程におけるウェハＷの状態を示す模式部分断面図である。 ウェハ処理の各工程におけるウェハの状態を示す模式部分断面図である。 確認試験１の試験結果を示す図である。 確認試験２の試験結果を示す図である。
　半導体デバイスの製造工程においては、処理対象基板としての半導体ウェハ（以下、「ウェハ」という。）に対して、フォトリソグラフィー処理、エッチング処理等の各種処理が行われる。なお、エッチング処理では、フォトリソグラフィー処理で形成されたレジストパターンをマスクとしてエッチング対象がエッチングされる。エッチングの種類には、液体を用いるウェットエッチングの他、ガスを用いるドライエッチングがある。
　ドライエッチングにおけるレジストパターンに対するエッチング対象膜の選択比が低い場合且つレジストパターンが薄い場合、エッチング対象膜上に、炭素含有ハードマスク膜、シリコン含有下地膜及びレジスト膜を順に積層することがある。このように積層した場合、レジストパターンが有するパターンを、ドライエッチングによって、シリコン含有下地膜、炭素含有ハードマスク膜、エッチング対象膜の順に転写していく。
　特許文献１では、ＳｉＡＲＣ（シリコン含有反射防止）膜として一般的に用いられる膜（以下、「ＳｉＡＲＣ用膜」という）をシリコン含有下地膜として用いており、また、アモルファスカーボン膜を炭素含有ハードマスクとして用いている。なお、炭素含有ハードマスクとして、ＳｏＣ（Spin on Carbon）膜が用いられることもある。
　ところで、近年、半導体デバイスのさらなる高集積化に伴い、レジストパターンの微細化が求められている。そこで、レジストパターンの微細化を実現するため、ＥＵＶ（Extreme  Ultraviolet）光を用いた露光処理が提案されている。
　ＥＵＶ用のレジスト膜は非常に薄くする必要があり、例えば、膜厚を５０ｎｍ以下にする必要がある。
　前述のように炭素含有ハードマスク膜、シリコン含有下地膜及びレジスト膜を順に積層する場合において、レジスト膜が非常に薄いと、ドライエッチングにおける選択比の関係から、シリコン含有下地膜も非常に薄くする必要がある。例えばシリコン含有下地膜の膜厚を１０～１５ｎｍにする必要がある。しかし、シリコン含有下地膜として特許文献１のようにＳｉＡＲＣ用膜を用いる場合、膜厚を１５ｎｍ以下とすることは難しい。
　また、シリコン含有下地膜として、ＡＬＤ法により形成した低温酸化（ＬＴＯ:Low Temperature Oxide）膜を用いることが検討されている。このＬＴＯ膜は、膜厚を１５ｎｍ以下とすることは可能であるが、ＡＬＤ法により形成しているため、成膜に時間を要し、スループットの点で改善の余地がある。
　なお、レジストパターンの形成時に当該レジストパターンの側壁部にラフネスが生じることがある。シリコン含有下地膜にＳｉＡＲＣ用膜を用いた場合、レジストパターンからシリコン含有下地膜へパターン転写するためのドライエッチング時に、上記ラフネスを解消することができる。しかし、シリコン含有下地膜にＬＴＯ膜を用いた場合、上記ドライエッチング時に上記ラフネスを解消することができない。
　さらに、半導体デバイスを構成するレイヤー毎に、シリコン含有下地膜に求められる物性が異なることがある。例えば、あるレイヤーでは上記ドライエッチング時に上記ラフネスを解消することが可能な物性が求められ、他のレイヤーでは他の現象を解消することが可能な物性が求められることがある。
　そこで、本開示にかかる技術は、レジスト膜の下地膜であって適切な物性を示し且つ薄いものを高スループットで形成可能とする。
　以下、本実施形態にかかる基板処理装置及び検査方法を、図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。
　図１は、本実施形態にかかる基板処理装置としての塗布現像処理装置を有する基板処理システムの構成の概略を示す説明図である。
　図１の基板処理システム１は、塗布現像処理装置２、エッチング処理装置３、制御部としての制御装置４を備えている。
　塗布現像処理装置２は、ウェハにフォトリソグラフィー処理を行うものである。この塗布現像処理装置２では、スピン塗布法によるレジスト膜や当該レジスト膜に対する下地膜の形成等が行われる。
　エッチング処理装置３は、ウェハにドライエッチング処理を行うものである。エッチング処理装置３としては、例えばプラズマ処理によりウェハＷに対してドライエッチング処理を行うＲＩＥ（Reactive Ion Etching）装置等が用いられる。このエッチング処理装置３は、例えば、レジスト膜をマスクとした下地膜のエッチング等を行う。
　制御装置４は、各装置の動作を制御するものである。制御装置４は、例えばＣＰＵやメモリ等を備えたコンピュータであり、プログラム格納部（図示せず）を有している。プログラム格納部には、基板処理システム１におけるウェハの処理を制御するプログラムが格納されている。また、プログラム格納部には、上述の各種処理装置や搬送装置などの駆動系の動作を制御して、基板処理システム１における後述のウェハ処理を実現させるためのプログラムも格納されている。なお、上記プログラムは、コンピュータに読み取り可能な記憶媒体Ｈに記録されていたものであって、当該記憶媒体Ｈから制御装置４にインストールされたものであってもよい。
　図２は、塗布現像処理装置２の内部構成の概略を示す説明図である。図３及び図４は、各々塗布現像処理装置２の内部構成の概略を示す、正面図と背面図である。
　塗布現像処理装置２は、図２に示すように、複数枚のウェハＷを収容したカセットＣが搬入出されるカセットステーション１０と、ウェハＷに予め定められた処理を施す複数の各種処理ユニットを備えた処理ステーション１１と、を有する。そして、塗布現像処理装置２は、カセットステーション１０と、処理ステーション１１と、処理ステーション１１に隣接する露光装置１２との間でウェハＷの受け渡しを行うインターフェイスステーション１３と、を一体に接続した構成を有している。
　カセットステーション１０には、カセット載置台２０が設けられている。カセット載置台２０には、塗布現像処理装置２の外部に対してカセットＣを搬入出する際に、カセットＣを載置するカセット載置板２１が複数設けられている。
　カセットステーション１０には、図のＸ方向に延びる搬送路２２上を移動自在なウェハ搬送ユニット２３が設けられている。ウェハ搬送ユニット２３は、上下方向及び鉛直軸周り（θ方向）にも移動自在であり、各カセット載置板２１上のカセットＣと、後述する処理ステーション１１の第３のブロックＧ３の受け渡しユニットとの間でウェハＷを搬送できる。
　処理ステーション１１には、各種ユニットを備えた複数例えば４つのブロックＧ１、Ｇ２、Ｇ３、Ｇ４が設けられている。例えば処理ステーション１１の正面側（図２のＸ方向負方向側）には、第１のブロックＧ１が設けられ、処理ステーション１１の背面側（図２のＸ方向正方向側）には、第２のブロックＧ２が設けられている。また、処理ステーション１１のカセットステーション１０側（図２のＹ方向負方向側）には、第３のブロックＧ３が設けられ、処理ステーション１１のインターフェイスステーション１３側（図２のＹ方向正方向側）には、第４のブロックＧ４が設けられている。
　第１のブロックＧ１には、図３に示すように複数の液処理ユニット、例えば現像処理ユニット３０、ハードマスク膜形成ユニット３１、下地膜形成部としての下地膜形成ユニット３２、レジスト膜形成ユニット３３が下からこの順に配置されている。
　現像処理ユニット３０は、ウェハＷを現像処理する。
　ハードマスク膜形成ユニット（以下、「ＨＭ形成ユニット」という。）３１は、エッチング対象膜（例えばシリコン酸化膜）上に、ハードマスク膜として炭素含有ハードマスク膜を形成する。本実施形態では、炭素含有ハードマスク膜はＳｏＣ膜である。
　下地膜形成ユニット３２は、レジスト膜に対する下地膜を形成する。具体的には、下地膜形成ユニット３２は、ＳｏＣ膜上に、予め定められた膜形成材料を塗布して、レジスト膜に対する下地膜を形成する。下地膜形成ユニット３２が形成する下地膜は、シリコン含有下地膜であり、具体的には、ＵＶ照射によりその物性が変化する有機含有シリコン酸化膜である。有機含有シリコン酸化膜とは、シリコン原子と酸素原子と有機基を含む膜である。本実施形態において、有機含有シリコン酸化膜は、膜形成材料としてＭＳＱ（メチルシルセスキオキサン）を用いたＭＳＱ膜である。
　レジスト膜形成ユニット３３は、下地膜形成ユニット３２が形成した下地膜上にＥＵＶ用のレジスト液を塗布し、ＥＵＶ用のレジスト膜を形成する。
　例えば現像処理ユニット３０、ＨＭ形成ユニット３１、下地膜形成ユニット３２、レジスト膜形成ユニット３３は、それぞれ水平方向に３つ並べて配置されている。なお、これら現像処理ユニット３０、ＨＭ形成ユニット３１、下地膜形成ユニット３２、レジスト膜形成ユニット３３の数や配置は、任意に選択できる。
　また、ＨＭ形成ユニット３１、下地膜形成ユニット３２、レジスト膜形成ユニット３３では、スピン塗布法により、ＳｏＣ膜やＭＳＱ膜、レジスト膜がウェハＷ上に形成される。
　第２のブロックＧ２には、図４に示すように、熱処理ユニット４０、ＵＶ照射ユニット４１が設けられている。
　熱処理ユニット４０は、ウェハＷの加熱や冷却といった熱処理を行う。
　ＵＶ照射ユニット４１は、ウェハＷ上に形成されたＭＳＱ膜に、エネルギー線としてのＵＶ光を照射する。ＵＶ照射ユニット４１によるＵＶ光の照射は、レジスト膜形成前に行われる。
　これら熱処理ユニット４０、ＵＶ照射ユニット４１は、上下方向と水平方向に並べて設けられており、その数や配置は、任意に選択できる。
　例えば第３のブロックＧ３には、複数の受け渡しユニット５０、５１、５２、５３、５４、５５、５６が下から順に設けられている。また、第４のブロックＧ４には、複数の受け渡しユニット６０、６１、６２が下から順に設けられている。
　図２に示すように第１のブロックＧ１～第４のブロックＧ４に囲まれた領域には、ウェハ搬送領域Ｄが形成されている。ウェハ搬送領域Ｄには、ウェハ搬送ユニット７０が配置されている。
　ウェハ搬送ユニット７０は、例えばＹ方向、Ｘ方向、θ方向及び上下方向に移動自在な搬送アーム７０ａを有している。ウェハ搬送ユニット７０は、ウェハ搬送領域Ｄ内を移動し、周囲の第１のブロックＧ１、第２のブロックＧ２、第３のブロックＧ３及び第４のブロックＧ４内の予め定められたユニットにウェハＷを搬送できる。ウェハ搬送ユニット７０は、例えば図４に示すように上下に複数台配置され、例えば各ブロックＧ１～Ｇ４の同程度の高さの予め定められたユニットにウェハＷを搬送できる。
　また、ウェハ搬送領域Ｄには、第３のブロックＧ３と第４のブロックＧ４との間で直線的にウェハＷを搬送するシャトル搬送ユニット８０が設けられている。
　シャトル搬送ユニット８０は、例えば図４のＹ方向に直線的に移動自在になっている。シャトル搬送ユニット８０は、ウェハＷを支持した状態でＹ方向に移動し、第３のブロックＧ３の受け渡しユニット５２と第４のブロックＧ４の受け渡しユニット６２との間でウェハＷを搬送できる。
　図２に示すように第３のブロックＧ３のＸ方向正方向側の隣には、ウェハ搬送ユニット９０が設けられている。ウェハ搬送ユニット９０は、例えばＸ方向、θ方向及び上下方向に移動自在な搬送アーム９０ａを有している。ウェハ搬送ユニット９０は、ウェハＷを支持した状態で上下に移動して、第３のブロックＧ３内の各受け渡しユニットにウェハＷを搬送できる。
　インターフェイスステーション１３には、ウェハ搬送ユニット１００と受け渡しユニット１０１が設けられている。ウェハ搬送ユニット１００は、例えばＹ方向、θ方向及び上下方向に移動自在な搬送アーム１００ａを有している。ウェハ搬送ユニット１００は、例えば搬送アーム１００ａにウェハＷを支持して、第４のブロックＧ４内の各受け渡しユニット、受け渡しユニット１０１及び露光装置１２との間でウェハＷを搬送できる。
　塗布現像処理装置２において、上述の各処理ユニット、各搬送ユニットは、例えば制御装置４により制御される。
　続いて、上述の下地膜形成ユニット３２の構成について説明する。図５及び図６はそれぞれ、下地膜形成ユニット３２の構成の概略を示す縦断面図及び横断面図である。
　下地膜形成ユニット３２は、図５に示すように内部を閉鎖可能な処理容器１２０を有している。処理容器１２０の側面には、図６に示すようにウェハＷの搬入出口１２１が形成され、搬入出口１２１には、開閉シャッタ１２２が設けられている。
　処理容器１２０内の中央部には、図５に示すようにウェハＷを保持して回転させるスピンチャック１３０が設けられている。スピンチャック１３０は、水平な上面を有し、当該上面には、例えばウェハＷを吸引する吸引口（図示せず）が設けられている。この吸引口からの吸引により、ウェハＷをスピンチャック１３０上に吸着保持できる。
　スピンチャック１３０は、例えばモータなどを備えたチャック駆動機構１３１を有し、そのチャック駆動機構１３１により所望の速度に回転できる。また、チャック駆動機構１３１には、シリンダなどの昇降駆動源が設けられており、スピンチャック１３０は上下動可能である。
　スピンチャック１３０の周囲には、ウェハＷから飛散又は落下する液体を受け止め、回収するカップ１３２が設けられている。カップ１３２の下面には、回収した液体を排出する排出管１３３と、カップ１３２内の雰囲気を排気する排気管１３４が接続されている。
　図６に示すようにカップ１３２のＸ方向負方向（図６の下方向）側には、Ｙ方向（図６の左右方向）に沿って延伸するレール１４０が形成されている。レール１４０は、例えばカップ１３２のＹ方向負方向（図６の左方向）側の外方からＹ方向正方向（図６の右方向）側の外方まで形成されている。レール１４０には、アーム１４１が取り付けられている。
　アーム１４１には、図５及び図６に示すように塗布ノズル１４２が支持されている。塗布ノズル１４２は、塗布液としてＭＳＱを吐出する。アーム１４１は、図６に示すノズル駆動部１４３により、レール１４０上を移動自在である。これにより、塗布ノズル１４２は、カップ１３２のＹ方向正方向側の外方に設置された待機部１４４からカップ１３２内のウェハＷの中心部上方まで移動でき、さらに当該ウェハＷの表面上をウェハＷの径方向に移動できる。また、アーム１４１は、ノズル駆動部１４３によって昇降自在であり、塗布ノズル１４２の高さを調節できる。塗布ノズル１４２は、当該塗布ノズル１４２にＭＳＱを供給する供給部（図示せず）に接続されている。
　なお、現像処理ユニット３０、ＨＭ形成ユニット３１及びレジスト膜形成ユニット３３の構成は、塗布ノズル１４２から吐出される処理液の種類が異なる点を除いて下地膜形成ユニット３２の構成と同様である。
　次に、上述のＵＶ照射ユニット４１の構成について説明する。図７はＵＶ照射ユニット４１の構成の概略を示す縦断面図である。
　ＵＶ照射ユニット４１は、図７に示すように内部を密閉することができる処理容器１５０を有している。処理容器１５０の一側面には、ウェハ搬送領域Ｄに臨む面にウェハＷの搬入出口１５１が形成され、搬入出口１５１には、開閉シャッタ１５２が設けられている。
　処理容器１５０の上面には、処理容器１５０の内部に向けて大気ガスを供給するためのガス供給口１６０が形成されており、このガス供給口１６０には、大気ガスを供給するガス供給管１６１が接続されている。ガス供給管１６１には、大気ガスを供給するガス供給源１６２が接続されている。
　処理容器１５０の下面には、処理容器１５０の内部の雰囲気を排気するための排気口１６３が形成されており、この排気口１６３には、排気管１６４を介して処理容器１５０の内部の雰囲気を真空引きする排気ポンプ１６５が接続されている。
　処理容器１５０の内部には、ウェハＷを水平に載置する円筒形の支持体１７０が設けられている。支持体１７０の内部には、ウェハＷの受け渡しを行うための昇降ピン１７１が支持部材１７２に支持されて設置されている。昇降ピン１７１は、支持体１７０の上面１７０ａに形成された貫通孔１７３を貫通するように設けられ、例えば３本設けられている。支持部材１７２の基端部には、昇降ピン１７１と支持部材１７２を昇降させるためのモータなどを含む駆動機構１７４が設けられている。
　処理容器１５０の上方には、支持体１７０上のウェハＷに例えば１７２ｎｍの波長の紫外線を照射する重水素ランプ又はエキシマランプなどのＵＶ光源１８０が設けられている。ＵＶ光源１８０は、ウェハＷの全面に対して紫外線を照射することができる。処理容器１５０の天板には、ＵＶ光源１８０からの紫外線を透過する窓１８１が設けられている。なお、紫外線の波長は、１７２ｎｍに限定されず、例えば１５０ｎｍ～２００ｎｍである。
　次に、以上のように構成された基板処理システム１を用いて行われるウェハ処理について説明する。図８は、ウェハ処理の一例の主な工程を示すフローチャートである。図９は、ウェハ処理の各工程におけるウェハＷの状態を示す模式部分断面図である。なお、上記ウェハ処理が行われるウェハＷの表面には、図９（Ａ）に示すように、エッチング対象としてのＳｉＯ２膜Ｆ１が予め形成されている。
　基板処理システム１を用いたウェハ処理では、先ず、複数のウェハＷを収納したカセットＣが、塗布現像処理装置２のカセットステーション１０に搬入される。そして、カセットＣ内のウェハＷは、処理ステーション１１に搬送され、熱処理ユニット４０で温度調節された後、ＨＭ形成ユニット３１に搬送される。ＨＭ形成ユニット３１では、予め定められた塗布液が、ウェハＷの表面に回転塗布され、図９（Ａ）に示すように、ＳｉＯ２膜Ｆ１を覆うようにＳｏＣ膜Ｆ２が形成される（ステップＳ１）。形成されたＳｏＣ膜Ｆ２の膜厚は、５０～１００ｎｍである。
　続いて、ウェハＷは、熱処理ユニット４０に搬送され、ＳｏＣ膜Ｆ２が加熱された後、下地膜形成ユニット３２に搬送される。下地膜形成ユニット３２では、予め定められた膜形成材料が、ウェハＷの表面に回転塗布され、図９（Ｂ）に示すように、ＳｏＣ膜Ｆ２を覆うように、下地膜Ｆ３が形成される（ステップＳ２）。
　下地膜形成ユニット３２が形成する下地膜は、ＳｉＡＲＣ用膜に比べて薄膜化が可能な膜である。薄膜化は、ＭＳＱ膜等の有機含有シリコン酸化膜であれば可能である。その理由は、ＳｉＡＲＣ用膜は、元々リソグラフィのために調整されている膜であるため、酸発生剤等の混合物が添加されているので薄膜化に制約があるのに対し、ＭＳＱ膜等はリソグラフィ用に設計された膜ではないため、その構成物がシンプルで薄膜化し易い、というものである。なお、ＭＳＱ膜等の有機含有シリコン酸化膜であれば、ＵＶ照射によってシュリンクするため、更なる薄膜化が可能である。
　なお、下地膜形成ユニット３２に形成された下地膜Ｆ３の膜厚は１０～２０ｎｍである。この膜厚は、ＵＶ照射後の膜厚である。
　また、下地膜形成ユニット３２が形成する下地膜は、ＵＶ照射によりその物性が変化する膜でもある。具体的には、下地膜形成ユニット３２が形成する下地膜は、例えば、レジストパターンをマスクとした下地膜のドライエッチングの際にレジストパターンの側壁部のラフネスを解消できるよう物性がＵＶ照射により変化する膜でもある。
　本発明者らが鋭意検討したところによれば、後述するように、ＭＳＱ膜等の有機含有シリコン酸化膜であれば、ＵＶ照射の前後で、ドライエッチング時のエッチングレートが変化する。
　そこで、本実施形態では、前述のように、下地膜形成ユニット３２は、下地膜Ｆ３としてＭＳＱ膜を形成する。
　なお、ＭＳＱ膜等の有機含有シリコン酸化膜がＵＶ照射の前後でドライエッチング時のエッチングレート等の物性が変化する理由としては、以下のものが考えられる。
　ＭＳＱ膜等の有機含有シリコン酸化膜は、ＬＴＯ膜と同様、シリコン原子と酸素原子とを有し、特に、ＭＳＱ膜であれば、ＬＴＯ膜と同様、Ｓｉ－Ｏ－Ｓｉのシリカネットワーク構造を有する。ただし、有機含有シリコン酸化膜は、ＬＴＯ膜と異なり、メチル基等の有機基も有する。その結果、有機含有シリコン酸化膜は、ドライエッチング時のエッチングレート等の物性がＬＴＯ膜と異なる。この有機含有シリコン酸化膜は、ＵＶ照射により有機基が脱離するため、ＵＶ照射後は、その組成や分子構造がＬＴＯ膜に近くなる。したがって、紫外線照射の前後で、有機含有シリコン酸化膜のドライエッチング時のエッチングレート等の物性が、ＬＴＯ膜の物性に近いものに変化すると考えられる。
　ウェハ処理の説明に戻る。
　下地膜の形成後、ウェハＷは、熱処理ユニット４０に搬送され、下地膜Ｆ３が加熱された後、ＵＶ照射ユニット４１に搬送される。ＵＶ照射ユニット４１では、大気ガス雰囲気下で、図９（Ｃ）に示すように、下地膜Ｆ３の上面全面に対し、予め定められたドーズ量のＵＶ照射が行われる（ステップＳ３）。
　ＵＶ照射により、下地膜Ｆ３として形成されたＭＳＱ膜をシュリンクさせてさらに薄膜化させることができる。
　ＵＶ照射により、下地膜Ｆ３として形成されたＭＳＱ膜内の有機基の量が減少するところ、ドーズ量を調整することにより、ＵＶ照射後の下地膜Ｆ４に含まれる有機分を調整することができる。すなわち、ＵＶ照射後の下地膜Ｆ４の組成を調整することができ、所望の物性を有する下地膜Ｆ４を形成することができる。なお、ステップＳ３では、ステップＳ２で形成されたＭＳＱ膜の全てまたは一部の有機基が除去された下地膜Ｆ４が得られる。
　言い方を変えれば、ＵＶ照射により、下地膜Ｆ３としてのＭＳＱ膜をマスクとした有機膜としてのＳｏＣ膜Ｆ２のエッチングにおける選択比を高くすることができ、薄膜の下地膜Ｆ３であっても当該エッチングを適切に行うことができる。ただし、ＵＶ照射によって下地膜Ｆ３としてのＭＳＱ膜を硬くし過ぎると、ＥＵＶ用のレジスト膜をマスクとしてＭＳＱ膜をエッチングする際、当該ＭＳＱ膜のエッチングレートが低くなる。したがって、薄膜のＭＳＱ膜すなわち下地膜Ｆ３をマスクとしてＳｏＣ膜Ｆ２を適切にエッチングすることができ且つＥＵＶのレジスト膜をマスクとしてＭＳＱ膜を適切にエッチングすることができるよう、ＵＶ照射工程におけるドーズ量は設定される。
　また、ＥＵＶ用のレジスト膜をマスクとしたＭＳＱ膜のエッチングが適切に行われるようにＭＳＱの膜厚は薄い方が好ましい。さらに、ＭＳＱ膜をマスクとしたＳｏＣ膜Ｆ２のエッチングにおける選択比は高い方が好ましいため、ＵＶ照射のドーズ量は多いほうが好ましく、また、前述のようにＵＶ照射によりＭＳＱ膜はシュリンクし薄膜化する。つまり、ＭＳＱ膜をマスクとしたＳｏＣ膜Ｆ２のエッチングの面でもＭＳＱの膜厚は薄い方が好ましい。ただし、ＵＶ照射等による薄膜化には物理的に限界があるため、ＵＶ照射工程におけるドーズ量でＭＳＱ膜のエッチングレートを調整する必要がある。
　ＵＶ照射後、ウェハＷがレジスト膜形成ユニット３３に搬送される。レジスト膜形成ユニット３３では、ＥＵＶ用のレジスト液がウェハＷの表面に回転塗布され、図９（Ｄ）に示すように、ＵＶ照射された下地膜Ｆ４を覆うように、ＥＵＶ用のレジスト膜Ｆ５が形成される（ステップＳ４）。形成されたレジスト膜Ｆ５の膜厚は、３０～１００ｎｍである。
　次いで、ウェハＷが、熱処理ユニット４０に搬送され、プリベーク処理された後、インターフェイスステーション１３を介して露光装置１２に搬送され、図９（Ｅ）に示すように、マスクＭを用いて所望のパターンで露光処理される（ステップＳ５）。
　続いて、ウェハＷが、熱処理ユニット４０に搬送され、露光後ベーク処理される。その後、ウェハＷが、現像処理ユニット３０に搬送される。現像処理ユニット３０では、現像処理が行われ、図９（Ｆ）に示すように、レジストパターンＦ６が形成される（ステップＳ６）。
　次に、ウェハＷが、熱処理ユニット４０に搬送され、ポストベーク処理される。その後、ウェハＷは、順次カセットＣに収容され、エッチング処理装置３に搬送される。エッチング処理装置３では、ドライエッチングが行われる（ステップＳ７）。具体的には、レジストパターンＦ６をマスクとして、下地膜Ｆ４のドライエッチング（第１のドライエッチング）が行われる。次いで、第１のドライエッチングでパターンが転写された下地膜Ｆ４をマスクとして、炭素含有ハードマスク膜のドライエッチング（第２のドライエッチング）が行われる。そして、第２のドライエッチングでパターンが転写された炭素含有ハードマスク膜をマスクとして、エッチング対象のＳｉＯ２膜Ｆ１のドライエッチング（第３のドライエッチング）が行われる。なお、第１～第３のドライエッチングはそれぞれ互いに異なる処理容器内で行われる。
　以上で、基板処理システム１を用いたウェハ処理が完了する。
　本実施形態では、上述のように、レジスト膜の下地膜としてＭＳＱ膜をスピン塗布法により形成している。したがって、下地膜を高スループットで形成することができる。また、本実施形態では、ＭＳＱ膜を下地膜として用いているため、ＳｉＡＲＣ用膜に比べて薄膜化が可能である。さらに、本実施形態では、レジスト膜の形成前にＭＳＱ膜にＵＶ光を照射している。そのため、さらなる薄膜化が可能である。また、ＭＳＱ膜は、ＵＶ照射の前後でドライエッチング時のエッチングレート等の物性が変化するため、ＵＶ光のドーズ量に応じて、下地膜の物性を調整することができる。したがって、下地膜の物性を適切なものにすることができる。つまり、本実施形態によれば、レジスト膜の下地膜であって適切な物性を示し且つ薄いものを高スループットで形成可能である。
　本実施形態によれば、レジストパターンから当該レジストパターンに対する下地膜へのパターン転写の処理条件の適正化を、下地膜としてのＭＳＱ膜に対するドーズ量の調整のみで行うことができる。したがって、上記処理条件の適正化を短時間で行うことができる。また、上記処理条件の適正化に、複数種類のレジスト液を用意する必要がない。そのため、上記処理条件の適正化及びウェハ処理の低コスト化を図ることができる。
　また、本実施形態によれば、上述の下地膜へのパターン転写の具合を、ＭＳＱに対するドーズ量で調整することができる。したがって、当該パターン転写にかかる他の処理条件のマージンを大きくすることができる。特に、エッチング対象膜上に、炭素含有ハードマスク膜、シリコン含有下地膜及びレジスト膜が順に積層されたウェハにおけるパターン転写では、従来、レジスト直膜下のシリコン含有下地膜へのパターン転写条件を厳密にする必要があった。したがって、上述のように下地膜へのパターン転写にかかる処理条件のマージンを大きくすることができるのは非常に有益である。
　また、本実施形態によれば、１つのＭＳＱ膜から、互いに異なる物性を示す下地膜を複数種類形成することができる。
　なお、半導体デバイスを構成するレイヤー毎に、パターン転写時の要求が異なる場合があり、この場合、パターン転写時にマスクとして機能する下地膜にも、上記レイヤー毎に異なる物性が求められる。それに対し、本実施形態では、上述のように、１つのＭＳＱ膜から、互いに異なる物性を示す下地膜を複数種類形成することができる。したがって、本実施形態によれば、上記要求毎に異なる物性を有する下地膜が必要となっても、下地膜の膜形成材料として、ＭＳＱ１種類あればよく、レイヤー毎に異なる膜形成材料を準備する必要がない。本実施形態によれば、この点からも、低コスト化を図ることができる。
　また、本実施形態では、大気ガス雰囲気下でＭＳＱ膜に対するＵＶ照射を行っている。大気ガス雰囲気下でＵＶ照射を行うことにより、ＭＳＱ膜内の有機基の除去速度が大きくなる。したがって、適切な物性を示す下地膜を短時間で形成することができる。
　以上の説明では、有機含有シリコン酸化膜は、ＭＳＱ膜であるものとしたが、シリコン原子と酸素原子と有機基を含む膜であればよく、例えば、膜形成材料としてポリカルボシラン（Poly-Carbo-Silane）を用いたＰＣＳ膜であってもよい。
　また、以上の説明では、炭素含有ハードマスク膜はＳｏＣ膜であるものとしたが、ＣＶＤ法等により成膜可能なアモルファスカーボン膜であってもよい。ただし、炭素含有ハードマスク膜を、スピン塗布法で形成可能なＳｏＣ膜等とすることにより、塗布現像処理装置２において、炭素含有ハードマスク膜、下地膜及びレジスト膜の全てを形成することができ、スループットを向上させることができる。
　なお、以上の説明では、エネルギー線としてＵＶ光を照射するものとしていたが、他のエネルギー線を照射するようにしてもよい。
　また、以上の説明では、ＥＵＶ用のレジスト膜を用いていたが他のレジスト膜であってもよい。
＜評価試験＞
　本発明者らは、評価用ウェハとしてのベアウェハの表面に、ＭＳＱ膜を形成し、当該ＭＳＱ膜にＵＶ照射を行い、後述の評価試験を行った。
　なお、後述の試験例１及び試験例２では、膜厚が１０μｍのＭＳＱ膜を形成し、また、これらの例におけるＵＶ照射処理では、ＵＶ光の波長を１７２ｎｍ、照度を５０ｍＷ／ｃｍ２、ドーズ量を３０００ｍＪ／ｃｍ２とした。また、ＵＶ照射処理時の処理容器内の雰囲気を、試験例１では窒素ガス雰囲気とし、試験例２では大気ガス雰囲気とした。
　また、後述の比較例では、ＭＳＱ膜に対しＵＶ照射処理を行っておらず、それ以外の条件は試験例１等と共通である。
（評価試験１）
　評価試験１では、ＭＳＱ膜に対するＵＶ処理がＭＳＱの組成に及ぼす影響についてＸＰＳ（X-ray Photoelectron Spectroscopy）で評価した。
　図１０は、試験例１、試験例２及び比較例における、ＭＳＱ膜のシリコン原子、酸素原子及び炭素原子の深さ方向の濃度分布を示す図である。図１０（Ａ）、図１０（Ｂ）及び図１０（Ｃ）はそれぞれ順に、比較例、試験例１及び試験例２における上記濃度分布を示している。
　図１０（Ａ）に示すように、比較例では、炭素原子の割合が、シリコン原子や酸素原子と変わらない。それに対し、図１０（Ｂ）に示すように、試験例１及び試験例２では、炭素原子の割合が、シリコン原子や酸素原子の割合に比べて非常に小さくなっており、特に、試験例２では、炭素原子の割合はほぼ零である。なお、試験例２では、試験例１に比べて、酸素原子の割合が大きくなっている。
　この評価試験１の試験結果によれば、ＵＶ照射により、ＭＳＱ膜の組成を変更することができる。また、評価試験１の試験結果によれば、大気ガス雰囲気下でＵＶ照射を行うことにより、ＭＳＱ膜の組成を速く変更することができる。さらに、評価試験１の試験結果によれば、ＵＶ照射を行う雰囲を調整することによりＭＳＱ膜の組成を調整することができる。
（評価試験２）
　評価試験２では、ＭＳＱ膜に対するＵＶ処理が当該ＭＳＱ膜のドライエッチングにおけるエッチングレート（以下、単に「ＭＳＱ膜のエッチングレート」という。）に及ぼす影響について評価した。この評価試験では、ドライエッチングは、ＳｉＡＲＣ用膜に対する処理条件、ＳｉＯ２膜に対する処理条件、有機膜に対する処理条件、ＳｉＮ膜に対する処理条件、シリコン膜に対する処理条件及びＴｉＯ膜に対する処理条件それぞれで行った。
　図１１は、試験例２及び比較例におけるＭＳＱ膜のエッチングレートを示す図である。図１１のけるエッチングレートの単位は、ｎｍ／分である。
　図１１に示すように、ＳｉＯ２膜に対する処理条件を除く全ての処理条件において、試験例２は、比較例と比べて、ＭＳＱ膜のドライエッチングレートが小さい。特に、有機膜に対する処理条件（アッシング）や、ＴｉＯ膜に対する処理条件、ＳｉＮ膜に対する処理条件では、試験例２は、比較例と比べて、ＭＳＱ膜のドライエッチングレートが半分以下となっている。また、有機膜に対する処理条件や、ＴｉＯ膜に対する処理条件では、試験例２におけるＭＳＱ膜のドライエッチングレートはほぼ零である。
　この結果によれば、ドライエッチングの処理条件として、有機膜に対する処理条件や、ＴｉＯ膜に対する処理条件を採用することで、ＵＶ照射しない場合にはエッチングされるがＵＶ照射した場合には全くエッチングされないＭＳＱを形成することができる。
　今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
　なお、以下のような構成も本開示の技術的範囲に属する。
（１）処理対象基板を処理する基板処理方法であって、
前記処理対象基板上に、レジスト膜に対する下地膜として有機含有シリコン酸化膜をスピン塗布法により形成する工程と、
前記下地膜にエネルギー線を照射する工程と、
前記エネルギー線が照射された前記下地膜上に前記レジスト膜を形成する工程と、を有する、基板処理方法。
　前記（１）では、レジスト膜の下地膜として有機含有シリコン酸化膜をスピン塗布法により形成している。したがって、薄い下地膜を高スループットで形成することができる。また、本実施形態では、レジスト膜の形成前に下地膜としての有機含有シリコン膜にエネルギー線を照射しているため、下地膜のさらなる薄膜化が可能である。さらに、本実施形態では、ＵＶ照射の前後でドライエッチング時のエッチングレート等の物性が変化する有機含有シリコン酸化膜を下地膜として用い、レジスト膜の形成前に当該下地膜にネルギー線を照射するようにしている。そのため、エネルギー線の照射量に応じて、下地膜の物性を調整することができる。したがって、下地膜の物性を適切なものにすることができる。
（２）前記処理対象基板は、前記下地膜の下層膜として炭素含有ハードマスク膜が形成されている、前記（１）に記載の基板処理方法。
（３）スピン塗布法により前記炭素含有ハードマスク膜を形成する工程を有する、前記（２）に記載の基板処理方法。
（４）前記有機含有シリコン酸化膜は、メチルシルセスキオキサン及びポリカルボシランの少なくともいずれか１つを含む材料から形成される、前記（１）に記載の基板処理方法。
（５）前記エネルギー線は、波長が２００μｍ以下の紫外線である、前記（１）に記載の基板処理方法。
（６）前記レジスト膜はＥＵＶ用のレジスト膜である、前記（１）に記載の基板処理方法。
（７）前記エネルギー線を照射する工程は、大気ガス雰囲気下で前記エネルギー線を照射する、前記（１）に記載の基板処理方法。
（８）処理対象基板を処理する基板処理装置であって、
スピン塗布法によりレジスト膜に対する下地膜を形成する下地膜形成部と、
エネルギー線を照射する照射部と、
レジスト膜を形成するレジスト膜形成部と、
前記処理対象基板上に、前記レジスト膜に対する下地膜として前記有機含有シリコン酸化膜をスピン塗布法により形成する工程と、前記下地膜にエネルギー線を照射する工程と、前記エネルギー線が照射された前記下地膜上に前記レジスト膜を形成する工程と、が実行されるように前記下地膜形成部、前記照射部及び前記レジスト膜形成部を制御する制御部と、を有する、基板処理装置。
２　塗布現像処理装置
４　制御装置
３２　下地膜形成ユニット
３３　レジスト膜形成ユニット
４１　ＵＶ照射ユニット
Ｆ３　下地膜
Ｆ４　下地膜
Ｆ５　レジスト膜
Ｈ　記憶媒体
Ｍ　マスク
Ｗ　ウェハ

Claims (8)

  1. 処理対象基板を処理する基板処理方法であって、
    前記処理対象基板上に、レジスト膜に対する下地膜として有機含有シリコン酸化膜をスピン塗布法により形成する工程と、
    前記下地膜にエネルギー線を照射する工程と、
    前記エネルギー線が照射された前記下地膜上に前記レジスト膜を形成する工程と、を有する、基板処理方法。
  2. 前記処理対象基板は、前記下地膜の下層膜として炭素含有ハードマスク膜が形成されている、請求項１に記載の基板処理方法。
  3. スピン塗布法により前記炭素含有ハードマスク膜を形成する工程を有する、請求項２に記載の基板処理方法。
  4. 前記有機含有シリコン酸化膜は、メチルシルセスキオキサン及びポリカルボシランの少なくともいずれか１つを含む材料から形成される、請求項１に記載の基板処理方法。
  5. 前記エネルギー線は、波長が２００μｍ以下の紫外線である、請求項１に記載の基板処理方法。
  6. 前記レジスト膜はＥＵＶ用のレジスト膜である、請求項１に記載の基板処理方法。
  7. 前記エネルギー線を照射する工程は、大気ガス雰囲気下で前記エネルギー線を照射する、請求項１に記載の基板処理方法。
  8. 処理対象基板を処理する基板処理装置であって、
    スピン塗布法によりレジスト膜に対する下地膜を形成する下地膜形成部と、
    エネルギー線を照射する照射部と、
    レジスト膜を形成するレジスト膜形成部と、
    前記処理対象基板上に、前記レジスト膜に対する下地膜として有機含有シリコン酸化膜をスピン塗布法により形成する工程と、前記下地膜にエネルギー線を照射する工程と、前記エネルギー線が照射された前記下地膜上にレジスト膜を形成する工程と、が実行されるように前記下地膜形成部、前記照射部及び前記レジスト膜形成部を制御する制御部と、を有する、基板処理装置。
PCT/JP2019/043074 2018-11-13 2019-11-01 基板処理方法及び基板処理装置 WO2020100633A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-212919 2018-11-13
JP2018212919 2018-11-13

Publications (1)

Publication Number Publication Date
WO2020100633A1 true WO2020100633A1 (ja) 2020-05-22

Family

ID=70731482

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/043074 WO2020100633A1 (ja) 2018-11-13 2019-11-01 基板処理方法及び基板処理装置

Country Status (2)

Country Link
TW (1) TW202032281A (ja)
WO (1) WO2020100633A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012506642A (ja) * 2008-10-21 2012-03-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 傾斜型の光学的特性を有するｂａｒｃを用いるフォトリソグラフィを実行するための方法
JP2017102420A (ja) * 2015-05-18 2017-06-08 信越化学工業株式会社 レジスト下層膜材料及びパターン形成方法
WO2017154545A1 (ja) * 2016-03-10 2017-09-14 Jsr株式会社 レジストプロセス用膜形成材料、パターン形成方法及び重合体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012506642A (ja) * 2008-10-21 2012-03-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 傾斜型の光学的特性を有するｂａｒｃを用いるフォトリソグラフィを実行するための方法
JP2017102420A (ja) * 2015-05-18 2017-06-08 信越化学工業株式会社 レジスト下層膜材料及びパターン形成方法
WO2017154545A1 (ja) * 2016-03-10 2017-09-14 Jsr株式会社 レジストプロセス用膜形成材料、パターン形成方法及び重合体

Also Published As

Publication number Publication date
TW202032281A (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
US11443964B2 (en) Substrate processing apparatus and substrate processing system
JP7562696B2 (ja) フォトレジストのドライ除去用プロセスツール
WO2014129259A1 (ja) 成膜方法、コンピュータ記憶媒体及び成膜システム
JP5572560B2 (ja) 成膜装置、基板処理システム、基板処理方法及び半導体装置の製造方法
US8133663B2 (en) Pattern forming method and apparatus
TW201544895A (zh) 基板處理方法、程式、電腦記憶媒體及基板處理系統
JP2009135169A (ja) 基板処理システムおよび基板処理方法
KR101788908B1 (ko) 기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템
JP5827939B2 (ja) 成膜方法、プログラム、コンピュータ記憶媒体及び成膜装置
JP2010016314A (ja) レジスト処理装置、レジスト塗布現像装置、およびレジスト処理方法
JP2008192844A (ja) 基板処理方法及び塗布現像処理装置
US8069816B2 (en) Coating film processing method and apparatus
WO2020100633A1 (ja) 基板処理方法及び基板処理装置
JP4906140B2 (ja) 基板処理システム
WO2022270411A1 (ja) 基板処理方法及び基板処理システム
WO2022196259A1 (ja) 基板処理方法及び基板処理装置
JP6149139B2 (ja) 成膜方法、プログラム、コンピュータ記憶媒体及び成膜システム
JP2021068718A (ja) 基板処理システム、基板処理装置及び基板処理方法
CN116964715A (zh) 基片处理方法和基片处理装置
WO2020040178A1 (ja) 基板処理方法及び基板処理システム
JP2001210584A (ja) シリル化処理装置及びシリル化処理方法
JP2024055150A (ja) 基板処理方法、基板処理装置及びコンピュータ記憶媒体
KR20240036403A (ko) 기판 처리 장치, 기판 처리 시스템 및 기판 처리 방법
JP4950771B2 (ja) 塗布処理方法、プログラム及びコンピュータ記憶媒体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19883580

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19883580

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP