Nothing Special   »   [go: up one dir, main page]

WO2014135513A1 - Procédé de contrôle de bande passante pour système sur puce - Google Patents

Procédé de contrôle de bande passante pour système sur puce Download PDF

Info

Publication number
WO2014135513A1
WO2014135513A1 PCT/EP2014/054121 EP2014054121W WO2014135513A1 WO 2014135513 A1 WO2014135513 A1 WO 2014135513A1 EP 2014054121 W EP2014054121 W EP 2014054121W WO 2014135513 A1 WO2014135513 A1 WO 2014135513A1
Authority
WO
WIPO (PCT)
Prior art keywords
module
common
slave module
master
slave
Prior art date
Application number
PCT/EP2014/054121
Other languages
English (en)
Inventor
Céline LIU
Nicolas Charrier
Nicolas MARTI
Original Assignee
Sagem Defense Securite
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sagem Defense Securite filed Critical Sagem Defense Securite
Priority to CN201480023332.XA priority Critical patent/CN105144129B/zh
Priority to CA2904176A priority patent/CA2904176A1/fr
Priority to US14/772,760 priority patent/US9477621B2/en
Priority to EP14707773.9A priority patent/EP2965213A1/fr
Publication of WO2014135513A1 publication Critical patent/WO2014135513A1/fr
Priority to IL241228A priority patent/IL241228A/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038System on Chip

Definitions

  • the invention relates to the field of systems-on-chip often referred to as the English word System on chip or its abbreviation SoC.
  • the invention relates more particularly to systems on a chip in which interconnections between modules are performed by internal computer buses.
  • SoC system-on-a-chip
  • SoC is a complete on-chip system that can include one or more processors, memory, interface devices, and / or other components required to perform a complex function.
  • SoCs generally have a hierarchical architecture: "master” modules perform requests for read or write access to so-called “slave” modules.
  • masters are processors or DMA controllers
  • slaves are storage memories or network devices.
  • Interconnections between masters and slaves are typically supported by internal computer buses compatible with one or more communication protocols.
  • AMBA Advanced Microcontroller Bus Architecture
  • AHB Advanced High-Performance Bus
  • AXI Advanced Extensible Interface
  • a computer bus B provides interconnections between k master modules Mi, iel, kj and n modules. Sj slaves, I ll, n ⁇ .
  • the bus B comprises k slave ports PSi, ie l. k on each of which is connected a master module, and n master ports PMj, I [l, n], on each of which is connected a slave module.
  • the bus is seen as a slave by each master module, and seen as a master by each slave module.
  • data can be transmitted according to a specific communication protocol.
  • the bus B comprises internal routing means, for example one or more switch stages represented in FIG. 1 by dashed arrows. These means ensure the routing of communications between a master and a slave.
  • the bus B illustrated in FIG. 1 carries out all possible interconnections between one of the k masters and one of the n slaves, ie k * n interconnections.
  • the slave S1 can for example receive requests issued by the several masters, and be shared access alternately between them.
  • the master M1 may be in the process of accessing S1 while the master M2 remains on hold. Once the access by M1 is completed, the master M2 can in turn make an access to S1.
  • the invention aims to solve the problems of the prior art.
  • the invention particularly relates to a bandwidth control method in a system-on-a-chip system comprising at least one main master module, at least one secondary master module, at least one slave module and a bus connected to each module on a single module. communication link, the bus comprising interconnection means for communicating at least one common slave module with at least one main master module and with at least one secondary master module with at least one common road portion, the method comprising the steps following performed for each common slave module:
  • the described method notably makes it possible to reserve bandwidth for any main master module wishing to access a common slave module, both of which are interconnected by means of any commercially available AMBA computer bus.
  • the adaptation of an AMBA computer bus for the needs of a system-on-a-chip with a high level of criticality is therefore not necessary.
  • FIG. 1 schematically represents a known on-chip system.
  • FIG. 3 represents a sequence of signals of the AXI protocol transmitted during a reading.
  • FIG. 4 represents a signal sequence of the AXI protocol transmitted during a write.
  • FIGS. 5a to 5d show step diagrams of the bandwidth control method according to the invention.
  • FIG. 6 shows the evolution over time of the value of a counter associated with a common slave module as a function of detected requests.
  • FIG. 7 schematically shows a system-on-chip protected by the bandwidth control device according to the invention.
  • a transaction TRANSO, TRANSI between a master and a slave comprises at least two phases.
  • the master module notably requests access to a slave that it accepts or refuses. If access is accepted, a second transfer phase DATAO, DATAI starts in which data is transferred by bursts from the master to the slave in the case of a write, or from the slave to the master in the case of 'a lecture.
  • DATAO, DATAI starts in which data is transferred by bursts from the master to the slave in the case of a write, or from the slave to the master in the case of 'a lecture.
  • information is exchanged between the master and the slave on parallel signals.
  • the signals To perform a read or write transaction, the signals must be positioned in an ordered sequence comprising the request and transfer phases.
  • the AXI protocol defines a single interface to describe transactions between a master module and a slave module, a master module and the slave port of a bus, or the master port of a bus and a slave module.
  • This interface consists of five channels:
  • Three dedicated writing channels (a control channel, a data channel and a response channel).
  • the channels each carry a set of signals emitted by a source in a unidirectional manner.
  • the read control channel carries request signals from a master to a slave, while the read data channel then returns data carrying signals from a slave to a master.
  • FIG. 2 illustrates, for example, a signal positioning sequence for a reading according to the AXI protocol, carried out in four data transfers.
  • the functions of the signals used are summarized in the table below:
  • a read transaction according to the AXI protocol comprises the following steps.
  • the ACLK signal is synchronized to a source clock.
  • a master sends the signal ARADDR containing a read address A of the slave to which it wishes to access reading.
  • the master sets the signal ARVALID to signify to the recipient slave the validity of the address A.
  • the slave confirms the availability of address A by positioning the ARREADY signal.
  • the master then sets the RREADY signal to one to indicate to the slave that he is ready to read data.
  • FIG. 2 illustrates a burst of four transfers D (A0), D (A1), D (A2) and D (A3).
  • the RVALID signal is set to one by the slave to signify to the master the validity of the data.
  • the signal RLAST is set to one at the beginning of the last transfer D (A3).
  • the reading illustrated in FIG. 2 is carried out in thirteen clock shots (between clock ticks TO and T13), eight of which are for the single data transfer phase.
  • FIG. 3 shows an example of a signal positioning sequence for writing according to the AXI protocol also carried out in four data transfers.
  • the functions of these signals are summarized in the table below:
  • AWREADY Slave Indicates whether the slave is ready (1) or not (0) to accept a write address and associated control signals.
  • WREADY Slave Indicates whether the slave is ready (1) or not (0) to receive write data.
  • WVALID Master Indicates whether the write data is ready for transfer (1) or not (0) to the slave.
  • WLAST Master Indicates the last write data transfer. BREADY Set to 1 to indicate that the master is ready to receive a write result, otherwise 0.
  • a read transaction according to the AXI protocol comprises the following steps.
  • the ACLK signal is synchronized to a source clock.
  • a master transmits the AWADDR signal containing a write address A of the slave to which it wishes to access.
  • the master sets the signal AWVALID to indicate to the receiving slave the validity of the address A.
  • the slave confirms the availability of the address A by setting the signal AWREADY to one.
  • the master then sets the WREADY signal to one to indicate to the slave that he is ready to transmit data to be written.
  • FIG. 3 illustrates a burst of four transfers D (A0), D (A1), D (A2) and D (A3).
  • the signal BREADY is set to one by the master to indicate that it is ready to receive a write result which will be transmitted at the end of the sequence.
  • the signal WVALID is set to one by the master to signify to the slave the validity of the data to be written.
  • the signal WLAST is set to one at the beginning of the last transfer.
  • the slave then sets the BRESP signal to OKAY. This positioning is accompanied by a positioning of the signal BVALID to one during the duration of transmission of the OKAY value. The master finally repositions the BREADY signal to zero once this value is received.
  • the writing illustrated in FIG. 3 is done in ten clock ticks (between clock ticks TO and T10), of which seven are for the data transfer phase alone.
  • Other signals of the AXI protocol are in practice positioned during a reading or a writing but they are not detailed in this document for the sake of simplicity.
  • the other protocols of the AMBA family (AHB, AHB-Lite, APB) follow the same general principle of write / write transaction realize the successive phases of request and data transfer with different signals.
  • Each interface between an AMBA-compliant bus and a slave or master module can implement one of the AMBA family protocols.
  • a system-on-a-chip comprising at least one main master module Ma, at least one secondary master module M1, Mi, Mk, at least one slave module S1, Sj, Sn and a bus B connected to each module by a communication link.
  • the bus B comprises interconnection means for communicating at least one common slave module Sj with at least one main master module Ma and at least one secondary master module M1, Mi, Mk.
  • a slave module says common "designates a slave module on which several competing master modules can access via bus B.
  • the communication path between a secondary master module Mi and a slave module Sj comprises at least two communication links: a first communication link between the secondary master module Mi and a slave port PSi of the bus B, and a second communication link between a master port PMj of the bus B and the slave module Sj.
  • the signals emitted by the secondary master module Mi pass through the slave port PSi, then are routed by the bus B to the master port PMj and are then transmitted to the slave module Sj connected to this master port PMj.
  • the signals emitted by the slave module Sj destined for the secondary master Mi follow the same route in the opposite direction.
  • the communication path between a main master module Ma and the slave module Sj comprises two communication links: a first communication link between the master module Ma and a slave port PSa of the bus B, and a second communication link between the master port PMj of the bus B and the common slave module Sj.
  • the signals emitted by the master module Ma pass through the slave port PSa, then are routed by the bus B to the master port PMj and are then transmitted to the slave module Sj connected to this master port PMj.
  • the signals emitted by the slave module Sj destined for the secondary master Mi follow the same route in the opposite direction.
  • the two communication routes between the common slave module Sj and the competing master modules Ma and Mi therefore have at least a common portion of the road.
  • This common road portion comprises at least the master port PMj and the communication link between this master port PMj and the common slave module Sj.
  • a first access request to a common slave module Sj sent by a main master module Ma is detected.
  • a blocking delay D j associated with the common slave module Sj is then determined in a step referenced "CALC".
  • any transfer of data on the at least one common road portion between any secondary master module Mi and the common slave module Sj is blocked "BLOCK", and during the blocking delay D t determined previously.
  • the shared common road portion with the main master module Ma is not occupied by data transferred between a secondary master module Mi and the common slave module Sj.
  • bandwidth is released on the road communication between a main master module (for example the module Ma) and the common slave module Sj.
  • the process can be repeated for all common system-on-a-chip slave modules.
  • the blocking delay D j associated with a common slave module Sj can be varied according to the number of access requests to this module Sj transmitted by a set of master modules.
  • the determination step CALC can comprise a reading of the value v j of the occurrence counter associated with the common slave module Sj and calculating the delay D j of blocking according to a predetermined formula.
  • the blocking delay D j may for example be proportional to the value v j of the corresponding occurrence counter. We can also apply the following formula:
  • T max is the duration of a predetermined data transfer between, for example the duration of a transfer of maximum size allowed in the system between a master module and a slave module.
  • - T B is the duration of propagation of a request in the bus B.
  • the occurrence counter Cj can moreover be decremented "DECR" after a second detection DET2 of a second request sent by a main master module that can access the common slave module Sj via the bus B, to another slave module Sj module.
  • the main transmitting master module of the second request may be the transmitter of the first request, or more generally any master master module having a communication route linking it to the common slave module Sj.
  • a secondary master wishing to access a common slave module will not be penalized if no master master module needs to access the same module Sj.
  • the decrementation step DECR can be replaced by a complete reset of the occurrence counter Cj.
  • the blocking step (BLOCK) may further comprise the following substeps repeated during the blocking delay D j :
  • the secondary master module can, at the receiving the response signal, requesting another access to another module without wasting time transferring data that would be blocked anyway before reaching the common slave module Sj.
  • the blocking step BLOCK can be performed unconditionally, or only if a condition is fulfilled.
  • a condition may consist in comparing in a step referenced "TEST1" the value v j of the occurrence counter associated with the module Sj with a first occurrence threshold N j predetermined.
  • This condition makes it possible to reserve a range of values for the occurrence counter Cj in which accesses to the common slave module are not considered to be disadvantageous because they do not consume enough bandwidth to delay requested accesses to the common slave module Sj in such a way that significant.
  • a secondary master module wishing to access the common slave module Sj will not be penalized.
  • this first threshold makes it possible not to systematically introduce blockages into the system, but only when the value of the counter leaves this range of values.
  • the method may further include an additional step of "STAT" sending a status message to an interrupt controller (not shown in the figures) after BLOCK blocking.
  • This STAT step in particular makes it possible to notify the current consumption of bandwidth to a master module, slave or any other third-party module of the system-on-a-chip.
  • the STAT sending step can be performed unconditionally, or only if a condition is fulfilled.
  • a condition may consist in comparing in a step referenced "TEST2" the value v j of the occurrence counter Cj associated with the module Sj with a second occurrence threshold N ' j predetermined.
  • the second threshold N ' j may be greater than the first threshold N j . Only messages indicating bandwidth consumptions critical to the system are then notified in the STAT step.
  • the method may also include steps of:
  • This variant makes it possible to take into consideration the access frequency of all the main master modules to the common slave module Sj to calculate a blocking delay, and to sanction a secondary master module requiring access to this same common slave Sj.
  • the time counter is initialized and started in a step "RESETT".
  • the value of the timer is monitored. Each time (“TIMEOUT”) the value of this time counter crosses the time threshold 7), the occurrence counter Cj is decremented, and the time counter is reset and restarted RESETT.
  • Each counter Cj may be an occurrence counter configured with an increment value equal to 1.
  • each counter is a counter whose increment value is greater than 1.
  • Each increment and decrement modifies the value of the counter by a value greater than 1.
  • the value of the counter Cj is initially set to the value 1, and its increment to 1 also.
  • step RESETT Occurs a first detection DET1 of a first access request sent by a main master module to the slave module Sj; the counter Cj is then incremented INCR to the value 2.
  • the time counter associated with the slave module Sj is also initialized and started (step RESETT).
  • time threshold 7 When the time threshold 7) is reached (TIMEOUT) by the time counter, a decrementation DECR of the occurrence counter Cj is carried out, its value becoming equal to 0.
  • the time counter associated with the slave module Sj is also reset and restarted (RESETT).
  • a third DET3 detection of a third access request sent by a main master module to the slave module Sj occurs before the time threshold 7) is reached again by the time counter associated with the module Sj.
  • the counter Cj is then incremented to the value 1.
  • the time counter associated with the slave module Sj is also reset and restarted (RESETT).
  • the resetting / restarting step RESETT of the time counter associated with the common slave module Sj is performed for each first detection DET1, and / or each third detection DET3.
  • the RESETT step can also be performed for each second detection DET2. Moreover, the detection steps DET1, DET2, DET3 can be performed on the communication link between the secondary master module Mi and the bus B. This detection slot makes it possible to distinguish simply and with certainty that the master module transmitting a request is secondary and not principal, and thus block access to a slave module in favor of a third master master module.
  • the BLOCK blocking step can be performed on this same communication link. This ensures that only the secondary master module transmitting the access request to the common slave module Sj will be blocked.
  • the detection steps DET1, DET2, DET3 may furthermore comprise substeps of
  • the detecting steps DET1, DET2, DET3 and / or blocking BLOCK can moreover each be performed on a communication link according to a protocol according to the AMBA standard, such as the AXI protocol or the AHB protocol.
  • AWADDR the AWVALID signal must be set to 1 to indicate the validity of the address
  • ARADDR the ARVALID signal must be set to 1 to indicate the validity of the 'address
  • AWREADY for write access
  • ARREADY for read access
  • a signal comprising an access address intercepted in the detection step HADDR (the signal HSELx must be set to 1 to signify the validity of the address),
  • the time counter can moreover be synchronized with a clock used to synchronize communication signals between the master module and the slave module.
  • the time counter can then increment for each rising edge detected on the ACLK signal of a communication link according to the AXI protocol; thus, the time threshold is seen as a maximum number of clock ticks.
  • the bandwidth control method may be generalized to any protocol of the AMBA standard or to any combination of protocols of the AMBA family used on a communication path between a master module and a slave module interconnected by at least one bus B.
  • the bandwidth control method can be implemented in a device Xi which will now be detailed.
  • the bandwidth control device Xi comprises signal detection means, storage means, n occurrence counters and processing means configured to implement the band control method described above in parallel.
  • the device Xi may also include n time counters.
  • the storage means of the device Xi are provided for storing n blocking delays, n first thresholds of occurrences, n second thresholds of occurrences and / or n time thresholds.
  • the storage means of the device Xi are also provided for storing n identifiers of common slave modules, and n address tables. All this information can be written to the storage means only once before the system-on-a-chip is put into service, or dynamically reconfigured.
  • the storage means may for example be one or more flash memories or EEPROM.
  • the invention also relates to a system-on-a-chip comprising at least one main master module Ma, at least one secondary master module M1, Mi, Mk, at least one slave module S1, Sj, Sn and a bus B connected to each module on a communication link and at least one X1 bandwidth control device,
  • the bus B comprises interconnection means for communicating at least one common slave module with at least one main master module and with at least one secondary master module with at least one common road portion.
  • Each bandwidth control device X1, Xi, Xk is connected to a secondary master module M1, Mk, to at least one main master Ma, and to the bus B.
  • the bandwidth control device X may, as desired, be integrated in a bus, be part of a secondary master module, or may be in the form of an autonomous module placed on the link between a secondary master module and a slave port of a bus B. Each device can then be associated with a single secondary master module and block access requests from this secondary master module.
  • each bandwidth control device X1, Xi, Xk associated with a respective secondary master module M1, Mi, Mk, an occurrence counter Cj, a first occurrence threshold Nj , a second occurrence threshold N ' j , a time counter and a time threshold can be assigned to a common slave module Sj present in the system-on-a-chip. In this way, any request for access to a common slave module emanating from a secondary master module can be controlled, with parameters specific to each pair formed by a secondary master module and a common slave module.
  • each bandwidth control device is connected to the main master module Ma, and is intended to block requests from a respective secondary master module.
  • a system may comprise several main master modules, and the slave modules are not all common slave modules.
  • the bandwidth control devices can be inserted in a conventional on-chip system such as that illustrated in FIG. 1 as follows:
  • a system-on-a-chip according to the invention is then obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)

Abstract

L'invention concerne un procédé de contrôle de bande passante dans un système sur puce comprenant au moins un module maître principal, au moins un module maître secondaire, au moins un module esclave et un bus connecté à chaque module sur un lien de communication, le bus comprenant des moyens d'interconnexion pour faire communiquer au moins un module esclave commun avec au moins un module maître principal et avec au moins un module maître secondaire par au moins une portion de route commune, le procédé comprenant les étapes suivantes réalisées pour chaque module esclave commun: première détection d'une première requête d'accès au module esclave commun émise par un module maître principal, détermination d'un délai de blocage Dj associé au module esclave commun, blocage pendant le délai de blocage Dj de tout transfert de données sur l'au moins une portion de route commune entre un module maître secondaire et le module esclave commun.

Description

Procédé de contrôle de bande passante pour système sur puce
DOMAINE DE L'INVENTION
L'invention se rapporte au domaine des systèmes sur puce souvent désigné par le terme anglais System on chip ou son abréviation SoC.
L'invention concerne plus particulièrement les systèmes sur puce dans lesquels les interconnexions entre modules sont réalisées par des bus informatiques internes. ART ANTERIEUR
Un système sur puce (SoC), est un système complet embarqué sur une puce pouvant comprendre un ou plusieurs processeurs, de la mémoire, des périphériques d'interface et/ou d'autres composants nécessaires à la réalisation d'une fonction complexe.
Les SoC présentent généralement une architecture hiérarchisée : des modules « maîtres » effectuent des requêtes d'accès en lecture ou écriture à des modules dits « esclaves ». Par exemple, des maîtres typiques sont les processeurs ou les contrôleurs d'accès direct à la mémoire (DMA) ; des esclaves typiques sont des mémoires de stockage ou des périphériques réseau.
Les interconnexions entre des maîtres et des esclaves sont typiquement prises en charge par des bus informatiques internes compatibles avec un ou plusieurs protocoles de communication.
Par exemple, le protocole AMBA (« Advanced Microcontroller Bus Architecture ») est un standard de communication aujourd'hui largement utilisé notamment sur les SoC multiprocesseurs. Ce protocole se décline en plusieurs versions et variantes, dont par exemple AHB (« Advanced High- performance Bus ») et AXI (« Advanced extensible Interface ») qui sont plus particulièrement dédiées aux transferts de données haut-débit par salves (« bursts »).
En référence à la figure 1 , un bus informatique B assure des interconnexions entre k modules maîtres Mi, i e l, kj et n modules esclaves Sj, j e ll, n\. Le bus B comprend k ports esclaves PSi, i e l. k sur chacun desquels est connecté un module maître, et n ports maîtres PMj, j e [l, n], sur chacun desquels est connecté un module esclave. Ainsi, le bus est vu comme un esclave par chaque module maître, et vu comme un maître par chaque module esclave. Sur chaque liaison entre un port du bus et un module, des données peuvent être transmises selon un protocole de communication spécifique.
Le bus B comprend des moyens de routage internes, par exemple un ou plusieurs étages de commutateurs (« switches ») représentés sur la figure 1 par des flèches en pointillés. Ces moyens assurent le routage de communications entre un maître et un esclave.
Le bus B illustré sur la figure 1 réalise toutes les interconnexions possibles entre un des k maîtres et un des n esclaves, soit k * n interconnexions. Ainsi, l'esclave S1 peut par exemple recevoir des requêtes émises par les plusieurs maîtres, et être en accès partagé alternativement entre ceux-ci. Par exemple, le maître M1 peut être en cours d'accès à S1 , tandis que le maître M2 reste en attente. Une fois l'accès par M1 terminé, le maître M2 peut à son tour réaliser un accès à S1 .
Ces attentes peuvent notamment s'avérer gênantes dans le cas ou des accès de haute priorité doivent être réalisés très rapidement. C'est le cas par exemple des systèmes sur puce de niveau de criticité A selon le standard RTCA DO-254, sur lesquels des pannes ou même des lenteurs de transaction peuvent avoir des conséquences catastrophiques, comme par exemple, des systèmes sur puce dédiés au contrôle des commandes d'un aéronef.
Par ailleurs, certains systèmes sur puce font une distinction physique entre des maîtres principaux de haute priorité et des maîtres secondaires de plus basse priorité. Sur de tels systèmes, les accès demandés par un maître principal doivent être prioritaires par rapport aux accès demandés par un module maître secondaire ; par conséquent, le blocage d'une transaction en cours impliquant un module maître secondaire alors qu'un maître principal est maintenu en attente peut avoir des conséquences dramatiques. Or, la plupart des bus informatiques AMBA vendus dans le commerce n'offrent de contrôle des transactions entre un maître et un esclave, et ne permettent pas gérer des priorités entre plusieurs maîtres. PRESENTATION DE L'INVENTION
L'invention vise à résoudre les problèmes de l'art antérieur.
Pour ce faire, l'invention concerne notamment un procédé de contrôle de bande passante dans un système sur puce comprenant au moins un module maître principal, au moins un module maître secondaire, au moins un module esclave et un bus connecté à chaque module sur un lien de communication, le bus comprenant des moyens d'interconnexion pour faire communiquer au moins un module esclave commun avec au moins un module maître principal et avec au moins un module maître secondaire par au moins une portion de route commune, le procédé comprenant les étapes suivantes réalisées pour chaque module esclave commun:
- première détection d'une première requête d'accès au module esclave commun émise par un module maître principal,
- détermination d'un délai de blocage associée au module esclave commun,
- blocage pendant le délai de blocage de tout transfert de données sur l'au moins une portion de route commune entre un module maître secondaire et le module esclave commun.
Le procédé décrit permet notamment de réserver de la bande passante pour tout module maître principal souhaitant accéder à un module esclave commun tous deux interconnectés au moyen de n'importe quel bus informatique AMBA vendu dans le commerce. L'adaptation d'un bus informatique AMBA pour les besoins d'un système sur puce à haut niveau de criticité n'est donc pas nécessaire. DESCRIPTION DES FIGURES
D'autres caractéristiques, buts et avantages de l'invention ressortiront de la description qui suit, qui est purement illustrative et non limitative, et qui doit être lue en regard des dessins annexés sur lesquels :
- La figure 1 représente schématiquement un système sur puce connu.
- La figure 2 représente schématiquement deux transactions successives.
- La figure 3 représente une séquence de signaux du protocole AXI émis au cours d'une lecture.
- La figure 4 représente une séquence de signaux du protocole AXI émis au cours d'une écriture.
- Les figures 5a à 5d représentent des diagrammes d'étapes du procédé de contrôle de bande passante selon l'invention.
- La figure 6 représente l'évolution dans le temps de la valeur d'un compteur associé à un module esclave commun en fonction de requêtes détectées.
- La figure 7 représente schématiquement un système sur puce protégé grâce au dispositif de contrôle de bande passante selon l'invention.
Sur l'ensemble des figures, les éléments similaires portent des références identiques.
DESCRIPTION DETAILLEE DE L'INVENTION
La figure 1 a été décrite précédemment.
En référence à la figure 2, une transaction TRANSO, TRANSI entre un maître et un esclave comporte au moins deux phases. Dans une première phase de requête, le module maître demande notamment un accès à un esclave que celui-ci accepte ou refuse. Si l'accès est accepté, une deuxième phase de transfert DATAO, DATAI débute dans laquelle des données sont transférées par salves du maître vers l'esclave dans le cas d'une écriture, ou de l'esclave vers le maître dans le cas d'une lecture. Dans chacune des phases de requête et de transfert, des informations sont échangées entre le maître et l'esclave sur des signaux parallèles. Pour réaliser une transaction en lecture ou en écriture les signaux doivent être positionnés selon une séquence ordonnée comprenant les phases de requête et de transfert.
Plusieurs phénomènes peuvent indiquer une consommation importante de bande passante sur la route de communication entre le maître et l'esclave. Premièrement, si la durée T0, respectivement T1 , d'une phase de transfert de données DATAO, respectivement DATAI , est trop long.
D'autre part, si le temps écoulé TU entre le début de deux transactions successives TRANSO et TRANSI à un même esclave par un même maître est trop court.
Le protocole AXI définit une interface unique pour décrire des transactions entre un module maître et un module esclave, un module maître et le port esclave d'un bus, ou le port maître d'un bus et un module esclave.
Cette interface se compose de cinq canaux :
- Deux canaux dédiés à la lecture (un canal de contrôle et un canal de données)
- Trois canaux dédiés à l'écriture (un canal de contrôle, un canal de données et un canal de réponse).
Les canaux transportent chacun un ensemble de signaux émis par une source et ce de manière unidirectionnelle. Par exemple, le canal de contrôle de lecture transporte des signaux de requête depuis un maître vers un esclave, tandis que le canal de données de lecture retourne alors des signaux porteurs de données depuis un esclave vers un maître.
Deux exemples de séquence de positionnement pour une lecture et une écriture selon le protocole AXI vont maintenant être détaillés. EXEMPLE DE LECTURE SELON LE PROTOCOLE AXI
La figure 2 illustre par exemple une séquence de positionnement de signaux pour une lecture selon le protocole AXI, réalisée en quatre transferts de données. Les fonctions des signaux utilisés sont récapitulées dans le tableau ci-dessous :
Figure imgf000008_0001
En référence à la figure 2, une transaction en lecture selon le protocole AXI comprend les étapes suivantes.
Le signal ACLK est synchronisé sur une horloge source. Un maître émet le signal ARADDR contenant une adresse de lecture A de l'esclave à laquelle il souhaite accéder en lecture. Parallèlement, le maître positionne à un le signal ARVALID pour signifier à l'esclave destinataire la validité de l'adresse A.
L'esclave confirme la disponibilité de l'adresse A en positionnant le signal ARREADY.
Le maître positionne ensuite le signal RREADY à un pour signifier à l'esclave qu'il est prêt à lire des données.
Les données de lecture sont ensuite transmises par l'esclave sur le signal RDATA. La figure 2 illustre une salve de quatre transferts D(A0), D(A1 ), D(A2) et D(A3). Pendant chaque transfert, le signal RVALID est positionné à un par l'esclave pour signifier au maître la validité des données. Pour indiquer au maître qu'un transfert est le dernier, le signal RLAST est positionné à un au début du dernier transfert D(A3).
La lecture illustrée en figure 2 est réalisée en treize coups d'horloge (entre les coups d'horloge TO et T13), dont huit pour la seule phase de transfert de données.
EXEMPLE D'ECRITURE SELON LE PROTOCOLE AXI
La figure 3 présente un exemple une séquence de positionnement de signaux pour une écriture selon le protocole AXI également réalisée en quatre transferts de données. Les fonctions de ces signaux sont récapitulées dans le tableau ci-dessous :
Signal Source Description
ACLK Source Horloge de référence.
d'horloge
AWADDR Maître Adresse d'écriture.
AWVALID Maître Positionné à 1 pendant la transmission par le
maître d'une adresse d'écriture valide, sinon à 0.
AWREADY Esclave Indique si l'esclave est prêt (1 ) ou non (0) pour accepter une adresse d'écriture et des signaux de contrôle associés.
WREADY Esclave Indique si l'esclave est prêt (1 ) ou non (0) pour recevoir des données d'écriture.
WDATA Maître Données d'écriture.
WVALID Maître Indique si les données d'écriture sont prêtes pour le transfert (1 ) ou non (0) à l'esclave.
BRESP Esclave Résultat de l'écriture (2 bits) : OKAY, EXOKAY,
SLVERR, ou DECERR.
BVALID Esclave Positionné à 1 pendant la transmission par le
l'esclave d'un résultat d'écriture valide, sinon à 0.
WLAST Maître Indique le dernier transfert de données en écriture. BREADY Positionné à 1 pour signifier que le maître est prêt à recevoir un résultat d'écriture, sinon à 0.
En référence à la figure 3, une transaction en lecture selon le protocole AXI comprend les étapes suivantes.
Le signal ACLK est synchronisé sur une horloge source. Un maître émet le signal AWADDR contenant une adresse d'écriture A de l'esclave à laquelle il souhaite accéder. Parallèlement, le maître positionne à un le signal AWVALID pour signifier à l'esclave destinataire la validité de l'adresse A. L'esclave confirme la disponibilité de l'adresse A en positionnant le signal AWREADY à un.
Le maître positionne ensuite le signal WREADY à un pour signifier à l'esclave qu'il est prêt à transmettre des données à écrire.
Les données d'écriture sont ensuite transmises par le maître sur le signal WDATA. La figure 3 illustre une salve de quatre transferts D(A0), D(A1 ), D(A2) et D(A3). Au début du premier transfert, le signal BREADY est positionné à un par le maître pour indiquer qu'il est prêt à recevoir un résultat d'écriture qui sera transmis à la fin de la séquence. Pendant chaque transfert, le signal WVALID est positionné à un par le maître pour signifier à l'esclave la validité des données à écrire. Pour indiquer à l'esclave qu'un transfert D(A3) est le dernier, le signal WLAST est positionné à un au début du dernier transfert.
Pour confirmer l'écriture au maître, l'esclave positionne ensuite le signal BRESP à la valeur OKAY. Ce positionnement est accompagné d'un positionnement du signal BVALID à un pendant la durée de transmission de la valeur OKAY. Le maître repositionne enfin le signal BREADY à zéro une fois cette valeur reçue.
L'écriture illustrée en figure 3 est réalisée en dix coups d'horloge (entre les coups d'horloge TO et T10), dont sept pour la seule phase de transfert de données. D'autres signaux du protocole AXI sont en pratique positionnés pendant une lecture ou une écriture mais ils ne sont pas détaillés dans le présent document dans un souci de simplicité. Les autres protocoles de la famille AMBA (AHB, AHB-Lite, APB) suivent le même principe général de transaction en écriture/écriture réalisent les phases successives de requête et de transfert de données avec des signaux différents.
Chaque interface entre un bus conforme au standard AMBA et un module esclave ou maître peut implémenter un des protocoles de la famille AMBA.
En référence à la figure 7, soit un système sur puce comprenant au moins un module maître principal Ma, au moins un module maître secondaire M1 , Mi, Mk, au moins un module esclave S1 , Sj, Sn et un bus B connecté à chaque module par un lien de communication.
le bus B comprend des moyens d'interconnexion pour faire communiquer au moins un module esclave commun Sj avec au moins un module maître principal Ma et au moins un module maître secondaire M1 , Mi, Mk. Dans le présent document, un module esclave dit « commun » désignera un module esclave sur lequel plusieurs modules maître concurrents peuvent accéder par l'intermédiaire du bus B.
La route de communication entre un module maître secondaire Mi et un module esclave Sj comprend au moins deux liens de communication: un premier lien de communication entre le module maître secondaire Mi et un port esclave PSi du bus B, et un deuxième lien de communication entre un port maître PMj du bus B et le module esclave Sj. Les signaux émis par le module maître secondaire Mi transitent par le port esclave PSi, puis sont routés par le bus B vers le port maître PMj puis sont transmis au module esclave Sj connecté à ce port maître PMj. Les signaux émis par le module esclave Sj à destination du maître secondaire Mi suivent la même route en sens inverse. De manière similaire, la route de communication entre un module maître principal Ma et le module esclave Sj comprend deux liens de communication : un premier lien de communication entre le module maître Ma et un port esclave PSa du bus B, et un deuxième lien de communication entre le port maître PMj du bus B et le module esclave commun Sj. Les signaux émis par le module maître Ma transitent par le port esclave PSa, puis sont routés par le bus B vers le port maître PMj puis sont transmis au module esclave Sj connecté à ce port maître PMj. Les signaux émis par le module esclave Sj à destination du maître secondaire Mi suivent la même route en sens inverse.
Les deux routes de communications entre le module esclave commun Sj et les modules maître concurrents Ma et Mi ont donc au moins une portion de route commune. Cette portion de route commune comprend au moins le port maître PMj et le lien de communication entre ce port maître PMj et le module esclave commun Sj.
Le procédé de contrôle de bande passante de l'invention va maintenant être décrit en référence aux diagrammes des figures 5a à 5d.
Dans une étape de première détection « DET1 », une première requête d'accès à un module esclave commun Sj émise par un module maître principal Ma est détectée.
Un délai de blocage Dj associé au module esclave commun Sj est ensuite déterminé dans une étape référencée « CALC ».
Enfin, tout transfert de données sur l'au moins une portion de route commune entre un module maître secondaire Mi quelconque et le module esclave commun Sj est bloquée « BLOCK », et ce pendant le délai de blocage Dt déterminé précédemment.
Pendant le délai Dj de blocage, la portion de route commune partagée avec le module maître principal Ma n'est pas occupée par des données transférées entre un module maître secondaire Mi et le module esclave commun Sj. Par conséquent, de la bande passante est libérée sur la route de communication entre un module maître principal (par exemple le module Ma) et le module esclave commune Sj.
Le procédé peut être répété pour tous les modules esclaves communs du système sur puce.
Dans une variante de réalisation, on peut faire varier le délai de blocage Dj associé à un module esclave Sj commun selon le nombre de requêtes d'accès à ce module Sj émises par un ensemble de modules maîtres.
Cette variation peut être assurée par un compteur d'occurrences Cj associé au module esclave commun Sj. La première détection DET1 est alors suivie d'une incrémentation INCR dudit compteur d'occurrences Cj associé au module esclave commun Sj, dont la valeur croît avec le délai Dj.
Ainsi, plus des modules maîtres principaux sollicitent des accès au module esclave commun Sj, plus des modules maître secondaires requérant des accès à ce module esclave commun Sj seront sanctionnés, c'est-à-dire devront attendre pour y accéder.
L'étape de détermination CALC peut comprendre une lecture de la valeur vj du compteur d'occurrences associé au module esclave commun Sj et calculer le délai Dj de blocage selon une formule prédéterminée.
Le délai de blocage Dj peut par exemple être proportionnel à la valeur vj du compteur d'occurrences correspondant. On peut également appliquer la formule suivante :
Dj = Vj * Tmax + TB, où
- Tmax est la durée d'un transfert de données prédéterminé entre, par exemple la durée d'un transfert de taille maximale autorisé dans le système entre un module maître et un module esclave.
- TB est la durée de propagation d'une requête dans le bus B.
Le compteur d'occurrences Cj peut par ailleurs être décrémenté « DECR » après une deuxième détection DET2 d'une deuxième requête émise par un module maître principal pouvant avoir accès au module esclave commun Sj par l'intermédiaire du bus B, à un autre module esclave que le module Sj. Le module maître principal émetteur de la deuxième requête peut être l'émetteur de la première requête, ou plus généralement tout module maître principal disposant d'une route de communication le liant au module esclave commun Sj. Ainsi, un maître secondaire souhaitant accéder à un module esclave commun ne sera pas sanctionné si aucun module maître principal n'a besoin d'accéder à ce même module Sj.
Dans une variante non illustrée, l'étape de décrémentation DECR peut être remplacée par une remise à zéro complète du compteur d'occurrence Cj. L'étape de blocage (BLOCK) peut en outre comprendre les sous-étapes suivantes répétées pendant le délai de blocage Dj :
- deuxième interception « CATCH2 » d'un signal de réponse à destination du module maître secondaire Mi positionné à une valeur active indiquant une disponibilité du module esclave commun Sj,
- repositionnement « FILTER » dudit signal de réponse à une valeur inactive indiquant une indisponibilité dudit module esclave commun Sj.
Ceci permet d'assurer un blocage pendant la phase de requête, avant que la phase de transfert ne commence. Ainsi, aucune donnée ne transite sur la route de communication entière entre le module esclave secondaire Mi et le module esclave commun Sj, y compris la portion de route commune avec le module maître principal Ma. De plus, le module maître secondaire peut, à la réception du signal de réponse, demander un autre accès à un autre module sans perdre du temps à transférer des données qui seraient de toutes façon bloquées avant d'atteindre le module esclave commun Sj.
Par ailleurs, l'étape de blocage BLOCK peut être réalisée inconditionnellement, ou seulement si une condition est remplie. Une condition peut consister à comparer dans une étape référencée « TEST1 » la valeur vj du compteur d'occurrences associé au module Sj avec un premier seuil d'occurrences Nj prédéterminé.
- si vj≥ Nj (« MINC ») alors le blocage BLOCK est réalisé ;
- sinon (« OK1 »), le blocage BLOCK n'est pas réalisé.
Cette condition permet de réserver une plage de valeurs pour le compteur d'occurrences Cj dans laquelle des accès au module esclave commun ne sont pas considérés pénalisants, car ne consomment pas suffisamment de bande passante pour retarder des accès demandés au module esclave commun Sj de façon significative.
Un module maître secondaire souhaitant accéder au module esclave commun Sj ne sera alors pas sanctionné. En d'autres termes, ce premier seuil permet de ne pas introduire systématique des blocages dans le système, mais uniquement lorsque la valeur du compteur sort de cette plage de valeurs.
Le procédé peut en outre comporter une étape supplémentaire d'envoi « STAT » d'un message de statut vers un contrôleur d'interruption (non représenté sur les figures) après un blocage BLOCK. Cette étape STAT permet notamment de notifier la consommation courante de bande passante à un module maître, esclave ou bien à tout autre module tiers du système sur puce.
Par ailleurs, l'étape d'envoi STAT peut être réalisée inconditionnellement, ou seulement si une condition est remplie.
Une condition peut consister à comparer dans une étape référencée « TEST2 » la valeur vj du compteur d'occurrences Cj associé au module Sj avec un deuxième seuil d'occurrences N'j prédéterminé.
- si vj≥ N'j (« MAXC ») alors l'envoi STAT est réalisé ;
- sinon (« OK2 »), l'envoi STAT n'est pas réalisé.
Le deuxième seuil N'j peut être supérieur au premier seuil Nj. Ne sont alors notifiés dans l'étape STAT que des messages indiquant des consommations de bande passante critiques pour le système. Le procédé peut également comprendre des étapes de :
- troisième détection « DET3 » d'une troisième requête d'accès au module esclave commun Sj émise par un module maître principal, la troisième détection étant postérieure à la première détection DET1 ,
- décrémentation DECR du compteur Cj associé au module esclave commun Sj avant la troisième détection DET3, à chaque fois que le temps écoulé depuis la première détection DET1 franchit une valeur multiple d'un seuil temporel prédéterminé.
Cette variante permet de prendre en considération la fréquence d'accès de l'ensemble des modules maîtres principaux au module esclave commun Sj pour calculer un délai de blocage, et sanctionner un module maître secondaire requérant un accès à ce même esclave commun Sj.
En effet, si aucun module maître principal n'accède au module esclave commun Sj dans une plage de temps supérieure au seuil temporel, la valeur du compteur Cj va diminuer progressivement, et ainsi diminuer le temps de blocage imposé à un module maître secondaire requérant un accès à Sj. Cette variante peut être réalisée à l'aide d'un compteur de temps associé au module esclave commun Sj.
Après la première détection DET1 de la première requête émanant d'un module maître principal au module esclave commun Sj, le compteur de temps est initialisé et démarré dans une étape « RESETT ».
Dans une étape ELAPS, la valeur du compteur de temps est surveillée. A chaque fois (« TIMEOUT ») que la valeur de ce compteur de temps franchit le seuil temporel 7), le compteur d'occurrence Cj est décrémenté, et le compteur de temps est réinitialisé et redémarré RESETT.
En revanche, si la troisième détection DET3 survient avant que la valeur du compteur de temps ne franchisse le seuil temporel (« OKT »), alors le compteur d'occurrence Cj n'est pas décrémenté.
Chaque compteur Cj peut être un compteur d'occurrences configuré avec une valeur d'incrément égale à 1 . En variante, chaque compteur est un compteur dont la valeur d'incrément est supérieure à 1 . Chaque incrémentation et décrémentation modifie alors la valeur du compteur d'une valeur supérieure à 1 . Un exemple d'évolution du compteur Cj associé à un module esclave commun Sj en fonction de requêtes d'accès détectées au cours du temps va maintenant être détaillé en regard de la figure 6.
La valeur du compteur Cj est initialement configurée à la valeur 1 , et son incrément à 1 également.
Survient une première détection DET1 d'une première requête d'accès émise par un module maître principal au module esclave Sj ; le compteur Cj est alors incrémenté INCR à la valeur 2. Le compteur de temps associé au module esclave Sj est par ailleurs initialisé et démarré (étape RESETT).
Survient ensuite une deuxième détection DET2 d'une deuxième requête d'accès émise par un module maître principal pouvant avoir accès module esclave Sj, à un autre module esclave que le module Sj ; le compteur Cj est alors décrémenté DECR à la valeur 1 .
Lorsque le seuil temporel 7) est atteint (TIMEOUT) par le compteur de temps, une décrémentation DECR du compteur d'occurrences Cj est réalisée, sa valeur devenant égale à 0. Le compteur de temps associé au module esclave Sj est par ailleurs réinitialisé et redémarré (RESETT).
Enfin, survient une troisième détection DET3 d'une troisième requête d'accès émise par un module maître principal au module esclave Sj, avant que le seuil temporel 7) ne soit a nouveau atteint par le compteur de temps associé au module Sj. Le compteur Cj est alors incrémenté à la valeur 1 . Le compteur de temps associé au module esclave Sj est par ailleurs réinitialisé et redémarré (RESETT).
L'étape de réinitialisation/redémarrage RESETT du compteur de temps associé au module esclave commun Sj est effectuée pour chaque première détection DET1 , et/ou chaque troisième détection DET3.
L'étape RESETT peut également être réalisée pour chaque deuxième détection DET2. Par ailleurs, les étapes de détection DET1 , DET2, DET3 peuvent être réalisée sur le lien de communication entre le module maître secondaire Mi et le bus B. Cet emplacement de détection permet de distinguer simplement et avec certitude que le module maître émetteur d'une requête est secondaire et non principal, et donc de bloquer ses accès à un module esclave au profit d'un module maître principal tiers.
De la même manière, l'étape de blocage BLOCK peut être réalisée sur ce même lien de communication. Ceci garantit que seul le module maître secondaire émetteur de la requête d'accès au module esclave commun Sj sera bloqué.
Les étapes de détection DET1 , DET2, DET3 peuvent par ailleurs comprendre des sous-étapes de
- première interception « CATCH1 » d'un signal comprenant une adresse d'accès,
- recherche « SEARCH » d'un module esclave destinataire correspondant à l'adresse d'accès dans une table d'adressage prédéterminée.
Les étapes de détection DET1 , DET2, DET3 et/ou de blocage BLOCK peuvent par ailleurs être réalisées chacune sur un lien de communication selon un protocole suivant le standard AMBA, tel que le protocole AXI ou le protocole AHB.
Les signaux suivants du protocole AXI peuvent être utilisés :
- signal comprenant une adresse d'accès intercepté dans l'étape de détection :
o pour un accès en écriture : AWADDR (le signal AWVALID doit être positionné à 1 pour signifier la validité de l'adresse), o pour un accès en lecture : ARADDR (le signal ARVALID doit être positionné à 1 pour signifier la validité de l'adresse),
- signal de réponse intercepté dans l'étape de blocage BLOCK :
AWREADY (pour un accès en écriture) ou ARREADY (pour un accès en lecture),
Les signaux suivants du protocole AHB peuvent également être utilisés : - signal comprenant une adresse d'accès intercepté dans l'étape de détection : HADDR (le signal HSELx doit être positionné à 1 pour signifier la validité de l'adresse),
- signal de réponse intercepté dans l'étape de blocage : HREADY positionné à HIGH (ce signal est alors repositionné à LOW dans la sous-étape de repositionnement pour indiquer une indisponibilité du module esclave commun Sj au module maître secondaire Mi).
Le compteur de temps peut être par ailleurs synchronisé avec une horloge utilisée pour synchroniser des signaux de communication entre le module maître et le module esclave. Le compteur de temps peut alors s'incrémenter pour chaque front montant détecté sur le signal ACLK d'un lien de communication suivant le protocole AXI ; ainsi, le seuil temporel est vu comme un nombre maximal de coups d'horloge.
Le procédé de contrôle de bande passante peut être généralisé à tout protocole du standard AMBA ou à toute combinaison de protocoles de la famille AMBA utilisée sur une route de communication entre un module maître et un module esclave interconnectés par au moins un bus B.
Le procédé de contrôle de bande passante peut être mis en œuvre dans un dispositif Xi qui va maintenant être détaillé.
Le dispositif Xi de contrôle de bande passante comprend des moyens de détection de signaux, des moyens de stockage, n compteurs d'occurrences et des moyens de traitement configurés pour mettre en œuvre n fois en parallèle le procédé de contrôle de bande décrit plus haut. Le dispositif Xi peut également comprendre n compteurs de temps.
Les moyens de stockage du dispositif Xi sont prévus pour le stockage de n délais de blocage, n premiers seuils d'occurrences, de n deuxièmes seuils d'occurrences et/ou de n seuils temporels.
Les moyens de stockage du dispositif Xi sont également prévus pour stocker n identifiants de modules esclaves communs, et n tables d'adressages. Toutes ces informations peuvent être écrites dans les moyens de stockage une seule fois avant la mise en service du système sur puce, ou être reconfigurées dynamiquement.
Les moyens de stockage peuvent par exemple être une ou plusieurs mémoires flash ou EEPROM.
En référence à la figure 7, l'invention concerne également un système sur puce comprenant au moins un module maître principal Ma, au moins un module maître secondaire M1 , Mi, Mk, au moins un module esclave S1 , Sj, Sn et un bus B connecté à chaque module sur un lien de communication et au moins un dispositif de contrôle de bande passante X1 ,
Xi, Xk tel que décrit plus haut.
Le bus B comprend des moyens d'interconnexion pour faire communiquer au moins un module esclave commun avec au moins un module maître principal et avec au moins un module maître secondaire par au moins une portion de route commune.
Chaque dispositif de contrôle de bande passante X1 , Xi, Xk est connecté à un module maître secondaire M1 , Mk, à au moins un maître principal Ma, et au bus B.
Le dispositif de contrôle de bande passante X peut, au choix, être intégré à un bus, faire partie d'un module maître secondaire, ou bien être se présenter sous la forme d'un module autonome placé sur la liaison entre un module maître secondaire et un port esclave d'un bus B. Chaque dispositif peut alors être associé à un seul module maître secondaire et bloquer des requêtes d'accès émanant de ce module maître secondaire.
Dans chaque dispositif de contrôle de bande passante X1 , Xi, Xk associé à un module maître secondaire respectif M1 , Mi, Mk, un compteur d'occurrences Cj, un premier seuil d'occurrence Nj, un deuxième seuil d'occurrence N'j, un compteur de temps et un seuil temporel peuvent être affectés à un module esclave commun Sj présent dans le système sur puce. De cette manière, toute requête d'accès à un module esclave commune émanant d'un module maître secondaire peut être contrôlé, et ce avec des paramètres spécifiques à chaque paire formée par un module maître secondaire et un module esclave commun.
Dans le mode de réalisation de système sur puce illustré en figure 7, un seul module maître principal Ma est présent, et peut avoir accès à tous les modules esclaves, qui sont tous des modules esclaves communs partagés avec les modules maîtres secondaires M1 , Mi, Mk. En conséquence, chaque dispositif de contrôle de bande passante est connecté au module maître principal Ma, et est destiné à bloquer des requêtes émanant d'un module maître secondaire respectif.
En variante, un système peut comporter plusieurs modules maîtres principaux, et les modules esclaves ne sont pas tous des modules esclaves communs.
Les dispositifs de contrôle de bande passante peuvent être insérés dans un système sur puce classique tel que celui illustré en figure 1 de la manière suivante:
- identification des modules esclaves communs parmi les modules esclaves connectés à un bus B ;
- Pour chaque module esclave commun identifié,
o identification des modules maîtres secondaires pouvant avoir accès au module esclave commun par l'intermédiaire du bus B,
o identification des modules maîtres principaux pouvant avoir accès au module commun par l'intermédiaire du bus B,
- Pour chaque module maître secondaire identifié,
o insertion d'un dispositif de contrôle de bande passante respectif sur le lien de communication entre le module maître secondaire et le bus B,
o connexion du dispositif de contrôle de bande passante inséré à chaque module maître principal identifié.
Un système sur puce selon l'invention est alors obtenu.

Claims

REVENDICATIONS
1 . Procédé de contrôle de bande passante dans un système sur puce comprenant au moins un module maître principal (Ma), au moins un module maître secondaire (M1 , Mk), au moins un module esclave (S1 , Sn) et un bus (B) connecté à chaque module sur un lien de communication, le bus (B) comprenant des moyens d'interconnexion pour faire communiquer au moins un module esclave commun avec au moins un module maître principal et avec au moins un module maître secondaire par au moins une portion de route commune, le procédé comprenant les étapes suivantes réalisées pour chaque module esclave commun (Sj):
- première détection (DET1 ) d'une première requête d'accès au module esclave commun (Sj) émise par un module maître principal (Ma),
- détermination (CALC) d'un délai de blocage Dj associé au module esclave commun (Sj),
- blocage (BLOCK) pendant le délai de blocage Dj de tout transfert de données sur l'au moins une portion de route commune entre un module maître secondaire (Mi) et le module esclave commun
(Sj).
2. Procédé selon la revendication 1 , dans lequel la première détection (DET1 ) entraîne une incrémentation (INCR) d'un compteur d'occurrences (Cj) associé au module esclave commun (Sj), le délai Dj de blocage associé au module esclave commun (Sj) croissant en fonction de la valeur vj dudit compteur d'occurrences (Cj).
3. Procédé selon la revendication 2, dans lequel l'étape de détermination (CALC) comprend une lecture de la valeur v, du compteur d'occurrences associé au module esclave commun (Sj) et un calcul du délai Dj de blocage selon la formule Dj = vj * Tmax + TB, où
- Tmax est la durée d'un transfert de données de taille maximale entre un module maître et un module esclave, et
- TB est la durée de propagation d'une requête dans le bus (B).
Procédé selon l'une des revendications 2 et 3 comprenant en outre les étapes de :
- deuxième détection (DET2) d'une deuxième requête d'accès à un module esclave n'étant pas le module esclave commun (Sj) émise par un module maître principal (Ma) connecté au module esclave commun (Sj) par l'intermédiaire du bus (B), et
- décrémentation (DECR) du compteur d'occurrences (Cj) associé au module esclave commun (Sj) entraînée par la deuxième détection (DET2).
Procédé selon l'une des revendications 2 à 4, dans lequel l'étape de blocage (BLOCK) est réalisée seulement si la valeur vj du compteur d'occurrences (Cj) associé au module esclave commun (Sj) est supérieure (MINC) à un premier seuil d'occurrences Nj prédéterminé.
Procédé selon l'une des revendications 2 à 5, comprenant en outre une étape d'envoi (STAT) d'un message de statut à un contrôleur d'erreurs seulement si la valeur vj du compteur d'occurrences (Cj) associé au module esclave commun (Sj) est supérieure (MAXC) à un deuxième seuil d'occurrences N prédéterminé supérieur ou égal au premier seuil d'occurrences N,.
Procédé selon l'une des revendications 2 à 6, comprenant en outre des étapes de : - troisième détection (DET3) d'une troisième requête d'accès au module esclave commun (Sj) émise par un module maître principal (Ma), la troisième détection étant postérieure à la première détection (DET1 ),
- décrémentation (DECR) du compteur (Cj) associé au module esclave commun (Sj) avant la troisième détection (DET3) réalisée à chaque fois que le temps écoulé depuis la première détection (DET1 ) franchit une valeur multiple d'un seuil temporel 7) prédéterminé.
8. Procédé selon l'une des revendications 1 à 7, dans lequel les étapes de détection (DET1 , DET2, DET3) et/ou de blocage (BLOCK) sont réalisées sur le lien de communication entre un module maître secondaire (Mi) et le bus (B).
9. Procédé selon l'une des revendications 1 à 8, dans lequel chaque étape de détection (DET1 , DET2, DET3) comprend des sous-étapes de :
- première interception (CATCH1 ) d'un signal comprenant une adresse d'accès,
- recherche (SEARCH) d'un module esclave destinataire correspondant à l'adresse d'accès dans une table d'adressage prédéterminée.
10. Procédé selon la revendication 9 dans lequel le signal comprenant une adresse d'accès est HADDR, l'étape de première interception étant réalisée sur un lien de communication selon le protocole AHB.
1 1 . Procédé selon l'une des revendications 1 à 10, dans lequel l'étape de blocage (BLOCK) comprend les sous-étapes suivantes répétées pendant le délai de blocage D,- : - deuxième interception (CATCH2) d'un signal de réponse à destination du module maître secondaire (Mi) positionné à une valeur active indiquant une disponibilité du module esclave commun (Sj),
- repositionnement (FILTER) dudit signal de réponse à une valeur inactive indiquant une indisponibilité dudit module esclave commun (Sj).
12. Procédé selon la revendication 1 1 , dans lequel le signal de réponse est HREADY, l'étape de blocage (BLOCK) étant réalisée sur un lien de communication selon le protocole AHB.
13. Dispositif (W1 , Wi, Wk) de contrôle de bande passante comprenant des moyens de détection de signaux, des moyens de stockage, N compteurs d'occurrence et des moyens de traitement configurés pour mettre en œuvre N fois en parallèle le procédé de contrôle de bande passante selon l'une des revendications 1 à 12, N étant supérieur ou égale à un. 14. Système sur puce comprenant au moins un module maître principal (Ma), au moins un module maître secondaire (M1 , Mk), au moins un module esclave (S1 , Sn) et un bus (B) connecté à chaque module sur un lien de communication, le bus comprenant des moyens d'interconnexion pour faire communiquer au moins un module esclave commun avec au moins un module maître principal et avec au moins un module maître secondaire par au moins une portion de route commune, et au moins un dispositif de contrôle de bande passante (W1 , Wi, Wk) selon la revendication 13 connecté à un module maître secondaire (M1 , Mk), à au moins un maître principal (Ma), et au bus (B).
PCT/EP2014/054121 2013-03-06 2014-03-04 Procédé de contrôle de bande passante pour système sur puce WO2014135513A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201480023332.XA CN105144129B (zh) 2013-03-06 2014-03-04 用于片上系统的带宽控制方法、设备及系统
CA2904176A CA2904176A1 (fr) 2013-03-06 2014-03-04 Procede de controle de bande passante pour systeme sur puce
US14/772,760 US9477621B2 (en) 2013-03-06 2014-03-04 Bandwidth control method for an on-chip system
EP14707773.9A EP2965213A1 (fr) 2013-03-06 2014-03-04 Procédé de contrôle de bande passante pour système sur puce
IL241228A IL241228A (en) 2013-03-06 2015-09-06 Bandwidth control method for on-chip system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1352017A FR3003055B1 (fr) 2013-03-06 2013-03-06 Procede de controle de bande passante pour systeme sur puce
FR1352017 2013-03-06

Publications (1)

Publication Number Publication Date
WO2014135513A1 true WO2014135513A1 (fr) 2014-09-12

Family

ID=48901081

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/054121 WO2014135513A1 (fr) 2013-03-06 2014-03-04 Procédé de contrôle de bande passante pour système sur puce

Country Status (7)

Country Link
US (1) US9477621B2 (fr)
EP (1) EP2965213A1 (fr)
CN (1) CN105144129B (fr)
CA (1) CA2904176A1 (fr)
FR (1) FR3003055B1 (fr)
IL (1) IL241228A (fr)
WO (1) WO2014135513A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180062807A (ko) * 2016-12-01 2018-06-11 삼성전자주식회사 시스템 인터커넥트 및 이를 포함하는 시스템 온 칩
KR20210029615A (ko) * 2019-09-06 2021-03-16 에스케이하이닉스 주식회사 반도체장치
EP3819776B1 (fr) * 2019-11-05 2021-12-29 Shenzhen Goodix Technology Co., Ltd. Procede et appareil permettant d'interrompre l'acces bloque au bus entre un controleur maitre et les peripheriques connectes
CN117520252B (zh) * 2024-01-08 2024-04-16 芯瞳半导体技术(山东)有限公司 一种通信控制方法、系统级芯片、电子设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8250280B1 (en) * 2008-07-15 2012-08-21 Marvell Israel (M.I.S.L.) Ltd. Bus transaction maintenance protocol
US20120246368A1 (en) * 2011-03-24 2012-09-27 Kwon Woo Cheol System on chip improving data traffic and operating method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69230428T2 (de) * 1991-09-27 2000-08-03 Sun Microsystems, Inc. Verklemmungserkennung und Maskierung enthaltende Busarbitrierungsarchitektur
US6026455A (en) * 1994-02-24 2000-02-15 Intel Corporation Architecture and method for providing guaranteed access for a retrying bus master to a data transfer bridge connecting two buses in a computer system
US6026460A (en) * 1996-05-10 2000-02-15 Intel Corporation Method and apparatus for sequencing system bus grants and disabling a posting buffer in a bus bridge to improve bus efficiency
JP2968733B2 (ja) * 1996-09-13 1999-11-02 日本電気アイシーマイコンシステム株式会社 シリアルバスコントローラ
US5937199A (en) * 1997-06-03 1999-08-10 International Business Machines Corporation User programmable interrupt mask with timeout for enhanced resource locking efficiency
US6996630B1 (en) * 1999-06-18 2006-02-07 Mitsubishi Denki Kabushiki Kaisha Integrated network system
JP2002024166A (ja) * 2000-07-05 2002-01-25 Sharp Corp 画像処理システム並びにそれを用いた半導体装置およびディジタルスチルカメラ装置
US6654855B1 (en) * 2000-10-26 2003-11-25 Emc Corporation Method and apparatus for improving the efficiency of cache memories using chained metrics
JP4024484B2 (ja) * 2001-03-13 2007-12-19 株式会社リコー バスアービタ
US7120113B1 (en) * 2001-07-16 2006-10-10 Juniper Networks, Inc. Systems and methods for limiting low priority traffic from blocking high priority traffic
US6857035B1 (en) * 2001-09-13 2005-02-15 Altera Corporation Methods and apparatus for bus mastering and arbitration
JP2010286983A (ja) * 2009-06-10 2010-12-24 Renesas Electronics Corp バス調停回路及びバス調停方法
JP2014035549A (ja) * 2012-08-07 2014-02-24 Ricoh Co Ltd バス制御装置、画像処理装置及びバス制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8250280B1 (en) * 2008-07-15 2012-08-21 Marvell Israel (M.I.S.L.) Ltd. Bus transaction maintenance protocol
US20120246368A1 (en) * 2011-03-24 2012-09-27 Kwon Woo Cheol System on chip improving data traffic and operating method thereof

Also Published As

Publication number Publication date
US9477621B2 (en) 2016-10-25
EP2965213A1 (fr) 2016-01-13
CN105144129B (zh) 2016-12-14
CN105144129A (zh) 2015-12-09
FR3003055B1 (fr) 2015-04-03
US20160019173A1 (en) 2016-01-21
IL241228A (en) 2016-07-31
CA2904176A1 (fr) 2014-09-12
IL241228A0 (en) 2015-11-30
FR3003055A1 (fr) 2014-09-12

Similar Documents

Publication Publication Date Title
US10164880B2 (en) Sending packets with expanded headers
JP4638216B2 (ja) オンチップバス
US8711875B2 (en) Aggregating completion messages in a sideband interface
US8713240B2 (en) Providing multiple decode options for a system-on-chip (SoC) fabric
US6970921B1 (en) Network interface supporting virtual paths for quality of service
US20020087720A1 (en) System and method for communications management and control over an unreliable communications network
EP1884875A1 (fr) Système de gestion de messages transmis dans un réseau d'interconnexions sur puce
EP2965213A1 (fr) Procédé de contrôle de bande passante pour système sur puce
EP2965260A1 (fr) Procede et dispositif de filtrage de transactions pour systeme sur puce
US7346725B2 (en) Method and apparatus for generating traffic in an electronic bridge via a local controller
EP3217290A1 (fr) Systeme sur puce et procede d'echange de donnees entre noeuds de calculs d'un tel systeme sur puce
WO2014135595A1 (fr) Procede de surveillance de communications pour systeme sur puce
EP3709178A1 (fr) Procédé de gestion d'accès à un bus informatique partagé, et dispositif électronique correspondant
EP0376249A1 (fr) Procédé de déblocage d'un système multiprocesseurs multibus
US20040225707A1 (en) Systems and methods for combining a slow data stream and a fast data stream into a single fast data stream
US7519060B2 (en) Reducing inter-packet gaps in packet-based input/output communications
EP3719658A2 (fr) Système sur puce comprenant une pluralité de ressources master
FR2869700A1 (fr) Gestion de registres indexes dans un systeme sur une puce
US7447205B2 (en) Systems and methods to insert broadcast transactions into a fast data stream of transactions
FR3001311A1 (fr) Interface reseau d'un soc comportant un controleur de communication ameliore
JP2001197089A (ja) アクセス制御方法及びアクセス制御装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480023332.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14707773

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14772760

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2904176

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 241228

Country of ref document: IL

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2014707773

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2014707773

Country of ref document: EP