TWI858315B

TWI858315B - 半導體裝置

Info

Publication number: TWI858315B
Application number: TW111107222A
Authority: TW
Inventors: 川崎智憲
Original assignee: 日商鎧俠股份有限公司
Priority date: 2021-08-31
Filing date: 2022-03-01
Publication date: 2024-10-11

Abstract

實施形態提供一種可謀求電性特性之提高之半導體裝置及基板。

實施形態之半導體裝置具有：第1層，其具備複數個焊墊；及第2層，其具備複數個焊墊。實施形態之半導體裝置具有：接合部，其接合第1層之焊墊與第2層之焊墊。實施形態之半導體裝置於將積層有第1層、與第2層之方向設為積層方向時，於與積層方向垂直之面上，第1層及第2層中之至少1者具有1個以上之包含絕緣體之絕緣部。實施形態之半導體裝置於與積層方向垂直之面上，焊墊具有連續配置於絕緣部之周圍之區域。

Description

半導體裝置

本發明之實施形態係關於一種半導體裝置及基板。

已知藉由貼合複數個晶圓彼此而製造之半導體裝置。

本發明所欲解決之問題在於提供一種可謀求電性特性提高之半導體裝置及基板。

實施形態之半導體裝置具有：第1層，其具備複數個焊墊；及第2層，其具備複數個焊墊。實施形態之半導體裝置具有：接合部，其接合上述第1層之上述焊墊、與上述第2層之上述焊墊。實施形態之半導體裝置於將積層有上述第1層、與上述第2層之方向設為積層方向時，於與上述積層方向垂直之面上，上述第1層及上述第2層中之至少1者具有1個以上之包含絕緣體之絕緣部，且，上述焊墊中之至少1者具備連續配置於上述絕緣部之周圍之區域。

實施形態之基板具有複數個焊墊、與包含絕緣體之1個以上之絕緣部。實施形態之基板於俯視下，上述焊墊中之至少1者具備連續配置於上述絕緣部之周圍之區域。

1:半導體裝置

2:電路晶片(第1層、半導體基板)

3:陣列晶片(第2層、半導體基板)

10:第1支持基板

10a:表面

20:積層體

30:第1積層體

31:電晶體

32:接觸插塞

33:配線

34:焊墊

35:第1層間絕緣膜

36:第1絕緣部(絕緣部)

36A:第1絕緣部

36B:第1絕緣部

36C:第1絕緣部

37:配線(第1配線)

37A:配線

37B:配線

37C:配線

38:接合焊墊(第1接合焊墊)

38A:接合焊墊

38B:接合焊墊

38C:接合焊墊

39:突出絕緣部

40:第2積層體

41:記憶胞陣列

42:接觸插塞

43:配線

44:焊墊

45:第2層間絕緣膜

45b:層間絕緣膜

46:第2絕緣部(絕緣部)

46A:第2絕緣部

46B:第2絕緣部

46C:第2絕緣部

47:配線(第2配線)

47A:配線

47B:配線

47C:配線

48:接合焊墊(第2接合焊墊)

48A:接合焊墊

48B:接合焊墊

48C:接合焊墊

50:接合部

51:導電層

52:核心絕緣體

53:半導體主體

54:記憶體膜

55:隧道絕緣膜

56:電荷蓄積膜

57:區塊絕緣膜

58:障壁膜

59:覆蓋絕緣膜

60:第2支持基板

60a:第1面

60b:第2面

71:外部連接焊墊

72:絕緣層

73:絕緣層

91:焊墊本體

92:配線連接部

95:導電部

96:障壁金屬層

102:孔

103:導電部

103a:導電層

103b:導電部

111:貼合體

AW:陣列晶圓

CW:電路晶圓

d1:直徑

d2:寬度

E:端部

MC:記憶胞

MH:記憶體孔

P:記憶體導柱

RS:凹部

S:貼合面

S1:貼合面

S2:貼合面

T1:膜厚

W1~W8:寬度

WL:字元線

圖1係顯示實施形態之半導體裝置之構成之剖視圖。

圖2係顯示實施形態之記憶胞陣列之記憶體導柱之附近之剖視圖。

圖3係顯示實施形態之複數個接合焊墊之剖視圖。

圖4係顯示實施形態之接合焊墊之圖。

圖5(a)、(b)係顯示實施形態之第1積層體與第2積層體貼合時之第1積層體之接合焊墊及第2積層體之接合焊墊之狀態之剖視圖。

圖6(a)、(b)係顯示實施形態之半導體裝置之製造方法之剖視圖。

圖7(a)~(d)係顯示實施形態之半導體裝置之製造方法之剖視圖。

圖8(a)、(b)係顯示實施形態之半導體裝置之製造方法之剖視圖。

圖9係顯示實施形態之半導體裝置之製造方法之剖視圖。

圖10係顯示實施形態之變化例1之半導體裝置之剖視圖。

圖11係顯示實施形態之變化例2之半導體裝置之剖視圖。

圖12係顯示實施形態之第1實施例之接合焊墊之形狀之剖視圖。

圖13係顯示實施形態之第2實施例之接合焊墊之形狀之剖視圖。

圖14係顯示實施形態之第3實施例之接合焊墊之形狀之剖視圖。

圖15係顯示實施形態之第4實施例之接合焊墊之形狀之剖視圖。

圖16係顯示實施形態之第5實施例之接合焊墊之形狀之剖視圖。

以下，參照圖式說明實施形態之半導體裝置。於以下之說明中，對具有相同或類似功能之構成附加相同符號。且，有省略該等構成之重複之說明之情形。「連接」不限定於物理連接之情形，亦包含電性連接之情形。即，「連接」不限定於直接相接之情形，亦包含介存其他構件之情形。「環狀」不限定於圓環狀，亦包含矩形狀之環狀。「平行」、「正交」、「相同」亦分別包含「大致平行」、「大致正交」、「大致相同」之情形。

首先，針對X方向、Y方向、+Z方向、及-Z方向進行定義。X方向及Y方向係沿著稍後敘述之第1支持基板10(參照圖1)之表面10a之方向。Y方向係與X方向交叉(例如正交)之方向。+Z方向及-Z方向係與X方向及Y方向交叉(例如正交)之方向，即第1支持基板10之厚度方向。+Z方向係自第1支持基板10朝向第2支持基板60(參照圖1)之方向。-Z方向與+Z方向為相反方向。於不區分+Z方向與-Z方向之情形時，簡稱為「Z方向」。於以下之說明中，有將「+Z方向」稱為「上」，將「-Z方向」稱為「下」之情形。但，該等表現係為方便者，並非規定重力方向者。Z方向為「第1方向」之一例。X方向及Y方向中之任一者為「第2方向」之一例。X方向及Y方向中之另一者為「第3方向」之一例。

(實施形態)

<1.半導體裝置之整體構成>

首先，對實施形態之半導體裝置1之整體構成進行說明。半導體裝置1係非揮發性半導體記憶裝置，即例如NAND(Not-AND：反及)型快閃記憶體。

圖1係顯示半導體裝置1之構成之剖視圖。半導體裝置1為例如以貼合面S貼合電路晶片2與陣列晶片3之3維記憶體。電路晶片2為「發明申請專利範圍」之「第1層」之一例。陣列晶片3為「發明申請專利範圍」之「第2層」之一例。電路晶片2包含控制陣列晶片3之動作之控制電路(邏輯電路)。以下，對此種半導體裝置1進行詳細敘述。

半導體裝置1具備例如第1支持基板10、積層體20、第2支持基板60、及絕緣層72、73。

第1支持基板10係電路晶片2所包含之基板。第1支持基板10係例如矽基板。第1支持基板10具有積層有積層體20之表面10a。於第1支持基板10，設置有積層體20所包含之電晶體31(稍後敘述)之源極區域及汲極區域。

積層體20於Z方向上，位於第1支持基板10與第2層3之間。更具體而言，積層體20於Z方向上，位於第1支持基板10與第2支持基板60之間。積層體20包含第1積層體30、與第2積層體40。第1積層體30設置於第1支持基板10上。第1積層體30於Z方向上，位於第1支持基板10與第2積層體40之間。於本實施形態中，藉由第1支持基板10與第1積層體30，構成電路晶片2。第1積層體30包含複數個電晶體31(於圖1中僅圖示1個)、複數個接觸插塞32、複數個配線33、複數個焊墊34、及第1層間絕緣膜35、複數個第1絕緣部36。第1絕緣部36為「發明申請專利範圍」之「第1絕緣部」之一例。

電晶體31設置於第1支持基板10上。電晶體31連接於接觸插塞32。電晶體31經由積層體20所包含之接觸插塞32、42、配線33、43、及焊墊34、44，與記憶胞陣列41或外部連接焊墊71電性連接。電晶體31控制例如記憶胞陣列41。

接觸插塞32、配線33、及焊墊34電性連接複數個電晶體31與第2積層體40。接觸插塞32、配線33、及焊墊34藉由銅(Cu)或鋁(Al)般之導電材料形成。接觸插塞32係於Z方向延伸，電性連接第1積層體30內不同之層間之配線。配線33係於X方向或Y方向延伸之配線。

焊墊34係設置於第1積層體30之連接用之電極。焊墊34包含：內部焊墊，其設置於第1積層體30之內部；及第1接合焊墊38，其於第1積層體30之表面(貼合面S)露出。第1接合焊墊38為「發明申請專利範圍」之「第1接合焊墊」之一例。複數個配線33中連接於第1接合焊墊38之第1配線37為「發明申請專利範圍」之「第1配線」之一例。稍後對第1接合焊墊38進行詳細敘述。

第1層間絕緣膜35設置於複數個接觸插塞32、複數個配線33、及複數個焊墊34之間，將該等要件相互電性絕緣。第1層間絕緣膜35藉由例如TEOS(正矽酸四乙酯(Si(OC₂H₅)₄)、矽氧化物(SiO₂)、或矽氮化物(SiN)等形成。

第2積層體40設置於第1積層體30上。第2積層體40於Z方向上，位於第1積層體30與第2支持基板60之間。於本實施形態中，藉由第2支持基板60、與第2積層體40，構成陣列晶片3。第2積層體40包含記憶胞陣列41、複數個接觸插塞42、複數個配線43、複數個焊墊44、第2層間絕緣膜45、及複數個第2絕緣部46。第2絕緣部46為「發明申請專利範圍」之「第2絕緣部」之一例。即，半導體裝置1之電路晶片(第1層)2及陣列晶片(第2層)3中之至少一者具備1個以上之包含絕緣體之絕緣部。

記憶胞陣列41設置於第2支持基板60之下方。記憶胞陣列41於製造時積層於第2支持基板60上(參照圖8)。記憶胞陣列41具有複數個導電層51、與複數個記憶體導柱P。複數個導電層51及複數個記憶體導柱P之各者連接於接觸插塞42。

複數個導電層51藉由例如鎢(W)或摻雜雜質之多晶矽(Poly-Si)形成。複數個導電層51於中間夾著第2層間絕緣膜45所包含之層間絕緣膜45b(參照圖2)積層於Z方向。複數個導電層51中第1積層體30側(-Z方向側)之1個或2個導電層51作為汲極側選擇閘極線SGD發揮功能。複數個導電層51中第2支持基板60側(+Z方向側)之1個或2個導電層51作為源極側選擇閘極線SGS發揮功能。複數個導電層51中位於汲極側選擇閘極線SGD與源極側選擇閘極線SGS之間之剩餘之導電層51作為複數個字元線WL發揮功能。

複數個記憶體導柱P於Z方向延伸，貫通汲極側選擇閘極線SGD、複數個字元線WL、及源極側選擇閘極線SGS。於複數個字元線WL與複數個記憶體導柱P之交叉部分之各者，形成有記憶胞MC。藉此，複數個記憶胞MC空出間隔3維狀配置於X方向、Y方向、及Z方向。稍後對記憶胞MC進行詳細敘述。

接觸插塞42、配線43、及焊墊44電性連接記憶胞陣列41或稍後敘述之外部連接焊墊71與第1積層體30。接觸插塞42、配線43、及焊墊44藉由銅或鋁般之導電材料形成。接觸插塞42係於Z方向延伸，電性接合第2積層體40內不同之層間之配線。配線43係於X方向或Y方向延伸之配線。

焊墊44係設置於第2積層體40之連接用之電極。焊墊44包含：內部焊墊，其設置於第2積層體40之內部；及第2接合焊墊48，其於第2積層體40之表面(貼合面S)露出。於積層有第1積層體30與第2積層體40之狀態下，第2積層體40之第2接合焊墊48設置於第1積層體30之第1接合焊墊38上，與第1積層體30之第1接合焊墊38接合。即，實施形態之半導體裝置1具備接合第1層(電路晶片)2之第1接合焊墊38、與第2層(陣列晶片)3之第2接合焊墊48之接合部50。第2接合焊墊48為「發明申請專利範圍」之「第2接合焊墊」之一例。於複數個配線43中連接於第2接合焊墊48之第2配線47為「發明申請專利範圍」之「第2配線」之一例。稍後對第2接合焊墊48進行詳細敘述。

第2層間絕緣膜45設置於複數個接觸插塞42、複數個配線43、及複數個焊墊44之間，將該等要件相互電性絕緣。第2層間絕緣膜45藉由例如 TEOS、矽氧化物、或矽氮化物等形成。

第2支持基板60設置於第2積層體40之上方。第2支持基板60於Z方向上，與第1支持基板10分開定位。第2支持基板60係陣列晶片3(第2層)所包含之基板。第2支持基板60係例如矽基板。於第2支持基板60，設置有作為記憶胞陣列41之源極線發揮功能之導電區域。第2支持基板60具有：第1面60a，其面向記憶胞陣列41；及第2面60b，其位於與第1面60a成相反側。於第2面60b，設置有外部連接焊墊71。外部連接焊墊71設置有未圖示之外部連接端子(例如焊錫球)，經由該外部連接端子與半導體裝置1之外部電性連接。

絕緣層72設置於第2支持基板60上。絕緣層73設置於絕緣層72上。絕緣層72、73為保護積層體20之鈍化膜。絕緣層72為例如矽氧化膜。絕緣層73為例如聚醯亞胺膜。

圖2係顯示記憶胞陣列41之記憶體導柱P之附近之剖視圖。如圖2所示，複數個字元線WL於中間夾著層間絕緣膜45b且積層於Z方向。複數個字元線WL於X方向延伸。記憶胞陣列41具有設置有記憶體導柱P之記憶體孔MH。記憶體導柱P於記憶體孔MH之內部於Z方向延伸，貫通複數個字元線WL。

記憶體導柱P於自Z方向觀察之情形時，為例如圓狀或橢圓狀。記憶體導柱P自內側依序具有核心絕緣體52、半導體主體53、及記憶體膜54。

核心絕緣體52係於Z方向延伸之柱狀體。核心絕緣體52包含例如矽氧化物。核心絕緣體52處於半導體主體53之內側。

半導體主體53於Z方向延伸，且作為通道發揮功能。半導體主體53連接於作為第2支持基板60之源極線發揮功能之導電區域。半導體主體53覆蓋核心絕緣體52之外周面。半導體主體53包含例如矽。矽係使例如非晶矽結晶化之多晶矽。

記憶體膜54於Z方向延伸。記憶體膜54覆蓋半導體主體53之外周面。記憶體膜54位於記憶體孔MH之內表面與半導體主體53之外側面之間。記憶體膜54包含例如隧道絕緣膜55、與電荷蓄積膜56。

隧道絕緣膜55位於電荷蓄積膜56與半導體主體53之間。隧道絕緣膜55包含例如矽氧化物、或矽氧化物與矽氮化物。隧道絕緣膜55係半導體主體53與電荷蓄積膜56之間之電位障壁。

電荷蓄積膜56設置於字元線WL及層間絕緣膜45b之各者與隧道絕緣膜55之間。電荷蓄積膜56包含例如矽氮化物。電荷蓄積膜56與字元線WL之交叉部分作為記憶胞MC發揮功能。記憶胞MC藉由電荷蓄積膜56與字元線WL之交叉部分(電荷蓄積部)內有無電荷、或蓄積之電荷量，保持資料。電荷蓄積部處於字元線WL與半導體主體53之間，周圍由絕緣材料包圍。

亦可於字元線WL與層間絕緣膜45b之間、及字元線WL與記憶體膜54之間，設置有區塊絕緣膜57及障壁膜58。區塊絕緣膜57係抑制反向隧穿之絕緣膜。反向隧穿係電荷自字元線WL向記憶體膜54返回之現象。區塊絕緣膜57係積層有例如矽氧化膜、金屬氧化物膜、或複數個絕緣膜之積層構造膜。金屬氧化物之一例係鋁氧化物。障壁膜58係例如氮化鈦膜、或氮化鈦與鈦之積層構造膜。

亦可於層間絕緣膜45b與電荷蓄積膜56之間設置覆蓋絕緣膜59。覆蓋絕緣膜59包含例如矽氧化物。覆蓋絕緣膜59於加工時保護電荷蓄積膜56免於蝕刻。可無覆蓋絕緣膜59，亦可於導電層51與電荷蓄積膜56之間殘留一部分，作為區塊絕緣膜使用。

<2.接合焊墊之構成>

接著，對第1接合焊墊38、第2接合焊墊48之構成進行說明。圖3係顯示複數個第1接合焊墊38、第2接合焊墊48之剖視圖。如圖3所示，第1積層體30之第1配線37包含彼此電性獨立之第1配線37A、37B、37C。於X方向及Y方向上，於第1配線37A、37B、37C之間，設置有第1層間絕緣膜35。藉此，第1配線37A、37B、37C相互電性絕緣。第1配線37A、37B、37C可成為互不相同之電位。以下，於不相互區分第1配線37A、37B、37C之情形時，稱為「第1配線37」。

第1積層體30之第1接合焊墊38包含：第1接合焊墊38A，其連接於第 1配線37A；第1接合焊墊38B，其連接於第1配線37B；及第1接合焊墊38C，其連接於第1配線37C。於X方向及Y方向上，於第1接合焊墊38A、38B、38C之間，設置有第1層間絕緣膜35。第1接合焊墊38A、38B、38C可成為互不相同之電位。以下，於不相互區分第1接合焊墊38A、38B、38C之情形時，稱為「第1接合焊墊38」。

第1積層體30之第1絕緣部36包含：第1絕緣部36A，其介隔稍後敘述之障壁金屬層96，由第1接合焊墊38A包圍周圍；第1絕緣部36B，其介隔障壁金屬層96，由第1接合焊墊38B包圍周圍；及第1絕緣部36C，其介隔障壁金屬層96，由第1接合焊墊38C包圍周圍。以下，於不相互區分第1絕緣部36A、36B、36C之情形時，稱為「第1絕緣部36」。第1絕緣部36藉由例如TEOS(正矽酸四乙酯(Si(OC₂H₅)₄)、矽氧化物(SiO₂)、或矽氮化物(SiN)等形成。

同樣地，第2積層體40之第2配線47包含彼此電性獨立之第2配線47A、47B、47C。於X方向及Y方向上，於第2配線47A、47B、47C之間，設置有第2層間絕緣膜45。藉此，第2配線47A、47B、47C相互電性絕緣。第2配線47A、47B、47C可成為互不相同之電位。以下，於不相互區分第2配線47A、47B、47C之情形時，稱為「第2配線47」。

第2積層體40之第2接合焊墊48包含：第2接合焊墊48A，其連接於第2配線47A；第2接合焊墊48B，其連接於第2配線47B；及第2接合焊墊48C，其連接於第2配線47C。於X方向及Y方向上，於第2接合焊墊48A、 48B、48C之間，設置有第2層間絕緣膜45。第2接合焊墊48A、48B、48C可成為互不相同之電位。以下，於不相互區分第2接合焊墊48A、48B、48C之情形時，稱為「第2接合焊墊48」。

第2積層體40之第2絕緣部46包含：第2絕緣部46A，其介隔障壁金屬層96，由第2接合焊墊48A包圍周圍；第2絕緣部46B，其介隔障壁金屬層96，由第2接合焊墊48B包圍周圍；及第2絕緣部46C，其介隔障壁金屬層96，由第2接合焊墊48C包圍周圍。以下，於不相互區分第2絕緣部46A、46B、46C之情形時，稱為「第2絕緣部46」。第2絕緣部46由例如TEOS(正矽酸四乙酯(Si(OC₂H₅)₄)、矽氧化物(SiO₂)、或矽氮化物(SiN)等形成。

第1積層體30之第1接合焊墊38、與第2積層體40之第2接合焊墊48由貼合面S相互接合。藉此，將第1積層體30之第1接合焊墊38、與第2積層體40之第2接合焊墊48相互接合。即，本實施形態之半導體裝置1具備接合電路晶片(第1層)2之第1接合焊墊38、與陣列晶片(第2層)3之第2接合焊墊48之接合部50。於圖3所示之例中，以彼此相同之態樣設置第1積層體30之第1接合焊墊38、與第2積層體40之第2接合焊墊48。「態樣相同」意味著第1接合焊墊38、第2接合焊墊48之立體形狀相同。於該情形時，第1積層體30之第1接合焊墊38、與第2積層體40之第2接合焊墊48以1對1之對應關係相互接合。

於本實施形態，藉由將第1積層體30之第1接合焊墊38A、與第2積層體40之第2接合焊墊48A相互接合，而電性連接第1配線37A與第2配線47A。同樣地，藉由將第1積層體30之第1接合焊墊38B、與第2積層體40之第2接合焊墊48B相互接合，而電性連接第1配線37B與第2配線47B。藉由將第1積層體30之第1接合焊墊38C、與第2積層體40之第2接合焊墊48C相互接合，而電性連接第1配線37C與第2配線47C。

於本實施形態，第1接合焊墊38A、38B、38C、第2接合焊墊48A、48B、48C彼此具有相同立體形狀。因此以下，對第1積層體30之1個第1接合焊墊38進行詳細說明。第2積層體40之第2接合焊墊48亦具有與以下說明之構造相同之構造。

圖4係顯示第1接合焊墊38之圖。圖4之上圖係顯示自Z方向觀察之第1接合焊墊38之圖。即，圖4之上圖顯示於將積層有電路晶片(第1層)2、與陣列晶片(第2層)3之方向設為積層方向時，與積層方向垂直之面之第1接合焊墊38。圖4之下圖係放大圖3之第1接合焊墊38A之圖。於本實施形態中，自Z方向觀察之第1接合焊墊38之外形狀為四角形狀。具體而言，第1接合焊墊38之外形狀係4個邊分別於X方向或Y方向延伸之正方形狀。於與積層方向垂直之面上，第1接合焊墊38具備連續配置於第1絕緣部36周圍之區域。於本實施形態中，第1絕緣部36以島狀配置於第1接合焊墊38之中心。即，於自Z方向觀察時，第1絕緣部36不與第1層間絕緣膜35連接，於第1絕緣部36與第1層間絕緣膜35之間，配置有第1接合焊墊38。於本實施形態中，自Z方向觀察之第1絕緣部36之形狀為四角形狀(正方形狀)。具體而言，自Z方向觀察之第1絕緣部36之形狀為4個邊分別於X方向或Y方向延伸之正方形狀。

第1接合焊墊38之X方向之寬度W1雖無特別限定，但為例如300nm~5μm。第1接合焊墊38之Y方向之寬度W2雖無特別限定，但為例如300nm~5μm。

第1絕緣部36之X方向之寬度W3小於W1。第1絕緣部36之Y方向之寬度W4小於W2。

於本實施形態中，第1接合焊墊38具有焊墊本體91、與配線連接部92。焊墊本體91於貼合面S(參照圖3)露出，接合於第2積層體40之第2接合焊墊48。配線連接部92位於焊墊本體91與第1配線37之間，連接焊墊本體91與第1配線37。配線連接部92與焊墊本體91相比較細。例如，X方向之配線連接部92之寬度W6小於X方向之焊墊本體91之寬度W5。同樣地，Y方向之配線連接部92之寬度小於Y方向之焊墊本體91之寬度。焊墊本體91經由對應之配線連接部92連接於第1配線37。

第1接合焊墊38具有導電部95與障壁金屬層96。導電部95形成第1接合焊墊38之主要部分。障壁金屬層96於X方向及Y方向上設置於導電部95與第1絕緣部36之間。同樣地，障壁金屬層96於X方向及Y方向上設置於導電部95與第1層間絕緣膜35之間。同樣地，於第1接合焊墊38與第1層間絕緣膜35之間，設置有障壁金屬層96。障壁金屬層96係抑制導電部95所包含之導電材料(例如銅或鋁)擴散至第1層間絕緣膜35之金屬層。導電部 95及障壁金屬層96之各者設置於焊墊本體91及連接部92之兩者。X方向之障壁金屬層96之膜厚T1小於焊墊本體91之導電部95之寬度W5及配線連接部92之導電部95之寬度W6。Y方向之障壁金屬層96之膜厚小於Y方向之焊墊本體91之導電部95之寬度及Y方向之配線連接部92之導電部95之寬度。

以上，對第1積層體30之第1接合焊墊38進行說明。第2積層體40之第2接合焊墊48於上述說明中，只要將「第1接合焊墊38」換讀為「第2接合焊墊48」，將「第1配線37」換讀為「第2配線47」即可。

圖5係顯示電路晶片2之第1積層體30與陣列晶片3之第2積層體40貼合時之第1積層體30之第1接合焊墊38及第2積層體40之第2接合焊墊48之狀態之剖視圖。貼合前之電路晶片2係半導體基板，該半導體基板係：於俯視下具備複數個第1接合焊墊38與包含絕緣體之1個以上之第1絕緣部36，且，第1接合焊墊38具備連續配置於第1絕緣部36周圍之區域。貼合前之陣列晶片3係半導體基板，該半導體基板係：於俯視下具備複數個第2接合焊墊48與包含絕緣體之1個以上之第2絕緣部46，且，第2接合焊墊48具備連續配置於第2絕緣部46周圍之區域。第1接合焊墊38之端部E具有向-Z方向碗狀凹陷之凹部RS。因於第1絕緣部36中導電部95之X方向及Y方向之尺寸變小，故第1接合焊墊38之凹部RS較無第1絕緣部36之情形更淺。第2接合焊墊48之端部E具有向+Z方向碗狀凹陷之凹部RS。因於第2絕緣部46中導電部95之X方向及Y方向之尺寸變小，故第1接合焊墊38之凹部RS較無第2絕緣部46之情形更淺。

於貼合第1積層體30與第2積層體40時，加熱第1積層體30及第2積層體40。藉此，第1接合焊墊38之凹部RS與第2接合焊墊48之凹部RS被填埋而消失(或變小)。

<3.半導體裝置之製造方法>

接著，對半導體裝置1之製造方法進行說明。圖6至圖9係顯示半導體裝置1之製造方法之剖視圖。

圖6顯示電路晶片2之製造階段。製造電路晶片2作為電路晶圓CW之一部分。電路晶圓CW包含複數個電路晶片2。電路晶圓CW藉由於第1支持基板10上形成第1積層體30而獲得。第1積層體30包含電晶體31、接觸插塞32、配線33、焊墊34、及第1層間絕緣膜35。該等逐層形成。電路晶圓CW藉由重複該等各層之成膜、利用光刻等之加工而形成。第1接合焊墊38以外之成膜方法及加工方法可使用周知之方法。於電路晶圓CW之與第1支持基板10成相反側之貼合面S1，複數個第1接合焊墊38露出。藉此，完成電路晶圓CW。

此處，詳細說明第1接合焊墊38之形成方法。圖7顯示第1接合焊墊38之製造階段之細節。首先，如圖7中之(a)所示，於第1配線37上設置第1層間絕緣膜35之一部分。設置於第1配線37上之第1層間絕緣膜35由例如矽氧化物(SiO₂)形成。

接著，如圖7中之(b)所示，由光刻步驟(Photo Engraving Process：PEP)形成抗蝕劑圖案，由反應性離子蝕刻(Reactive Ion Etching：RIE)蝕刻第1層間絕緣膜35。藉此，於之後步驟設置第1接合焊墊38之位置形成複數個孔102及複數個第1絕緣部36。

接著，如圖7中之(c)所示，於孔102之內表面及第1絕緣部36之周圍形成成為障壁金屬層之基礎之導電層103a。之後，藉由於孔102之內部嵌入導電材料(例如銅或鋁般之金屬材料)而形成成為焊墊本體95之基礎之導電部103b。藉此，形成填埋孔102之導電部103。導電部103係成為複數個第1接合焊墊38之基礎之導電部。

接著，如圖7中之(d)所示由化學機械研磨(Chemical Mechanical Polisher：CMP)進行導電部103之平坦化。藉此，自導電部103形成複數個第1接合焊墊38。此時，於各接合焊墊之上端部之表面，由凹狀缺陷(Dishing)形成凹部RS。

圖8顯示陣列晶片3之製造階段。製造陣列晶片3作為陣列晶圓AW之一部分。陣列晶圓AW包含複數個陣列晶片3。圖8所示之陣列晶圓AW為與電路晶圓CW貼合前之狀態，相對於圖1所示之陣列晶片3上下反轉。

陣列晶圓AW藉由於第2支持基板60上形成第2積層體40而獲得。第2積層體40包含記憶胞陣列41、接觸插塞42、配線43、焊墊44、及第2層間絕緣膜45。該等逐層形成。陣列晶圓AW藉由重複該等各層之成膜、利用光刻等之加工而形成。第2接合焊墊48以外之成膜方法及加工方法可使用周知之方法。於陣列晶圓AW之與第2支持基板60成相反側之貼合面S2，複數個第2接合焊墊48露出。第2接合焊墊48之形成方法與例如參照圖7說明之第1接合焊墊38之形成方法相同。藉此，完成電路晶圓CW。

圖9顯示電路晶圓CW與陣列晶圓AW之貼合階段。具體而言，加熱電路晶圓CW及陣列晶圓AW，且使電路晶圓CW之貼合面S1與陣列晶圓AW之貼合面S2對向(即，使第1積層體30之第1接合焊墊38與第2積層體40之第2接合焊墊48對向)，貼合電路晶圓CW與陣列晶圓AW。藉此接著第1層間絕緣膜35與第2層間絕緣膜45。

接著，以400℃將陣列晶圓AW及電路晶圓CW進行退火。藉此將第1接合焊墊38與第2接合焊墊48接合，形成接合部50。藉此，形成電路晶圓CW與陣列晶圓AW貼合之貼合體111。

接著，使第2支持基板60薄型化。藉由例如CMP進行第2支持基板60之薄型化。接著，藉由周知之方法，相對於第2支持基板60設置外部連接焊墊71及絕緣層72、73。且，沿著未圖示之切割線切斷貼合體111。藉此，將貼合體111分斷成複數個晶片(半導體裝置1)。藉此，獲得半導體裝置1。

<4.優點>

為進行比較，對於接合焊墊之內部無絕緣部之情形進行考慮。於此種比較例之構成中，若由於CMP或其他原因而於接合焊墊之端部產生較大之凹狀缺陷，則有於貼合之2個接合焊墊之間殘留空間之情形。於該情形時，為接合2個接合焊墊，需提高退火溫度。若提高退火溫度，則有形成空隙等之情形。另，若以為更確實地接合2個接合焊墊而增大熱膨脹之方式使退火溫度上升，則有障壁金屬層所包含之金屬於絕緣體之內部擴散，障壁金屬層之障壁性下降之可能性。

另一方面，於本實施形態中，第1接合焊墊38具備連續配置於第1絕緣部36周圍之區域。因此，於X方向、Y方向上，第1接合焊墊38之寬度變小，不易產生較大之凹狀缺陷，且凹部RS之凹陷量變小。因此，可降低退火時之溫度，不易產生空隙等。其結果，可謀求可靠性與良品率之提高。

障壁金屬層96於退火時，抑制導電部95之膨脹，阻礙接合焊墊彼此之接合。因此，障壁金屬層96與導電部95之接觸面積越小越佳。因本實施形態之第1接合焊墊38具備連續配置於第1絕緣部36、第2絕緣部46周圍之區域，故可減小障壁金屬層96與導電部95之接觸面積。此外，因與減小導電部95之尺寸之情形比較，可增大導電部95之體積，故可增大退火時之導電部95之體積增加量。因此，即使降低退火溫度，亦可使第1接合焊墊38與第2接合焊墊48接合。其結果，可謀求可靠性與良品率之進一步提高。

<5.變化例>

以下，對變化例進行說明。本變化例中除以下說明之以外之構成與上述實施形態之構成相同。

<5.1 變化例1>

圖10係顯示變化例1之半導體裝置1之剖視圖。於本變化例中，第2接合焊墊48係於中心未設置第2絕緣部46之先前之接合焊墊。變化例1之半導體裝置1之電路晶片(第1層)2及陣列晶片(第2層)3中之至少1者具備1個以上之包含絕緣體之第1絕緣部36、第2絕緣部46，且第1接合焊墊38、第2接合焊墊48中之至少1者具備連續配置於上述絕緣部之周圍之區域。

於本變化例中，因第1積層體30之第1接合焊墊38之凹部RS之凹陷量較小，故可以較無第1絕緣部36之情形更低之退火溫度進行接合。因此，可謀求半導體裝置1之電性特性提高。

<5.2 變化例2>

圖11係顯示變化例2之半導體裝置1之剖視圖。於本變化例中，第1積層體30之第1接合焊墊38A及第2積層體40之第2接合焊墊48A係未設置絕緣部36之先前之接合焊墊。於本變化例2之半導體裝置1中，第1接合焊墊38、第2接合焊墊48中之至少1者具備連續配置於上述絕緣部之周圍之區域。即，變化例2之半導體裝置1之電路晶片(第1層)2及陣列晶片(第2層)3之兩者具備1個以上之包含絕緣體之第1絕緣部36、第2絕緣部46，且，第1接合焊墊38、第2接合焊墊48中之至少1者具備連續配置於上述絕緣部之周圍之區域。

於本變化例中，因第1積層體30之第1接合焊墊38之凹部RS之凹陷量及第2積層體40之接合焊墊之凹部RS之凹陷量較小，故可以較無第1絕緣部36及第2絕緣部46之情形更低之退火溫度進行接合。因此，可謀求半導體裝置1之電性特性之提高。又，焊墊之尺寸較小之第1接合焊墊38A及第2接合焊墊48A因接合焊墊之凹部RS凹陷量較小，故可以較低之退火溫度接合。因此，可謀求半導體裝置1之電性特性之提高。

<6．實施例>

以下，說明與第1接合焊墊38、第2接合焊墊48之形狀相關之若干實施例。以下，以第1積層體30之第1接合焊墊38之形狀為代表進行說明。第2積層體40之第2接合焊墊48之形狀亦同樣。另，第1接合焊墊38及第2接合焊墊48之形狀不限定於以下說明之實施例之內容。

<6.1 第1實施例>

圖12係顯示第1實施例之第1接合焊墊38之形狀之剖視圖。圖12顯示於將積層有電路晶片(第1層)2、與陣列晶片(第2層)3之方向設為積層方向時，與積層方向垂直之面之第1接合焊墊38。於第1實施例中，自Z方向觀察之第1接合焊墊38之外形狀為四角形狀。具體而言，第1接合焊墊38之外形狀係4個邊分別於X方向或Y方向延伸之正方形狀。於與積層方向垂直之面上，第1接合焊墊38具備連續配置於第1絕緣部36之周圍之區域。即，自Z方向觀察時，第1絕緣部36不與第1層間絕緣膜35連接，於第1絕緣部36與第1層間絕緣膜35之間，配置有第1接合焊墊38。於第1實施例中，第1絕緣部36以島狀配置於第1接合焊墊38之中心，自Z方向觀察之第1絕緣部36之形狀為圓形。第1絕緣部36之直徑d1小於X方向之第1接合焊墊38之寬度W1。藉由將第1接合焊墊38之形狀設為第1實施例之接合焊墊之形狀，可減小凹部之凹陷量。

<6.2 第2實施例>

圖13係顯示第2實施例之第1接合焊墊38之形狀之剖視圖。圖13顯示於將積層有電路晶片(第1層)2、與陣列晶片(第2層)3之方向設為積層方向時，與積層方向垂直之面之第1接合焊墊38。於第2實施例中，自Z方向觀察之第1接合焊墊38之外形狀為圓狀。於與積層方向垂直之面上，第1接合焊墊38具備連續配置於第1絕緣部36之周圍之區域。於第2實施例中，第1絕緣部36以島狀配置於第1接合焊墊38之中心，自Z方向觀察之第1絕緣部36之形狀為圓狀。第1絕緣部36之直徑d1小於X方向之第1接合焊墊38之寬度d2。藉由將第1接合焊墊38之形狀設為第2實施例之接合焊墊之形狀，可減小凹部之凹陷量。

<6.3 第3實施例>

圖14係顯示第3實施例之第1接合焊墊38之形狀之剖視圖。圖14顯示於將積層有電路晶片(第1層)2、與陣列晶片(第2層)3之方向設為積層方向時，與積層方向垂直之面之第1接合焊墊38。於第3實施例中，自Z方向觀察之第1接合焊墊38之外形狀為四角形狀。具體而言，第1接合焊墊38之外形狀係4個邊分別於X方向或Y方向延伸之正方形狀。於與積層方向垂直之面上，第1接合焊墊38具備連續配置於第1絕緣部36之周圍之區域。即，自Z方向觀察時，第1絕緣部36不與第1層間絕緣膜35連接，於第1絕緣部36與第1層間絕緣膜35之間，配置有第1接合焊墊38。於第3實施例中，第1絕緣部36以島狀配置於第1接合焊墊38之中心，自Z方向觀察之第1絕緣部36之形狀係4個邊分別於X方向或Y方向延伸之長方形狀。X方向之第1絕緣部36之W7小於X方向之第1接合焊墊38之寬度W1。Y方向之第1絕緣部36之W8小於Y方向之第1接合焊墊38之寬度W2。藉由將第1接合焊墊38之形狀設為第3實施例之接合焊墊之形狀，可減小凹部之凹陷量。

<6.4 第4實施例>

圖15係顯示第4實施例之第1接合焊墊38之形狀之剖視圖。圖15顯示於將積層有電路晶片(第1層)2、與陣列晶片(第2層)3之方向設為積層方向時，與積層方向垂直之面之第1接合焊墊38。於第4實施例中，自Z方向觀察之第1接合焊墊38之外形狀為四角形狀。具體而言，第1接合焊墊38之外形狀係4個邊分別於X方向或Y方向延伸之正方形狀。於與積層方向垂直之面上，第1接合焊墊38具備連續配置於第1絕緣部36之周圍之區域。即，自Z方向觀察時，第1絕緣部36不與第1層間絕緣膜35連接，於第1絕緣部36與第1層間絕緣膜35之間，配置有第1接合焊墊38。於第4實施例中，第1絕緣部36以島狀複數個配置於第1接合焊墊38之中心。複數個第1連接部36於Y方向上均等分開設置。藉由將第1接合焊墊38之形狀設為第4實施例之接合焊墊之形狀，可減小凹部之凹陷量。

<6.5 第5實施例>

圖16係顯示第5實施例之第1接合焊墊38之形狀之剖視圖。圖16顯示於將積層有電路晶片(第1層)2、與陣列晶片(第2層)3之方向設為積層方向時，與積層方向垂直之面之第1接合焊墊38。於與積層方向垂直之面上，第1接合焊墊38具備連續配置於第1絕緣部36周圍之區域。於第5實施例中，第1絕緣部36島狀配置於第1接合焊墊38之中心。即，自Z方向觀察時，第1絕緣部36不與第1層間絕緣膜35連接，於第1絕緣部36與第1層間絕緣膜35之間，配置有第1接合焊墊38。又，具備與第1層間絕緣膜35連續連接，且向第1接合焊墊38側突出之突出絕緣部39。突出絕緣部39之形狀於此處為四角形狀，但突出絕緣部39之形狀並不特別限定。於第5實施例中，第1絕緣部36與2個突出絕緣部39於Y方向上均等分開設置。藉由將第1接合焊墊38之形狀設為第5實施例之接合焊墊之形狀，可減小凹部之凹陷量。

以上，對實施形態、變化例、及若干實施例進行說明。但，實施形態或變化例、實施例並不限定於上述之例。於上述之所有說明中，第1接合焊墊38及第2接合焊墊48之形狀亦可相反。

雖已說明本發明之若干實施形態，但該等實施形態係作為例而提示者，並非意圖限定發明之範圍。該等實施形態可由其他各種形態實施，於不脫離發明主旨之範圍內，可進行各種省略、置換、變更。該等實施形態或其變化與包含於發明範圍或主旨同樣，亦包含於申請專利範圍所記載之發明與其均等之範圍內。

[相關申請案之參照]

本申請案享受以日本專利申請案2021-141525號(申請日：2021年8月31日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。