TWI762057B - 閘極驅動電路 - Google Patents

Abstract

本發明提供閘極驅動電路。閘極驅動電路包括串聯耦接的移位暫存電路，其中第N級的移位暫存電路包括方向選擇電路、電壓調整電路、下拉電路以及輸出級電路。方向選擇電路在第一驅動端上產生第一驅動信號。電壓調整電路依據第一掃描方向信號或第二掃描方向信號以拉高第二驅動信號。下拉電路基於前級閘極驅動信號以及後級閘極驅動信號，並依據第一掃描方向信號或第二掃描方向信號以拉低第二驅動信號。輸出級電路依據第一驅動信號以及第二驅動信號以產生第N級閘極驅動信號。

Description

閘極驅動電路

本發明是有關於一種閘極驅動電路，且特別是有關於一種顯示裝置的閘極驅動電路。

隨著電子技術的進步，近年來車用面板也愈來愈廣泛，並且對於顯示面板的安全性評估以及可靠度的議題也愈來愈受到消費者的關注。

而在顯示面板的技術中，習知的移位暫存電路中的下拉電路經常會存在競爭條件(race condition)，進而造成下拉電路的洩流路徑存在較大的電流。在此情況下，將會使得移位暫存電路中欲進行充電動作的驅動端會受到此競爭現象的影響而出現非預期的狀況，並嚴重影響了整體電路的可靠度。

本發明提供一種閘極驅動電路，可有效地提升電路的可靠度。

本發明的閘極驅動電路包括串聯耦接的移位暫存電路， 其中第N級的移位暫存電路包括方向選擇電路、電壓調整電路、下拉電路以及輸出級電路。方向選擇電路耦接至第一驅動端，依據前級閘極驅動信號以及後級閘極驅動信號以選擇第一掃描方向信號或第二掃描方向信號來在第一驅動端上產生第一驅動信號。電壓調整電路耦接至第二驅動端，依據第一掃描方向信號或第二掃描方向信號以拉高第二驅動端上的第二驅動信號。下拉電路耦接至第一驅動端以及第二驅動端，下拉電路基於前級閘極驅動信號以及後級閘極驅動信號，並依據第一掃描方向信號或第二掃描方向信號以拉低第二驅動端上的第二驅動信號。輸出級電路耦接至第一驅動端以及第二驅動端，依據第一驅動信號以及第二驅動信號以產生第N級閘極驅動信號。

基於上述，本發明諸實施例所述閘極驅動電路的移位暫存電路，可以透過具有雙向驅動功能的下拉電路來有效地拉低第二驅動端上的第二驅動信號，使電路中不會發生競爭現象。如此一來，當第一驅動端欲進行充電動作時，第一驅動端將不會受到第二驅動端上的第二驅動信號的影響而順利地充電至高電壓準位，藉以提升電路的可靠度。

100、200、300:第N級的移位暫存電路

110、210、310:方向選擇電路

120、220、320:電壓調整電路

130、230、330:下拉電路

140、240、340:輸出級電路

231、331:信號選擇器

232、332:信號傳輸器

350:下拉驅動器

360:阻漏電元件

CK1~CK6:時脈信號

D2U:第二掃描方向信號

DE1:第一驅動端

DS1:第一驅動信號

DE2:第二驅動端

DS2:第二驅動信號

GOFF:閘極關閉信號

M11、M12、M21~M24、M31~M34、M42~M53、M61、M62:電晶體

MD1:下拉電晶體

OUT1:輸出端

OUT2:輔助輸出端

PD:信號輸出端

RST:重置信號

SR[N]:第N級閘極驅動信號

SR_T[N]:第N級輔助閘極驅動信號

SR_T[N-1]:前級閘極驅動信號

SR_T[N+1]:後級閘極驅動信號

T1、T2:時間區間

U2D:第一掃描方向信號

VGH:閘極高電壓

XDONB:參考接地電壓

圖1繪示本發明一實施例的閘極驅動電路的示意圖。

圖2繪示本發明另一實施例的移位暫存電路的示意圖。

圖3繪示本發明另一實施例的移位暫存電路的示意圖。

圖4繪示本發明實施例的移位暫存電路的動作波形圖。

在本案說明書全文(包括申請專利範圍)中所使用的「耦接(或連接)」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接(或連接)於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。

請參照圖1，圖1繪示本發明一實施例的閘極驅動電路的示意圖。閘極驅動電路包括多個串聯耦接的移位暫存電路，其中第N級的移位暫存電路100包括方向選擇電路110、電壓調整電路120、下拉電路130以及輸出級電路140。方向選擇電路110耦接至第一驅動端DE1。方向選擇電路110可接收前級閘極驅動信號SR_T[N-1]、後級閘極驅動信號SR_T[N+1]、第一掃描方向信號U2D以及第二掃描方向信號D2U，並依據前級閘極驅動信號SR_T[N-1]以及後級閘極驅動信號SR_T[N+1]以選擇第一掃描方向信號U2D或第二掃描方向信號D2U來在第一驅動端DE1上產生第一驅動信號DS1。

值得一提的是，在本實施例中，第一掃描方向信號U2D用以指示閘極驅動電路的掃描方向為第一方向(例如，由顯示面板(未繪示)上方朝向顯示面板下方進行掃描)，而第二掃描方向信號D2U則用以指示閘極驅動電路的掃描方向為第二方向(例如，由顯示面板下方朝向顯示面板上方進行掃描)。另外，在本實施例中，前級閘極驅動信號SR_T[N-1]以及後級閘極驅動信號SR_T[N+1]則可分別為第N-1級以及第N+1級的移位暫存電路所產生的閘極驅動信號，或者，前級閘極驅動信號SR_T[N-1]以及後級閘極驅動信號SR_T[N+1]亦可分別為第N-1級以及第N+1級的移位暫存電路所產生的輔助閘極驅動信號。而關於輔助閘極驅動信號的產生方式，在後面的實施例中將有詳細的說明。

另一方面，電壓調整電路120耦接至第二驅動端DE2。電壓調整電路120可接收時脈信號CK3、CK5、閘極高電壓VGH、第一掃描方向信號U2D以及第二掃描方向信號D2U。電壓調整電路120可用以基於時脈信號CK3、CK5，並依據第一掃描方向信號U2D以及第二掃描方向信號D2U以拉高第二驅動端DE2上的第二驅動信號DS2的電壓值為閘極高電壓VGH。

下拉電路130耦接至第一驅動端DE1以及第二驅動端DE2。下拉電路130可接收前級閘極驅動信號SR_T[N-1]、後級閘極驅動信號SR_T[N+1]、第一掃描方向信號U2D、第二掃描方向信號D2U以及參考接地電壓XDONB。下拉電路130可用以基於前級閘極驅動信號SR_T[N-1]以及後級閘極驅動信號 SR_T[N+1]，並依據第一掃描方向信號U2D或第二掃描方向信號D2U以拉低第二驅動端DE2上的第二驅動信號DS2的電壓值為參考接地電壓XDONB。

另一方面，輸出級電路140耦接至第一驅動端DE1以及第二驅動端DE2。輸出級電路140可接收時脈信號CK1、閘極高電壓VGH、第一驅動信號DS1以及第二驅動信號DS2。輸出級電路140可用以基於時脈信號CK1，並依據第一驅動信號DS1以及第二驅動信號DS2以產生第N級閘極驅動信號SR[N]。

值得注意的是，上述的N為正整數，並且本發明實施例的閘極驅動電路可以應用於6相位(phase)的移位暫存電路(亦即，6組移位暫存電路)中，但本發明並不限於此。另外，在本實施例中，時脈信號CK1、CK3以及CK5可以是由時脈信號產生器(未繪示)所產生。其中，在6相位的移位暫存電路的設計需求下，所述時脈信號產生器可用以產生依序致能的時脈信號CK1~CK6，並將這些時脈信號CK1~CK6提供至對應的移位暫存電路中。其中，上述的時脈信號的數量並不侷限於6個，所述時脈信號產生器可根據閘極驅動電路的設計需求而產生不同數量的時脈信號。

依據上述說明，由於本實施的下拉電路130具備雙向驅動的功能，因此，無論閘極驅動電路的掃描方向為何種掃描方式(例如，第一方向或第二方向)，下拉電路130皆可依據第一掃描方向信號U2D或第二掃描方向信號D2U的狀態，並透過前級閘極 驅動信號SR_T[N-1]以及後級閘極驅動信號SR_T[N+1]來有效地拉低第二驅動端DE2上的第二驅動信號DS2的電壓值，以提升下拉第二驅動端DE2上的第二驅動信號DS2的能力。

除此之外，由於本實施例的下拉電路130中沒有額外的洩流路徑，因此在移位暫存電路內部的電晶體處於劣化的狀態(例如，電晶體為低載子遷移率(low mobility)或/以及高導通電壓(high threshold voltage))下，當前一級的信號寫入時，下拉電路130皆能夠快速地將第二驅動端DE2上的第二驅動信號DS2拉低至低電壓準位，並且第一驅動端DE1上的第一驅動信號DS1能夠正常地被上拉至高電壓準位。如此一來，本實施例的閘極驅動電路可不受電路中的競爭現象影響，而有效地提升移位暫存電路100的可靠度。

以下請參照圖2，圖2繪示本發明另一實施例的移位暫存電路的示意圖。在圖2中，第N級的移位暫存電路200包括方向選擇電路210、電壓調整電路220、下拉電路230以及輸出級電路240。在本實施例中，方向選擇電路210包括電晶體M11以及M12。電晶體M11的第一端耦接至第一驅動端DE1，電晶體M11的第二端接收第一掃描方向信號U2D，電晶體M11的控制端接收前級閘極驅動信號SR_T[N-1]。電晶體M12的第一端耦接至第一驅動端DE1，電晶體M12的第二端接收第二掃描方向信號D2U，電晶體M12的控制端接收後級閘極驅動信號SR_T[N+1]。電晶體M11以及M12的其中之一可依據前級閘極驅動信號SR_T[N-1]或後級閘 極驅動信號SR_T[N+1]而被導通，並傳送第一掃描方向信號U2D或第二掃描方向信號D2U至第一驅動端DE1以產生第一驅動信號DS1。

在本實施例中，電壓調整電路220包括電晶體M21~M23。電晶體M21的第二端接收時脈信號CK3，電晶體M21的控制端接收第一掃描方向信號U2D。電晶體M22的第一端耦接至電晶體M21的第一端，電晶體M22的第二端接收時脈信號CK5，電晶體M22的控制端接收第二掃描方向信號D2U。電晶體M23的第一端耦接至第二驅動端DE2，電晶體M23的第二端接收閘極高電壓VGH，電晶體M23的控制端耦接至電晶體M21的第一端。

具體而言，在電壓調整電路220中，電晶體M21以及M22的其中之一可依據第一掃描方向信號U2D或第二掃描方向信號D2U而被導通，並傳送第二時脈信號CK3或第三時脈信號CK5至電晶體M23的控制端。接著，當電晶體M23依據被致能的第二時脈信號CK3或第三時脈信號CK5而被導通時，電壓調整電路220可以將第二驅動端DE2上的第二驅動信號DS2的電壓值上拉至閘極高電壓VGH。

在本實施例中，下拉電路230包括信號選擇器231、信號傳輸器232以及下拉電晶體MD1。信號選擇器231包括電晶體M31以及M32。電晶體M31的第一端耦接至信號輸出端PD，電晶體M31的第二端接收前級閘極驅動信號SR_T[N-1]，電晶體M31的控制端接收第一掃描方向信號U2D。電晶體M32的第一端耦接 至信號輸出端PD，電晶體M32的第二端接收後級閘極驅動信號SR_T[N+1]，電晶體M32的控制端接收第二掃描方向信號D2U。

信號傳輸器232包括電晶體M33以及M34。電晶體M33的第一端接收參考接地電壓XDONB，電晶體M33的第二端耦接至第二驅動端DE2並接收第二驅動信號DS2，電晶體M33的控制端耦接至信號輸出端PD。電晶體M34的第一端接收參考接地電壓XDONB，電晶體M34的第二端耦接至第二驅動端DE2並接收第二驅動信號DS2，電晶體M34的控制端耦接至第一驅動端DE1並接收第一驅動信號DS1。

此外，下拉電晶體MD1的第一端接收參考接地電壓XDONB，下拉電晶體MD1的第二端耦接至第一驅動端DE1並接收第一驅動信號DS1，下拉電晶體MD1的控制端耦接至第二驅動端DE2並接收第二驅動信號DS2。

具體而言，在下拉電路230中，信號選擇器231可依據第一掃描方向信號U2D或該第二掃描方向信號D2U以選擇將前級閘極驅動信號SR_T[N-1]或後級閘極驅動信號SR_T[N+1]傳遞至信號輸出端PD。接著，信號傳輸器230可依據前級閘極驅動信號SR_T[N-1]與後級閘極驅動信號SR_T[N+1]的其中之一以及第一驅動信號DS1以拉低第二驅動信號DS2。

舉例來說，當第一掃描方向信號U2D被設定為致能(例如是高電壓準位)且第二掃描方向信號D2U被設定為禁能(例如是低電壓準位)時，電晶體M31可依據第一掃描方向信號U2D而 被導通且電晶體M32可依據第二掃描方向信號D2U而被斷開。此時，信號選擇器231可將前級閘極驅動信號SR_T[N-1]傳遞至信號輸出端PD。接著，當電晶體M33依據前級閘極驅動信號SR_T[N-1]而被導通以及/或電晶體M34依據第一驅動信號DS1而被導通時，下拉電路230可透過信號傳輸器232來下拉第二驅動端DE2上的第二驅動信號DS2至參考接地電壓XDONB。

相對的，當第一掃描方向信號U2D被設定為禁能(例如是低電壓準位)且第二掃描方向信號D2U被設定為致能(例如是高電壓準位)時，電晶體M31可依據第一掃描方向信號U2D而被斷開且電晶體M32可依據第二掃描方向信號D2U而被導通。此時，信號選擇器231可將後級閘極驅動信號SR_T[N+1]傳遞至信號輸出端PD。接著，當電晶體M33依據後級閘極驅動信號SR_T[N+1]而被導通以及/或電晶體M34依據第一驅動信號DS1而被導通時，下拉電路230可透過信號傳輸器232來下拉第二驅動端DE2上的第二驅動信號DS2至參考接地電壓XDONB。

另外，在本實施例中，當下拉電晶體MD1依據第二驅動信號DS2而被導通時，下拉電晶體MD1可依據第二驅動信號DS2而下拉第一驅動信號DS1至參考接地電壓XDONB。

在本實施例中，輸出級電路240包括電晶體M42~M44以及電容器C1。電晶體M42的第二端耦接至第一驅動端DE1並接收第一驅動信號DS1，電晶體M42的控制端接收閘極高電壓VGH，並維持在導通的狀態。此外，電晶體M43的第一端耦接至 移位暫存電路200的輸出端OUT1，且移位暫存電路200的輸出端OUT1產生第N級閘極驅動信號SR[N]。電晶體M43的第二端接收時脈信號CK1，電晶體M43的控制端耦接至電晶體M42的第一端。

此外，電晶體M44的第一端接收參考接地電壓XDONB，電晶體M44的第二端耦接至輸出端OUT1，電晶體M44的控制端耦接至第二驅動端DE2並接收第二驅動信號DS2。電容器C1的第一端耦接至電晶體M43的控制端，電容器C1的第二端耦接至輸出端OUT1。

值得一提的是，在當第一驅動信號DS1為高電壓準位(例如等於閘極高電壓VGH)時，第一驅動信號DS1會被傳遞至電晶體M42的第二端。並且，透過電晶體M42所提供的導通電壓，電晶體M43的閘極上承受的電壓實質上等於閘極高電壓VGH減去一個導通電壓。如此一來，傳送至電晶體M43的閘極的電壓值受到的衰減有效地被減小，藉以提升電路的可操作邊界(margin)。

另一方面，在本實施例中，在當第一驅動信號DS1等於閘極高電壓VGH時，第二驅動信號DS2可為參考接地電壓XDONB。在此情況下，電晶體M43可對應地被導通，並且輸出級電路240可以基於被致能的時脈信號CK1而拉高第N級閘極驅動信號SR[N]。並且，透過被導通的電晶體M43，依據被拉高的時脈信號CK1，電晶體M43的控制端上的電壓可以藉由電容器C1被泵升至更高的電壓值，並提升電晶體M43的導通程度。

依據上述，在本實施例中，由於下拉電路230可利用信號選擇器231以及信號傳輸器232而有效地拉低第二驅動端DE2上的第二驅動信號DS2，使得在下拉電路230中不會發生競爭現象，因此，當第一驅動端DE1欲進行充電動作時，第一驅動端DE1將不會受到第二驅動端DE2上的第二驅動信號DS2的影響而順利地充電至高電壓準位。如此一來，本實施例的下拉電路230可有效地提升下拉第二驅動端DE2上的第二驅動信號DS2的能力，並改善電路的可靠度。

以下請參照圖3，圖3繪示本發明另一實施例的移位暫存電路的示意圖。在圖3中，第N級的移位暫存電路300包括方向選擇電路310、電壓調整電路320、下拉電路330以及輸出級電路340。與前述的實施例不相同的是，在本實施例中，第N級的移位暫存電路300可以更包括下拉驅動器350以及阻漏電元件360。

在圖3實施例中，下拉驅動器350包括電晶體M52以及M53。其中，電晶體M52的第二端耦接至第一驅動端DE1並接收第一驅動信號DS1。電晶體M53的第一端接收參考接地電壓XDONB，電晶體M53的第二端耦接至電晶體M52的第一端，電晶體M53以及電晶體M52的控制端共同耦接至第二驅動端DE2並接收第二驅動信號DS2。電晶體M52、M53可依據第二驅動信號DS2而同時被導通，並下拉第一驅動信號DS1至參考接地電壓XDONB。

值得注意的是，電晶體M52的第一端與電晶體M53的第 二端可以共同耦接至阻漏電元件360。在本實施例中，阻漏電元件360包括電晶體M61以及M62。其中，電晶體M61的第二端耦接至電晶體M52的第一端，電晶體M61的控制端接收第一驅動信號DS1。並且，電晶體M62的第一端與控制端相互耦接，並共同接收閘極關閉信號GOFF，電晶體M62的第二端耦接至電晶體M61的第一端。

在本實施例的阻漏電元件360中，電晶體M62可耦接為二極體的組態，其中，電晶體M62的第一端以及控制端形成二極體的陽極，而電晶體M62的第二端形成二極體的陰極。

進一步來說，阻漏電元件360可依據第一驅動信號DS1以及閘極關閉信號GOFF以防止下拉驅動器350上的漏電電流。其中，本實施例的閘極關閉信號GOFF用以指示閘極驅動電路是否停止輸出致能的閘極驅動信號。舉例來說，當閘極關閉信號GOFF被設定為高電壓準位時(例如等於閘極高電壓VGH)，表示閘極驅動電路停止輸出閘極驅動信號，此時的第N級閘極驅動信號SR[N]等於參考接地電壓XDONB。相對的，當閘極關閉信號GOFF被設定為低電壓準位時(例如等於參考接地電壓XDONB)，表示閘極驅動電路可正常輸出閘極驅動信號。

在此請注意，當第一驅動端DE1進行充電時，且閘極關閉信號GOFF為低電壓值(例如等於參考接地電壓XDONB)時，第一驅動端DE1上的電壓可能通過被導通的電晶體M61而進行放電的動作。在此情況下，阻漏電元件360可透過由電晶體M62所 構成的二極體來遮斷電晶體M61與閘極關閉信號GOFF之間所可能產生的放電路徑，藉以維持第一驅動端DE1的充電效率。此外，阻漏電元件360可依據閘極關閉信號GOFF來提升電晶體M52的第一端上的電壓值，並降低電晶體M52、M53的耦接路徑上所產生的漏電電流。

另一方面，針對電壓調整電路320的配置，不同於前述的實施例的是，在本實施例中，電晶體M21的第二端可接收時脈信號CK5，並且電晶體M22的第二端可接收時脈信號CK1。此外，電壓調整電路320可更包括電晶體M24。其中，電晶體M24的第一端耦接至第二驅動端DE2，電晶體M24的第二端接收閘極高電壓VGH，電晶體M24的控制端可接收重置信號RST。

詳細來說，當移位暫存電路300需對第一驅動端DE1上的第一驅動信號DS1進行重置動作時，電晶體M24可依據被致能的重置信號RST而被導通，以拉高第二驅動信號DS2的電壓值為閘極高電壓VGH。此時，電晶體M52以及M53可依據被拉高的第二驅動信號DS2而同時被導通，以使下拉驅動器350可將第一驅動信號DS1的電壓值拉低為參考接地電壓XDONB，藉以完成重置動作。

另一方面，圖3實施例的輸出級電路340包括電晶體M45~M51。電晶體M45的第二端耦接至第一驅動端DE1並接收第一驅動信號DS1，電晶體M45的控制端接收閘極高電壓VGH，並維持在導通的狀態。電晶體M48的第一端耦接至移位暫存電路300 的輸出端OUT1，移位暫存電路300的輸出端OUT1產生第N級閘極驅動信號SR[N]。電晶體M48的第二端接收時脈信號CK3，電晶體M48的控制端耦接該電晶體M45的第一端。在本實施例中，電晶體M49耦接為電容器的組態，其中，電晶體M49的控制端形成電容器的第一端，並耦接至電晶體M48的控制端，而電晶體M49的第一端與第二端相互耦接並形成電容器的第二端，並耦接至電晶體M48的第一端。

此外，電晶體M50的第一端接收參考接地電壓XDONB，電晶體M50的第二端耦接至輸出端OUT1，電晶體M50的控制端接收第二驅動信號DS2。電晶體M51的第一端接收參考接地電壓XDONB，電晶體M51的第二端耦接至輸出端OUT1，電晶體M51的控制端接收閘極關閉信號GOFF。

特別一提的，在本實施例中，移位暫存電路300具有輔助輸出端OUT2，以產生第N級輔助閘極驅動信號SR_T[N]。其中，電晶體M46的第一端耦接至輔助輸出端OUT2，電晶體M46的第二端接收時脈信號CK3，電晶體M46的控制端耦接至電晶體M45的第一端。電晶體M47的第一端接收參考接地電壓XDONB，電晶體M47的第二端耦接至輔助輸出端OUT2，電晶體M47的控制端接收第二驅動信號DS2。

進一步來說，在本實施例中，第N級閘極驅動信號SR[N]可用以僅連接到對應的顯示畫素的薄膜電晶體的閘極上。而第N級輔助閘極驅動信號SR_T[N]則可用以連接至其他級的移位暫存 電路上。藉此，第N級閘極驅動信號SR[N]可提供足夠的驅動能力以導通對應的顯示畫素的薄膜電晶體，確保顯示的品質。

另一方面，在本實施例的輸出級電路340中，當第二驅動信號DS2等於閘極高電壓VGH時，第一驅動信號DS1可為參考接地電壓XDONB。此時，電晶體M47以及電晶體M50可依據被拉高的第二驅動信號DS2而被導通，並使第N級閘極驅動信號SR[N]以及第N級輔助閘極驅動信號SR_T[N]被拉低至參考接地電壓XDONB。

並且，輸出級電路340的電晶體M51可依據閘極關閉信號GOFF而被導通，並在移位暫存電路300停止輸出致能的第N級閘極驅動信號SR[N]時，電晶體M51可依據被致能的閘極關閉信號GOFF使第N級閘極驅動信號SR[N]被拉低至參考接地電壓XDONB。

關於本實施例的方向選擇電路310、電壓調整電路320、下拉電路330以及輸出級電路340可以參照圖2所提及的方向選擇電路210、電壓調整電路220、下拉電路230以及輸出級電路240的相關說明來類推。並且，本實施例的下拉電路330包括信號選擇器331以及信號傳輸器332，其中信號選擇器331以及信號傳輸器332同樣可以參照圖2所提及的信號選擇器231以及信號傳輸器232的相關說明來類推，故不再贅述。

以下請參照圖4，圖4繪示本發明實施例的移位暫存電路的動作波形圖。以下以圖2實施例來作為範例進行說明，請同時 參照圖2以及圖4，在本實施例中，當移位暫存電路200操作於時間區間T1時，方向選擇電路210的電晶體M11可依據被致能的前級閘極驅動信號SR_T[N-1]而被導通，並傳送第一掃描方向信號U2D至第一驅動端DE1以產生為高電壓準位的第一驅動信號DS1。此時，信號選擇器231依據第一掃描方向信號U2D而將前級閘極驅動信號SR_T[N-1]傳送至信號傳輸器232，以使信號傳輸器232依據第一驅動信號DS1以及前級閘極驅動信號SR_T[N-1]以拉低第二驅動信號DS2。

接著，當移位暫存電路200操作於時間區間T2時，方向選擇電路210的電晶體M11可依據被致能的後級閘極驅動信號SR_T[N+1]而被導通，並傳送第二掃描方向信號D2U至第一驅動端DE1以產生為高電壓準位的第一驅動信號DS1。此時，信號選擇器231依據第二掃描方向信號D2U而將後級閘極驅動信號SR_T[N+1]傳送至信號傳輸器232，以使信號傳輸器232依據第一驅動信號DS1以及後級閘極驅動信號SR_T[N+1]以拉低第二驅動信號DS2。

如此一來，本實施例的下拉電路230可利用信號選擇器231以及信號傳輸器232而有效地拉低第二驅動端DE2上的第二驅動信號DS2，並且第一驅動端DE1上的第一驅動信號DS1可以順利地充電至高電壓準位，藉以改善電路的可靠度。

綜上所述，本發明諸實施例所述閘極驅動電路的移位暫存電路，可以透過具有雙向驅動功能的下拉電路來有效地拉低第 二驅動端上的第二驅動信號，使電路中不會發生競爭現象。如此一來，當第一驅動端欲進行充電動作時，第一驅動端將不會受到第二驅動端上的第二驅動信號的影響而順利地充電至高電壓準位，藉以提升電路的可靠度。

100:第N級的移位暫存電路

110:方向選擇電路

120:電壓調整電路

130:下拉電路

140:輸出級電路

CK1、CK3、CK5:時脈信號

D2U:第二掃描方向信號

DE1:第一驅動端

DS1:第一驅動信號

DE2:第二驅動端

DS2:第二驅動信號

SR[N]:第N級閘極驅動信號

SR_T[N-1]:前級閘極驅動信號

SR_T[N+1]:後級閘極驅動信號

U2D:第一掃描方向信號

VGH:閘極高電壓

XDONB:參考接地電壓

Claims (14)

1. 一種閘極驅動電路，包括：多個移位暫存電路，該些移位暫存電路串聯耦接，其中第N級的移位暫存電路包括；一方向選擇電路，耦接至一第一驅動端，依據一前級閘極驅動信號以及一後級閘極驅動信號以選擇一第一掃描方向信號或一第二掃描方向信號來在該第一驅動端上產生一第一驅動信號；一電壓調整電路，耦接至一第二驅動端，依據該第一掃描方向信號或該第二掃描方向信號以拉高該第二驅動端上的一第二驅動信號；一下拉電路，耦接至該第一驅動端以及該第二驅動端，並接收該前級閘極驅動信號以及該後級閘極驅動信號，該下拉電路基於該前級閘極驅動信號以及該後級閘極驅動信號，並依據該第一掃描方向信號或該第二掃描方向信號以拉低該第二驅動端上的該第二驅動信號，其中該下拉電路包括：一信號選擇器，具有一信號輸出端，並用以依據該第一掃描方向信號或該第二掃描方向信號以選擇將該前級閘極驅動信號或該後級閘極驅動信號傳遞至該信號輸出端；以及一信號傳輸器，耦接至該信號輸出端、該第一驅動端以及該第二驅動端，並用以依據該前級閘極驅動信號與該後級閘極驅動信號的其中之一以及該第一驅動信號以拉低該第二驅動 信號；以及一輸出級電路，耦接至該第一驅動端以及該第二驅動端，依據該第一驅動信號以及該第二驅動信號以產生一第N級閘極驅動信號。
2. 如請求項1所述的閘極驅動電路，其中該下拉電路更包括：一下拉電晶體，其第一端接收一參考接地電壓，其第二端耦接至該第一驅動端，其控制端接收該第二驅動信號。
3. 如請求項1所述的閘極驅動電路，其中該信號選擇器包括：一第一電晶體，其第一端耦接至該信號輸出端，其第二端接收該前級閘極驅動信號，其控制端接收該第一掃描方向信號；以及一第二電晶體，其第一端耦接至該信號輸出端，其第二端接收該後級閘極驅動信號，其控制端接收該第二掃描方向信號，其中該信號傳輸器包括：一第三電晶體，其第一端接收一參考接地電壓，其第二端耦接至該第二驅動端，其控制端耦接至該信號輸出端；以及一第四電晶體，其第一端接收該參考接地電壓，其第二端耦接至該第二驅動端，其控制端接收該第一驅動信號。
4. 如請求項1所述的閘極驅動電路，其中該方向選擇電路包括： 一第一電晶體，其第一端耦接至該第一驅動端，其第二端接收該第一掃描方向信號，其控制端接收該前級閘極驅動信號；以及一第二電晶體，其第一端耦接至該第一驅動端，其第二端接收該第二掃描方向信號，其控制端接收該後級閘極驅動信號。
5. 如請求項1所述的閘極驅動電路，其中該電壓調整電路包括：一第一電晶體，其第二端接收一第二時脈信號或一第三時脈信號，其控制端接收該第一掃描方向信號；一第二電晶體，其第一端耦接至該第一電晶體的第一端，其第二端接收該第三時脈信號或一第一時脈信號，其控制端接收該第二掃描方向信號；以及一第三電晶體，其第一端耦接至該第二驅動端，其第二端接收一閘極高電壓，其控制端耦接至該第一電晶體的第一端。
6. 如請求項5所述的閘極驅動電路，其中該電壓調整電路更包括：一第四電晶體，其第一端耦接至該第二驅動端，其第二端接收該閘極高電壓，其控制端接收一重置信號。
7. 如請求項1所述的閘極驅動電路，其中該輸出級電路包括：一第一電晶體，其第二端接收該第一驅動信號，其控制端接收一閘極高電壓； 一第二電晶體，其第一端產生該第N級閘極驅動信號，其第二端接收一第一時脈信號，其控制端耦接至該第一電晶體的第一端；一第三電晶體，其第一端接收一參考接地電壓，其第二端耦接至該第二電晶體的第一端，其控制端接收該第二驅動信號；以及一電容器，其第一端耦接至該第二電晶體的控制端，其第二端耦接至該第二電晶體的第一端。
8. 如請求項1所述的閘極驅動電路，其中該輸出級電路包括：一第一電晶體，其第二端耦接至該第一驅動端，其控制端接收一閘極高電壓；一第二電晶體，其第一端耦接至一輔助輸出端，其第二端接收一第二時脈信號，其控制端耦接至該第一電晶體的第一端，其中該輔助輸出端產生一輔助第N級閘極驅動信號；一第三電晶體，其第一端接收一參考接地電壓，其第二端耦接至該輔助輸出端，其控制端接收該第二驅動信號；一第四電晶體，其第一端產生該第N級閘極驅動信號，其第二端接收該第二時脈信號，其控制端耦接該第一電晶體的第一端；一電容器，其第一端耦接至該第四電晶體的控制端，其第二端耦接至該第四電晶體的第一端； 一第五電晶體，其第一端接收該參考接地電壓，其第二端耦接至該第四電晶體的第一端，其控制端接收該第二驅動信號；以及一第六電晶體，其第一端接收該參考接地電壓，其第二端耦接至該第五電晶體的第二端，其控制端接收一閘極關閉信號。
9. 如請求項1所述的閘極驅動電路，更包括：一下拉驅動器，耦接於該第一驅動端以及該第二驅動端之間，用以依據該第二驅動信號以拉低該第一驅動信號；以及一阻漏電元件，耦接至該下拉驅動器，用以依據該第一驅動信號以提供一閘極關閉信號至該下拉驅動器。
10. 如請求項9所述的閘極驅動電路，其中該下拉驅動器包括：一第一電晶體，其第二端耦接至該第一驅動端，其控制端耦接至該第二驅動端；以及一第二電晶體，其第一端接收一參考接地電壓，其第二端耦接至該第一電晶體的第一端，其控制端耦接至該第二驅動端。
11. 如請求項9所述的閘極驅動電路，其中該阻漏電元件包括：一第一電晶體，其第一端接收該閘極關閉信號，其第二端耦接至該下拉驅動器，其控制端接收該第一驅動信號。
12. 如請求項11所述的閘極驅動電路，其中該阻漏電元件更包括： 一二極體，耦接在該第一電晶體接收該閘極關閉信號的路徑間，其中該二極體的陽極接收該閘極關閉信號，該二極體的陰極耦接至該第一電晶體的第一端。
13. 如請求項12所述的閘極驅動電路，其中該二極體為一第二電晶體，其中該第二電晶體的第一端與該第二電晶體的控制端共同耦接，並共同接收該閘極關閉信號，該第二電晶體的第二端耦接至該第一電晶體的第一端。
14. 如請求項1所述的閘極驅動電路，其中該前級閘極驅動信號為第N-1級閘極驅動信號，該後級閘極驅動信號為第N+1級閘極驅動信號。

Images