TWI687739B - Display appratus - Google Patents
Display appratus Download PDFInfo
- Publication number
- TWI687739B TWI687739B TW107135889A TW107135889A TWI687739B TW I687739 B TWI687739 B TW I687739B TW 107135889 A TW107135889 A TW 107135889A TW 107135889 A TW107135889 A TW 107135889A TW I687739 B TWI687739 B TW I687739B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal line
- auxiliary electrode
- display device
- alignment
- substrate
- Prior art date
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
Description
本發明是有關於一種電子裝置,且特別是有關於一種顯示裝置。 The present invention relates to an electronic device, and particularly to a display device.
常見的平面顯示器包括液晶顯示器、有機發光二極體顯示器、電漿顯示器等。平面顯示器能應用在各式電子產品(例如:電視、桌上型螢幕、筆記型電腦、手機等)。各式電子產品所需之平面顯示器的尺寸不同。針對各式電子產品的需求分別製作尺寸不同的平面顯示器,開發時間長,不符經濟效益。因此,可將大尺寸的平面顯示器重定尺寸(resize),以形成各種所需尺寸的平面顯示器。於形成具有所需尺寸之平面顯示器的過程中,先使裁切後的平面顯示器裸露出接墊,再利用導電元件將接墊電性連接至軟性印刷電路板。然而,導電元件與接墊側面的接觸面積小,造成兩者的接觸電阻過高,不利平面顯示器的製造良率及其性能。 Common flat displays include liquid crystal displays, organic light-emitting diode displays, plasma displays, etc. The flat panel display can be applied to various electronic products (for example: TVs, desktop screens, notebook computers, mobile phones, etc.). Different types of electronic products require different sizes of flat panel displays. According to the needs of various electronic products, flat-panel displays of different sizes are produced separately, which takes a long time to develop and is not in line with economic benefits. Therefore, a large-sized flat panel display can be resized to form a flat panel display of various desired sizes. In the process of forming a flat display with a desired size, the cut flat display is exposed to the pads first, and then the conductive pads are used to electrically connect the pads to the flexible printed circuit board. However, the contact area between the conductive element and the side of the pad is small, resulting in excessive contact resistance between the two, which is detrimental to the manufacturing yield and performance of the flat panel display.
本發明提供一種顯示裝置,性能佳。 The invention provides a display device with good performance.
本發明的顯示裝置,包括第一基板以及設置於第一基板上的多個畫素。各畫素包括第一訊號線、電性連接至第一訊號線的薄膜電晶體、電性連接至薄膜電晶體的畫素電極以及第一輔助電極。畫素電極具有多個第一分支部與多個第二分支部。第一分支部定義第一配向區。第二分支部定義第二配向區。第一配向區的配向方向與第二配向區的配向方向不同。第一配向區與第二配向區之間具有第一交界區。第一輔助電極設置於第一交界區上,且部分重疊於第一訊號線。任兩相鄰的多個畫素的多個第一輔助電極彼此分離。 The display device of the present invention includes a first substrate and a plurality of pixels provided on the first substrate. Each pixel includes a first signal line, a thin film transistor electrically connected to the first signal line, a pixel electrode electrically connected to the thin film transistor, and a first auxiliary electrode. The pixel electrode has a plurality of first branch portions and a plurality of second branch portions. The first branch defines a first alignment area. The second branch defines a second alignment zone. The alignment direction of the first alignment zone is different from the alignment direction of the second alignment zone. There is a first junction area between the first alignment area and the second alignment area. The first auxiliary electrode is disposed on the first junction area and partially overlaps the first signal line. The plurality of first auxiliary electrodes of any two adjacent plurality of pixels are separated from each other.
基於上述,本發明一實施例之顯示裝置經重定尺寸後,第一輔助電極與第一訊號線電性連接,而第一輔助電極可視為對應於第一訊號線的輔助接墊。形成於第一基板之側面的第一導電圖案除了與第一訊號線的側面接觸之外,還與輔助接墊的側面接觸。藉此,第一導電圖案與畫素陣列基板之對應導電元件接觸面積變大,接觸電阻變小,進而能提升經重定尺寸之顯示裝置的信賴性。 Based on the above, after the display device of one embodiment of the present invention is resized, the first auxiliary electrode is electrically connected to the first signal line, and the first auxiliary electrode can be regarded as an auxiliary pad corresponding to the first signal line. The first conductive pattern formed on the side of the first substrate not only contacts the side of the first signal line, but also contacts the side of the auxiliary pad. As a result, the contact area between the first conductive pattern and the corresponding conductive element of the pixel array substrate becomes larger, and the contact resistance becomes smaller, thereby improving the reliability of the resized display device.
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。 In order to make the above-mentioned features and advantages of the present invention more obvious and understandable, the embodiments are specifically described below in conjunction with the accompanying drawings for detailed description as follows.
1、1’、1A、1A’、1C、1C’、1D、1D’:顯示裝置 1, 1’, 1A, 1A’, 1C, 1C’, 1D, 1D’: display device
10、20:切割道 10, 20: cutting lane
100、100’、100A、100A’、100B、100B’、100C、100C’、100D、100D’、100E、100E’:畫素陣列基板 100, 100’, 100A, 100A’, 100B, 100B’, 100C, 100C’, 100D, 100D’, 100E, 100E’: pixel array substrate
110:第一基板 110: the first substrate
112、114:側面 112, 114: side
120:畫素電極 120: pixel electrode
121:第一分支部 121: The first branch
122:第二分支部 122: Second branch
123:第三分支部 123: Third branch
124:第四分支部 124: The fourth branch
125:第一主幹部 125: First cadre
126:第二主幹部 126: The second cadre
130、130C:第一輔助電極 130, 130C: the first auxiliary electrode
130a:側面 130a: side
140、140D:第二輔助電極 140, 140D: second auxiliary electrode
140a:側面 140a: side
142:主要部 142: Main Department
144:連接部 144: Connection
200:第二基板 200: second substrate
300:顯示介質 300: display medium
400:密封膠 400: Sealant
412、414:側面 412, 414: side
510:第一導電圖案 510: first conductive pattern
520:第二導電圖案 520: second conductive pattern
610:第一軟性電路板 610: the first flexible circuit board
612:電極 612: electrode
620:第二軟性電路板 620: Second flexible circuit board
622:電極 622: Electrode
412、414:側面 412, 414: side
A-A’、B-B’、C-C’、D-D’:剖線 A-A’, B-B’, C-C’, D-D’: section line
B1:第一交界區 B1: First junction area
B2:第二交界區 B2: Second junction area
CH:半導體圖案 CH: semiconductor pattern
D:汲極 D: Jiji
H:接觸窗 H: contact window
G:閘極 G: gate
g1、g2:間隙 g1, g2: gap
GI、PV1、PV2:絕緣層 GI, PV1, PV2: insulating layer
CL:共用線 CL: shared line
SL1:第一訊號線 SL1: the first signal line
SL1a:側面 SL1a: side
SL2:第二訊號線 SL2: Second signal line
SL2a:側面 SL2a: side
S:源極 S: source
T:薄膜電晶體 T: thin film transistor
P:畫素 P: Pixel
L1、L2:長度 L1, L2: length
W1、W2:線寬 W1, W2: line width
R1:第一配向區 R1: first alignment area
R2:第二配向區 R2: second alignment area
R3:第三配向區 R3: third alignment area
R4:第四配向區 R4: Fourth alignment area
x、y、z、d1~d4:方向 x, y, z, d1~d4: direction
圖1為本發明第一實施例之未經重定尺寸之顯示裝置1的剖
面示意圖。
FIG. 1 is a cross section of a
圖2為本發明第一實施例之未經重定尺寸之顯示裝置1的畫素陣列基板100的上視示意圖。
2 is a schematic top view of the
圖3為本發明第一實施例之經重定尺寸的顯示裝置1’的剖面示意圖。 3 is a schematic cross-sectional view of the resized display device 1'according to the first embodiment of the present invention.
圖4為本發明第一實施例之經重定尺寸之顯示裝置1’之畫素陣列基板100’的上視示意圖。 4 is a schematic top view of the pixel array substrate 100' of the resized display device 1'according to the first embodiment of the present invention.
圖5為本發明第一實施例之經重定尺寸的顯示裝置1’的一側視示意圖。 Fig. 5 is a schematic side view of the resized display device 1'according to the first embodiment of the present invention.
圖6為本發明第二實施例之未經重定尺寸之顯示裝置1A的剖面示意圖。
6 is a schematic cross-sectional view of a
圖7為本發明第二實施例之未經重定尺寸之顯示裝置1A的畫素陣列基板100A的上視示意圖。
7 is a schematic top view of a
圖8為本發明第二實施例之經重定尺寸的顯示裝置1A’的剖面示意圖。
8 is a schematic cross-sectional view of a resized
圖9為本發明第二實施例之經重定尺寸之顯示裝置1A’之畫素陣列基板100A’的上視示意圖。
9 is a schematic top view of a
圖10為本發明第二實施例之經重定尺寸的顯示裝置1A’的一側視示意圖。
Fig. 10 is a schematic side view of a resized
圖11為本發明第三實施例之未經重定尺寸之畫素陣列基板100B的上視示意圖。
11 is a schematic top view of a
圖12為本發明第三實施例之經重定尺寸之畫素陣列基板 100B的上視示意圖。 12 is a resized pixel array substrate of a third embodiment of the invention Top view schematic diagram of 100B.
圖13為本發明第四實施例之未經重定尺寸之顯示裝置1C的剖面示意圖。
13 is a schematic cross-sectional view of a
圖14為本發明第四實施例之未經重定尺寸之顯示裝置1C的畫素陣列基板100C的上視示意圖。
14 is a schematic top view of a
圖15為本發明第四實施例之經重定尺寸的顯示裝置1C’的剖面示意圖。
15 is a schematic cross-sectional view of a resized
圖16為本發明第四實施例之經重定尺寸之顯示裝置1C’之畫素陣列基板100C’的上視示意圖。
16 is a schematic top view of a
圖17為本發明第四實施例之經重定尺寸的顯示裝置1C’的一側視示意圖。
17 is a schematic side view of a resized
圖18為本發明第五實施例之未經重定尺寸之顯示裝置1D的剖面示意圖。
18 is a schematic cross-sectional view of a
圖19為本發明第五實施例之未經重定尺寸之顯示裝置1D的畫素陣列基板100D的上視示意圖。
19 is a schematic top view of a
圖20為本發明第五實施例之經重定尺寸的顯示裝置1D’的剖面示意圖。
20 is a schematic cross-sectional view of a resized
圖21為本發明第五實施例之經重定尺寸之顯示裝置1D’之畫素陣列基板100D’的上視示意圖。
21 is a schematic top view of a
圖22為本發明第五實施例之經重定尺寸的顯示裝置1D’的一側視示意圖。
22 is a schematic side view of a resized
圖23為本發明第六實施例之未經重定尺寸之畫素陣列基板
100E的上視示意圖。
23 is a pixel array substrate without resizing according to the sixth embodiment of the
圖24為本發明第六實施例之經重定尺寸之畫素陣列基板100E’的上視示意圖。
Fig. 24 is a schematic top view of a resized
現將詳細地參考本發明的示範性實施例,示範性實施例的實例說明於附圖中。只要有可能,相同元件符號在圖式和描述中用來表示相同或相似部分。 Reference will now be made in detail to exemplary embodiments of the present invention, examples of which are illustrated in the drawings. Wherever possible, the same element symbols are used in the drawings and description to denote the same or similar parts.
為清楚說明起見,部分圖式示意性地繪有xyz直角座標系,其中方向x、y、z相垂直。需說明的是,在本說明書中,各圖所繪的方向x、y、z僅是用以舉例說明本發明,而非用以限制本發明,本發明並不限制方向x、y、z一定要相垂直。 For the sake of clear explanation, some drawings schematically depict the xyz rectangular coordinate system, in which the directions x, y, and z are perpendicular. It should be noted that, in this specification, the directions x, y, and z drawn in the figures are only used to illustrate the invention, not to limit the invention, and the invention does not limit the directions x, y, and z. Be perpendicular.
圖1為本發明第一實施例之未經重定尺寸(resized)之顯示裝置1的剖面示意圖。圖2為本發明第一實施例之未經重定尺寸之顯示裝置1的畫素陣列基板100的上視示意圖。圖1之畫素陣列基板100的剖面對應圖2的剖線A-A’。
1 is a schematic cross-sectional view of a
請參照圖1及圖2,顯示裝置1包括畫素陣列基板100、第二基板200及顯示介質300。畫素陣列基板100包括第一基板110。第二基板200設置於第一基板110的對向。顯示介質300設置於第一基板110與第二基板200之間。舉例而言,在本實施例中,第一基板110及/或第二基板200的材質可以是玻璃、石英、有機聚合物、或是其它可適當材料。在本實施例中,顯示介質300
例如是液晶,但本發明不限於此。
1 and 2, the
畫素陣列基板100包括設置於第一基板110上的多個畫素P。舉例而言,在本實施例中,各畫素P包括第一訊號線SL1、第二訊號線SL2、薄膜電晶體T及畫素電極120。第一訊號線SL1在第一方向y上延伸,第二訊號線SL2在第二方向x上延伸,第一方向y與第二方向x交錯。舉例而言,第一方向y與第二方向x可垂直,但本發明不以此為限。在其它實施例中,第一方向y與第二方向x也可不垂直。薄膜電晶體T與第一訊號線SL1及第二訊號線SL2電性連接。詳言之,薄膜電晶體T包括閘極G、半導體圖案CH以及分別與半導體圖案CH之不同兩區電性連接的源極S與汲極D。舉例而言,第一訊號線SL1與薄膜電晶體T的源極S電性連接,而第二訊號線SL2與薄膜電晶體T的閘極G電性連接。換言之,在本實施例中,第一訊號線SL1為資料線,而第二訊號線SL2為掃描線。但不以此為限,在其他實施例中,第一訊號線SL1為掃描線,而第二訊號線SL2為資料線時,第一訊號線SL1與薄膜電晶體T的閘極G電性連接,而第二訊號線SL2與薄膜電晶體T的源極S電性連接。
The
在本實施例中,各畫素P還包括設置於第一基板110上的多條共用線CL。共用線CL與部分的畫素電極120重疊,以形成儲存電容。共用線CL具有預定電位。所述預定電位可以是接地電位、固定電位、浮置電位、可調整的電位或其它適當電位。在本實施例中,共用線CL大致上在第二方向x上延伸。也就是說,
共用線CL的延伸方向與第二訊號線SL2的延伸方向大致上一致;然而,本發明不以此為限,舉例而言,在其他實施例中,共用線CL更可在第一方向y上延伸。
In this embodiment, each pixel P further includes a plurality of common lines CL provided on the
舉例而言,在本實施例中,共用線CL、第二訊號線SL2與薄膜電晶體T的閘極G可選擇性地屬於同一第一導電層;第一訊號線SL1、薄膜電晶體T的源極S與薄膜電晶體T的汲極D可選擇性地屬於同一第二導電層,但本發明不以此為限。基於導電性的考量,第一導電層及第二導電層一般是使用金屬材料。然而,本發明不限於此,在其它實施例中,第一導電層及第二導電層也可以使用其他導電材料。例如:合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層。 For example, in this embodiment, the common line CL, the second signal line SL2 and the gate G of the thin film transistor T can selectively belong to the same first conductive layer; the first signal line SL1 and the thin film transistor T The source electrode S and the drain electrode D of the thin film transistor T can selectively belong to the same second conductive layer, but the invention is not limited thereto. Based on conductivity considerations, metal materials are generally used for the first conductive layer and the second conductive layer. However, the present invention is not limited to this. In other embodiments, the first conductive layer and the second conductive layer may also use other conductive materials. For example: alloys, nitrides of metal materials, oxides of metal materials, oxynitrides of metal materials, or stacked layers of metal materials and other conductive materials.
畫素電極120與薄膜電晶體T電性連接。舉例而言,在本實施例中,畫素陣列基板100還包括絕緣層PV1(繪示於圖1),設置於第一訊號線SL1上;畫素電極120設置於絕緣層PV1上,而畫素電極120可透過絕緣層PV1的接觸窗H(繪示於圖2)與薄膜電晶體T的汲極D電性連接。
The
畫素電極120具有多個第一分支部121與多個第二分支部122。多個第一分支部121定義第一配向區R1。多個第二分支部122定義第二配向區R2。第一配向區R1的配向方向d1與第二配向區R2的配向方向d2不同,而第一配向區R1與第二配向區R2之間具有第一交界區B1。在本實施例中,畫素電極120更具有
設置於第一交界區B1的第一主幹部125,連接於多個第一分支部121與多個第二分支部122之間。第一主幹部125的延伸方向可選擇性地與第二訊號線SL2的延伸方向一致。第二分支部122與第一分支部121可分別位於第一主幹部125的上下兩側。畫素電極120更具有多個第三分支部123。多個第三分支部121定義第三配向區R3。第一配向區R1的配向方向d1、第二配向區R2的配向方向d2及第三配向區R3的配向方向d3互不相同。第一配向區R1與第三配向區R3之間具有第二交界區B2。畫素電極120更具有設置於第二交界區B2的第二主幹部126。第二主幹部126與第一主幹部125交叉設置。第二主幹部126的延伸方向可選擇性地與第一訊號線SL1的延伸方向一致。第二主幹部126連接於多個第一分支部121與多個第三分支部123之間。舉例而言,第三分支部123與第一分支部121可分別位於第二主幹部126的左右兩側,且第三分支部123與第一分支部121可皆位於第一主幹部125的下側。畫素電極120更具有多個第四分支部124,多個第四分支部124定義第四配向區R4,第一配向區R1的配向方向d1、第二配向區R2的配向方向d2、第三配向區R3的配向方向d3及第四配向區R4的配向方向d4互不相同。第二主幹部126還連接於多個第二分支部122與多個第四分支部124之間。第一主幹部125還連接於多個第三分支部123與多個第四分支部124之間。舉例而言,第四分支部124與第二分支部122可分別位於第二主幹部126的左右兩側,且第四分支部124與第二分支部122可皆位於第
一主幹部125的上側。
The
在本實施例中,畫素電極120可以是穿透式畫素電極、反射式畫素電極或其組合。舉例而言,穿透式畫素電極之材質包括金屬氧化物,例如:銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層;反射式畫素電極之材質包括具有高反射率的金屬材料,例如:鋁、銀或其它適當材料。
In this embodiment, the
值得注意的是,各畫素P包括第一輔助電極130,設置於第一交界區B1上且部分重疊於第一訊號線SL1。在本實施例中,第一輔助電極130重疊於第一主幹部125。第一訊號線SL1在第一方向y上延伸,第一輔助電極130在第二方向x上延伸,其中第一方向y與第二方向x交錯。第一訊號線SL1在第二方向x上具有線寬W1,第一輔助電極130在第二方向x上具有長度L1,而第一輔助電極130的長度L1大於第一訊號線SL1的線寬W1。絕緣層GI(繪示於圖1)設置於第一輔助電極130與第一訊號線SL1之間。任兩相鄰的畫素P的多個第一輔助電極130彼此分離。詳言之,任兩相鄰的畫素P的多個第一輔助電極130之間具有間隙g1,間隙g1重疊於其中一個畫素P的畫素電極120。顯示裝置1未經重定尺寸前,第一輔助電極130係浮置。在本實施例中,第一輔助電極130與第二訊號線SL2可選擇性地屬於同一第一導電層,但本發明不以此為限。
It is worth noting that each pixel P includes a first
圖3為本發明第一實施例之經重定尺寸的顯示裝置1’的
剖面示意圖。圖4為本發明第一實施例之經重定尺寸之顯示裝置1’之畫素陣列基板100’的上視示意圖。圖3之畫素陣列基板100’的剖面對應圖4的剖線A-A’。圖5為本發明第一實施例之經重定尺寸的顯示裝置1’的一側視示意圖。在本實施例中,利用重定尺寸(resized)方法,顯示裝置1可被製作成顯示裝置1’。舉例而言,重定尺寸方法可包括下列步驟,以下配合圖2至圖5舉例說明之。
Fig. 3 shows a resized display device 1'according to the first embodiment of the present invention
Sectional schematic. 4 is a schematic top view of the pixel array substrate 100' of the resized display device 1'according to the first embodiment of the present invention. The cross-section of the pixel array substrate 100' in FIG. 3 corresponds to the cross-sectional line A-A' in FIG. Fig. 5 is a schematic side view of the resized display device 1'according to the first embodiment of the present invention. In this embodiment, the
請參照圖3至圖4,在本實施例中,首先,電性連接位畫素P的第一輔助電極130與第一訊號線SL1。舉例而言,可利用雷射照射第一訊號線SL1與第一輔助電極130的交叉處,而使第一訊號線SL1與第一輔助電極130互相熔接。接著,可沿預定切割道10(繪示於圖2)切割畫素陣列基板100(繪示於圖2),進而形成畫素陣列基板100’。但不以此為限,在其他實施例中,可以沿預定切割道10(繪示於圖2)切割畫素陣列基板100(繪示於圖2),再利用雷射照射以熔接第一訊號線SL1與第一輔助電極130。然後,在第一基板110與第二基板200之間填入密封膠400(繪示於圖3)。部分密封膠400會滲入第一基板110與第二基板200之間,位於第一訊號線SL1及第一輔助電極130上,並與沿著切割道10(繪示於圖2)排列且在切割道10附近的多個畫素P重疊。
Please refer to FIGS. 3 to 4. In this embodiment, first, the first
然後,至少研磨(polish)畫素陣列基板100及密封膠400,以形成與切割道10對應之第一基板110的側面112(標示於圖5)和密封膠400的側面412(標示於圖5)。在上述研磨製程中,
畫素陣列基板100及密封膠400可同時被研磨,因此沿著切割道10排列且在切割道10附近之畫素P的第一訊號線SL1的側面SL1a(標示於圖5)及第一輔助電極130的側面130a(標示於圖5)大致上可與第一基板110的側面112及密封膠400的側面412切齊。
Then, at least polish the
接著,設置第一導電圖案510於第一基板110的側面112,其中第一導電圖案510與第一訊號線SL1的側面SL1a及第一輔助電極130的側面130a接觸。在本實施例中,第一導電圖案510可使用雷射圖案化金屬層所製作。但本發明不限於此,在其它實施例中,第一導電圖案510也可透過噴墨印刷、柔版印刷(flexo printing)、凹版印刷(gravure printing)或其它適當方式製作。
Next, the first
接著,接合第一軟性電路板610與第一導電圖案510,以使第一軟性電路板610的電極612(標示於圖5)透過第一導電圖案510與第一訊號線SL1的側面SL1a及第一輔助電極130的側面130a電性連接;藉此,可完成經重定尺寸的顯示裝置1’。舉例而言,在本實施例中,上述接合製程可使用熱壓合製程,但本發明不以此為限。
Next, the first
值得一提的是,第一輔助電極130與第一訊號線SL1電性連接之後,第一輔助電極130可視為對應於第一訊號線SL1的輔助接墊。形成於第一基板110之側面112的第一導電圖案510除了與第一訊號線SL1的側面SL1a接觸之外,還與輔助接墊的側面(例如:第一輔助電極130的側面130a)接觸。藉此,第一導電圖案510與畫素陣列基板100’之對應導電元件(即第一訊號線
SL1和第一輔助電極130)的接觸面積變大,接觸電阻變小,進而能提升顯示裝置1’的信賴性。
It is worth mentioning that after the first
此外,顯示介質300(例如:液晶)在第一交界區B1上的配向方向不連續,因此,於顯示裝置1、1’顯示畫面時,第一交界區B1係呈暗線(disclination line)。由於第一輔助電極130係設置於第一交界區B1(即對應暗線的區域),因此第一輔助電極130的設置並不會過度影響顯示裝置1、1’的穿透率。
In addition, the alignment direction of the display medium 300 (e.g., liquid crystal) on the first boundary area B1 is discontinuous. Therefore, when displaying images on the
圖6為本發明第二實施例之未經重定尺寸之顯示裝置1A的剖面示意圖。圖7為本發明第二實施例之未經重定尺寸之顯示裝置1A的畫素陣列基板100A的上視示意圖。圖6之畫素陣列基板100A的剖面對應圖7的剖線B-B’。
6 is a schematic cross-sectional view of a
第二實施例的顯示裝置1A及畫素陣列基板100A與第一實施例的顯示裝置1及畫素陣列基板100類似,兩實施例的差異主要差異在於:第二實施例的顯示裝置1A及畫素陣列基板100A包括第二輔助電極140,而不包括第一輔助電極130。以就兩實施例的差異做說明,兩實施例之相同或相似處請參照前述說明,於此便不再重述。
The
請參照圖6及圖7,畫素陣列基板100A的各畫素P包括第二輔助電極140,而不包括第一輔助電極130。第二輔助電極140設置於第二交界區B2上且部分重疊於第二訊號線SL2。在本實施例中,第二輔助電極140重疊於第二主幹部126。在第二輔助電極140的延伸方向(例如:第一方向y)上,第二訊號線SL2具有線
寬W2,第二輔助電極140具有長度L2,而第二輔助電極140的長度L2大於第二訊號線SL2的線寬W2。絕緣層GI(繪示於圖6)設置於部分的第二輔助電極140(例如:連接部144)與第二訊號線SL2之間。任兩相鄰的畫素P的多個第二輔助電極140彼此分離。詳言之,任兩相鄰的畫素P的多個第二輔助電極140之間具有間隙g2。間隙g2例如可重疊於其中一畫素P的共用線CL,但本發明不以此為限。顯示裝置1A未經重定尺寸之前,第二輔助電極140係浮置。
Referring to FIGS. 6 and 7, each pixel P of the
在本實施例中,第二輔助電極140包括與畫素電極120之第一主幹部125交錯的主要部142。第二輔助電極140的主要部142可選擇性地與第二訊號線SL2屬於同一第一導電層。第二輔助電極140還包括連接部144,連接部144的兩端分別與對應的一個主要部142及對應的一條第二訊號線SL2重疊。第二輔助電極140的連接部144可選擇性地與第一訊號線SL1屬於同一第二導電層。
In this embodiment, the second
圖8為本發明第二實施例之經重定尺寸的顯示裝置1A’的剖面示意圖。圖9為本發明第二實施例之經重定尺寸之顯示裝置1A’之畫素陣列基板100A’的上視示意圖。圖8之畫素陣列基板100A’的剖面對應圖9的剖線B-B’。圖10為本發明第二實施例之經重定尺寸的顯示裝置1A’的一側視示意圖。在本實施例中,利用重定尺寸方法,顯示裝置1A可被製作成顯示裝置1A’。舉例而言,重定尺寸方法可包括下列步驟,以下配合圖8至圖10舉例說明之。
8 is a schematic cross-sectional view of a resized
請參照圖8至圖9,在本實施例中,首先,電性連接第二輔助電極140與第二訊號線SL2。舉例而言,在本實施例中,可利用雷射照射第二輔助電極140之連接部144的兩端,以使連接部144的兩端分別與主要部142及第二訊號線SL2熔接。也就是說,第二輔助電極140的主要部142可利用連接部144與第二訊號線SL2電性連接。接著,可沿預定切割道20(繪示於圖7)切割畫素陣列基板100A,進而形成畫素陣列基板100A’。但不以此為限,在其他實施例中,可以先切割畫素陣列基板100A,再利用熔接第二訊號線SL2與第二輔助電極140。然後,在第一基板110與第二基板200之間填入密封膠400(繪示於圖8)。部分密封膠400會滲入第一基板110與第二基板200之間,位於第二訊號線SL2及第二輔助電極140上,並與沿著切割道20排列且在切割道10附近之多個畫素P重疊。
Please refer to FIGS. 8 to 9. In this embodiment, first, the second
然後,研磨(polish)畫素陣列基板100A及密封膠400,以形成與切割道10對應之第一基板110的側面114(標示於圖10)和密封膠400的側面414(標示於圖10)。在上述研磨製程中,畫素陣列基板100A及密封膠400可同時被研磨,因此沿著切割道20排列且在切割道20附近之畫素P的第二訊號線SL2的側面SL2a(標示於圖10)及第二輔助電極140的側面140a(標示於圖10)大致上可與第一基板110的側面114及密封膠400的側面414切齊。
Then, the
接著,設置第二導電圖案520於第一基板110的側面
114,其中第二導電圖案520與第二訊號線SL2的側面SL2a及第二輔助電極140的側面140a接觸。在本實施例中,第二導電圖案520例如是使用雷射圖案化金屬層所製作。但本發明不限於此,在其它實施例中,第二導電圖案520也可透過噴墨印刷、柔版印刷、凹版印刷或其它適當方式製作。
Next, the second
接著,接合第二軟性電路板620與第一導電圖案520,以使第二軟性電路板620的電極622透過第一導電圖案520與第二訊號線SL2的側面SL2a及第二輔助電極140的側面140a電性連接;藉此,可完成經重定尺寸的顯示裝置1A’。舉例而言,在本實施例中,上述接合製程可使用熱壓合製程,但本發明不以此為限。
Next, the second
值得一提的是,第二輔助電極140與第二訊號線SL2電性連接之後,第二輔助電極140可視為對應於第二訊號線SL2的輔助接墊。形成於第一基板110之側面114的第二導電圖案520除了與第二訊號線SL2的側面SL2a接觸之外,還與輔助接墊的側面(例如:第二輔助電極140的側面140a)接觸。藉此,第二導電圖案520與畫素陣列基板100A’之對應導電元件(即第二訊號線SL2和第二輔助電極140)的接觸面積變大,接觸電阻變小,進而能提升顯示裝置1A’的信賴性。
It is worth mentioning that after the second
此外,顯示介質300(例如:液晶)在第二交界區B2上的配向方向不連續,因此,顯示裝置1A、1A’顯示畫面時,第二交界區B2係呈暗線(disclination line)。由於第二輔助電極140係設置於第二交界區B2(即對應暗線的區域),因此第二輔助電
極140的設置並不會過度影響顯示裝置1A、1A’的穿透率。
In addition, the alignment direction of the display medium 300 (e.g., liquid crystal) on the second boundary area B2 is discontinuous. Therefore, when the
圖11為本發明第三實施例之未經重定尺寸之畫素陣列基板100B的上視示意圖。圖12為本發明第三實施例之經重定尺寸之畫素陣列基板100B’的上視示意圖。第三實施例的畫素陣列基板100B、100B’及其構成的顯示裝置(未繪示)與第一實施例的畫素陣列基板100、100’構成的顯示裝置1類似。第三實施例之畫素陣列基板100B、100B’與第一實施例之畫素陣列基板100、100’的差異在於:第三實施例之畫素陣列基板100B、100B’包括第一輔助電極130及第二輔助電極140;第一輔助電極130與第二輔助電極140分離;一個第二輔助電極140隔開相鄰的兩個第一輔助電極130:多個第一輔助電極130與多個第二輔助電極140在第二方向x上交替排列。利用畫素陣列基板100B、100B’構成的顯示裝置與前述之利用畫素陣列基板100、100’、100A、100A’構成的顯示裝置1、1’、1A、1A’具有類似的功效及優點,於此便不再重述。
11 is a schematic top view of a
圖13為本發明第四實施例之未經重定尺寸之顯示裝置1C的剖面示意圖。圖14為本發明第四實施例之未經重定尺寸之顯示裝置1C的畫素陣列基板100C的上視示意圖。圖13之畫素陣列基板100C的剖面對應圖14的剖線C-C’。第四實施例之顯示裝置1C及其畫素陣列基板100C與第一實施例之顯示裝置1及其畫素陣列基板100類似,兩實施例的差異在於:顯示裝置1及其畫素陣列基板100的第一輔助電極130係形成於第一導電層,而顯示裝置1C及其畫素陣列基板100C的第一輔助電極130C係形成
於第三導電層,以下配合圖13及圖14說明之。
13 is a schematic cross-sectional view of a
請參照圖13及圖14,在本實施例中,絕緣層GI設置在第二訊號線SL2上,第一訊號線SL1上設置於絕緣層GI上,絕緣層PV1設置於第一訊號線SL1上,而第一輔助電極130C設置於絕緣層PV1上。畫素陣列基板100C還包括絕緣層PV2,設置於第一輔助電極130C上。畫素電極120設置於絕緣層PV2上。簡言之,在本實施例中,第二訊號線SL2例如是形成於第一導電層,第一訊號線SL1例如是形成於第二導電層,而第一輔助電極130C例如是形成於第三導電層。第三導電層可使用之材質與第一導電層類似,於此便不再重述。
13 and 14, in this embodiment, the insulating layer GI is disposed on the second signal line SL2, the first signal line SL1 is disposed on the insulating layer GI, and the insulating layer PV1 is disposed on the first signal line SL1 , And the first
圖15為本發明第四實施例之經重定尺寸的顯示裝置1C’的剖面示意圖。圖16為本發明第四實施例之經重定尺寸之顯示裝置1C’之畫素陣列基板100C’的上視示意圖。圖15之畫素陣列基板100C’的剖面對應圖16的剖線C-C’。圖17為本發明第四實施例之經重定尺寸的顯示裝置1C’的一側視示意圖。類似地,利用前述之重定尺寸方法能製成經重定尺寸的顯示裝置1C’,本領域具有通常知識者根據前述對重定尺寸方法的說明及圖13至圖17應能實現顯示裝置1C’,於此便不再重述。
15 is a schematic cross-sectional view of a resized
圖18為本發明第五實施例之未經重定尺寸之顯示裝置1D的剖面示意圖。圖19為本發明第五實施例之未經重定尺寸之顯示裝置1D的畫素陣列基板100D的上視示意圖。圖18之畫素陣列基板100D的剖面對應圖19的剖線D-D’。第四實施例之顯示
裝置1D及其畫素陣列基板100D與第二實施例之顯示裝置1A及其畫素陣列基板100A類似,兩實施例的差異在於:顯示裝置1A及其畫素陣列基板100A的第二輔助電極140包含形成於第一導電層的主要部142及形成於第二導電層的連接部144,而顯示裝置1D及其畫素陣列基板100D的第二輔助電極140D係形成於第三導電層,以下配合圖18及圖19說明之。
18 is a schematic cross-sectional view of a
請參照圖18及圖19,在本實施例中,絕緣層GI設置在第二訊號線SL2上,第一訊號線SL1上設置於絕緣層GI上,絕緣層PV1設置於第一訊號線SL1上,而第二輔助電極140D設置於絕緣層PV1上。畫素陣列基板100D還包括絕緣層PV2,設置於第二輔助電極140D上。畫素電極120設置於絕緣層PV2上。簡言之,在本實施例中,第二訊號線SL2例如是形成於第一導電層,第一訊號線SL1例如是形成於第二導電層,而第二輔助電極140D例如是形成於第三導電層。但不以此為限,在其他實施例中,形成於第三導電層的第二輔助電極140D,可以設置於第二訊號線SL2下方,亦即,第二輔助電極140D設置於絕緣層GI與絕緣層PV1之間。
18 and 19, in this embodiment, the insulating layer GI is disposed on the second signal line SL2, the first signal line SL1 is disposed on the insulating layer GI, and the insulating layer PV1 is disposed on the first signal line SL1 , And the second
圖20為本發明第五實施例之經重定尺寸的顯示裝置1D’的剖面示意圖。圖21為本發明第五實施例之經重定尺寸之顯示裝置1D’之畫素陣列基板100D’的上視示意圖。圖20之畫素陣列基板100D’的剖面對應圖21的剖線D-D’。圖22為本發明第五實施例之經重定尺寸的顯示裝置1D’的一側視示意圖。類似地,利用前
述之重定尺寸方法能製成經重定尺寸的顯示裝置1D’。形成顯示裝置1A’之過程與形成顯示裝置1D’之過程的差異在於:第二輔助電極140之被熔接的位置(如圖9所示)與第二輔助電極140D之被熔接的位置(如圖21所示)不同。詳言之,在本實施例中,整個第二輔助電極140D係形成於同一第三導電層,第二輔助電極140D的一端與第二訊號線SL2重疊;在形成顯示裝置1D’的過程中,熔接第二輔助電極140D的一端與第二訊號線SL2即可。本領域具有通常知識者根據前述重定尺寸方法的說明及圖18至圖22應能實現顯示裝置1D’,於此便不再重述。
20 is a schematic cross-sectional view of a resized
圖23為本發明第六實施例之未經重定尺寸之畫素陣列基板100E的上視示意圖。圖24為本發明第六實施例之經重定尺寸之畫素陣列基板100E’的上視示意圖。第六實施例的畫素陣列基板100E、100E’及其構成的顯示裝置(未繪示)與第四實施例的畫素陣列基板100C、100C’及畫素陣列基板100C、100C’構成的顯示裝置1C、1C’類似。第六實施例之畫素陣列基板100E、100E’與第四實施例之畫素陣列基板100C、100C’的差異在於:第六實施例之畫素陣列基板100E同時包括第一輔助電極130C及第二輔助電極140D;第一輔助電極130C與第二輔助電極140D分離;一個第二輔助電極140D隔開相鄰兩個第一輔助電極130C:多個第一輔助電極130C與多個第二輔助電極140D在第二方向x上交替排列。利用畫素陣列基板100E、100E’構成的顯示裝置與前述之利用畫素陣列基板100C、100C’、100D、100D’構成的顯示裝置1C、1C’、
1D、1D’類似的功效及優點,於此便不再重述。
23 is a schematic top view of a
綜上所述,本發明一實施例之顯示裝置包括第一基板及設置於第一基板上的多個畫素。各畫素包括訊號線、電性連接至訊號線的薄膜電晶體、電性連接至薄膜電晶體的畫素電極及輔助電極。畫素電極具有多個第一分支部、多個第二分支部、多個第三分支部及多個第四分支部。第一、二、三、四分支部分別定義第一、二、三、四配向區。第一、二、三、四配向區的配向方向互不相同。第一配向區與第二配向區之間具有第一交界區。第一配向區與第三配向區之間具有第二交界區。輔助電極設置於第一交界區及/或第二交界區上,且部分重疊於訊號線。任兩相鄰的多個畫素的多個輔助電極彼此分離。 In summary, a display device according to an embodiment of the present invention includes a first substrate and a plurality of pixels disposed on the first substrate. Each pixel includes a signal line, a thin film transistor electrically connected to the signal line, a pixel electrode electrically connected to the thin film transistor, and an auxiliary electrode. The pixel electrode has a plurality of first branch portions, a plurality of second branch portions, a plurality of third branch portions, and a plurality of fourth branch portions. The first, second, third, and fourth branches respectively define the first, second, third, and fourth alignment zones. The alignment directions of the first, second, third and fourth alignment zones are different from each other. There is a first junction area between the first alignment area and the second alignment area. There is a second boundary area between the first alignment area and the third alignment area. The auxiliary electrode is disposed on the first junction area and/or the second junction area, and partially overlaps the signal line. The auxiliary electrodes of any two adjacent multiple pixels are separated from each other.
本發明一實施例之顯示裝置經重定尺寸後,輔助電極與訊號線電性連接,而輔助電極可視為對應於訊號線的輔助接墊。形成於第一基板之側面的導電圖案除了與訊號線的側面接觸之外,還與輔助接墊的側面接觸。藉此,導電圖案與畫素陣列基板之對應導電元件接觸面積變大,接觸電阻變小,進而能提升經重定尺寸之顯示裝置的信賴性。 After the display device according to an embodiment of the present invention is resized, the auxiliary electrode is electrically connected to the signal line, and the auxiliary electrode can be regarded as an auxiliary pad corresponding to the signal line. The conductive pattern formed on the side of the first substrate contacts the side of the auxiliary pad in addition to the side of the signal line. As a result, the contact area between the conductive pattern and the corresponding conductive element of the pixel array substrate becomes larger, the contact resistance becomes smaller, and the reliability of the resized display device can be improved.
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。 Although the present invention has been disclosed as above with examples, it is not intended to limit the present invention. Any person with ordinary knowledge in the technical field can make some changes and modifications without departing from the spirit and scope of the present invention. The scope of protection of the present invention shall be subject to the scope defined in the appended patent application.
10:切割道 10: Cutting path
100:畫素陣列基板 100: pixel array substrate
110:第一基板 110: the first substrate
120:畫素電極 120: pixel electrode
121:第一分支部 121: The first branch
122:第二分支部 122: Second branch
123:第三分支部 123: Third branch
124:第四分支部 124: The fourth branch
125:第一主幹部 125: First cadre
126:第二主幹部 126: The second cadre
130:第一輔助電極 130: first auxiliary electrode
A-A’:剖線 A-A’: section line
B1:第一交界區 B1: First junction area
B2:第二交界區 B2: Second junction area
CH:半導體圖案 CH: semiconductor pattern
D:汲極 D: Jiji
H:接觸窗 H: contact window
G:閘極 G: gate
g1:間隙 g1: clearance
CL:共用線 CL: shared line
SL1:第一訊號線 SL1: the first signal line
SL2:第二訊號線 SL2: Second signal line
S:源極 S: source
T:薄膜電晶體 T: thin film transistor
P:畫素 P: Pixel
L1:長度 L1: Length
W1:線寬 W1: line width
R1:第一配向區 R1: first alignment area
R2:第二配向區 R2: second alignment area
R3:第三配向區 R3: third alignment area
R4:第四配向區 R4: Fourth alignment area
x、y、z、d1~d4:方向 x, y, z, d1~d4: direction
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107135889A TWI687739B (en) | 2018-10-12 | 2018-10-12 | Display appratus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107135889A TWI687739B (en) | 2018-10-12 | 2018-10-12 | Display appratus |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI687739B true TWI687739B (en) | 2020-03-11 |
TW202014765A TW202014765A (en) | 2020-04-16 |
Family
ID=70767228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107135889A TWI687739B (en) | 2018-10-12 | 2018-10-12 | Display appratus |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI687739B (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201439654A (en) * | 2013-04-12 | 2014-10-16 | Au Optronics Corp | Pixel structure |
TW201708910A (en) * | 2015-08-21 | 2017-03-01 | 友達光電股份有限公司 | Liquid crystal display panel and liquid crystal aligning method thereof |
TWI634375B (en) * | 2017-07-10 | 2018-09-01 | 友達光電股份有限公司 | Pixel structure and display panel using the same |
-
2018
- 2018-10-12 TW TW107135889A patent/TWI687739B/en active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201439654A (en) * | 2013-04-12 | 2014-10-16 | Au Optronics Corp | Pixel structure |
TW201708910A (en) * | 2015-08-21 | 2017-03-01 | 友達光電股份有限公司 | Liquid crystal display panel and liquid crystal aligning method thereof |
TWI634375B (en) * | 2017-07-10 | 2018-09-01 | 友達光電股份有限公司 | Pixel structure and display panel using the same |
Also Published As
Publication number | Publication date |
---|---|
TW202014765A (en) | 2020-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9985053B2 (en) | Array substrate | |
JP4386862B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP4707980B2 (en) | Thin film transistor display panel | |
WO2017124810A1 (en) | Array substrate, liquid crystal display panel, and display device | |
US20100109993A1 (en) | Liquid crystal display and method of manufacturing the same | |
US9750140B2 (en) | Display device | |
TWI514055B (en) | Display panel and manufacturing method thereof | |
US20150261050A1 (en) | Display device | |
US20180259805A1 (en) | Display device | |
TWI662341B (en) | Display apparatus | |
US11662637B2 (en) | Display device | |
CN103760702A (en) | Display panel | |
KR102691796B1 (en) | Display device and method of manufacturing the same | |
WO2018054098A1 (en) | Array panel and manufacturing method thereof, display panel, and display apparatus | |
JP5683874B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
US9563085B2 (en) | Display device | |
US9494831B2 (en) | Display panel with conductive layer having varying line widths | |
KR100473588B1 (en) | array panel for liquid crystal display devices | |
CN107037638A (en) | Display panel and display device | |
TWI395043B (en) | Electro-phoretic display film, electro-phoretic display panel, and fabricating method thereof | |
TWI687739B (en) | Display appratus | |
KR102420997B1 (en) | Display device | |
CN107561805B (en) | Pixel structure | |
US12016195B2 (en) | Display device including corner display having cutouts and dams | |
TWI595298B (en) | Display panel |