TWI559279B - 移位暫存器電路及其操作方法 - Google Patents

Description

移位暫存器電路及其操作方法

本發明是有關於一種移位暫存器電路，尤其是有關於一種應用於內嵌式觸控顯示裝置的移位暫存器電路及其操作方法。

習知的內嵌式觸控顯示裝置包括具有觸控感測元件之顯示面板以及閘極驅動電路，閘極驅動電路更包括多個移位暫存器電路，移位暫存器電路是用以根據驅動訊號正確地輸出多個閘極驅動訊號來驅動顯示面板中的多個畫素電路。當內嵌式觸控顯示裝置感測到有觸控事件發生時，內嵌式觸控顯示裝置會由正常顯示顯示畫面的顯示時段進入感測觸控事件的觸控感測時段，此時應輸出閘極驅動訊號的移位暫存器電路會停止輸出閘極驅動訊號，內嵌式觸控顯示裝置即停止更新顯示畫面，並同時進行觸控感測。而此時移位暫存器電路已接收了驅動訊號旦尚未輸出閘極驅動訊號，其驅動訊號會因為移位暫存器電路中的漏電路徑而洩漏其電壓準位，因此當內嵌式觸控顯示裝置結束觸控感測時段並回復至一般顯示時段時，應輸出閘極驅動訊號的移位暫存器電路之驅動訊號因為漏電而使得驅動能力降低，導致移位暫存器電路輸出之閘極驅動訊號與觸控感測時段前所輸出之閘極驅動 訊號能力不同，進而使顯示畫面出現橫紋，造成使用者在觀賞顯示畫面時具有較差的觀賞效果。

為了有效解決因為閘極驅動訊號在觸控感測時段時發生漏電而使內嵌式觸控顯示裝置之顯示畫面出現橫紋之缺憾，本發明提出一種移位暫存器電路的實施例，其包括輸入電路、第一下拉電路、上拉電路、第二下拉電路以及一第一補償電路，輸入電路是用以根據第n-1級閘極驅動訊號來輸出一驅動電路控制訊號，第一下拉電路與輸入電路電性耦接，係用以將驅動電路控制訊號下拉至低電壓準位，上拉電路與輸入電路電性耦接，係用以根據驅動電路控制訊號輸出一第n級閘極驅動訊號，第二下拉電路與上拉電路電性耦接，係用以將第n級閘極驅動訊號下拉至低電壓準位，第一補償電路具有一第一端以及一第二端，第一補償電路之第一端與一第一補償電路控制訊號電性耦接，第一補償電路之第二端與輸入電路以及上拉電路電性耦接，於一觸控感測時段，第一補償電路控制訊號為一高電壓準位，第n級閘極驅動訊號為禁能，第一補償電路之第一端之電位大於第一補償電路之第二端之電位時，第一補償電路產生由第一端往第二端流動之一第一電流以補償驅動電路控制訊號。

在本發明的較佳實施例中，上述之第一補償電路更包括一第一二極體以及一第二二極體，第一二極體以及第二二極體皆包括一正極端以及一負極端，第一二極體之正極端與第一補償電路控制訊號電性耦接，第一二極體之負極端與第二二極體之負極端電性耦接，第二二極體體之正極端與輸入電路以及上拉電路電性耦接。

在本發明的較佳實施例中，上述之第二二極體的尺寸大於第一二極體。

在本發明的較佳實施例中，上述之第一補償電路更包括一第二輸入電路、一第一電晶體、一第二電晶體、一第三電晶體，第一電晶體具有一第一端、一第二端以及一控制端，第一電晶體之第一端與第二輸入電路電性耦接，第一電晶體之控制端與一控制訊號電性耦接，第一電晶體之第二端與低電壓準位電性耦接，第二電晶體具有一第一端、一第二端以及一控制端，第二電晶體之第一端係用以接收第一補償電路控制訊號，第二電晶體之控制端與第一電晶體之第一端電性耦接，第三電晶體具有一第一端、一第二端以及一控制端，第三電晶體之第一端與第二電晶體之第二端電性耦接，第三電晶體之控制端係用以接收第一補償電路控制訊號，第三電晶體之第二端與第一補償電路之第二端電性耦接。

在本發明的較佳實施例中，上述之第一補償電路更包括一第一電晶體、一第二電晶體、一第三電晶體以及一第四電晶體，第一電晶體具有一第一端、一第二端以及一控制端，第一電晶體之第一端係用以接收一第一掃描訊號，第一電晶體之控制端係用以接收一第n-1級閘極驅動訊號，第二電晶體具有一第一端、一第二端以及一控制端，第二電晶體之第一端係用以接收一第二掃描訊號，第二電晶體之控制端係用以接收一第n+1級閘極驅動訊號，第二電晶體之第二端與第一電晶體之第二端電性耦接，第三電晶體具有一第一端、一第二端以及一控制端，第三電晶體之第一端係用以接收第一補償電路控制訊號，第三電晶體之控制端與第一電晶體之第二端電性耦接，第四電晶體具有一第一端、一第二端以及一控制端，第四電晶體之第一端與第三電晶體之第二端電性耦接，第四電晶體之控制端係用以接收第一補償電路控 制訊號，第四電晶體之第二端與第一補償電路之第二端電性耦接。

在本發明的較佳實施例中，上述之移位暫存器電路更包括一第二補償電路，其具有一第一端以及一第二端，第二補償電路之第一端與一第二補償電路控制訊號電性耦接，第二補償電路之第二端與輸入電路以及上拉電路電性耦接。

本發明更提出一種移位暫存器電路之操作方法，上述之移位暫存器電路包括上拉電路以及補償電路，上拉電路係用以根據一驅動電路控制訊號輸出一第n級閘極驅動訊號，補償電路具有一第一端以及一第二端，補償電路之第一端與一補償電路控制訊號電性耦接，補償電路之第二端與上拉電路電性耦接，其中移位暫存器電路之操作方法包括：於一觸控感測時段，第n級閘極驅動訊號為禁能，補償電路控制訊號為一高電壓準位且第一補償電路之第一端之電位大於第一補償電路之第二端之電位，補償電路產生由第一端往第二端流動之一第一電流以補償驅動電路控制訊號。

在本發明的其他實施例中，上述之移位暫存器電路之操作方法更包括：於一顯示時段，第n級閘極驅動訊號於顯示時段被致能，補償電路控制訊號為一低電壓準位，第一補償電路之第二端之電位大於第一補償電路之第一端之電位，補償電路產生由第二端往第一端流動之一第二電流。

本發明所提出的移位暫存器電路實施例因具有上述之補償電路，因此應輸出閘極驅動訊號的移位暫存器電路在觸控感測時段時，可利用補償電路所產生的電流來補償驅動電路控制訊號，故當觸控感測時段結束，應輸出閘極驅動訊號的移位暫存器電路之驅動電路控制訊號仍與觸控感測時段前之驅動電路控制訊號具有相同的驅動能力，避免因為 驅動電路控制訊號的驅動能力下降而發生顯示畫面出現橫紋的情況。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例並配合所附圖式做詳細說明如下。

10‧‧‧內嵌式觸控顯示裝置

11‧‧‧資料驅動電路

12‧‧‧閘極驅動電路

121‧‧‧移位暫存器電路

1211‧‧‧輸入電路

1212‧‧‧第一下拉電路

1213‧‧‧上拉電路

1214‧‧‧第二下拉電路

1215‧‧‧第一補償電路

1216‧‧‧第二補償電路

13‧‧‧顯示面板

14‧‧‧觸控感測電路

131‧‧‧畫素單元

132‧‧‧觸控感測單元

40‧‧‧第二輸入電路

M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11、M12、M13、M14、M15、M16、M17、M18、M31、M32‧‧‧電晶體

Bi‧‧‧輸入訊號

G_n-5‧‧‧第n-5級閘極驅動訊號

G_n-4‧‧‧第n-4級閘極驅動訊號

G_n-3‧‧‧第n-3級閘極驅動訊號

G_n-2‧‧‧第n-2級閘極驅動訊號

G_n-1‧‧‧第n-1級閘極驅動訊號

G_n‧‧‧第n級閘極驅動訊號

G_n+1‧‧‧第n+1級閘極驅動訊號

CK‧‧‧第一時脈訊號

XCK‧‧‧第二時脈訊號

VGL‧‧‧低電壓準位

C1、C2、C3、C4‧‧‧電容

Q_n‧‧‧驅動電路控制訊號

Reset1‧‧‧第一補償電路控制訊號

Reset2‧‧‧第二補償電路控制訊號

D1‧‧‧第一二極體

D2‧‧‧第二二極體

V₁、V₂‧‧‧高電壓準位

T₁、T₂、T₃、T_D、T_S‧‧‧時段

U2D‧‧‧第一掃描訊號

D2U‧‧‧第二掃描訊號

L_1、L_2、L_n‧‧‧列

圖1為內嵌式觸控顯示裝置之實施例示意圖。

圖2為本發明之移位暫存器電路之實施例一示意圖。

圖3A為本發明之補償電路之實施例一示意圖。

圖3B為本發明之補償電路之實施例二示意圖。

圖4A為本發明之補償電路之實施例三示意圖。

圖4B為本發明之補償電路之實施例四示意圖。

圖4C為本發明之補償電路之實施例五示意圖。

圖5A為本發明第二輸入電路之實施例一示意圖。

圖5B為本發明第二輸入電路之實施例二示意圖。

圖6A為本發明之補償電路之實施例六示意圖。

圖6B為本發明之補償電路之實施例七示意圖。

圖7為本發明之訊號時序實施例示意圖。

圖8為本發明之另一訊號時序實施例示意圖。

圖9為本發明之移位暫存器電路之實施例二示意圖。

圖10為本發明之移位暫存器電路之操作方法實施例示意圖。

圖11為本發明之移位暫存器電路之操作方法另一實施例示意圖。

圖1為內嵌式觸控顯示裝置10之實施例，內嵌式觸控顯示裝置10包括一資料驅動電路11、一閘極驅動電路12、一顯示面板13、一觸控感測電路14以及一時脈控制電路15，顯示面板13包括多個畫素單元131以及多個觸控感測單元132，資料驅動電路11與多個畫素單元131電性耦接，係用以提供多個顯示資料至電性耦接的多個畫素單元131，觸控感測電路14與多個觸控感測單元132電性耦接，係用以接收多個觸控感測單元132之觸控感測訊號，以判定觸控事件之位置，閘極驅動電路12更包括多個移位暫存器電路121，每一移位暫存器電路121與對應之多個畫素單元131電性耦接，移位暫存器電路121係用以讓電性耦接之多個畫素單元131可根據移位暫存器電路121所輸出之閘極驅動訊號開啟，以使多個畫素單元131可在正確的時段接收多個顯示資料並據以顯示，時脈控制電路15與資料驅動電路11、觸控感測電路14以及多個移位暫存器電路121電性耦接，是用以提供多個時脈訊號，例如第一時脈訊號CK、第二時脈訊號XCK以及補償電路控制訊號Reset至多個移位暫存器電路121，並根據內嵌式觸控顯示裝置10的運作時段控制輸出之時脈訊號至電性耦接之資料驅動電路11以及觸控感測電路14。

圖2為本發明之移位暫存器121之實施例，並以第n級之移位暫存器121為例。第n級之移位暫存器121包括一輸入電路1211、一第一下拉電路1212、一第二下拉電路1214、一上拉電路1213以及一第一補償電路1215。輸入電路1211包括一電晶體M4，電晶體M4包括一第一端、一控制端以及一第二端，電晶體M4之第一端是用以接收一輸入訊號Bi，電晶體M4之控制端是用以接收上一級之移位暫存器121 所輸出之第n-1級閘極驅動訊號G_n-1，電晶體M4之第二端則是用以輸出一驅動電路控制訊號Q_n。第n級之移位暫存器121更包括一電容C1，電容C1包括一第一端以及一第二端，電容C1之第一端更與一第一時脈訊號CK電性耦接。

第一下拉電路1212包括電晶體M1、電晶體M2以及電晶體M3，係用以將驅動電路控制訊號Q_n下拉至低電壓準位VGL。電晶體M1包括一第一端、一控制端以及一第二端，電晶體M1之第一端是用以接收輸入訊號Bi，電晶體M1之控制端是用以接收下一級之移位暫存器121所輸出之第n+1級閘極驅動訊號G_n+1，電晶體M1之第二端則是與驅動電路控制訊號Q_n電性耦接。電晶體M2包括一第一端、一控制端以及一第二端，電晶體M2之第一端與電容C1之第二端電性耦接，電晶體M2之控制端是用以接收驅動電路控制訊號Q_n，電晶體M2之第二端則是與低電壓準位VGL電性耦接，其中低電壓準位VGL可以是邏輯低電位。電晶體M3包括一第一端、一控制端以及一第二端，電晶體M3之第一端與驅動電路控制訊號Q_n電性耦接，電晶體M3之控制端與電容C1之第二端電性耦接，電晶體M3之第二端則是與低電壓準位VGL電性耦接。

上拉電路1213包括一電晶體M7，係用以根據驅動電路控制訊號Q_n輸出一第n級閘極驅動訊號G_n，電晶體M7包括一第一端、一控制端以及一第二端，電晶體M7之第一端係用以接收第一時脈訊號CK，電晶體M7之控制端是用以接收驅動電路控制訊號Q_n，電晶體M7第二端則是用以輸出第n級閘極驅動訊號G_n，此外第n級閘極驅動訊號G_n更與一電容C2之第一端電性耦接，電容C2之第二端則與驅動電路控制訊號Q_n電性耦接。

第二下拉電路1214包括電晶體M5以及電晶體 M6，係用以將第n級閘極驅動訊號G_n下拉至低電壓準位VGL，電晶體M5包括一第一端、一控制端以及一第二端，電晶體M5之第一端與第n級閘極驅動訊號G_n電性耦接，電晶體M5之控制端與一第二時脈訊號XCK電性耦接，電晶體M5之第二端則與低電壓準位VGL電性耦接。電晶體M6包括一第一端、一控制端以及一第二端，電晶體M6之第一端與第n級閘極驅動訊號G_n電性耦接，電晶體M6之控制端與電容C1之第二端電性耦接，電晶體M6之第二端則與低電壓準位VGL電性耦接。

一第一補償電路1215，其具有一第一端以及一第二端，第一補償電路1215之第一端與一第一補償電路控制訊號Reset1電性耦接，第一補償電路之第二端與驅動電路控制訊號Q_n電性耦接。

請參考圖3A以及圖3B，圖3A以及圖3B為上述之第一補償電路1215之實施例。請先參考圖3A，圖3A為上述之第一補償電路1215之實施例一，第一補償電路1215可包括一第一二極體D1以及一第二二極體D2，第一二極體D1以及第二二極體D2皆包括一正極端以及一負極端，第一二極體D1之正極端與第一補償電路控制訊號Reset1電性耦接，第一二極體D1之負極端與第二二極體D2之負極端電性耦接，第二二極體體D2之正極端與驅動電路控制訊號Qn電性耦接。圖3B為上述之第一補償電路1215之實施例二，第一補償電路1215可包括一電晶體M31以及一電晶體M32，電晶體M31包括一第一端、一控制端以及一第二端，電晶體M32包括一第一端、一控制端以及一第二端，電晶體M31第一端與電晶體M31之控制端以及第一補償電路控制訊號Reset1電性耦接，電晶體M31之第二端與電晶體M32之第二端電性耦接，電晶體M32之第一端與電晶體M32之控制端以 及驅動電路控制訊號Qn電性耦接。

請參考圖4A，圖4A為上述之第一補償電路1215之實施例三，其包括電容C3、第二輸入電路40、電晶體M11、電晶體M8以及電晶體M9，電晶體M11具有一第一端、一第二端以及一控制端，電晶體M11之第一端與第二輸入電路40電性耦接，電晶體M11之控制端與第n級閘極驅動訊號G_n電性耦接，電晶體M11之第二端與低電壓準位VGL電性耦接。電晶體M8具有一第一端、一第二端以及一控制端，電晶體M8之第一端與第一補償電路控制訊號Reset1電性耦接，電晶體M8之控制端與電晶體M11之第一端電性耦接，電晶體M8之第二端則與電容C3電性耦接。電容C3具有一第一端以及一第二端，電容C3之第一端與電晶體M8之第二端電性耦接，電容C3之第二端與電晶體M8之控制端電性耦接。電晶體M9具有一第一端、一第二端以及一控制端，電晶體M9之第一端與電晶體M8之第二端電性耦接，電晶體M9之控制端接收第一補償電路控制訊號Reset1，電晶體M9之第二端與驅動電路控制訊號Qn電性耦接。

請參考圖4B，圖4B為上述之第一補償電路1215之實施例四，圖4B與圖4A之差別在於，電晶體M11之控制端是與第一時脈訊號CK電性耦接。

請參考圖4C，圖4C為上述之第一補償電路1215之實施例五，圖4C與圖4A之差別在於，圖4C更包括了電晶體M12，電晶體M12具有一第一端、一第二端以及一控制端，電晶體M12之第一端與電晶體M11之第一端電性耦接，電晶體M12之控制端與第一時脈訊號CK電性耦接，電晶體M12之第二端與低電壓準位電性耦接。其中，電晶體M12是用以根據第一時脈訊號CK將電晶體M8之控制端維持於低電壓準位VGL。

請參閱圖5A，圖5A為上述之第二輸入電路40實施例一，第二輸入電路40包括一電晶體M10，電晶體M10具有一第一端、一第二端以及一控制端，電晶體M10之第一端與高電壓準位VGH電性耦接，電晶體M10之控制端接收第n-1級閘極驅動訊號G_n-1，電晶體M10之第二端與電晶體M11之第一端電性耦接，此外，電晶體M10之第一端也可與第n-1級閘極驅動訊號G_n-1電性耦接，如圖5B所示。

由於顯示面板13之畫素單元131可以由圖1所示的L₁列往L_n列的方向驅動，也可以由L_n列往L1列的方向驅動，因此本發明更提出以下的第一補償電路1215之實施例。

請參閱圖6A，圖6A為第一補償電路1215之實施例六，其包括電容C4、電晶體M13、電晶體M14、電晶體M15以及電晶體M16。電晶體M13具有一第一端、一控制端以及一第二端，電晶體M13之第一端與一第一掃描訊號U2D電性耦接，電晶體M13之控制端與第n-1級閘極驅動訊號G_n-1電性耦接，電晶體M13之第二端與電晶體M14電性耦接。電晶體M14具有一第一端、一控制端以及一第二端，電晶體M14之第一端與一第二掃描訊號D2U電性耦接，電晶體M14之控制端與第n+1級閘極驅動訊號G_n+1電性耦接，電晶體M14之第二端與電晶體M13之第二端電性耦接。電晶體M15具有一第一端、一控制端以及一第二端，電晶體M15之第一端與第一補償電路控制訊號Reset1電性耦接，電晶體M15之控制端與電晶體M13之第二端電性耦接，電晶體M15之第二端與電容C4電性耦接。電容C4俱有一第端以及一第二端，電容C4之第一端與電晶體M15之第二端電性耦接，電容C4之第二端與電晶體M15之控制端電性耦接。電晶體M16具有一第一端、一控制端以及一第二端，電晶體M16之第一端與電晶體M15之第二端電性耦接，電晶體M16之控制端與第一 補償電路控制訊號Reset1電性耦接，電晶體M16之第二端與驅動電路控制訊號Qn電性耦接。其中，當第一掃描訊號U2D為致能，顯示面板13之畫素單元131由圖1所示的L₁列往L_n列的方向驅動，當第二掃描訊號D2U為致能，顯示面板13之畫素單元131由圖1所示的L_n列往L₁列的方向驅動，第一掃描訊號U2D與第二掃描訊號D2U的致能時間以及禁能時間為相反。

請參閱圖6B，圖6B為第一補償電路1215之實施例七，圖6B與圖6A之差別在於，圖6B之第一補償電路1215實施例七更包括了電晶體M17以及電晶體M18。電晶體M17具有一第一端、一控制端以及一第二端，電晶體M17之第一端與電晶體M13之第二端電性耦接，電晶體M17之控制端與第n級閘極驅動訊號G_n電性耦接，電晶體M17之第二端與低電壓準位VGL電性耦接。電晶體M18具有一第一端、一控制端以及一第二端，電晶體M18之第一端與電晶體M13之第二端電性耦接，電晶體M18之控制端與第一時脈訊號CK電性耦接，電晶體M18之第二端與低電壓準位VGL電性耦接。其中，電晶體M17以及電晶體M18是用以根據第n級閘極驅動訊號G_n以及第一時脈訊號CK將電晶體M15之控制端，也就是電晶體M13之第二端維持於低電壓準位VGL。

請參考圖7，圖7為移位暫存器121之實施例之訊號時序圖，其包括第一時脈訊號CK、第二時脈訊號XCK、輸入訊號Bi、驅動電路控制訊號Q_n、第n級閘極驅動訊號G_n、第n-1級閘極驅動訊號G_n-1以及第n+1級閘極驅動訊號G_n+1，其中，第一時脈訊號CK與第二時脈訊號XCK之致能時間以及禁能時間為相反。

以下將配合圖2以及圖7來說明內嵌式觸控顯示裝置10操作於無觸控事件發生且正常顯示並更新畫面的一顯 示時段時，移位暫存器121之實施例的運作方法。

首先，在第n-1級閘極驅動訊號G_n-1為致能電壓準位，例如為邏輯高電位的時段T₁，此時第n+1級閘極驅動訊號G_n+1為非致能電壓準位，例如為邏輯低電位，輸入訊號Bi為致能電壓準位，例如為邏輯高電位，第一時脈訊號CK為非致能電壓準位，例如為邏輯低電位，第二時脈訊號XCK為致能電壓準位，例如為邏輯高電位。因此電晶體M4開啟，驅動電路控制訊號Qn因為電晶體M4開啟使得其電壓準位提升至一高電壓準位V₁，電晶體M1為關閉，電晶體M2因為驅動電路控制訊號Qn提升至高電壓準位V₁而開啟，而將電容C1之第二端下拉至低電壓準位VGL，故電晶體M3與電晶體M6為關閉，而電晶體M7因為驅動電路控制訊號Qn而開啟，但由於第一時脈訊號CK目前為非致能電壓準位，因此第n級閘極驅動訊號G_n為邏輯低電位，此外電晶體M5為開啟更將第n級閘極驅動訊號G_n維持於低電壓準位VGL。

接著在時段T₂，第n-1級閘極驅動訊號G_n-1、第n+1級閘極驅動訊號G_n+1以及第二時脈訊號XCK為邏輯低電位，輸入訊號Bi以及第一時脈訊號CK為邏輯高電位，此時電晶體M4以及電晶體M1為關閉，電晶體M2因為驅動電路控制訊號Qn保持開啟，電晶體M3與電晶體M6保持關閉，電晶體M5因為第二時脈訊號XCK為邏輯低電位為關閉，而此時由於第一時脈訊號CK為邏輯高電位又電晶體M7維持開啟，因此電晶體M7會輸出邏輯高電位的第n級閘極驅動訊號G_n，同時第n級閘極驅動訊號G_n會透過電容C2使驅動電路控制訊號Qn由高電壓準位V₁提升至高電壓準位V₂，更增進電晶體M7之驅動能力。

在時段T₃時，第n-1級閘極驅動訊號G_n-1、輸入訊號Bi以及第一時脈訊號CK為邏輯低電位，第二時脈訊號 XCK以及第n+1級閘極驅動訊號G_n+1為邏輯高電位，電晶體M4為關閉，電晶體M1因為第n+1級閘極驅動訊號G_n+1而開啟，而此時由於輸入訊號Bi為邏輯低電位，因此驅動電路控制訊號Qn被電晶體M1下拉至邏輯低電位，由於驅動電路控制訊號Qn被下拉至邏輯低電位，因此電晶體M2以及M7為關閉，而此時電容C1利用上一時段T2所儲存之第一時脈訊號CK之邏輯高電位使電晶體M3以及電晶體M6開啟，因此使驅動電路控制訊號Qn以及第n級閘極驅動訊號G_n被維持於邏輯低電位，電晶體M5為開啟，將第n級閘極驅動訊號G_n維持於邏輯低電位。

根據上述的內容可以得知，當內嵌式觸控顯示裝置10操作顯示時段時，電晶體M7在時段T1被驅動電路控制訊號Qn開啟後，緊接著在時段T2即會根據第一時脈訊號CK輸出第n級閘極驅動訊號G_n，因此驅動電路控制訊號Qn不易受到漏電影響而導致其驅動能力下降的情況發生。

請參考圖8，圖8為移位暫存器121之實施例操作於一觸控感測時段之訊號時序圖，其包括第一時脈訊號CK、第二時脈訊號XCK、第n-1級閘極驅動訊號G_n-1、第n-2級閘極驅動訊號G_n-2、第n-3級閘極驅動訊號G_n-3、第n-4級閘極驅動訊號G_n-4、第n-5級閘極驅動訊號G_n-5、第n級閘極驅動訊號G_n、第n+1級閘極驅動訊號G_n+1以及一第一補償電路控制訊號Reset1，其中，第一時脈訊號CK與第二時脈訊號XCK之致能時間以及禁能時間為相反。

以下將配合圖2以及圖8來說明內嵌式觸控顯示裝置10操作於觸控事件發生之觸控感測時段時，移位暫存器121之實施例的運作方法。

當內嵌式觸控顯示裝置10操作於上述之顯示時段，也就是圖8的時段T_D時，多個移位暫存器121將如上述 顯示時段之操作方式循序輸出多個閘極驅動訊號，如第n-5級閘極驅動訊號G_n-5、第n-4級閘極驅動訊號G_n-4、第n-3級閘極驅動訊號G_n-3、第n-2級閘極驅動訊號G_n-2以及第n-1級閘極驅動訊號G_n-1，因此內嵌式觸控顯示裝置10之顯示面板13會據以更新對應列之畫素單元131以顯示畫面，此時第一補償電路控制訊號Reset1為一低電壓準位，例如為邏輯低電位。而當內嵌式觸控顯示裝置10發生了觸控事件時，內嵌式觸控顯示裝置10即操作於觸控感測時段，即圖8中的時段T_S，第n-1級的移位暫存器電路121輸出第n-1級閘極驅動訊號G_n-1後發生了觸控事件，因此第一補償電路控制訊號Reset1轉換為一高電壓準位，例如為邏輯高電位，而由於在觸控感測時段時，內嵌式觸控顯示裝置10停止更新顯示畫面，因此用以提供邏輯高電壓給電晶體M7以輸出第n級閘極驅動訊號G_n的第一時脈訊號CK以及第二時脈訊號XCK，因為觸控感測時段而維持於邏輯低電位，使原本應輸出第n級閘極驅動訊號G_n的第n級移位暫存器121不輸出第n級閘極驅動訊號G_n。

然此時第n級移位暫存器121已接收了第n-1級閘極驅動訊號G_n-1，因此驅動電路控制訊號Q_n已提升至上述之高電壓準位V₁，但第n級移位暫存器121在觸控感測時段並不輸出第n級閘極驅動訊號G_n，因此驅動電路控制訊號Q_n需維持高電壓準位V₁直到第n級移位暫存器121輸出第n級閘極驅動訊號G_n。而在輸出第n級閘極驅動訊號G_n之前，驅動電路控制訊號Q_n會因為電晶體M1、電晶體M3以及電晶體M4所形成的漏電路徑漏電，因此當漏電發生時，第一補償電路控制訊號Reset1之邏輯高電位會高於目前驅動電路控制訊號Q_n之電壓準位，第一補償電路1215自然產生由其第一端往第二端流動之一第一電流來補償驅動電路控制訊號Q_n，使 驅動電路控制訊號Q_n之電壓準位在不輸出第n級閘極驅動訊號G_n的觸控感測時段可維持於高電壓準位V₁。

當觸控感測時段結束，內嵌式觸控顯示裝置10再次操作於顯示時段，第一補償電路控制訊號Reset1轉換為一低電壓準位，第一時脈訊號CK恢復為邏輯高電位以使第n級移位暫存器121可繼續輸出第n級閘極驅動訊號G_n，第二時脈訊號XCK則為相對於第一時脈訊號CK之邏輯低電位，驅動電路控制訊號Q_n會因為電容C2而被第n級閘極驅動訊號G_n提升至高電壓準位V₂，如圖7所示，因此內嵌式觸控顯示裝置10繼續正常更新顯示畫面。

以下更配合圖示說明第一補償電路1215不同實施例之操作方式。

請先以圖3A、圖3B以及圖8為例，當內嵌式觸控顯示裝置10操作於上述之觸控感測時段時，第一二極體D1正極端所耦接的第一補償電路控制訊號Reset1轉換為一高電壓準位，正極端與第一補償電路控制訊號Reset1電性耦接之第一二極體D1導通，又因為製程關係目前的電子元件之電性無法理想化，第二二極體D2仍會有電流流經，因此在第一補償電路控制訊號Reset1高於目前驅動電路控制訊號Q_n之電壓準位的情況下，第一補償電路1215實施例一自然產生由其第一端往第二端流動之一第一電流來補償驅動電路控制訊號Q_n。當內嵌式觸控顯示裝置10結束觸控感測時段並操作於上述之顯示時段時，第一補償電路控制訊號Reset1轉換為一低電壓準位，因此驅動電路控制訊號Q_n之電壓準位會高於第一補償電路控制訊號Reset1，此時第二二極體D2為導通，因為電子元件之電性無法理想化的因素第一二極體D1會有電流流經，因此第一補償電路1215會產生由第二端往第一端流動之一第二電流，而為了減少驅動電路控制訊號Q_n在顯示時段 經由第一補償電路1215漏電，第一補償電路1215之第二二極體D2或者電晶體M32之尺寸可大於第一二極體D1或者電晶體M31，使第二電流小於上述之第一電流，並有效減少第二電流之電流量。

接著以圖4A、圖4B、圖4C、圖5A、圖5B以及圖8為例，首先，當內嵌式觸控顯示裝置10操作於上述之顯示時段且第n-1級閘極驅動訊號G_n-1為邏輯高電位時，第一補償電路控制訊號Reset1為低電壓準位，電晶體M10因為第n-1級閘極驅動訊號G_n-1為邏輯高電位為開啟，因此使得控制端與電晶體M10之第二端電性耦接的電晶體M8也開啟，而由於當級之移位暫存器121尚未輸出第n級閘極驅動訊號G_n，因此電晶體M11為關閉，控制端電性耦接第一補償電路控制訊號Reset1之電晶體M9也為關閉。接著當內嵌式觸控顯示裝置10操作於上述之觸控感測時段時，第一補償電路控制訊號Reset1由低電壓準位轉換為一高電壓準位，第n-1級閘極驅動訊號G_n-1為邏輯低電位，電晶體M10以及電晶體M11因此為關閉，電晶體M8保持為開啟，且由於此時第一補償電路控制訊號Reset1為高電壓準位，又電容C3電性耦接於電晶體M8之第二端以及控制端之間，因此電晶體M8會因為電容C3將第一補償電路控制訊號Reset1的高電壓準位補償至電晶體M8之控制端而具有更佳的驅動能力。電晶體M9則因為第一補償電路控制訊號Reset1轉換為一高電壓準位而開啟，因此此時第一補償電路1215自然產生由其第一端往第二端流動之一第一電流來補償驅動電路控制訊號Q_n。

當當級之移位暫存器121輸出第n級閘極驅動訊號G_n，也就是內嵌式觸控顯示裝置10又重新操作於上述之顯示時段時，第一補償電路控制訊號Reset1轉換為低電壓準位，因此電晶體M9為關閉，電晶體M11因為第n級閘極驅 動訊號G_n而開啟，將電晶體M8之控制端下拉至低電壓準位，因此電晶體M8關閉，而此時由於驅動電路控制訊號Q_n之電壓準位高於第一補償電路控制訊號Reset1之低電壓準位，故因為電子元件無法理想化之因素，自然會產生由第一補償電路1215之第二端往第一端流動之第二電流。其中由於第一時脈訊號CK為邏輯高電位時第n級閘極驅動訊號G_n也為邏輯高電位，觸控感測時段時第一時脈訊號CK為邏輯低電位，因此電晶體M11也可根據第一時脈訊號CK的控制來關閉電晶體M8。此外，更可藉由增加電晶體M12使電晶體M8之控制端可在正確的時段內維持於低電壓準位，以避免電晶體M8在錯誤的時間開啟，導致驅動電路控制訊號Q_n藉由電晶體M15而大幅漏電。

以下以圖6A、圖6B以及圖8為例，來說明第一補償電路1215之操作方式。首先以第一掃描訊號U2D致能為例，也就是顯示面板13之畫素單元131由圖1所示的L₁列往L_n列的方向驅動為例來進行說明，當內嵌式觸控顯示裝置10操作於上述之顯示時段且第n-1級閘極驅動訊號G_n-1為邏輯高電位時，電晶體M13為開啟，因此電晶體M15也據以開啟，而此時由於第一補償電路控制訊號Reset1為低電壓準位，因此電晶體M16為關閉，此時並無電流由第一補償電路1215之第一端往第二端流動。

接著當內嵌式觸控顯示裝置10操作於上述之觸控感測時段時，第一補償電路控制訊號Reset1為高電壓準位，第n-1級閘極驅動訊號G_n-1為邏輯低電位，因此電晶體M13為關閉，但此時電晶體M15仍為開啟，因此可將電晶體M15第一端所耦接之第一補償電路控制訊號Reset1傳送至電晶體M16之第一端，電晶體M15更因為電容C4將第一補償電路控制訊號Reset1的高電壓準位補償至電晶體M15之控制 端而具有更佳的驅動能力，又此時電晶體M16因為第一補償電路控制訊號Reset1而開啟，第一補償電路控制訊號Reset1之高電壓準位高於驅動電路控制訊號Q_n之電壓準位，因此此時第一補償電路1215產生由其第一端往第二端流動之第一電流。

當當級之移位暫存器121輸出第n級閘極驅動訊號G_n，也就是內嵌式觸控顯示裝置10又重新操作於上述之顯示時段時，第一補償電路控制訊號Reset1轉換為低電壓準位，因此電晶體M16為關閉，由於此時驅動電路控制訊號Q_n之電壓準位高於第一補償電路控制訊號Reset1之低電壓準位，故產生由第一補償電路1215之第二端往第一端流動之第二電流。而當第n+1級閘極驅動訊號G_n+1為邏輯高電壓時，電晶體M14開啟，此時由於第二掃描訊號D2U為禁能，例如為邏輯低電位，因此電晶體M15之控制端被重置為邏輯低電位，電晶體M15為關閉。在其他實施例中，更可藉由電晶體M17以及電晶體M18關閉電晶體M15，避免電晶體M15在錯誤的時間繼續開啟，導致驅動電路控制訊號Q_n藉由電晶體M15而大幅漏電，如圖6B所示。此外，當第一掃描訊號U2D為禁能，第二掃描訊號D2U保持為致能，顯示面板13之畫素單元131由圖1所示的L_n列往L₁列的方向驅動時，電晶體M15則藉由上一級的第n+1級閘極驅動訊號G_n+1來開啟。

根據上述的內容，由於圖4A、圖4B以及圖4C中的電晶體M8，圖6A以及圖6B中的電晶體M15都是在接收到前一級的閘極驅動訊號，例如為第n-1級閘極驅動訊號G_n-1或第n+1級閘極驅動訊號G_n+1才會開啟，因此當該級的移位暫存器並非需要補償驅動電路控制訊號Q_n移位暫存器時電晶體M8或電晶體M15並不會開啟，因此不會受到第一補償電路控制訊號Reset1為高電壓準位的影響，且藉由圖4A、 圖4B、圖4C、圖6A以及圖6B之電路架構更使得第一補償電路1215具有更低的第二電流，有效提高第一電流與第二電流的比率，避免驅動電路控制訊號Q_n因為漏電流過大而導致移位暫存器121輸出能力下降。

請參考圖9，圖9為本發明之移位暫存器121之另一實施例，圖9與圖2之差異在於，圖9包括了一第二補償電路1216，其第一端與第二補償電路控制訊號Reset2電性耦接，其第二端與驅動電路控制訊號Q_n電性耦接，第一補償電路1215以及第二補償電路1216可以在不同時間交換運作，例如以一幀(Frame)為例，第一補償電路1215以及第二補償電路1216在不同幀交換運作。

根據上述之內容，更匯整出一移位暫存器電路之操作方法實施例，請參考圖10，其步驟包括：於上述之觸控感測時段，即圖8的時段T_S時，第n級移位暫存器121之第n級閘極驅動訊號為禁能，第一補償電路控制訊號Reset1為上述之高電壓準位，且第一補償電路1215之第一端之電位大於第一補償電路1215之第二端之電位，第一補償電路1215產生由第一端往第二端流動之第一電流以補償驅動電路控制訊號Q_n(步驟101)。

在其他實施例中，移位暫存器電路之操作方法更包括於上述之顯示時段，即圖8的時段T_D時，第n級閘極驅動訊號於顯示時段被致能，第一補償電路控制訊號Reset1為低電壓準位，第一補償電路1215之第二端之電位大於第一補償電路1215之第一端之電位，第一補償電路1215產生由第二端往第一端流動之一第二電流，其中，第二電流可小於第一電流，以減少驅動電路控制訊號Q_n在顯示時段經由第一補償電路1215漏電的情況(步驟102)，如圖11所示。

綜以上所述，本發明所提出的移位暫存器電路實 施例因具有上述之補償電路，因此第n級移位暫存器電路121在觸控感測時段時，可利用第一補償電路1215所產生的電流來補償驅動電路控制訊號Q_n，故當觸控感測時段結束，第n級移位暫存器電路121之驅動電路控制訊號Q_n仍與觸控感測時段前之驅動電路控制訊號Q_n，例如第n-1級移位暫存器電路121之驅動電路控制訊號Q_n-1具有相同的驅動能力，避免因為驅動電路控制訊號Q_n的驅動能力下降而發生顯示畫面出現橫紋的情況。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技術者，在不脫離本發明之精神和範圍內，當可做些許之更動與潤飾，因此本發明之保護範圍當視後付之申請專利範圍所界定者為準。

1211‧‧‧輸入電路

1212‧‧‧第一下拉電路

1213‧‧‧上拉電路

1214‧‧‧第二下拉電路

1215‧‧‧第一補償電路

M1、M2、M3、M4、M5、M6、M7‧‧‧電晶體

G_n-1‧‧‧第n-1級閘極驅動訊號

G_n‧‧‧第n級閘極驅動訊號

G_n+1‧‧‧第n+1級閘極驅動訊號

CK‧‧‧第一時脈訊號

XCK‧‧‧第二時脈訊號

VGL‧‧‧低電壓準位

C1‧‧‧電容

C2‧‧‧電容

Q_n‧‧‧驅動電路控制訊號

Reset1‧‧‧第一補償電路控制訊號

Bi‧‧‧輸入訊號

Claims (13)

1. 一種移位暫存器電路，其包括：一輸入電路，係用以根據一第n-1級閘極驅動訊號輸出一驅動電路控制訊號；一第一下拉電路，與該輸入電路電性耦接，係用以將該驅動電路控制訊號下拉至一低電壓準位；一上拉電路，與該輸入電路電性耦接，係用以根據該驅動電路控制訊號輸出一第n級閘極驅動訊號；一第二下拉電路，與該上拉電路電性耦接，係用以將該第n級閘極驅動訊號下拉至該低電壓準位；以及一第一補償電路，其具有一第一端以及一第二端，該第一補償電路之該第一端與一第一補償電路控制訊號電性耦接，該第一補償電路之該第二端與該輸入電路以及該上拉電路電性耦接，於一觸控感測時段，該第一補償電路控制訊號為一高電壓準位，第n級閘極驅動訊號為禁能，該第一補償電路之該第一端之電位大於該第一補償電路之該第二端之電位時，該第一補償電路產生由該第一端往該第二端流動之一第一電流以補償該驅動電路控制訊號。
2. 如請求項1所述之移位暫存器電路，其中，該第一補償電路更包括一第一二極體以及一第二二極體，該第一二極體以及該第二二極體皆包括一正極端以及一負極端，該第一二極體之該正極端與該第一補償電路控制訊號電性耦接，該第一二極體之該負極端與該第二二極體之該負極端電性耦接，該第二二極體體之該正極端與該輸入電路以及該上拉電路電性耦接。
3. 如請求項2所述之移位暫存器電路，其中，該第二二極體的尺寸大於該第一二極體。
4. 如請求項2所述之移位暫存器電路，其中，該第一二極體為一第一電晶體，該第一電晶體具有一第一端、一第二端以及一控制端，該第二二極體為一第二電晶體，該第二電晶體具有一第一端、一第二端以及一控制端，該第一電晶體之該第一端與該第一電晶體之該控制端以及該第一補償電路控制訊號電性耦接，該第一電晶體之該第二端與該第二電晶體之該第二端電性耦接，該第二電晶體之該第一端與該第二電晶體之該控制端、該輸入電路以及該上拉電路電性耦接。
5. 如請求項1所述之移位暫存器電路，其中，該第一補償電路更包括：一第二輸入電路；一第一電晶體，具有一第一端、一第二端以及一控制端，該第一電晶體之該第一端與該第二輸入電路電性耦接，該第一電晶體之該控制端與一控制訊號電性耦接，該第一電晶體之該第二端與該低電壓準位電性耦接；一第二電晶體，具有一第一端、一第二端以及一控制端，該第二電晶體之該第一端係用以接收該第一補償電路控制訊號，該第二電晶體之該控制端與該第一電晶體之該第一端電性耦接；以及一第三電晶體，具有一第一端、一第二端以及一控制端，該第三電晶體之該第一端與該第二電晶體之該第 二端電性耦接，該第三電晶體之該控制端係用以接收該第一補償電路控制訊號，該第三電晶體之該第二端與該第一補償電路之該第二端電性耦接。
6. 如請求項5所述之移位暫存器電路，其中，該第一補償電路更包括：一第四電晶體，具有一第一端、一第二端以及一控制端，該第四電晶體之該第一端與該第一電晶體之該第一端電性耦接，該第四電晶體之該控制端係用以接收一時脈訊號，該第四電晶體之該第二端與該低電壓準位電性耦接。
7. 如請求項5所述之移位暫存器電路，其中，該第二輸入電路包括：一第四電晶體，具有一第一端、一第二端以及一控制端，該第四電晶體之該第一端與一高電壓準位電性耦接，該第四電晶體之該控制端接收一第n-1級閘極驅動訊號，該第四電晶體之該第二端與該第一電晶體之該第一端電性耦接。
8. 如請求項5所述之移位暫存器電路，其中，該第二輸入電路包括：一第四電晶體，具有一第一端、一第二端以及一控制端，該第四電晶體之該第一端與該控制端接收一第n-1級閘極驅動訊號，該第四電晶體之該第二端與該第一電晶體之該第一端電性耦接。
9. 如請求項5所述之移位暫存器電路，其中，該控制訊 號為該第n級閘極驅動訊號或一時脈訊號。
10. 如請求項1所述之移位暫存器電路，其中，該第一補償電路更包括：一第一電晶體，具有一第一端、一第二端以及一控制端，該第一電晶體之該第一端係用以接收一第一掃描訊號，該第一電晶體之該控制端係用以接收一第n-1級閘極驅動訊號；一第二電晶體，具有一第一端、一第二端以及一控制端，該第二電晶體之該第一端係用以接收一第二掃描訊號，該第二電晶體之該控制端係用以接收一第n+1級閘極驅動訊號，該第二電晶體之該第二端與該第一電晶體之該第二端電性耦接；一第三電晶體，具有一第一端、一第二端以及一控制端，該第三電晶體之該第一端係用以接收該第一補償電路控制訊號，該第三電晶體之該控制端與該第一電晶體之該第二端電性耦接；以及一第四電晶體，具有一第一端、一第二端以及一控制端，該第四電晶體之該第一端與該第三電晶體之該第二端電性耦接，該第四電晶體之該控制端係用以接收該第一補償電路控制訊號，該第四電晶體之該第二端與該第一補償電路之該第二端電性耦接。
11. 如請求項10所述之移位暫存器電路，其中，該第一補償電路更包括：一第五電晶體，具有一第一端、一第二端以及一控制端，該第五電晶體之該第一端與該第二電晶體之該第二端電性耦接，該第五電晶體之該控制端係用以接收 該第n級閘極驅動訊號，該第五電晶體之該第二端係用以與該低電壓準位電性耦接；以及一第六電晶體，具有一第一端、一第二端以及一控制端，該第六電晶體之該第一端與該第二電晶體之該第二端電性耦接，該第六電晶體之該控制端係用以接收一時脈訊號，該第六電晶體之該第二端與該低電壓準位電性耦接。
12. 如請求項1所述之移位暫存器電路，其中，該移位暫存器電路更包括一第二補償電路，其具有一第一端以及一第二端，該第二補償電路之該第一端與一第二補償電路控制訊號電性耦接，該第二補償電路之該第二端與該輸入電路以及該上拉電路電性耦接。
13. 如請求項1所述之移位暫存器電路，其中，於一顯示時段，該第一補償電路控制訊號為一低電壓準位，該第n級閘極驅動訊號於該顯示時段被致能。