Nothing Special   »   [go: up one dir, main page]

TWI540371B - 顯示面板及顯示裝置 - Google Patents

顯示面板及顯示裝置 Download PDF

Info

Publication number
TWI540371B
TWI540371B TW104106690A TW104106690A TWI540371B TW I540371 B TWI540371 B TW I540371B TW 104106690 A TW104106690 A TW 104106690A TW 104106690 A TW104106690 A TW 104106690A TW I540371 B TWI540371 B TW I540371B
Authority
TW
Taiwan
Prior art keywords
layer
metal oxide
display panel
thin film
film transistor
Prior art date
Application number
TW104106690A
Other languages
English (en)
Other versions
TW201632971A (zh
Inventor
黃惠敏
林信宏
宋立偉
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Priority to TW104106690A priority Critical patent/TWI540371B/zh
Priority to US15/056,538 priority patent/US9653482B2/en
Priority to JP2016039775A priority patent/JP6850540B2/ja
Application granted granted Critical
Publication of TWI540371B publication Critical patent/TWI540371B/zh
Publication of TW201632971A publication Critical patent/TW201632971A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

顯示面板及顯示裝置
本發明關於一種顯示面板及顯示裝置。
隨著科技的進步，平面顯示面板已經廣泛地被運用在各種領域，因具有體型輕薄、低功率消耗及無輻射等優越特性，已經漸漸地取代傳統陰極射線管顯示裝置，而應用至許多種類之電子產品中，例如行動電話、可攜式多媒體裝置、筆記型電腦、電視及顯示螢幕等等。
以液晶顯示面板為例，習知一種液晶顯示面板包含一薄膜電晶體基板、一彩色濾光基板及一液晶層，薄膜電晶體基板與彩色濾光基板係相對而設，而液晶層係夾置於薄膜電晶體基板與彩色濾光基板之間。由於市場的快速競爭，顯示面板及顯示裝置的尺寸與顯示色彩飽和度的需求也快速增加，同時也增加對薄膜電晶體電性表現與穩定度的要求。其中，以金屬氧化物(Metal oxide-based,MOSs)作為半導體層材料的薄膜電晶體可在室溫中製備，並且擁有良好的電流輸出特性、較低的漏電流與高於非晶矽薄膜電晶體(amorphous silicon thin film transistor,a-Si TFT)十倍以上的電子遷移率，可分別降低顯示面板的功率消耗與提升顯示面板的操作頻率，因此，已成為下一代顯示面板及裝置中主流之驅動元件。
然而，雖然金屬氧化物半導體層具有較佳的電性，但是於薄膜電晶體的後續製造過程中常會造成金屬氧化物半導體層的電性被破壞。為了避免金屬氧化物半導體層的電性遭到破壞，習知技術中一般會在薄膜電晶體的半導體層上加入一保護層來保護。可是，由於薄膜電晶體的源極與汲極需與半導體層接觸，故一旦加入保護層之後，源極與汲極就需透過保護層上的孔洞來接觸半導體層，但是保護層上孔洞的設置將使得源極與汲極需要較大的佈局面積，如此，將使源極或汲極與閘極之間的重疊面積變大，造成畫素的前饋電壓(feedthrough voltage)變大或開口率降低而影 響顯示品質。
因此，如何提供一種顯示面板及顯示裝置，可不因保護層的設置而使畫素的前饋電壓變大或開口率降低，進而影響顯示品質，已成為重要課題之一。
有鑑於上述課題，本發明之目的為提供一種顯示面板及顯示裝置，相較於習知技術，本發明具有降低畫素的前饋電壓或提高開口率之功效。
為達上述目的，依據本發明之一種顯示面板，包括一薄膜電晶體基板以及一顯示介質層。顯示介質層設置於薄膜電晶體基板上。薄膜電晶體基板包含一薄膜電晶體及一基板，薄膜電晶體設置於基板上，並具有一閘極、一金屬氧化物層、一源極、一汲極及一保護層，閘極與金屬氧化物層相對設置，保護層設置於金屬氧化物層上，源極及汲極分別經由保護層之一開口與金屬氧化物層接觸，且部分的閘極或金屬氧化物層之一側邊與該些開口的至少其中之一重疊設置。
為達上述目的，依據本發明之一種顯示裝置，包括一顯示面板以及一背光模組。顯示面板包含一薄膜電晶體基板及一顯示介質層。顯示介質層設置於薄膜電晶體基板上。薄膜電晶體基板包含一薄膜電晶體及一基板，薄膜電晶體設置於基板上，並具有一閘極、一金屬氧化物層、一源極、一汲極及一保護層，閘極與金屬氧化物層相對設置，保護層設置於金屬氧化物層上，源極及汲極分別經由保護層之一開口與金屬氧化物層接觸，且部分的閘極或金屬氧化物層之一側邊與該些開口的至少其中之一重疊設置。背光模組與顯示面板相對而設。
在一實施例中，金屬氧化物層為薄膜電晶體之一通道層，閘極與通道層之間具有一介電層，且通道層的材料為金屬氧化物半導體。
在一實施例中，源極或汲極設置於該些開口的其中之一內，並接觸介電層或通道層。
在一實施例中，閘極具有兩相對第一側邊，且部分的該些第一側邊分別與保護層的兩個開口重疊。
在一實施例中，金屬氧化物層為薄膜電晶體之一通道層，並具有兩相對第二側邊，且部分的該些第二側邊分別與保護層的兩個開口重疊。
在一實施例中，閘極具有兩相對第一側邊，金屬氧化物層為薄膜電晶體之一通道層，並具有兩相對第二側邊，且部分的該些第一側邊及部分的該些第二側邊分別與保護層的兩個開口重疊。
在一實施例中，位於該些開口的其中之一內之介電層具有一第一厚度，位於通道層與閘極之間的介電層具有一第二厚度，第二厚度與第一厚度的差大於等於0，且小於3000埃，或大於等於0，且小於保護層的厚度。
在一實施例中，金屬氧化物層透過一緩衝層設置於基板上，金屬氧化物層具有一通道區，閘極透過一介電層設置於通道區上，且通道區的材料為金屬氧化物半導體。
在一實施例中，金屬氧化物層更具有位於通道區兩側之二導電區，源極或汲極設置於該些開口的其中之一內，並接觸緩衝層及該些導電區的其中之一。
承上所述，因本發明之顯示面板及顯示裝置中，薄膜電晶體基板之保護層設置於金屬氧化物層上，而源極及汲極分別經由保護層之一開口與金屬氧化物層接觸，且部分的閘極或金屬氧化物層之一側邊與該些開口的至少其中之一重疊設置。藉此，在一些實施例中，相較於習知技術而言，由於薄膜電晶體之部分閘極或金屬氧化物層之側邊與該些開口的其中之一為重疊設置，使得本發明之顯示面板及顯示裝置具有降低畫素的前饋電壓或者提高開口率之功效而可提高顯示品質。
1、1a~1c、3‧‧‧顯示面板
11‧‧‧薄膜電晶體基板
111‧‧‧基板
12‧‧‧對向基板
13‧‧‧顯示介質層
2‧‧‧顯示裝置
4‧‧‧背光模組
A‧‧‧金屬氧化物層
A-A‧‧‧直線
B‧‧‧緩衝層
C‧‧‧通道層
C1‧‧‧通道區
C2‧‧‧導電區
D‧‧‧汲極
d1‧‧‧第一厚度
d2‧‧‧第二厚度
DL‧‧‧資料線
E‧‧‧光線
G‧‧‧閘極
H‧‧‧開口
I‧‧‧介電層
O‧‧‧通孔
P‧‧‧保護層
PAS‧‧‧鈍化層
PE‧‧‧第一電極
S‧‧‧源極
s1‧‧‧第一側邊
s2‧‧‧第二側邊
T、Tc‧‧‧薄膜電晶體
圖1A為本發明較佳實施例之一種顯示面板的俯視示意圖。
圖1B為圖1A中，沿直線A-A的剖視示意圖。
圖2A至圖4B分別為本發明較佳實施例不同實施態樣之顯示面板的俯視示意圖及對應的剖視示意圖。
圖5為本發明較佳實施例之一種顯示裝置的示意圖。
以下將參照相關圖式，說明依本發明較佳實施例之顯示面板及顯示裝置，其中相同的元件將以相同的參照符號加以說明。
請參照圖1A及圖1B所示，其中，圖1A為本發明較佳實施例之一種顯示面板1的俯視示意圖，而圖1B為圖1A中，沿直線A-A的剖視示意圖。於此，圖1B可對應於顯示面板1之一(次)畫素結構。
本實施例之顯示面板1包括一薄膜電晶體基板11、一對向基板12以及一顯示介質層13。薄膜電晶體基板11與對向基板12相對設置，而顯示介質層13則夾置於薄膜電晶體基板11與對向基板12之間。薄膜電晶體基板11與對向基板12可分別包含透光材質，並例如為一玻璃基板、一石英基板或一塑膠基板，並不限定。另外，顯示面板1可為一液晶顯示面板或一有機發光二極體顯示面板。在本實施例中，顯示面板1係以液晶顯示面板為例，故顯示介質層13為一液晶層，且對向基板12為一彩色濾光基板。不過，若顯示面板1為一有機發光二極體顯示面板時，則顯示介質層13可為一有機發光二極體層。在一實施例中，若有機發光二極體層發出白光時，則對向基板12可為一彩色濾光基板；在另一實施例中，若有機發光二極體層發出例如紅、綠、藍色光時，則對向基板12可為一保護基板(Cover plate)，以保護有機發光二極體層不受外界水氣或異物的污染。或者，在又一實施例中，有機發光二極體顯示面板也可不設置對向基板12，而是透過可透光的材質(例如膠質)覆蓋在有機發光二極體層(顯示介質層13)上，以保護有機發光二極體層不受外界水氣或異物的污染。
如圖1B所示，薄膜電晶體基板11包含一薄膜電晶體T、一基板111、一鈍化層PAS及一第一電極PE。
薄膜電晶體T為畫素的開關元件，並設置於基板111上，並具有一閘極G、一金屬氧化物層A、一源極S、一汲極D及一保護層P。本實施例係以一下閘極(bottom-gate)薄膜電晶體為例。其中，為了清楚說明本發明的特點，於圖1A中並未顯示圖1B的基板111、顯示介質層13、介電層I及鈍化層PAS。
基板111為透光材質所製成，其材料例如為玻璃、石英或塑膠，並不限定。閘極G設置於基板111上，且閘極G之材質可為金屬(例如為鋁、銅、銀、鉬、或鈦)或其合金所構成的單層或多層結構。部分用以傳輸驅動訊號之導線，可以使用與閘極G同層(俗稱為第一金屬層M1，未顯示)且同一製程之結構，彼此電性相連，例如掃描線(圖未顯示)。介電層I設置於閘極G及基板111上，且介電層I可為有機材質例如為有機矽氧化合物，或無機材質例如為氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、氧化鉿、或上述材質之多層結構，並不限定。其中，介電層I需完整覆蓋閘極G，並可選擇部分或全部覆蓋基板111。
金屬氧化物層A設置於介電層I上，並與閘極G相對設置，而源極S及汲極D設置於金屬氧化物層A上，並分別接觸金屬氧化物層A。其中，源極S及汲極D之間具有一間隔。於此，所謂「間隔」係表示源極S及汲極D之間未連接而相隔一距離。源極S與汲極D之材質可為金屬(例如鋁、銅、銀、鉬、或鈦)或其合金所構成的單層或多層結構(多層結構例如氮化鉬/鋁/氮化鉬之多層金屬層)。部分用以傳輸驅動訊號之導線，可以使用與源極S與汲極D同層(俗稱為第二金屬層M2，未顯示)且同一製程之結構，例如資料線DL。另外，本實施例之金屬氧化物層A為薄膜電晶體T之一通道層C(或稱主動層)，且介電層I位於閘極G與通道層C之間。金屬氧化物層A(通道層C)的材料例如可包含一金屬氧化物半導體。其中，前述之金屬氧化物半導體包括金屬氧化物，且金屬氧化物包括銦、鎵、鋅及錫其中之一，例如為氧化銦鎵鋅(Indium Gallium Zinc Oxide,IGZO)。
保護層P設置於金屬氧化物層A(通道層C)上。於此，保護層P為薄膜電晶體T之一蝕刻阻擋(etch stop)層，而源極S與汲極D分別設置於金屬氧化物層A(通道層C)上，且源極S及汲極D分別設置於保護層P之一開口H內，且經由保護層P之開口H與金屬氧化物層A接觸。在本實施例中，保護層P設置於通道層C上，並對應於源極S與汲極D而具有兩個開口H，且該些開口H使得通道層C露出，使得源極S或汲極D設置於該些開口H的其中之一內，並接觸通道層C。於薄膜電晶體T 之通道層C未導通時，源極S和汲極D電性分離。保護層P可為有機材質例如為有機矽氧化合物，或單層無機材質例如氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、氧化鉿、或上述材質組合之多層結構，並不限定。
部分的閘極G或金屬氧化物層A之一側邊與開口H重疊設置。在本實施例中，如圖1A所示，於俯視的情況下，閘極G具有兩個相對的第一側邊s1，且部分的該些第一側邊s1分別與保護層P的兩個開口H為重疊(由俯視來看，第一側邊s1穿過開口H)。另外，如圖1B所示，於剖視的情況下，閘極G之兩個第一側邊s1的部分係對應位於開口H之內。
鈍化層PAS設置並覆蓋於薄膜電晶體T上，並具有一通孔O。鈍化層PAS的材料可為有機材質例如為PFA或有機矽氧化合物，或可為無機材料，並例如為氧化矽(SiOx)或氮化矽(SiNx)的單層或多層結構，並不限定。另外，第一電極PE設置於鈍化層PAS上，並填入鈍化層PAS之通孔O內而連接汲極D。在本實施例中，第一電極PE為一畫素電極。另外，對向基板12具有一第二電極(圖未顯示)，且第二電極為一共同電極。第一電極PE或第二電極的材料例如可為銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)、鎘錫氧化物(CTO)、氧化錫(SnO2)、或氧化鋅(ZnO)等透明導電材料，並不限定。
因此，當顯示面板1之複數掃描線接收一掃描訊號時可分別使各掃描線對應之該些薄膜電晶體T導通，並將對應每一行畫素之一資料訊號藉由複數資料線DL傳送至對應畫素之第一電極PE，使顯示面板1可顯示影像畫面。
承上，於習知技術中，薄膜電晶體T之閘極G的寬度幾乎與金屬氧化物層A(通道層C)一樣寬，因此，閘極G之兩相對第一側邊s1並不與開口H重疊，而是位於開口H之外側。但是本實施例之閘極G之第一側邊s1的部分分別與保護層P的兩個開口H為重疊設置，使得閘極G的面積相對於習知技術來得小。由於前饋現象造成的前饋電壓與第一金屬層M1與第二金屬層M2的重疊面積有關，若第一金屬層M1與第二金屬層M2的重疊面積較大，則前饋電壓的值也相對較大，一般會對畫素的顯示品質造成不利的影響。因此，相較於習知，本實施例的閘極G(第一金屬層 M1)與源極S、汲極D(第二金屬層M2)的重疊面積較小，因此具有降低畫素前饋電壓的功效而對顯示品質的影響較小，故可提高顯示面板1的顯示品質。
另外，請分別參照圖2A至圖4B所示，其分別為本發明較佳實施例不同實施態樣之顯示面板1a、1b、1c的俯視示意圖及對應的剖視示意圖。
如圖2A及圖2B所示，顯示面板1a與顯示面板1主要的不同在於，顯示面板1a的閘極G的兩相對第一側邊s1係位於對應的開口H的外側，但是，金屬氧化物層A(通道層C)具有兩相對的第二側邊s2，且部分的該些第二側邊s2分別與保護層P的兩個開口H為重疊設置，使得位於開口H內的源極S與汲極D分別接觸介電層I與金屬氧化物層A。
另外，於本實施例中，位於該些開口H的其中之一內之介電層I具有一第一厚度d1，位於通道層C與閘極G之間的介電層I具有一第二厚度d2，第二厚度d2與第一厚度d1的差大於等於0，且小於3000埃(0≦(d2-d1)<3000Å)；或者，第二厚度d2與第一厚度d1的差也可大於等於0，但小於保護層P的厚度(0≦(d2-d1)<保護層P的厚度，保護層P的厚度例如為3000Å)。
因此，在本實施例中，如圖2A所示，於俯視的情況下，通道層C具有兩相對的第二側邊s2，且部分的該些第二側邊s2分別與保護層P的兩個開口H為重疊(由俯視來看，第二側邊s2穿過開口H)。另外，如圖2B所示，於剖視的情況下，通道層C之兩個第二側邊s2的部分係對應位於開口H之內。此外，顯示面板1a的其他技術特徵可參照顯示面板1的相同元件，不再贅述。
承上，於習知技術中，薄膜電晶體T之金屬氧化物層A(通道層C)與閘極G的寬度幾乎一樣寬，因此，金屬氧化物層A(通道層C)兩相對第二側邊s2並不與開口H重疊，而是位於開口H之外側。但是本實施例之金屬氧化物層A之第二側邊s2的部分分別與保護層P的兩個開口H為重疊設置，使得金屬氧化物層A的面積相較於習知技術較小，故相對地，源極S與汲極D的設置面積亦可較小。因此，相對於習知技術而言，本實 施例的閘極G(第一金屬層M1)與源極S、汲極D(第二金屬層M2)的重疊面積亦較小，因此，亦具有降低畫素前饋電壓的功效而可提高顯示品質的功效。
另外，如圖3A及圖3B所示，顯示面板1b與顯示面板1a主要的不同在於，除了金屬氧化物層A(通道層C)的部分二側邊s2分別與保護層P的兩個開口H為重疊之外，顯示面板1b的閘極G的部分第一側邊s1同樣也分別與保護層P的兩個開口H為重疊，使得位於開口H內的源極S與汲極D分別接觸介電層I與金屬氧化物層A。
因此，在本實施例中，如圖3A所示，於俯視的情況下，閘極G之部分第一側邊s1與通道層C之部分第二側邊s2分別與保護層P的兩個開口H為重疊(由俯視來看，第一側邊s1與第二側邊s2穿過開口H)。另外，如圖3B所示，於剖視的情況下，閘極G之兩個第一側邊s1的部分係位於對應的開口H之內，且通道層C之兩個第二側邊s2的部分亦位於對應的開口H之內。此外，顯示面板1b的其他技術特徵可參照顯示面板1的相同元件，不再贅述。
承上，本實施例之閘極G的第一側邊s1的部分與通道層C的第二側邊s2的部分分別與保護層P的兩個開口H為重疊，使得閘極G與通道層C的面積均相較習知技術來得小，相對地，源極S與汲極D的設置面積亦可對應於通道層C的面積而縮小。因此，相對於習知技術而言，本實施例的閘極G(第一金屬層M1)與源極S、汲極D(第二金屬層M2)的重疊面積亦較小，因此，具有降低畫素前饋電壓的功效而可提高顯示品質。另外，也因閘極G與源極S、汲極D的重疊面積較小，使得鈍化層PAS的通孔O形成時可較靠近鄰近(左側)的閘極G或通道層C的位置，因此使得畫素的可透光區域變大而可提高畫素的開口率。此外，由於畫素面積可以較小，因此本實施例可應用於較高的解析度(PPI)之面板上。
另外，如圖4A及圖4B所示，顯示面板1c與顯示面板1主要的不同在於，顯示面板1c的薄膜電晶體Tc為一上閘極(top-gate)薄膜電晶體。因此，顯示面板1c之金屬氧化物層A係透過一緩衝層B設置於基板111上。其中，緩衝層B的材料例如但不限於為二氧化矽，以隔開金屬 氧化物層A與基板111。本實施例之金屬氧化物層A具有一通道區C1及位於通道區C1兩側之二導電區C2。閘極G係透過一介電層I設置於通道區C1上而與通道區C1相對而設，且通道區C1的材料為金屬氧化物半導體，例如為IGZO，並為薄膜電晶體Tc的主動層。另外，本實施例之源極S或汲極D亦設置於開口H內，並接觸緩衝層B及該些導電區C2的其中之一。
此外，顯示面板1c的其他技術特徵可參照顯示面板1的相同元件，不再贅述。
特別說明的是，如圖4B所示，本實施例之源極S與汲極D係接觸導電區C2，並透過導電區C2與通道區C1電連接。其中，導電區C2與通道區C1可統稱為金屬氧化物層A，而導電區C2可由金屬氧化物層A透過離子轟擊而改變其特性，使得導電區C2與通道區C1的性質至少具有以下的差別：導電區C2的阻抗較通道區C1為低；導電區C2的載子濃度較通道區C1為高；導電區C2的氫離子濃度較通道區C1為高；且導電區C2的氧離子濃度較通道區C1為低。
因此，在本實施例中，如圖4A所示，於俯視的情況下，金屬氧化物層A之部分該些第二側邊s2分別與保護層P的兩個開口H為重疊(由俯視來看，第二側邊s2穿過開口H)。另外，如圖4B所示，於剖視的情況下，金屬氧化物層A之兩個第二側邊s2的部分係位於對應的開口H之內。
承上，本實施例之金屬氧化物層A之第二側邊s2的部分分別與保護層P的兩個開口H為重疊，使得金屬氧化物層A的面積相較於習知上閘極的薄膜電晶體來得小，因此，於金屬氧化物層A在沒有黑色矩陣層遮蔽之一個實施例中，由於金屬氧化物層A的面積較小，相對地畫素的開口率可較習知技術高，且可應用於較高的解析度(PPI)之面板上。
另外，請參照圖5所示，其為本發明較佳實施例之一種顯示裝置2的示意圖。
顯示裝置2包括一顯示面板3以及一背光模組4(Backlight Module)，顯示面板3與背光模組4相對設置。其中，顯示裝置2為一液晶顯示裝置，且顯示面板3可為上述之顯示面板1、1a~1c的其中之一，或其 變化態樣，具體技術內容可參照上述，不再多作說明。當背光模組4發出的光線E穿過顯示面板3時，可透過顯示面板3之各畫素顯示色彩而形成影像。
綜上所述，因本發明之顯示面板及顯示裝置中，薄膜電晶體基板之保護層設置於金屬氧化物層上，而源極及汲極分別經由保護層之一開口與金屬氧化物層接觸，且部分的閘極或金屬氧化物層之一側邊與該些開口的至少其中之一重疊設置。藉此，在一些實施例中，相較於習知技術而言，由於薄膜電晶體之部分閘極或金屬氧化物層之側邊與該些開口的其中之一為重疊設置，使得本發明之顯示面板及顯示裝置具有降低畫素的前饋電壓或者提高開口率之功效而可提高顯示品質。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
1‧‧‧顯示面板
11‧‧‧薄膜電晶體基板
111‧‧‧基板
12‧‧‧對向基板
13‧‧‧顯示介質層
A‧‧‧金屬氧化物層
C‧‧‧通道層
D‧‧‧汲極
G‧‧‧閘極
H‧‧‧開口
I‧‧‧介電層
O‧‧‧通孔
P‧‧‧保護層
PAS‧‧‧鈍化層
PE‧‧‧第一電極
S‧‧‧源極
s1‧‧‧第一側邊
T‧‧‧薄膜電晶體

Claims (10)

  1. 一種顯示面板，包括：一薄膜電晶體基板，包含一薄膜電晶體及一基板，該薄膜電晶體設置於該基板上，並具有一閘極、一金屬氧化物層、一源極、一汲極及一保護層，該閘極與該金屬氧化物層相對設置，該保護層設置於該金屬氧化物層上，該源極及該汲極分別經由該保護層之一開口與該金屬氧化物層接觸，且部分的該金屬氧化物層之一側邊與該些開口的至少其中之一重疊設置；以及一顯示介質層，設置於該薄膜電晶體基板上。
  2. 如申請專利範圍第1項所述之顯示面板，其中該金屬氧化物層為該薄膜電晶體之一通道層，該閘極與該通道層之間具有一介電層，且該通道層的材料為金屬氧化物半導體。
  3. 如申請專利範圍第2項所述之顯示面板，其中該源極或該汲極設置於該些開口的其中之一內，並接觸該介電層或該通道層。
  4. 如申請專利範圍第1項所述之顯示面板，其中該閘極具有兩相對第一側邊，且部分的該些第一側邊分別與該保護層的兩個該開口重疊。
  5. 如申請專利範圍第1項所述之顯示面板，其中該金屬氧化物層為該薄膜電晶體之一通道層，並具有兩相對第二側邊，且部分的該些第二側邊分別與該保護層的兩個該開口重疊。
  6. 如申請專利範圍第1項所述之顯示面板，其中該閘極具有兩相對第一側邊，該金屬氧化物層為該薄膜電晶體之一通道層，並具有兩相對第二側邊，且部分的該些第一側邊及部分的該些第二側邊分別與該保護層的兩個該開口重疊。
  7. 如申請專利範圍第2項所述之顯示面板，其中位於該些開口的其中之一內之該介電層具有一第一厚度，位於該通道層與該閘極之間的該介電層具有一第二厚度，該第二厚度與該第一厚度的差大於等於0，且小於3000埃，或大於等於0，且小於該保護層的厚度。
  8. 如申請專利範圍第1項所述之顯示面板，其中該金屬氧化物層透過一緩衝層設置於該基板上，該金屬氧化物層具有一通道區，該閘極透過一介 電層設置於該通道區上，且該通道區的材料為金屬氧化物半導體。
  9. 如申請專利範圍第8項所述之顯示面板，其中該金屬氧化物層更具有位於該通道區兩側之二導電區，該源極或該汲極設置於該些開口的其中之一內，並接觸該緩衝層及該些導電區的其中之一。
  10. 一種顯示裝置，包括：一顯示面板，包含一薄膜電晶體基板及一顯示介質層，該顯示介質層設置於該薄膜電晶體基板上，該薄膜電晶體基板包含一薄膜電晶體及一基板，該薄膜電晶體設置於該基板上，並具有一閘極、一金屬氧化物層、一源極、一汲極及一保護層，該閘極與該金屬氧化物層相對設置，該保護層設置於該金屬氧化物層上，該源極及該汲極分別經由該保護層之一開口與該金屬氧化物層接觸，且部分的該金屬氧化物層之一側邊與該些開口的至少其中之一重疊設置；以及一背光模組，與顯示面板相對而設。
TW104106690A 2015-03-03 2015-03-03 顯示面板及顯示裝置 TWI540371B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104106690A TWI540371B (zh) 2015-03-03 2015-03-03 顯示面板及顯示裝置
US15/056,538 US9653482B2 (en) 2015-03-03 2016-02-29 Display panel and display device
JP2016039775A JP6850540B2 (ja) 2015-03-03 2016-03-02 表示パネル及び表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104106690A TWI540371B (zh) 2015-03-03 2015-03-03 顯示面板及顯示裝置

Publications (2)

Publication Number Publication Date
TWI540371B true TWI540371B (zh) 2016-07-01
TW201632971A TW201632971A (zh) 2016-09-16

Family

ID=56850748

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104106690A TWI540371B (zh) 2015-03-03 2015-03-03 顯示面板及顯示裝置

Country Status (3)

Country Link
US (1) US9653482B2 (zh)
JP (1) JP6850540B2 (zh)
TW (1) TWI540371B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12062700B2 (en) 2018-04-04 2024-08-13 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
CN118213279A (zh) 2018-07-02 2024-06-18 Qorvo美国公司 Rf半导体装置及其制造方法
US10964554B2 (en) * 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
WO2020153983A1 (en) 2019-01-23 2020-07-30 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
US12125825B2 (en) 2019-01-23 2024-10-22 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US12129168B2 (en) 2019-12-23 2024-10-29 Qorvo Us, Inc. Microelectronics package with vertically stacked MEMS device and controller device
WO2022186857A1 (en) 2021-03-05 2022-09-09 Qorvo Us, Inc. Selective etching process for si-ge and doped epitaxial silicon

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW577615U (en) * 2003-04-21 2004-02-21 Toppoly Optoelectronics Corp Dual-face display panel module sharing the same ASIC chip
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101967480B1 (ko) * 2009-07-31 2019-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2012160679A (ja) * 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP5269269B2 (ja) 2011-03-11 2013-08-21 シャープ株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2014109590A (ja) * 2012-11-30 2014-06-12 Panasonic Liquid Crystal Display Co Ltd 表示装置及び表示装置の製造方法
JP2014170829A (ja) * 2013-03-04 2014-09-18 Sony Corp 半導体装置およびその製造方法、並びに表示装置の製造方法および電子機器の製造方法
JP2014187181A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置及びその製造方法
TWI567995B (zh) * 2013-06-27 2017-01-21 友達光電股份有限公司 薄膜電晶體及其製造方法
TWM489301U (en) * 2014-05-09 2014-11-01 Chunghwa Picture Tubes Ltd Thin film transistor and pixel structure

Also Published As

Publication number Publication date
JP6850540B2 (ja) 2021-03-31
US20160260745A1 (en) 2016-09-08
US9653482B2 (en) 2017-05-16
JP2016167060A (ja) 2016-09-15
TW201632971A (zh) 2016-09-16

Similar Documents

Publication Publication Date Title
TWI540371B (zh) 顯示面板及顯示裝置
TWI533055B (zh) 顯示面板
US9401375B2 (en) Display panel and display device
US10186526B2 (en) Display panel
US11201179B2 (en) Thin film transistor assembly, array substrate and display panel
US9606407B2 (en) Display panel and display apparatus
US20240304635A1 (en) Display device
TW201403196A (zh) 顯示裝置及其顯示面板
TWI581317B (zh) 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
US10074691B2 (en) Display panel
WO2023197363A1 (zh) 阵列基板及其制作方法、显示面板
CN105988253B (zh) 显示面板及显示装置
CN106200141B (zh) 显示装置