Nothing Special   »   [go: up one dir, main page]

TWI497702B - Solid state camera device - Google Patents

Solid state camera device Download PDF

Info

Publication number
TWI497702B
TWI497702B TW101103519A TW101103519A TWI497702B TW I497702 B TWI497702 B TW I497702B TW 101103519 A TW101103519 A TW 101103519A TW 101103519 A TW101103519 A TW 101103519A TW I497702 B TWI497702 B TW I497702B
Authority
TW
Taiwan
Prior art keywords
photodiode
element isolation
layer
impurity layer
solid
Prior art date
Application number
TW101103519A
Other languages
English (en)
Other versions
TW201246521A (en
Inventor
Shogo Furuya
Hirofumi Yamashita
Tetsuya Yamaguchi
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201246521A publication Critical patent/TW201246521A/zh
Application granted granted Critical
Publication of TWI497702B publication Critical patent/TWI497702B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

固態攝像裝置
本發明主張JP2011-023020之優先權(申請日：2011年2月4日)，內容亦引用其全部內容。
本實施形態通常關於固態攝像裝置。
CCD影像感測器或CMOS影像感測器等之固態攝像裝置，係被廣泛使用於靜態數位攝影機(digital still camera)，攝影機，或監控攝影機等多樣用途。近年來，藉由單一畫素陣列取得複數色資訊的單板式影像感測器成為主流。
影像感測器，例如係使用形成於P型半導體基板(或半導體區域)內的N型雜質層來形成光二極體。光二極體之N型雜質層，係以其之雜質濃度具有比較均勻之面內分布的方式被形成。因此，光二極體係以可以儲存特定之電荷量的方式，將N型雜質層之全體之雜質濃度設為較濃(較高)。
於光二極體之N型雜質層之周圍，為了畫素間之元件分離，而將P型雜質層形成於半導體基板內。該P型雜質層所引起的N型雜質層之電位分布，係由N型雜質層之周邊朝中心呈漸漸變深。
因此，相較於N型雜質擴散層之中心部分所能儲存的 電荷量、N型雜質層之周邊部分所能儲存的電荷量變低。
本發明所欲解決的課題在於提供可抑制畫質之劣化的固態攝像裝置。
依據實施形態之固態攝像裝置，係具備：第1元件形成區域，係被半導體基板內之元件分離區域包圍，該半導體基板具有第1面及和上述第1面呈對向的第2面；上部元件分離層，係於上述元件分離區域內設於上述第1面側；下部元件分離層，係設於上述第2面與上述上部元件分離層之間；第1光二極體，係包含設於上述元件形成區域內之第1雜質層；浮置擴散部，係設於上述元件形成區域內；及第1電晶體，係配置於上述第1光二極體與上述浮置擴散部之間，具有設於上述第1面上的第1閘極電極；在和上述半導體基板之上述第1面呈水平之方向，挾持上述第1雜質層而和上述電晶體呈對向的上述下部元件分離層之側面，係較位於其上方的上述上部元件分離層之側面更朝上述電晶體側突出。
依據另一實施形態之固態攝像裝置，係具備：第1元件形成區域，係被具有第1面及和上述第1面呈對向的第2面之半導體基板內之元件分離區域包圍；第1光二極體 ，係包含設於上述元件形成區域內之第1雜質層；浮置擴散部，係設於上述元件形成區域內；及電晶體，配置於上述第1光二極體與上述浮置擴散部之間，具有設於上述第1面上的第1閘極電極；在對於上述半導體基板之上述第1面呈水平之方向，上述第1光二極體之電位分布之最深部之位置，相較於上述第1之光二極體之形成位置之中心，係更朝上述電晶體側偏移。
依據上述構成之固態攝像裝置，可抑制畫質之劣化。
 [實施形態]
以下參照圖面詳細說明本實施形態。以下之說明中具有同一機能及構成的要素被附加同一符號，必要時重複說明。
(1)第1實施形態
使用圖1乃至圖8說明第1實施形態之固態攝像裝置。
(a)構造
使用圖1乃至圖6說明第1實施形態之固態攝像裝置之構造。
圖1係表示固態攝像裝置(以下稱影像感測器)之晶片之佈局例之模式圖。圖2係表示畫素陣列及其附近之電路構成之圖。
如圖1所示，本實施形態之影像感測器，係於1個半導體基板(晶片)10內設有畫素陣列2及其之控制用的電路(類比電路或邏輯電路)8。
畫素陣列2係包含複數個單位格20。各單位格20，係包含將來自外部之射入光轉換為電氣信號之光電轉換部(以下亦稱為畫素)。1個單位格20，係包含至少1個畫素。例如於本實施形態之影像感測器，係包含單板式之畫素陣列2。單板式之畫素陣列2，係藉由單一之畫素陣列2取得複數個色資訊。以分別對應於1個畫素的方式，將紅、藍及綠之其中至少1色之彩色濾光片予以安裝。
互相鄰接的單位格20及其所包含之畫素，係藉由元件分離區域(元件分離部)5予以分離。各單位格20及畫素之形成區域，係被元件分離區域5包圍。
圖2係表示畫素陣列2及其附近之電路之電路構成例之圖。
複數個單位格20，係於畫素陣列2內配置成為矩陣狀。各單位格20，係設於讀出信號線TRF與垂直信號線VSL之交叉位置。
單位格20，係包含例如光電轉換部131及信號掃描電路部。
單位格20之光電轉換部(畫素)131，係由光二極體 131形成。單位格之信號掃描電路部，係由例如4個場效電晶體132、133、134、135形成。各場效電晶體132、133、134、135，例如為n通道型MOS電晶體。以下將包含於單位格20的4個場效電晶體分別稱為傳送閘極(讀出電晶體)132，放大電晶體133，位址電晶體134及重置電晶體135。
光二極體131，係對應於通過彩色濾光片而射入光二極體131的光之光量，於光二極體內部產生電荷，於光二極體之端子間產生電位差。光二極體131可將所產生的電荷予以儲存。
光二極體131之陽極接地。光二極體131之陰極，係介由傳送閘極132之電流路徑連接於作為信號檢測部之浮置擴散部FD。
傳送閘極(讀出電晶體)132，係對光二極體131之信號電荷之儲存及放出進行控制。傳送閘極132之閘極係連接於讀出信號線TRF。傳送閘極132之源極係連接於光二極體131之陰極，傳送閘極132之汲極係連接於浮置擴散部FD。
放大電晶體133，係對來自浮置擴散部FD之信號進行放大。放大電晶體133之閘極，係連接於浮置擴散部FD。放大電晶體133之汲極係連接於垂直信號線VSL，放大電晶體133之源極係連接於位址電晶體134之汲極。經由放大電晶體133放大的信號，係被輸出至垂直信號線VSL。放大電晶體133，係於單位格20內作為源極隨耦器 之機能。
重置電晶體135，係對放大電晶體133之閘極電位(浮置擴散部FD之電位)進行重置。重置電晶體135之閘極係連接於重置信號線RST。重置電晶體135之汲極係連接於浮置擴散部FD，重置電晶體135之源極係連接於電源端子124。電源端子124係連接於汲極電源。
位址電晶體134之閘極係連接於位址信號線ADR。位址電晶體134之汲極係連接於放大電晶體133之源極，位址電晶體134之源極係連接於電源端子124。
本實施形態中，將1個單位格20由1個光二極體131形成的電路構成稱為1畫素1格構造。
垂直移位暫存器89，係連接於讀出信號線TRF、位址信號線ADR及重置信號線RST。垂直移位暫存器89，係藉由對讀出信號線TRF、位址信號線ADR及重置信號線RST之電位進行控制，而使畫素陣列2內之複數個單位格20可依行單位進行控制及選擇。垂直移位暫存器89，係將各電晶體132、134、135之ON(導通)及OFF(非導通)之控制用的控制信號(電壓脈衝)輸出至各信號線TRF、ADR、RST。
AD轉換電路80係連接於垂直信號線VSL。AD轉換電路80係包含複數個CDS(Correlated Double Sampling)單元85。1個CDS單元85係連接於1條垂直信號線VSL。AD轉換電路80，係將畫素輸出至垂直信號線VSL之信號轉換為數位值。AD轉換電路80，係藉由CDS單元 85之CDS處理，將各單位格(畫素)所包含的雜訊除去。
負荷電晶體121，係使用作為垂直信號線VSL之電流源。負荷電晶體121之閘極係連接於選擇信號線SF。負荷電晶體121之汲極，係介由垂直信號線VSL連接於放大電晶體133之汲極。負荷電晶體121之源極係連接於控制信號線DC。
由畫素陣列2之單位格20讀出信號(電荷)之讀出動作如下。
畫素陣列2之特定之行，係藉由垂直移位暫存器89進行選擇。
選擇行所屬的位址電晶體134，係藉由來自垂直移位暫存器89之行選擇脈衝被設為ON狀態。另外，藉由來自垂直移位暫存器89之重置脈衝，使重置電晶體135被設為ON狀態。垂直信號線VSL之電位，係藉由形成源極隨耦器的放大電晶體133，被重置為接近浮置擴散部FD之電位的電壓(重置電壓)。
在重置電壓被輸出至垂直信號線VSL之後，重置電晶體135係被設為OFF狀態。重置電壓係被輸入至AD轉換電路80。
接著，傳送閘極132，係藉由來自垂直移位暫存器89之讀出脈衝而被設為ON狀態中，儲存於光二極體131的電荷(信號電荷)、係被讀出至浮置擴散部FD。浮置擴散部FD之電位，係對應於讀出的信號電荷數被調變。調 變後的電位(信號電壓)、係藉由形成源極隨耦器用的放大電晶體133而被讀出至垂直信號線VSL。信號電壓，係被輸入至AD轉換電路80。
重置電壓及信號電壓，係藉由AD轉換電路80由類比值依序被轉換至數位值。彼等電壓值之AD轉換之同時，亦藉由CDS單元85對重置電壓及信號電壓進行CDS處理。重置電壓與信號電壓之差分值係作為畫素資料Dsig，而輸出至後段之電路(例如畫像處理電路)。
如此則，特定之行所屬的複數個單位格(畫素)之信號之讀出動作完了。
如上述說明，依序重複對畫素陣列2之行單位之讀出動作，而形成特定之畫像。
又，各畫素2，可以不包含位址電晶體134。此情況下，單位格20，係包含3個電晶體132、133、135，重置電晶體135之汲極係連接於放大電晶體133之源極而構成。此情況下，亦不設位址信號線ADR。
圖3係表示本實施形態之畫素陣列2之斷面構造。又，於圖3，為圖示之簡單化，針對單位格20之構成要素，係僅圖示光二極體131及傳送閘極132。
於半導體基板10之畫素陣列內設置複數個單位格20。
光二極體131，例如係設於P型之半導體基板10內。光二極體131，例如係包含設於P型之半導體基板10內的雜質層21。雜質層21，例如係具有N型之導電型。 又，半導體基板可為，單晶矽基板，或SOI(Silicon On Insulator)基板。
另外，表面屏蔽層59係設於N型雜質層21內。表面屏蔽層59為例如P型雜質層。表面屏蔽層59，係以離開傳送閘極132之通道區域的方式，被形成於N型雜質層21之表層部。表面屏蔽層59之上面係接觸層間絕緣膜75。
浮置擴散部FD，係藉由設於半導體基板10內的N型之雜質層39形成。
傳送閘極132，係設於光二極體131與浮置擴散部FD之間。傳送閘極132之閘極電極41，係介由閘極絕緣膜(例如氧化膜)形成於半導體基板10上。
讀出光二極體131之儲存電荷時，係於ON狀態之傳送閘極132之閘極電極41下方之半導體基板10內(亦即通道區域內)形成通道。經由該通道使N型雜質層21內之儲存電荷放出至浮置擴散部FD。
層間絕緣膜75，係覆蓋形成於半導體基板10上的電晶體132之閘極電極41。於層間絕緣膜75內設有作為配線或遮光層之複數個金屬層70。金屬層70，係藉由多層配線技術形成於層間絕緣膜75內。不同配線位準之金屬層70，係藉由埋入層間絕緣膜75內的栓塞(未圖示)被連接。例如金屬層70，係使用鋁(Al)或銅(Cu)形成。
以下稱呼設有電晶體之閘極電極41及層間絕緣膜75 之面為半導體基板10之表面，稱呼其之對向面為半導體基板10之背面。
鄰接之單位格20係藉由半導體基板10內之元件分離區域(元件分離部)5實施電氣分離。本實施形態中，係於元件分離區域5內形成例如元件分離用之雜質層(以下稱為元件分離雜質層)。
於元件分離區域5內，設有上部元件分離雜質層(上部元件分離層)50A、50B及下部元件分離雜質層51A、51B。上部元件分離雜質層50A、50B，係設於半導體基板10之表面側。下部元件分離雜質層51A、51B，係設於半導體基板10之背面側，在和基板表面呈垂直的方向係位於上部元件分離雜質層50A、50B之下方。下部元件分離雜質層51A、51B，係位於上部元件分離雜質層50A、50B與半導體基板10之背面之間。
上部及下部元件分離雜質層50A、50B、51A、51B，係P型之雜質層。
如圖3所示，本實施形態中，彩色濾光片CF，係介由半導體基板10上之層間絕緣膜75設於畫素陣列2上方。彩色濾光片CF與層間絕緣膜75之間設有，保護膜(未圖示)或接著層(未圖示)。彩色濾光片CF，例如係具有複數個濾光片配列而成的圖案，該濾光片係僅使紅(R)、綠(G)、藍(B)之其中之一色(對應波長帶域之光)透過的濾光片。針對1個畫素係以1色之濾光片呈對應的方式，將複數個濾光片予以配列。如此則形成單板式之 影像感測器。
又，彩色濾光片CF，除紅、綠、藍以外可以具備透過可視光之全波長域的白(W)之濾光片。彩色濾光片CF，係具有例如貝爾(Bayer)配列或WRGB配列等配列圖案。
微透鏡陣列ML，係介由彩色濾光片CF設於畫素陣列2上方。微透鏡陣列ML，係將和1個畫素(光二極體)對應之1個微透鏡，以2維方式配列而形成。微透鏡陣列ML，係聚集射入光。射入光，係經由微透鏡ML、彩色濾光片CF及層間絕緣膜75，照射至單位格(畫素、光二極體)20。
如本實施形態，係於半導體基板10表面上之層間絕緣膜75上，設置微透鏡ML及彩色濾光片CF，由半導體基板10之表面側射入的光經由影像感測器進行光電轉換，而稱為表面照射型影像感測器。
又，於設有類比電路及邏輯電路的區域之上方，可於層間絕緣膜75上設置焊墊(未圖示)。焊墊係介由設於層間絕緣膜75內之栓塞，連接於配線70及元件(電晶體)。另外，亦可於半導體基板10之背面上設置焊墊。半導體基板10之背面上設置之焊墊，係藉由貫穿半導體基板10的電極(亦稱為貫通電極)連接於配線70及元件。藉由焊墊使包含影像感測器的晶片電連接於其他晶片(例如驅動器晶片)或電源。
使用圖4乃至圖6具體說明包含本實施形態之影像感 測器的單位格(畫素)之構造。圖4係表示本實施形態之影像感測器之畫素陣列及畫素之平面構造之一例。圖5係表示本實施形態之影像感測器之畫素之斷面構造之一例之模式圖。圖5係表示沿圖4之V-V線之斷面構造。圖6係表示本實施形態之影像感測器之光二極體131之電位分布及等電位線之分布之一例之模式圖。
於圖4乃至圖6，為求圖示之明確化，而僅圖示光二極體131、傳送閘極(讀出電晶體)132及浮置擴散部39(FD)作為單位格20之構成要素。另外，於圖4乃至圖6省略層間絕緣膜之圖示。又，包含於單位格的其他電晶體133、134、135，係設於被互相鄰接之畫素間確保的區域內或未鄰接於畫素的其他區域內。
於圖4乃至圖6之例，係以單位格具有1畫素1格構造的方式，將複數個單位格20佈局於半導體基板10上(畫素陣列2內)。
如圖4及圖5所示，光二極體131、傳送閘極132及浮置擴散部FD，係設於藉由元件分離區域5被劃分的元件形成區域(主動區域)內。
如圖4及5所示，複數個光二極體131，係以矩陣狀配置於半導體基板10內。
1個光二極體131，係包含作為電荷儲存部之雜質層21。又，於圖5，為求圖示之簡單化，而僅圖示1個N型雜質層21作為光二極體131之構成要素，為提升光二極體131之特性(例如感度)，可將在基板之深度方向具有 不同雜質濃度之複數個N型及P型雜質層，設於光二極體131之形成區域(亦稱為光二極體形成區域)內。
浮置擴散部FD，係挾持傳送閘極132而和光二極體131呈對向設於半導體基板10內。光二極體131與浮置擴散部FD係配列於傳送閘極132之通道長方向。
浮置擴散部FD，係形成於半導體基板10內的N型之雜質層。作為浮置擴散部FD之N型雜質層39之雜質濃度，係較光二極體131之N型雜質層21之雜質濃度為高。
傳送閘極132，係以和光二極體131及浮置擴散部FD(39)鄰接的方式，被配置於半導體基板10上。
傳送閘極132之閘極電極41，係介由閘極絕緣膜42設於半導體基板10上。作為光二極體131之構成要素之N型雜質層21及作為浮置擴散部FD之N型雜質層39，係分別發揮傳送閘極132之源極及汲極之機能。於半導體基板10內，N型雜質層21與浮置擴散部FD(N型雜質層39)之間之半導體區域，係成為傳送閘極132之通道區域。
傳送閘極132之閘極電極41，在基板表面之水平方向，相對於光二極體之配列方向(x方向或y方向)係呈傾斜。亦即，傳送閘極132之通道長方向及通道寬方向，相對於x方向及y方向係具有特定之傾斜角。此情況下，如圖4所示，光二極體(N型雜質層21)之平面形狀，係成為四角形之缺1個角的平面形狀。
如上述說明，將傳送閘極之閘極電極41相對於光二極體呈傾斜配置，可提升特定面積中之單位格(畫素)之集積度。另外，藉由使傳送閘極(電晶體)之通道長方向(或通道寬方向)與基板之結晶方位最佳化，可以提升傳送閘極之動作特性。結果，可以提升光二極體之電荷之讀出特性。
又，於光二極體131與浮置擴散部FD(39)之間配置傳送閘極132，則傳送閘極132之通道長方向可以和x方向(或y方向)一致。
表面屏蔽層59係設於N型雜質層21內。表面屏蔽層59例如為P型雜質層。表面屏蔽層59，係以和傳送閘極132之通道區域分離的方式，被形成於N型雜質層21之表層部。表面屏蔽層59之上面係接觸層間絕緣膜75。
如上述說明，本實施形態中，元件分離區域5，係包含上部元件分離雜質層50及下部元件分離雜質層51。下部元件分離雜質層50，係於基板表面之垂直方向，設於上部元件分離雜質層51之下方(背面側)。上部及下部元件分離雜質層50、51係為例如P型雜質層。
如圖4所示，相較於上部元件分離雜質層50之形成位置(形成位置之中心)，下部元件分離雜質層51之形成位置(形成位置之中心)係更朝向傳送閘極側偏移。換言之，相對於上部元件分離雜質層50A之形成位置，下部元件分離雜質層51A之形成位置係朝向傳送閘極132之通道長方向偏移。例如圖4所示，於x-y平面，下部元件分 離雜質層51之形成位置，全體係相對於上部元件分離雜質層50之形成位置朝傾斜方向(傳送閘極之通道長方向)偏移。
於此，元件分離雜質層50、51之形成位置，係以元件分離雜質層50、51之寬度方向之中心為基準。
如圖5所示，於傳送閘極132之通道長方向，光二極體131之N型雜質層21，係設於元件分離雜質層50A、51A與傳送閘極132之形成區域之間之區域。本實施形態中，光二極體131之形成區域亦有稱為畫素形成區域。
以下，於N型雜質層21之中，將和上部元件分離雜質層50A鄰接的N型雜質層21之部分25U稱為上部N型雜質層25U，將和下部元件分離雜質層51A鄰接的N型雜質層21之部分25B稱為下部N型雜質層25B。
如圖4及圖5所示，於傳送閘極132之通道長方向，挾持N型雜質層21而和傳送閘極132呈對向的下部元件分離雜質層51A之側面，係較上部元件分離雜質層50A之側面更朝向傳送閘極132(浮置擴散部FD)側突出。
傳送閘極132與元件分離區域5之間之N型雜質層21之中，於基板表面之水平方向(通道長方向)的下部N型雜質層25B之尺寸Db，係較基板表面之水平方向的上部N型雜質層25U之尺寸Da為小。
下部N型雜質層25B之雜質濃度，實質上和上部N型雜質層25U之雜質濃度相同。
上部N型雜質層25U之下端(底部)之一部分，係 接觸下部元件分離雜質層51A之上端(上部)。下部元件分離雜質層51A之上端(上部)之一部分，係接觸上部元件分離雜質層50A之下端(底部)之一部分。在和元件分離雜質層50A、51A呈接觸側之N型雜質層21之側面，藉由下部元件分離雜質層51A之突出，而使N型雜質層21之側面具有段差，N型雜質層21成為階梯狀(L字狀)之構造。
於基板表面之水平方向，例如下部元件分離雜質層51A之寬度W1，實質上係和上部元件分離雜質層50A之寬度W0為同一大小。下部元件分離雜質層51A之雜質濃度，例如為上部元件分離雜質層50B之雜質濃度以下。
如圖5所示，作為浮置擴散部FD之N型雜質層39，係鄰接於上部元件分離絕緣雜質層50B。於上部元件分離雜質層50B之下方設置下部元件分離雜質層51B。
N型雜質層39之下端(底部)，係位於較上部元件分離雜質層50B之下端(底部)之位置之更上方(基板表面側)。換言之，N型雜質層39之下端，係位於下部元件分離雜質層51B之上端之位置之更上方(基板表面側)。如此則，相對於上部元件分離雜質層50A、50B之形成位置，即使下部元件分離雜質層51A、51B之形成位置於基板表面之水平方向呈偏移，則該形成位置之偏移亦不會對N型雜質層39所形成的浮置擴散部FD之特性(檢測部之特性)帶來不良影響。
上部元件分離雜質層50B之下端之一部分係接觸於半 導體基板10，上部元件分離雜質層50B之下端之殘餘部分，係接觸於下部元件分離雜質層51B之上端之一部分。在用於劃分光二極體(畫素)的元件分離區域，浮置擴散部FD側之下部元件分離雜質層51B，係朝傳送閘極側相反側偏移。但是，在和光二極體形成區域呈鄰接的其他光二極體形成領域，其下部元件分離雜質層51B，係鄰接於光二極體之N型雜質層而朝傳送閘極側偏移。
又，本實施形態中說明之例，半導體基板為P型，光二極體及浮置擴散部之形成用的雜質層為N型，元件分離雜質層為P型，但彼等半導體區域之導電型可以分別為相反之導電型。
於本實施形態之影像感測器，在挾持光二極體131之N型雜質層21而和傳送閘極132呈對向的元件分離區域內之上部及下部元件分離雜質層50A、51A之中，其之下部元件分離雜質層51A之側面，係較其之上部元件分離雜質層50A之側面更朝傳送閘極側突出。下部元件分離雜質層51A之形成位置，係較上部元件分離5雜質層50A之形成位置更朝傳送閘極側偏移。
於圖6，係如光二極體131內之等電位線之分布200所示，下部元件分離雜質層51A之側面朝傳送閘極側突出，而使光二極體131之電位之中心朝傳送閘極側偏移。
光二極體131之電位之中心，係較下部元件分離雜質層51A之上部更朝基板表面側偏移，例如位於上部N型雜質層25U內。光二極體131內之等電位線，係於半導體 基板10之表面側成為密的分布，於半導體基板10之背面側，和表面側比較成為疎的分布。
圖6所示光二極體131之電位分布250，係以N型雜質層21之電位之中心之位準(A-A’線)為基準而呈現電位分布。
此情況下，如圖6所示，光二極體131之電荷儲存部(雜質層21)之電位分布250，係由鄰接於光二極體的元件分離區域50A、51A朝傳送閘極側漸漸變深。因此，在基板表面之水平方向，形成於下部N型雜質層25B內的電位分布250之最深部(電位之中心)之位置C1，係較表面側之光二極體之形成位置之中心C2更朝傳送閘極側偏移，電位分布250之最深部係接近傳送閘極132。亦即，光二極體131之雜質層21之電位分布250之最深部之位置C1和傳送閘極間之間隔，係較N型雜質21之形成位置之中心C2和傳送閘極間之間隔為小。
又，本實施形態中，光二極體131之形成位置之中心C2，更具體言之為，N型雜質層21(上部N型雜質層25U)之形成位置之中心C2，係經由N型雜質層21而在由元件分離區域5至傳送閘極132的直線(例如沿著傳送閘極之通道長方向的直線)上，被設為自上部元件分離雜質層50A之形成位置之中心至傳送閘極132之閘極電極41之側面為止的範圍(間隔)之中心。
另外，下部元件分離雜質層51A相較於上部元件分離雜質層50A更朝N型雜質層21側突出，因此N型雜質層 21之雜質分布曲線會有變化。
如上述說明，於本實施形態之影像感測器，光二極體131側之下部元件分離雜質層51A之側面，係較其上部元件分離雜質層50A之側面更朝傳送閘極側突出，而使光二極體131(包含於光二極體的雜質層21)之電位分布250之最深部之位置，變為接近傳送閘極132。
於習知影像感測器，為確保光二極體可以儲存的電荷量，而增高光二極體所包含的作為電荷儲存部之N型雜質層之雜質濃度。該N型雜質層之雜質濃度具有均勻的面內分布。因此，於習知光二極體所包含的N型雜質層之形成位置之中心，N型雜質層之電位分布成為最深，於習知影像感測器，在基板表面之水平方向，其N型雜質層之形成位置之中心電位分布之中心成為一致。
此情況下，光二極體之電位之最深部和傳送閘極間之間隔變大，將儲存於光二極體的電荷讀出時，電位之深部分所儲存電荷之讀出困難。因此，習知光二極體，信號電荷之一部分會殘留於N型雜質層而導致殘像發生於所取得之畫像。
另外，於習知光二極體，為防止殘像之發生而降低光二極體之N型雜質層之雜質濃度，如此則，光二極體所能儲存的電荷量減少，影像感測器之動態範圍有降低之可能性。
相對於此，於本實施形態之影像感測器，在傳送閘極132之通道長方向，挾持N型雜質層21而和傳送閘極132 呈對向的下部元件分離雜質層51A之側面，係較上部元件分離雜質層50A之側面，更朝向傳送閘極132(及浮置擴散部FD)側突出。
如此則，於本實施形態之影像感測器，在基板表面之水平方向，光二極體131之電位分布之最深部(電位之中心)之位置，相較於光二極體131之N型雜質層21之表層部(上部N型雜質層25A)之形成位置之中心，係更接近傳送閘極側。亦即，光二極體131之電位分布之最深部與傳送閘極132間之間隔變小。
因此，於本實施形態之影像感測器，光二極體131之電位分布之深部所儲存電荷之讀出變為容易，光二極體之電荷之讀出特性可以提升。如此則，於本實施形態中，可以抑制取得畫像之殘像之發生。
伴隨此，為防止殘像之發生無須減低光二極體131之形成用的雜質層21之雜質濃度。其結果，影像感測器之動態範圍可以維持特定之位準。
因此，依據本實施形態之固態攝像裝置，可抑制畫質之劣化。
(b)製造方法
使用圖3、圖5、圖7及圖8說明第1實施形態之固態攝像裝置(例如影像感測器)之製造方法。
圖7及圖8係表示本實施形態之影像感測器之製造方法之一工程之斷面圖。於圖7及圖8表示沿圖4之V-V線 之斷面之各工程。
如圖7所示，在形成有特定之阱區域(未圖示)的半導體基板(例如P型矽基板)之表面上形成於遮罩材(例如阻劑)。遮罩材，係藉由光微影技術被實施圖案化。藉由該圖案化，在形成有元件分離區域的位置以使半導體基板10之表面呈露出的方式，將開口部形成於遮罩材內。如此則，可將具有特定圖案的遮罩層90A形成於半導體基板10上。
於圖7所示例，係於下部元件分離雜質層之形成位置形成開口部。
針對被遮罩層90A覆蓋的半導體基板10，藉由特定之雜質離子之加速能量實施離子植入。藉由該離子植入法，以和遮罩層90A之開口部之位置呈對應的方式，將下部元件分離雜質層51A、51B形成於半導體基板10A內。
在形成下部元件分離雜質層51A、51B後，將遮罩層90A除去。
如圖8所示，藉由和圖7所示工程實質上同樣之工程，將具有開口部的遮罩層90B形成於半導體基板10表面上。該遮罩層90B，係用來形成上部元件分離雜質層50A、50B之遮罩層。
遮罩層90B之開口部係被形成於，在基板表面之垂直方向上下和下部元件分離雜質層51A、51B之形成位置完全不重疊(不一致)之位置。
在特定之元件形成區域210，遮罩層90B之開口部之 形成位置，係在基板表面之水平方向，朝傳送閘極形成區域132X側之相反側偏移。
形成於遮罩層90B的開口部之尺寸，係和形成於遮罩層90A的開口部之尺寸實質上相同。
對該遮罩層90B所覆蓋的半導體基板10，實施特定之雜質離子之加速能量之離子植入。
如此則，可以對準遮罩層90B之開口部之位置的方式，將上部元件分離雜質10層50A、50B形成於半導體基板10內。
上部元件分離雜質層50A、50B之形成時之離子植入之離子之加速能量，係設為小於下部元件分離雜質層51A、51B之形成時之離子植入之加速能量。如此則，上部元件分離雜質層50A、50B可被形成於下部元件分離雜質層51A、51B與半導體基板10之表面之間之區域。
於下部元件分離雜質層51A、51B之形成用之遮罩層90A，其遮罩層90A之開口部之形成位置，係較上部元件分離雜質層50A、50B之形成位置更朝向傳送閘極側偏移。
因此，挾持光二極體之形成區域(畫素形成區域)131X而和傳送閘極之形成區域132X呈對向的元件分離雜質層50A、51A，其之下部元件分離雜質層51A之形成位置，係較上部元件分離雜質層50A之形成位置更朝向傳送閘極之形成區域132X側偏移。因此，下部元件分離雜質層51A之側面，係較上部元件分離雜質層50A之側面更 朝向光二極體形成區域131X側(傳送閘極形成區域132X側)突出。下部元件分離雜質層51A之上部之一部分，係接觸於光二極體形成區域131X。
又，元件分離雜質層51B，亦於和光二極體形成區域131X鄰接的其他光二極體形成區域，朝向傳送閘極形成區域側偏移。
形成上部元件分離雜質層50A、50B後，將遮罩層90B除去。
如上述說明，於半導體基板10內使元件形成區域210被劃分。
元件分離雜質層50A、51A、50B、51B形成後，例如藉由熱氧化法於半導體基板10之表面上形成氧化膜。於該氧化膜上形成導電體(例如多晶矽或矽化物)。藉由光微影技術及RIE(Reactive Ion Etching)法加工導電體。
如此則，如圖5所示，傳送閘極132之閘極電極41被形成於半導體基板10上之氧化膜(閘極絕緣膜)42上。
於半導體基板10上依序形成特定之圖案之遮罩層，分別形成光二極體之N型雜質層21及浮置擴散部FD。例如圖5所示，使用遮罩層(未圖示)，例如於光二極體形成區域內藉由離子植入形成N型雜質層21。N型雜質層21，亦可使用共通之遮罩層藉由1度之離子植入形成，或使用不同遮罩層，分別於上部N型雜質層25U及下部N型雜質層25B形成。
例如作為浮置擴散部FD之N型雜質層39，係於特定之區域內藉由離子植入形成。
另外，表面屏蔽層(例如P型雜質層)59，係藉由離子植入法形成於N型雜質層21之表層部。
之後，層間絕緣膜及特定之佈局之配線，係於半導體基板10之表面上依序被積層。如此則，如圖3所示，藉由多層配線技術形成配線70及層間絕緣膜75。
之後，於層間絕緣膜75上依序安裝彩色濾光片CF及微透鏡陣列ML。另外，配線70所連接之焊墊(未圖示)係形成於層間絕緣膜75上或半導體基板10之背面側。
藉由以上之製造工程製作本實施形態之固態攝像裝置。
又，基板之深度方向之元件分離雜質層之形成位置，可以藉由注入雜質離子之加速能量之變化(離子植入深度之變化)加以控制。因此，和圖7及圖8所示工程相反，在形成上部元件分雜質層50A、50B後，形成下部元件分離雜質層51A、51B亦可。
另外，形成光二極體131之N型雜質層21之後，形成上部及下部元件分離雜質層50A、50B、51A、51B亦可。
如上述說明，依據本實施形態之固態攝像裝置之製造方法，在挾持光二極體131之N型雜質層而和傳送閘極132呈對向的元件分離區域50A、50B，係使下部元件分離雜質層51A之形成位置，相較於上部元件分離雜質層50A 之形成位置更朝向傳送閘極側偏移的方式，而將彼等之元件分離雜質層50A、51A形成於半導體基板10內。如此則，在基板表面之水平方向，相較於上部元件分離雜質層50A之側面，可使下部元件分離雜質層51A之側面更朝向傳送閘極側(N型雜質層側)突出。
結果，可以製作光二極體131之電位之最深部(電位中心)更朝向傳送閘極側偏移的影像感測器。
因此，本實施形態中，電荷之讀出動作時，可以減低電位之深部之中之電荷殘存，電荷由光二極體之讀出變為容易。另外，無須減低N型雜質層之雜質濃度，可以抑制殘像，可以抑制動態範圍之降低。
上部及下部元件分離雜質層50A、51A之尺寸及平面佈局相同時，具有被轉印至遮罩層90A、90B之圖案的遮罩(reticle)，於上部元件分離雜質層與下部元件分離雜質層可為相同。因此，使對於遮罩層90A、90B之圖案之轉寫位置偏移，可使下部元件分離雜質層51A突出於傳送閘極側，使光二極體131之電位中心接近傳送閘極。因此，依據本實施形態之影像感測器之製造方法，不會增大製造成本，可以比較簡便之工程，製作可以抑制畫質之劣化的影像感測器。
因此，依據本實施形態之固態攝像裝置之製造方法，可提供能抑制畫質之劣化的固態攝像裝置。
(2)第2實施形態
使用圖9及圖10說明第2實施形態之固態攝像裝置。
圖9係表示第2實施形態之固態攝像裝置(影像感測器)之單位格20X之電路構成之等效電路圖。圖10係表示本實施形態之影像感測器之畫素陣列之佈局及各畫素之平面構造之一例之模式圖。
又，圖9所示沿V-V線的斷面構造，係和圖5所示構造實質上相同，於此省略說明。
第2實施形態之影像感測器，其和第1實施形態之影像感測器不同在於：包含畫素陣列2的單位格20X之構成。
第2實施形態之影像感測器，其單位格20X具有2畫素1格構造。
如圖9所示，2畫素1格構造之單位格20X，係包含第1及第2光二極體(光電轉換部)131A、131B。另外，單位格20X係包含第1及第2傳送閘極132A、132B。
第1光二極體131A，係經由第1傳送閘極132A連接於浮置擴散部FD。第2光二極體131B，係經由第2傳送閘極132B連接於浮置擴散部FD。浮置擴散部FD，係共通連接於2個光二極體131A、131B。傳送閘極132A之閘極係連接於第1讀出信號線TRF1，傳送閘極132B之閘極係連接於第2讀出信號線TRF2。
單位格20X內之2個光二極體131A、131B，係對應於互相不同畫素。
2畫素1格構造之單位格20X之讀出動作，實質上係和1畫素1格構造之單位格為相同之動作。但是，單位格20X內之第1及第2傳送閘極132A、132B，係藉由互相不同時序被設為ON狀態。亦即，信號電荷(儲存電荷)之讀出時，包含於單位格的2個傳送閘極132A、132B之中，例如一方之電晶體132A被設為ON狀態，另一方之電晶體132B被設為OFF狀態。之後，儲存電荷由一方之傳送閘極132A所對應之光二極體131A被讀出後，一方之傳送閘極132A被設為OFF狀態，另一方之傳送閘極132B被設為ON狀態。之後，另一方之傳送閘極132B對應之光二極體131B之信號電荷，係被讀出至浮置擴散部FD。
圖10係表示本實施形態之影像感測器之畫素陣列及畫素之平面構造之一例之模式圖。
如圖10所示，於2畫素1格構造之單位格20X，作為光二極體131A、131B之電荷儲存部之N型雜質層21A、21B，係被設於半導體基板10內。
於N型雜質層21A與浮置擴散部39(FD)之間，配置有傳送閘極132A之閘極電極41A。於N型雜質層21B與浮置擴散部39(FD)之間，配置有傳送閘極132B之閘極電極41B。
於圖10所示例，y方向鄰接之N型雜質層21A、21B，係共通連接於1個浮置擴散部39(FD)。如此而形成2畫素1格構造之單位格20X。
單位格20X具有2畫素1格構造時，下部元件分離雜質層51之於x方向及y方向分別延伸部分之中，y方向延伸之部分係朝傳送閘極側偏移。
下部元件分離雜質層51之朝x方向延伸之部分，和上部元件分離雜質層50之朝x方向延伸之部分，係以在上下(基板表面之垂直方向)呈重疊的方式設於半導體基板10內。y方向鄰接的光二極體PD間之下部元件分離雜質層51之形成位置，係不朝傳送閘極側(或y方向)偏移。
如此則，2畫素1格構造之單位格20X時，在形成單位格20X用的2個光二極體之N型雜質層21A、21B間所設置的下部元件分離雜質層51之形成位置，係未朝傳送閘極側偏移。
如本實施形態之影像感測器，單位格20X具有2畫素1格構造時，針對畫素所分別對應之2個光二極體131A、131B，使其共用浮置擴散部FD、放大電晶體、位址電晶體、重置電晶體。因此，藉由使用2畫素1格構造，可縮小畫素陣列內之單位格之占有面積。
另外，如本實施形態之影像感測器，元件分離區域5內之下部元件分離雜質層51之一部分之形成位置，即使較上部元件分離雜質層50之形成位置更朝向傳送閘極側偏移時，其下部元件分離雜質層51之側面，亦較上部元件分離雜質50之側面更朝向光二極體131之N型雜質層21側突出。
因此，於使用2畫素1格構造之單位格的影像感測器，亦和第1實施形態同樣，包含於單位格20X的2個光二極體131A、131B之電位分布之最深部(電位中心)，係朝向傳送閘極側偏移(接近)。
因此，本實施形態之影像感測器，係和第1實施形態同樣，可抑制殘像之發生或動態範圍之降低。
如上述說明，依據第2實施形態之固態攝像裝置(影像感測器)，可抑制影像感測器之畫質之劣化。
(3)第3之實施形態
參照圖11說明第3之實施形態之固態攝像裝置。圖11係表示第3實施形態之固態攝像裝置(影像感測器)之畫素陣列2之斷面構造之一例。又，於圖11，為求圖示之簡單化，而僅將作為單位格之構成要素的光二極體131及傳送閘極132予以圖示。
第3之實施形態之影像感測器為背面照射型影像感測器。
如圖11所示，於半導體基板10之表面上，設置傳送閘極(電晶體)132之閘極電極41、配線70及層間絕緣膜75。
在半導體基板10之表面(第1面)的對向面、亦即，半導體基板10之背面(第2面)上，以和包含於單位格之畫素(光電轉換部)呈對應的方式設置彩色濾光片CF及微透鏡陣列ML。
於層間絕緣膜75安裝有支撐基板19。支撐基板19係使用例如半導體基板(例如Si基板)或絕緣性基板。
於背面照射型影像感測器，其之作為畫像信號之射入光，係由設有彩色濾光片CF及微透鏡ML的背面側被照射。亦即，於背面照射型影像感測器，光係由設有配線的基板表面之相反側之基板背面射入。因此，射入畫素之光，不受配線70之阻礙而可以到達基板內之受光區域(光二極體，光電轉換部)，即使微細之畫素亦可實現高的量子效率(例如光電轉換效率)。結果，即使畫素微細化時亦可抑制所形成畫像之品質之劣化。
又，於背面照射型影像感測器，單位格之構造亦可如圖2及圖4所示之1畫素1格構造，或如圖9及圖10所示之2畫素1格構造。
於背面照射型影像感測器之製造方法，關於單位格(畫素)之構成要素，層間絕緣膜及配線之形成工程，實質上係和表面照射型影像感測器之製造方法相同。
因此，於此主要說明背面照射型與表面照射型之影像感測器之製造方法之差異點。
光二極體131及元件分離區域5係形成於半導體基板10內。於半導體基板10表面側依序形成電晶體之閘極41，層間絕緣膜75及配線70。於層間絕緣膜75及配線70上安裝支撐基板19。
安裝支撐基板19之後，藉由例如CMP(Chemical Mechanical Polishing)或蝕刻(例如濕蝕刻)對半導體基 板10之背面側實施。如此而使半導體基板10變薄。
之後，於薄化之半導體基板10之背面側，安裝彩色濾光片CF，微透鏡ML及保護膜(未圖示)等。
如此而製作本實施形態之背面照射型影像感測器。
於背面照射型影像感測器，包含於單位格的光二極體131、傳送閘極132之構造及元件分離區域5內之元件分離雜質層50A、51A之構造，實質上係和圖5所示表面照射型影像感測器之構造相同。同樣地，光二極體內之等電位線及光二極體之電位分布，實質上係和圖6所示等電位線及電位分布相同。
亦即，於本實施形態之背面照射型影像感測器，係和第1及第2實施形態同樣，在挾持光二極體131之N型雜質層(光電轉換部)21而和傳送閘極呈對向的元件分離雜質層50A、51A，其之背面側之下部元件分離雜質層51A之側面，係較表面側之上部元件分離雜質層50A之側面更朝向傳送閘極132側突出。下部元件分離雜質層51A之形成位置，係較上部元件分離雜質層50A之形成位置更朝向傳送閘極側偏移。
基板10表面之水平方向之下部元件分離雜質層51A之側面至傳送閘極之通道區域之間隔Db，係較基板10表面之水平方向之上部元件分離雜質層50A之側面至傳送閘極之通道區域為止的間隔Da小。
如此則，如圖6所示，包含於光二極體131的N型雜質層21之電位分布之最深部(電位中心)之位置，相較 於表面側之光二極體之形成位置之中心，更朝向傳送閘極132側偏移(接近)。另外，其之N型雜質層21內之等電位線之中心，係位於上部N型雜質層25U內，朝向傳送閘極側偏移。
如第1實施形態之表面照射型影像感測器，伴隨住下部元件分離雜質層51A、51B之形成位置之朝傳送閘極側偏移，在在基板表面之水平方向，於微透鏡ML之聚光之中心與光二極體131之電位分布之最深部之位置之間，會產生偏移。此情況下，於表面照射型影像感測器，在下部元件分離雜質層51A之形成位置之偏移分範圍內，光二極體之受光面積有可能變小。畫素尺寸變小則形成位置之偏移引起之受光面積之縮小之影響會變大。
於本實施形態之背面照射型之影像感測器，光之受光面被設於背面側。因此，即使背面側之下部元件分離雜質層51A之形成位置朝傳送閘極側偏移，而導致包含於光二極體131的N型雜質層21之電位分布之最深部之位置由微透鏡之聚光中心偏移之情況下，光二極體131對射入光之受光面積幾乎不變。
因此，於本實施形態之影像感測器，即使畫素微細化之情況下，亦可抑制光二極體之光電轉換效率之劣化。
如上述說明，依據第3之實施形態之固態攝像裝置，和第1及第2實施形態同樣，可抑制影像感測器之畫質之劣化。
(4)第4之實施形態
參照圖12說明第4之實施形態之固態攝像裝置。圖12係表示本實施形態之固態攝像裝置(影像感測器)之畫素陣列2之斷面構造之一例。
如圖12所示，於半導體基板10內之元件分離區域5之表面側，可以取代上部元件分離雜質層，而設置矽氧化膜等絕緣體(元件分離絕緣層)55A、55B運於將互相鄰接之雜質層21予以分離。於元件分離絕緣層55A之下方(背面側)設置P型之元件分離雜質層51A、51B。
於特定之元件形成區域內，元件分離絕緣層55A係挾持光二極體131之N型雜質層21而和傳送閘極132呈對向。元件分離絕緣層55A，係鄰接於上部N型雜質層25U。元件分離絕緣層55A之底部之一部分，係接觸於元件分離雜質層51A之上部。於特定之元件形成區域內，元件分離絕緣層55B，係挾持作為浮置擴散部FD之N型雜質層39，而和傳送閘極132呈對向。
於本實施形態之影像感測器之製造方法，元件分離區域5之形成工程係和圖7及圖8所述製造方法不同。
例如下部元件分離雜質層51A、51B，係藉由離子植入而形成於半導體基板10內之特定之位置。
之後，藉由光微影技術及RIE法，將元件分離溝形成於半導體基板10內之表面側。在挾持光二極體形成區域而和傳送閘極形成區域呈對向的元件分離區域，相較於下部元件分離雜質層51A之形成位置，元件分離溝之形成位 置係更朝向傳送閘極側之相反側(遠離傳送閘極之側)偏移。
元件分離溝形成後，藉由例如CVD(Chemical Vapor Deposition)法，將絕緣體(例如氧化矽)沈積於半導體基板10上及溝內。之後，以使絕緣體選擇性殘留於元件分離溝內的方式，藉由蝕刻或CMP法除去半導體基板10之表面之絕緣體。
如此則，於元件分離雜質層51A、51B之上方可形成元件分離絕緣層55A、55B。於1個畫素內，在和挾持N型雜質層21而和傳送閘極呈對向的元件分離區域，相較於元件分離雜質層51A之形成位置，元件分離絕緣層55A之形成位置係更朝向遠離傳送閘極形成區域之側偏移。
結果，以使下部元件分離雜質層51A之側面較元件分離雜質層55A之側面更朝傳送閘極側突出的方式，而將下部元件分離雜質層51A形成於半導體基板10內。
之後，和上述之例同樣，依序形成光二極體131、傳送閘極132、浮置擴散部39等影像感測器之構成要素。
又，元件分離絕緣層55A、55B之形成之後，形成下部元件分離雜質層51A、51B亦可。此情況下，離子植入之雜質離子之加速能量，係設為雜質離子能貫穿元件分離絕緣層之大小。
如上述說明，於元件分離區域之表面側使用絕緣體時，影像感測器可為表面照射型或背面照射型。
於本實施形態之影像感測器，背面側之元件分離雜質 層51A之形成位置，亦相較於表面側之元件分離絕緣層55A之形成位置，而在基板表面之水平方向更朝向傳送閘極側偏移，下部元件分離雜質層51A之側面係較元件分離絕緣層55A之側面更朝向傳送閘極側(N型雜質層21側)突出。
因此，和第1乃至第3之實施形態同樣，和光二極體131之形成位置之中心比較，光二極體131之電位之最深部之位置更接近傳送閘極132側。其結果，光二極體131之電位之深部所儲存之電荷更容易被取出。另外，為防止殘像亦無須減低N型雜質層之雜質濃度，可確保特定之動態範圍。
因此，依據第4之實施形態之固態攝像裝置，和第1乃至第3之實施形態同樣，可抑制影像感測器之畫質之劣化。
(5)變形例
參照圖13及圖14說明實施形態之固態攝像裝置(影像感測器)之變形例。
圖13係表示本變形例之影像感測器之畫素陣列之平面構造。
於上述之實施形態中表示，傳送閘極之通道長方向及通道寬方向，係相對於x方向及y方向呈傾斜之例。
但是，如圖13所示變形例，傳送閘極之通道長及通道寬方向，亦可和x方向及y方向呈平行。
沿著圖13之V-V線之斷面構造實質上係和圖5所示構造相同。
於圖13所示構造，下部元件分離雜質層51A之形成位置，亦較上部元件分離雜質層50A之形成位置更朝向傳送閘極側(該例為x方向)偏移。
因此，下部元件分離雜質層51A之側面，係較上部元件分離雜質層50A之側面更朝向傳送閘極側突出。因此，於圖13所示例，光二極體131之電位之最深部亦接近傳送閘極側。
另外，圖14係表示和圖13所示例不同的變形例。圖14係表示本變形例之影像感測器之畫素之斷面構造。
如圖14所示，在在基板表面之水平方向，下部元件分離雜質層51X之尺寸W1X，係大於基板表面之水平方向之上部元件分離雜質層50A之尺寸W0。例如下部元件分離雜質層51X之形成位置之中心，係和上部素子分離雜質層50A之形成位置之中心一致。
於圖14所示之情況，背面側之下部元件分離雜質層51X之側面，亦較表面側之上部元件分離雜質層50A之側面更朝向傳送閘極側(N型雜質層側)突出。因此，於圖14所示例，光二極體131之電位之最深部亦接近傳送閘極側。
如上述說明，於圖13及圖14所示變形例，可形成實質上和第1乃至第4之實施形態之構造相同之構造。
因此，於本變形例，亦可提升光二極體之電荷之讀出 特性。
因此，於本變形例，亦和第1乃至第4之實施形態同樣，可抑制影像感測器之畫質之劣化。
以上依據實施形態具體說明本發明，但是本發明並不限定於上述實施形態，在不脫離其要旨之情況下可做各種變更實施。另外，在不脫離本發明精神之情況下，可進行各種省略、取代或變更，彼等實施形態或其變形亦包含於發明之範圍及其要旨之同時，亦包含於申請專利範圍記載之發明及其之等效範圍。
131(PD)‧‧‧光二極體
132‧‧‧傳送閘極
FD‧‧‧浮置擴散部
5‧‧‧元件分離區域
10‧‧‧半導體基板
21‧‧‧N型雜質層
39‧‧‧N型雜質層
41‧‧‧閘極電極
42‧‧‧閘極絕緣膜
59‧‧‧表面屏蔽層
50A‧‧‧上部元件分離雜質層
51A‧‧‧下部元件分離雜質層
25U‧‧‧上部N型雜質層
25B‧‧‧下部N型雜質層
Db‧‧‧下部N型雜質層25B之尺寸
Da‧‧‧上部N型雜質層25U之尺寸
W0‧‧‧上部元件分離雜質層50A之寬度
W1‧‧‧下部元件分離雜質層51A之寬度
50B‧‧‧上部元件分離雜質層
51B‧‧‧下部元件分離雜質層
圖1係表示固態攝像裝置之晶片之佈局之一例之平面圖。
圖2係表示畫素陣列及畫素陣列附近之電路構成之等效電路圖。
圖3係表示固態攝像裝置之構造之一例之斷面圖。
圖4係表示第1實施形態之固態攝像裝置之構造之一例之平面圖。
圖5係表示第1實施形態之固態攝像裝置之構造之一例之斷面圖。
圖6係表示實施形態之光二極體之電位及等電位線之圖。
圖7係表示第1實施形態之固態攝像裝置之製造工程之一工程之說明圖。
圖8係表示第1實施形態之固態攝像裝置之製造方法之一工程之說明圖。
圖9係表示第2實施形態之固態攝像裝置之單位格說用之等效電路圖。
圖10係表示第2實施形態之固態攝像裝置之構造之一例之斷面圖。
圖11係表示第3之實施形態之固態攝像裝置之構造之一例之斷面圖。
圖12係表示第4之實施形態之固態攝像裝置之構造之一例之斷面圖。
圖13係表示實施形態之固態攝像裝置之變形例之說明圖。
圖14係表示實施形態之固態攝像裝置之變形例之說明圖。
131(PD)‧‧‧光二極體
132‧‧‧傳送閘極
FD‧‧‧浮置擴散部
5‧‧‧元件分離區域
10‧‧‧半導體基板
21‧‧‧N型雜質層
39‧‧‧N型雜質層
41‧‧‧閘極電極
42‧‧‧閘極絕緣膜
59‧‧‧表面屏蔽層
50A‧‧‧上部元件分離雜質層
51A‧‧‧下部元件分離雜質層
25U‧‧‧上部N型雜質層
25B‧‧‧下部N型雜質層
Db‧‧‧下部N型雜質層25B之尺寸
Da‧‧‧上部N型雜質層25U之尺寸
W0‧‧‧上部元件分離雜質層50A之寬度
W1‧‧‧下部元件分離雜質層51A之寬度
50B‧‧‧上部元件分離雜質層
51B‧‧‧下部元件分離雜質層

Claims (14)

  1. 一種固態攝像裝置，其特徵為具備：第1元件形成區域，係被半導體基板內之元件分離區域包圍，該半導體基板具有第1面及和上述第1面呈對向的第2面；上部元件分離層，係於上述元件分離區域內設於上述第1面側；下部元件分離層，係設於上述第2面與上述上部元件分離層之間；第1光二極體，係包含設於上述元件形成區域內之第1雜質層；浮置擴散部，係設於上述元件形成區域內；及第1電晶體，配置於上述第1光二極體與上述浮置擴散部之間，具有設於上述第1面上的第1閘極電極；在和上述半導體基板之上述第1面呈水平之方向，挾持上述第1雜質層而和上述電晶體呈對向的上述下部元件分離層之側面，係較位於其上方的上述上部元件分離層之側面更朝上述電晶體側突出；上述上部元件分離層及上述下部元件分離層為雜質層；作為上述下部元件分離層的雜質層之濃度，係在作為上述上部元件分離層的雜質層之濃度以下。
  2. 如申請專利範圍第1項之固態攝像裝置，其中，相較於上述光二極體之形成位置之中心，上述光二極 體之電位分布之最深部之位置，係更朝上述電晶體側偏移。
  3. 如申請專利範圍第2項之固態攝像裝置，其中，上述第1面之水平方向中的上述光二極體之形成位置之中心，係位於上述上部元件分離層與上述第1電晶體之間之中心。
  4. 如申請專利範圍第1項之固態攝像裝置，其中，相較於上述下部元件分離層之上部，上述第1面之垂直方向中的上述第1光二極體之電位之中心，係更位於上述半導體基板之上述第1面側。
  5. 如申請專利範圍第1項之固態攝像裝置，其中，上述第1光二極體內之上述第1面側之等電位線之分布，係較上述第1光二極體內之上述第2面側之等電位線之分布更密。
  6. 如申請專利範圍第1項之固態攝像裝置，其中，上述第1面之水平方向中的上述下部元件分離層與上述電晶體間之間隔，係較上述半導體基板之第1面之水平方向中的上述上部元件分離層與上述電晶體間之間隔為小。
  7. 如申請專利範圍第1項之固態攝像裝置，其中，相較於上述上部元件分離層之形成位置，上述第1面之水平方向中的上述下部元件分離層之形成位置，係更朝上述第1電晶體側偏移。
  8. 如申請專利範圍第1項之固態攝像裝置，其中， 上述第1面之水平方向中的上述下部元件分離層之形成位置之中心，係和上述上部元件分離層之形成位置之中心一致，上述下部元件分離層之寬度，係較上述上部元件分離層之寬度為大。
  9. 如申請專利範圍第1項之固態攝像裝置，其中，相較於上述下部元件分離層之上部，上述浮置擴散部之底部係更位於上述第1面側。
  10. 如申請專利範圍第1項之固態攝像裝置，其中，另具備設於上述第2面側的微透鏡。
  11. 如申請專利範圍第1項之固態攝像裝置，其中，另具備：第2元件形成區域，係挾持上述元件分離區域而和上述第1元件形成區域呈鄰接；第2光二極體，係包含設於上述第2元件形成區域內的第2雜質層；及第2電晶體，係配置於上述第2光二極體與上述浮置擴散部之間，具有設於上述第1面上的第2閘極電極；上述浮置擴散部，係共通連接於上述第1及第2光二極體。
  12. 一種固態攝像裝置，其特徵為具備：第1元件形成區域，係被半導體基板內之元件分離區域包圍，該半導體基板具有第1面及和上述第1面呈對向的第2面；第1光二極體，係包含設於上述元件形成區域內之第 1雜質層；浮置擴散部，係設於上述元件形成區域內；及電晶體，配置於上述第1光二極體與上述浮置擴散部之間，具有設於上述第1面上的第1閘極電極；在和上述半導體基板之上述第1面呈水平之方向，上述第1光二極體之電位分布之最深部之位置，相較於上述第1光二極體之形成位置之中心，係更朝上述電晶體側偏移。
  13. 如申請專利範圍第12項之固態攝像裝置，其中，上述第1光二極體內之上述第1面側之等電位線之分布，係較上述第1之光二極體內之上述第2面側之等電位線之分布更密。
  14. 如申請專利範圍第12項之固態攝像裝置，其中，上述第1面之水平方向中的上述光二極體之形成位置之中心，係位於上述元件分離區域與上述第1電晶體之間之中心，上述第1面之水平方向中的上述光二極體之形成位置之中心，和上述第1光二極體之電位分布之最深部之位置，係在上述第1面之水平方向中呈不一致。
TW101103519A 2011-02-04 2012-02-03 Solid state camera device TWI497702B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011023020A JP2012164768A (ja) 2011-02-04 2011-02-04 固体撮像装置

Publications (2)

Publication Number Publication Date
TW201246521A TW201246521A (en) 2012-11-16
TWI497702B true TWI497702B (zh) 2015-08-21

Family

ID=46587839

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101103519A TWI497702B (zh) 2011-02-04 2012-02-03 Solid state camera device

Country Status (4)

Country Link
US (1) US8916917B2 (zh)
JP (1) JP2012164768A (zh)
CN (1) CN102629617B (zh)
TW (1) TWI497702B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014150230A (ja) * 2013-02-04 2014-08-21 Toshiba Corp 固体撮像装置の製造方法および固体撮像装置
US9184087B2 (en) * 2013-12-27 2015-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming FinFETs with different fin heights
KR102268712B1 (ko) * 2014-06-23 2021-06-28 삼성전자주식회사 자동 초점 이미지 센서 및 이를 포함하는 디지털 영상 처리 장치
KR102268714B1 (ko) * 2014-06-23 2021-06-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
CN106537897B (zh) * 2014-07-09 2020-01-24 瑞萨电子株式会社 半导体器件
KR102253003B1 (ko) * 2014-07-11 2021-05-17 삼성전자주식회사 이미지 센서의 픽셀 어레이 및 이미지 센서
KR102410088B1 (ko) 2014-12-11 2022-06-20 삼성전자주식회사 이미지 센서
JP2017054932A (ja) * 2015-09-09 2017-03-16 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP6789653B2 (ja) * 2016-03-31 2020-11-25 キヤノン株式会社 光電変換装置およびカメラ
JP7490543B2 (ja) * 2016-04-28 2024-05-27 キヤノン株式会社 光電変換装置およびカメラ
JP6808348B2 (ja) * 2016-04-28 2021-01-06 キヤノン株式会社 光電変換装置およびカメラ
JP6738200B2 (ja) * 2016-05-26 2020-08-12 キヤノン株式会社 撮像装置
KR102699535B1 (ko) 2016-12-29 2024-09-02 삼성전자주식회사 이미지 센서
DE202018006740U1 (de) 2017-01-30 2022-06-28 Sony Semiconductor Solutions Corporation Festkörperbildgebungselement und elektronisches Gerät
JP2020113573A (ja) * 2019-01-08 2020-07-27 キヤノン株式会社 光電変換装置
JP6682674B2 (ja) * 2019-02-27 2020-04-15 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP2021068758A (ja) * 2019-10-18 2021-04-30 ブリルニクス インク 固体撮像装置、固体撮像装置の製造方法、および電子機器
US11515437B2 (en) * 2019-12-04 2022-11-29 Omnivision Technologies, Inc. Light sensing system and light sensor with polarizer
KR20220034973A (ko) * 2020-09-11 2022-03-21 삼성전자주식회사 이미지 센서
WO2023112465A1 (ja) * 2021-12-13 2023-06-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040094784A1 (en) * 2002-11-14 2004-05-20 Howard Rhodes Isolation process and structure for CMOS imagers
US20060219867A1 (en) * 2005-03-31 2006-10-05 Tetsuya Yamaguchi Solid-state image pickup device and method of manufacturing the same
TW200841459A (en) * 2007-04-02 2008-10-16 Taiwan Semiconductor Mfg System and method for enhancing light sensitivity for backside illumination image sensor
US20080251820A1 (en) * 2004-05-06 2008-10-16 Youn-Sub Lim CMOS image sensor and fabricating method thereof
US7800146B2 (en) * 2005-08-26 2010-09-21 Aptina Imaging Corporation Implanted isolation region for imager pixels
US7812380B2 (en) * 2007-10-03 2010-10-12 Panasonic Corporation Solid-state imaging device and manufacturing method of the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2555981B2 (ja) 1994-06-06 1996-11-20 日本電気株式会社 固体撮像素子およびその製造方法
US6504194B1 (en) * 1999-12-01 2003-01-07 Innotech Corporation Solid state imaging device, method of manufacturing the same, and solid state imaging system
JP3840203B2 (ja) * 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
KR100653691B1 (ko) * 2004-07-16 2006-12-04 삼성전자주식회사 적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들
KR101069103B1 (ko) * 2004-07-29 2011-09-30 크로스텍 캐피탈, 엘엘씨 전하운송효율을 향상시키기 위한 이미지센서 및 제조 방법
JP4703163B2 (ja) 2004-10-19 2011-06-15 株式会社東芝 固体撮像装置
US8049293B2 (en) * 2005-03-07 2011-11-01 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
JP2008021875A (ja) * 2006-07-13 2008-01-31 Toshiba Corp 固体撮像装置
JP4799522B2 (ja) * 2007-10-12 2011-10-26 株式会社東芝 撮像装置
KR20090125499A (ko) * 2008-06-02 2009-12-07 삼성전자주식회사 씨모스 이미지 센서 및 그 구동 방법
JP5374941B2 (ja) * 2008-07-02 2013-12-25 ソニー株式会社 固体撮像装置及び電子機器
JP2010027750A (ja) 2008-07-17 2010-02-04 Toshiba Corp 固体撮像装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040094784A1 (en) * 2002-11-14 2004-05-20 Howard Rhodes Isolation process and structure for CMOS imagers
US20080251820A1 (en) * 2004-05-06 2008-10-16 Youn-Sub Lim CMOS image sensor and fabricating method thereof
US20060219867A1 (en) * 2005-03-31 2006-10-05 Tetsuya Yamaguchi Solid-state image pickup device and method of manufacturing the same
US7800146B2 (en) * 2005-08-26 2010-09-21 Aptina Imaging Corporation Implanted isolation region for imager pixels
TW200841459A (en) * 2007-04-02 2008-10-16 Taiwan Semiconductor Mfg System and method for enhancing light sensitivity for backside illumination image sensor
US7812380B2 (en) * 2007-10-03 2010-10-12 Panasonic Corporation Solid-state imaging device and manufacturing method of the same

Also Published As

Publication number Publication date
TW201246521A (en) 2012-11-16
US20120199894A1 (en) 2012-08-09
US8916917B2 (en) 2014-12-23
JP2012164768A (ja) 2012-08-30
CN102629617A (zh) 2012-08-08
CN102629617B (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
TWI497702B (zh) Solid state camera device
US11716555B2 (en) Light detecting device
US11302733B2 (en) Image sensors
US8829578B2 (en) Solid-state imaging device
JP4224036B2 (ja) フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
KR101422995B1 (ko) 고체 촬상 장치 및 카메라
KR102214822B1 (ko) 고체 촬상 소자 및 그의 제조 방법, 및 전자 기기
US10103190B2 (en) Imaging sensor having floating region of imaging device on one substrate electrically coupled to another floating region formed on a second substrate
US8564701B2 (en) Solid-state imaging device having a buried photodiode and a buried floating diffusion positioned for improved signal charge transfer, and electronic apparatus including the solid-state imaging device
US7420231B2 (en) Solid state imaging pick-up device and method of manufacturing the same
WO2014141900A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP2014011304A (ja) 固体撮像装置
JP2014022448A (ja) 固体撮像装置
JP2012199489A (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
KR20070093335A (ko) 고체 촬상장치 및 그 구동방법
US11183526B2 (en) Image sensor
US20110001207A1 (en) Solid state image sensor and manufacturing method thereof
US12021106B2 (en) Solid-state image sensor and electronic device
JP2012204492A (ja) 固体撮像装置
US20220199670A1 (en) Image sensor
CN118202466A (zh) 光检测装置和电子设备
WO2010013368A1 (ja) 固体撮像装置
JP2010258268A (ja) 固体撮像素子、撮像装置、固体撮像素子の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees