TWI453835B - 畫素結構及其製作方法 - Google Patents
畫素結構及其製作方法 Download PDFInfo
- Publication number
- TWI453835B TWI453835B TW101101065A TW101101065A TWI453835B TW I453835 B TWI453835 B TW I453835B TW 101101065 A TW101101065 A TW 101101065A TW 101101065 A TW101101065 A TW 101101065A TW I453835 B TWI453835 B TW I453835B
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- metal
- pixel structure
- gate line
- data line
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052755 nonmetal Inorganic materials 0.000 claims description 114
- 239000004065 semiconductor Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 73
- 239000011241 protective layer Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 150000002843 nonmetals Chemical class 0.000 description 6
- 239000007769 metal material Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
本發明係關於一種畫素結構及其製作方法，尤指一種可提升畫素開口率之畫素結構及其製作方法。
隨著液晶顯示技術不斷的提升，液晶顯示面板已廣泛地被應用在平面電視、筆記型電腦、手機與各類型的消費型電子產品上。
一般的液晶顯示面板的畫素結構包括了畫素電極、薄膜電晶體以及交錯排列之閘極線與資料線。薄膜電晶體則包括閘極電極、半導體層、源極電極與汲極電極。由於一般的源極電極與汲極電極係由與資料線相同之非透明金屬材料所形成，故在薄膜電晶體的結構設計考量例如通道寬長比(channel width over length)與線寬製程限制之下，薄膜電晶體於畫素結構中的大小與設置位置都直接影響到畫素結構中之可透光區域的大小。換句話說，畫素結構的開口率(aperture ratio)會因為非透明金屬材料所形成之源極電極與汲極電極的影響與限制而無法提升。因此，為了提升畫素結構的開口率，以改善液晶面板的顯示品質與降低背光源的耗電量，必須對畫素結構的設計進行改良。
本發明之主要目的之一在於提供一種畫素結構及其製作方法，利用歐姆接觸層於閘極線的兩相對之邊緣上分別形成非金屬源極圖案與汲極圖案，藉以減少非透明電極圖案所佔之區域，進而達到提升畫素結構之開口率的目的。
為達上述目的，本發明之一較佳實施例提供一種畫素結構，包括一基板、一閘極線、一資料線、一半導體圖案、一非金屬源極圖案、一非金屬汲極圖案以及一畫素電極。閘極線與資料線係設置於基板上。半導體圖案係設置於閘極線上，且半導體圖案係於一垂直投影方向上與閘極線的兩相對之邊緣重疊。非金屬源極圖案與非金屬汲極圖案係設置於半導體圖案上，且非金屬源極圖案與非金屬汲極圖案係分別設置於閘極線的兩相對之邊緣上。非金屬源極圖案係部分設置於資料線與閘極線之間以與資料線電性連結。畫素電極係設置於基板上，且畫素電極係與非金屬汲極圖案電性連結。
為達上述目的，本發明之另一較佳實施例提供一種畫素結構的製作方法，包括下列步驟。提供一基板。於基板上形成一閘極線，並於閘極線上形成一閘極介電層。於閘極介電層上依序形成一半導體層以及一歐姆接觸層，並對半導體層進行一圖案化製程，以形成一半導體圖案。半導體圖案係於一垂直投影方向上與閘極線的兩相對之邊緣重疊。於歐姆接觸層與閘極介電層上形成一資料線，且資料線係與閘極線於垂直投影方向上部分重疊。對歐姆接觸層進行一蝕刻製程，以於閘極線的兩相對之邊緣上分別形成一非金屬源極圖案與一非金屬汲極圖案。於基板上形成一畫素電極，且畫素電極係與非金屬汲極圖案電性連結。
在本說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製作商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區別元件的方式，而是以元件在功能上的差異來作為區別的基準。在通篇說明書及後續的請求項當中所提及的「包括」係為一開放式的用語，故應解釋成「包括但不限定於」。再者，為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之數個較佳實施例，並配合所附圖式，詳細說明本發明的構成內容。需注意的是圖式僅以說明為目的，並未依照原尺寸作圖。此外，在文中使用例如”第一”與”第二”等敘述，僅用以區別不同的元件，並不對其產生順序之限制。
請參考第1圖至第4圖。第1圖至第4圖繪示了本發明之第一較佳實施例之畫素結構的製作方法示意圖。其中第1圖與第3圖為上視圖，第2圖為沿第1圖中剖線A-A’以及剖線B-B’所繪示之剖面示意圖，而第4圖為沿第3圖中剖線A-A’以及剖線B-B’所繪示之剖面示意圖。為了方便說明，本發明之各圖式僅為示意以更容易了解本發明，其詳細的比例可依照設計的需求進行調整。本發明之第一較佳實施例之畫素結構的製作方法包括下列步驟。首先，如第1圖與第2圖所示，提供一基板110。於基板110上形成一閘極線120，且閘極線120具有兩相對之邊緣S以及一上表面120A。在本實施例中，閘極線120的兩相對之邊緣S係分別為一斜坡，但本發明並不以此為限而可透過對形成閘極線120的製程步驟調整來控制邊緣S的狀況，舉例來說，在本發明之其他較佳實施例中亦可視需要使邊緣S垂直於基板110，但並不以此為限。接著，於閘極線120上形成一閘極介電層130。然後，於閘極介電層130上依序形成一半導體層140以及一歐姆接觸層150，並對半導體層140與歐姆接觸層150進行一圖案化製程，以形成一半導體圖案141。本實施例之半導體層140可包括一非晶矽半導體層(amorphous silicon semiconductor layer)、一多晶矽半導體層(poly silicon semiconductor layer)、一氧化物半導體層(oxide semiconductor layer)或其他適合之半導體材料層，而歐姆接觸層150可包括一非金屬導電層例如一半導體摻雜層。舉例來說，本實施例之半導體層140較佳可為一非晶矽半導體層，而歐姆接觸層150較佳可為一重摻雜(heavily doped)之非晶矽層例如N型摻雜(n-type doped,N+)之非晶矽層，以與半導體層140互相搭配，但並不以此為限。此外，半導體圖案141係於一垂直投影方向Z上與閘極線120的兩相對之邊緣S重疊。垂直投影方向Z較佳係垂直於基板110，但並不以此為限。
然後，於歐姆接觸層150與閘極介電層130上形成一資料線161，且資料線161係與閘極線120於垂直投影方向Z上部分重疊。資料線161較佳可包括金屬材料例如鋁(aluminum,Al)、銅(copper,Cu)、銀(silver,Ag)、鉻(chromium,Cr)、鈦(Titanium,Ti)、鉬(molybdenum,Mo)之其中至少一者、上述材料之複合層或上述材料之合金，但並不以此為限而可使用其他具有導電性質之材料。此外，本實施例之畫素結構的製作方法更包括於歐姆接觸層150上形成一導電圖案162，且導電圖案162較佳係部分覆蓋閘極線120的一邊緣S上之歐姆接觸層150。值得說明的是，本實施例之資料線161與導電圖案162較佳由同一導電材料於同一製程步驟所形成，但並不以此為限而亦可以不同的導電材料與不同的製程步驟分別形成資料線161與導電圖案162。
接著，如第3圖與第4圖所示，對歐姆接觸層150進行一蝕刻製程，以於閘極線120的兩相對之邊緣S上分別形成一非金屬源極圖案150S與一非金屬汲極圖案150D。換句話說，在本實施例中，對歐姆接觸層150進行之蝕刻製程係於資料線161形成之後進行，以形成非金屬源極圖案150S與非金屬汲極圖案150D。值得說明的是，上述之蝕刻製程較佳係為一非等向性蝕刻製程(anisotropic etching process)例如乾式蝕刻製程(dry etching process)，以使得可在不需額外的光罩以及其對應之黃光製程下，單純地藉由對歐姆接觸層150進行一非等向性蝕刻製程即可於閘極線120的兩相對之邊緣S上分別形成非金屬源極圖案150S與非金屬汲極圖案150D。更明確地說，由於閘極線120的厚度因素，造成其邊緣S具有高低起伏的落差，故於後續之歐姆接觸層150形成時，會造成歐姆接觸層150於閘極線120的邊緣S上方的垂直厚度較厚的現象。因此，利用非等向性蝕刻製程來蝕刻歐姆接觸層150時，易於閘極線120的邊緣S上方形成歐姆接觸層150的殘留，而藉由此現象即可單純地藉由對歐姆接觸層150進行一非等向性蝕刻製程，於閘極線120的兩相對之邊緣S上分別形成非金屬源極圖案150S與非金屬汲極圖案150D。換句話說，本實施例之畫素結構的製作方法可在不額外增加製程步驟之狀況下，以歐姆接觸層150來形成非金屬源極圖案150S與非金屬汲極圖案150D。
此外，本實施例之畫素結構的製作方法更包括形成一保護層170，以覆蓋閘極介電層130、半導體圖案141、非金屬源極圖案150S、非金屬汲極圖案150D、導電圖案162以及資料線161。保護層170具有一接觸開口170V以部分暴露導電圖案162。此外，本實施例之畫素結構的製作方法更包括於基板110上形成一畫素電極180，且畫素電極180係透過接觸開口170V與導電圖案162以及非金屬汲極圖案150D形成電性連結。換句話說，本實施例之非金屬汲極圖案150D係透過導電圖案162與畫素電極180電性連結，且非金屬汲極圖案150D係於垂直投影方向Z上部分未被導電圖案162所覆蓋。藉由上述步驟，即可完成如第3圖所示之畫素結構100。值得說明的是，本實施例可藉由導電圖案162的設置來改善非金屬汲極圖案150D與畫素電極180的電性連結狀況。此外，藉由導電圖案162與非金屬汲極圖案150D重疊區域大小的調整，可達到改善畫素結構100電性表現的效果。在本實施例之畫素結構100中，由於非金屬源極圖案150S與非金屬汲極圖案150D係以對歐姆接觸
層150進行蝕刻而形成於閘極線120的兩相對之邊緣S上，故除了可減小習知技術中源極電極與汲極電極對開口率的影響之外，亦可經由縮小閘極線120的線寬達到縮小通道寬度(channel width)以進一步提升開口率的效果，以及降低雜散電容的影響而使得相關問題得以獲得改善。
請再參考第3圖與第4圖。如第3圖與第4圖所示，本發明之第一較佳實施例提供一種畫素結構100包括一基板110、一閘極線120、一閘極介電層130、一半導體圖案141、一非金屬源極圖案150S、一非金屬汲極圖案150D、一資料線161、一導電圖案162、一保護層170以及一畫素電極180。閘極線120與資料線161係設置於基板110上。半導體圖案141係設置於閘極線120上，且半導體圖案141係於垂直投影方向Z上與閘極線120的兩相對之邊緣S重疊。非金屬源極圖案150S與非金屬汲極圖案150D係設置於半導體圖案141上，且非金屬源極圖案150S與非金屬汲極圖案150D係分別設置於閘極線120的兩相對之邊緣S上。此外，非金屬源極圖案150S係於垂直投影方向Z上部分設置於資料線161與閘極線120之間以與資料線161形成電性連結。導電圖案162係設置於非金屬汲極圖案150D之上。畫素電極180係設置於基板110上，且畫素電極180係透過保護層170之一接觸開口170V與導電圖案162以及非金屬汲極圖案150D電性連結。換句話說，非金屬汲極圖案150D係透過導電圖案162與畫素電極180電性連結。在本實施例中，非金屬源極圖案150S與非金屬汲極圖案150D較佳係僅由一非金屬導
電層例如一半導體摻雜層所構成。換句話說，本實施例之畫素結構100較佳係僅利用非金屬源極圖案150S與非金屬汲極圖案150D分別當作畫素結構100中的源極電極與汲極電極，故可減小習知技術中使用非透光金屬材料之源極電極與汲極電極對開口率的影響。本實施例之畫素結構100中各部件的材料特性已於上述的製作方法中說明，在此並不再贅述。值得說明的是，由於非金屬源極圖案150S與非金屬汲極圖案150D係設置於閘極線120的兩相對之邊緣S上，故除了可減小習知技術中使用非透光金屬材料之源極電極與汲極電極對開口率的影響之外，亦可經由縮小閘極線120的線寬達到縮小通道寬度以進一步提升開口率的效果，以及降低雜散電容的影響而使得相關問題得以獲得改善。此外，由於非金屬源極圖案150S與非金屬汲極圖案150D係設置在閘極線120的兩相對之邊緣S上，故可在不影響開口率的狀況下增加非金屬源極圖案150S、非金屬汲極圖案150D以及半導體圖案141的長度而使得通道長度(channel length)得以增加，進而改善畫素結構100的電性表現。
下文將針對本發明之畫素結構及其製作方法的不同實施例進行說明，且為簡化說明，以下說明主要針對各實施例不同之處進行詳述，而不再對相同之處作重覆贅述。此外，本發明之各實施例中相同之元件係以相同之標號進行標示，以利於各實施例間互相對照。
請參考第5圖至第8圖。第5圖至第8圖繪示了本發明之第二較佳實施例之畫素結構的製作方法示意圖。其中第5圖與第7圖為
上視圖，第6圖為沿第5圖中剖線C-C’以及剖線D-D’所繪示之剖面示意圖，而第8圖為沿第7圖中剖線C-C’以及剖線D-D’所繪示之剖面示意圖。本發明之第二較佳實施例之畫素結構的製作方法與上述第一較佳實施例不同的地方在於，如第5圖與第6圖所示，本實施例之畫素結構的製作方法係於閘極介電層130上依序形成一半導體層240以及一歐姆接觸層250，並對半導體層240與歐姆接觸層250進行一圖案化製程，以形成一半導體圖案241。半導體圖案241係於垂直投影方向Z上與閘極線120的兩相對之邊緣S重疊。然後，於半導體圖案241形成之後，對歐姆接觸層250進行一蝕刻製程，以於閘極線120的兩相對之邊緣S上分別形成一非金屬源極圖案250S與一非金屬汲極圖案250D。值得說明的是，對歐姆接觸層250進行之蝕刻製程較佳係為一非等向性蝕刻製程例如乾式蝕刻製程，以使得可在不需額外的光罩以及其對應之黃光製程下，單純地藉由對歐姆接觸層250進行一非等向性蝕刻製程即可於閘極線120的兩相對之邊緣S上分別形成非金屬源極圖案250S與非金屬汲極圖案250D。此外，上述之蝕刻程較佳係用以使非金屬源極圖案250S與非金屬汲極圖案250D於垂直投影方向Z上與閘極線120之一上表面120A不互相重疊，但並不以此為限。換句話說，對歐姆接觸層250所進行之蝕刻製程較佳係僅於閘極線120的兩相對之邊緣S上殘留歐姆接觸層250以形成對應之非金屬源極圖案250S與非金屬汲極圖案250D，進而避免不需要之歐姆接觸層250的殘留而影響後續的電性狀況。
此外，如第7圖與第8圖所示，本實施例之畫素結構的製作方法係於非金屬源極圖案250S與非金屬汲極圖案250D形成之後形成一資料線161，以部分覆蓋閘極介電層130、半導體圖案241以及非金屬源極圖案250S。換句話說，在本實施例中，對歐姆接觸層250進行之蝕刻製程係於資料線161形成之前進行，以於資料線161形成之前先形成非金屬源極圖案250S與非金屬汲極圖案250D。此外，本實施例之畫素結構的製作方法更包括於非金屬汲極圖案250D上形成一導電圖案162。本實施例之資料線161與導電圖案162較佳由同一導電材料於同一製程步驟所形成，但並不以此為限而亦可以不同的導電材料與不同的製程步驟分別形成資料線161與導電圖案162。本實施例之畫素結構的製作方法除了對歐姆接觸層250進行之蝕刻製程的步驟順序以及非金屬源極圖案250S與非金屬汲極圖案250D之外，其餘各製程步驟以及各部件的材料特性與上述第一較佳實施例相似，在此並不再贅述。
請再參考第7圖與第8圖。如第7圖與第8圖所示，本發明之第二較佳實施例提供一種畫素結構200，畫素結構200與上述第一較佳實施例之畫素結構100不同的地方在於，非金屬源極圖案250S與非金屬汲極圖案250D較佳係與閘極線120之一上表面120A於垂直投影方向Z上不互相重疊，但並不以此為限。換句話說，本實施例之非金屬源極圖案250S與非金屬汲極圖案250D較佳僅分別與閘極線120的兩相對之邊緣S對應設置，以降低對畫素結構200電性的不良影響。本實施例之畫素結構200除了非金屬源極圖案250S
與非金屬汲極圖案250D之外，其餘各部件的材料特性以及設置位置與上述第一較佳實施例相似，在此並不再贅述。
請參考第9圖與第10圖。第9圖與第10圖繪示了本發明之第三較佳實施例之畫素結構的示意圖。其中第9圖為上視圖，而第10圖為沿第9圖中剖線E-E’所繪示之剖面示意圖。如第9圖與第10圖所示，本發明之第三較佳實施例提供一種畫素結構300包括一基板110、一閘極線120、一閘極介電層130、一半導體圖案241、一非金屬源極圖案250S、一非金屬汲極圖案250D、一資料線161、一保護層370以及一畫素電極380。本實施例之畫素結構300與上述第二較佳實施例之畫素結構200不同的地方在於，畫素結構300並不包括導電圖案，且保護層370具有一接觸開口370V，以暴露非金屬汲極圖案250D。畫素電極380係透過接觸開口370V與非金屬汲極圖案250D電性連結。換句話說，畫素電極380係直接與非金屬汲極圖案250D相連以形成電性連結。本實施例之畫素結構300除了接觸開口370V的位置、畫素電極380的圖形以及不具有導電圖案之外，其餘各部件的材料特性、設置位置以及製作方式與上述第二較佳實施例相似，在此並不再贅述。值得說明的是，由於本實施例之畫素結構300並不包括導電圖案，故可更進一步達到提升畫素結構300之開口率的效果。
綜合以上所述，本發明之畫素結構係利用歐姆接觸層於蝕刻時易於閘極線邊緣的上方殘留的特性，使得可在不需額外的光罩以及
其對應之黃光製程下，單純地藉由對歐姆接觸層進行一非等向性蝕刻製程即可於閘極線的兩相對之邊緣上分別形成非金屬源極圖案與非金屬汲極圖案。藉由本發明之非金屬源極圖案與非金屬汲極圖案的設置方式，故除了可減小習知技術中源極電極與汲極電極對開口率的影響之外，亦可藉此縮小閘極線的線寬，而進一步提升開口率並達到改善電性之效果。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧畫素結構
110‧‧‧基板
120‧‧‧閘極線
120A‧‧‧上表面
130‧‧‧閘極介電層
140‧‧‧半導體層
141‧‧‧半導體圖案
150‧‧‧歐姆接觸層
150D‧‧‧非金屬汲極圖案
150S‧‧‧非金屬源極圖案
161‧‧‧資料線
162‧‧‧導電圖案
170‧‧‧保護層
170V‧‧‧接觸開口
180‧‧‧畫素電極
200‧‧‧畫素結構
240‧‧‧半導體層
241‧‧‧半導體圖案
250‧‧‧歐姆接觸層
250D‧‧‧非金屬汲極圖案
250S‧‧‧非金屬源極圖案
300‧‧‧畫素結構
370‧‧‧保護層
370V‧‧‧接觸開口
380‧‧‧畫素電極
S‧‧‧邊緣
Z‧‧‧垂直投影方向
第1圖至第4圖繪示了本發明之第一較佳實施例之畫素結構的製作方法示意圖。
第5圖至第8圖繪示了本發明之第二較佳實施例之畫素結構的製作方法示意圖。
第9圖與第10圖繪示了本發明之第三較佳實施例之畫素結構的示意圖。
100．．．畫素結構
120．．．閘極線
140．．．半導體層
141．．．半導體圖案
150．．．歐姆接觸層
150D．．．非金屬汲極圖案
150S．．．非金屬源極圖案
161．．．資料線
162．．．導電圖案
170V．．．接觸開口
180．．．畫素電極
S．．．邊緣
Claims (12)
- 一種畫素結構，包括：一基板；一閘極線，設置於該基板上；一資料線，設置於該基板上；一半導體圖案，設置於該閘極線上，且該半導體圖案係於一垂直投影方向上與該閘極線的兩相對之邊緣重疊；一非金屬源極圖案與一非金屬汲極圖案，設置於該半導體圖案上，其中該非金屬源極圖案與該非金屬汲極圖案係分別設置於該閘極線的兩相對之該等邊緣上，且該非金屬源極圖案係於該垂直投影方向上部分設置於該資料線與該閘極線之間以與該資料線電性連結；以及一畫素電極，設置於該基板上，且該畫素電極係與該非金屬汲極圖案電性連結。
- 如請求項1所述之畫素結構，其中該非金屬源極圖案與該非金屬汲極圖案係為一半導體摻雜層。
- 如請求項1所述之畫素結構，更包括一導電圖案設置於該非金屬汲極圖案之上，其中該非金屬汲極圖案係透過該導電圖案與該畫素電極電性連結，且該非金屬汲極圖案係於該垂直投影方向上部分未被該導電圖案所覆蓋。
- 如請求項1所述之畫素結構，其中該非金屬源極圖案與該閘極線之一上表面於該垂直投影方向上不互相重疊，且該非金屬汲極圖案與該閘極線之該上表面於該垂直投影方向上不互相重疊。
- 如請求項1所述之畫素結構，其中該畫素電極係直接與該非金屬汲極圖案相連以形成電性連結。
- 一種畫素結構的製作方法，包括：提供一基板；於該基板上形成一閘極線；於該閘極線上形成一閘極介電層；於該閘極介電層上依序形成一半導體層以及一歐姆接觸層；對該半導體層進行一圖案化製程，以形成一半導體圖案，其中該半導體圖案係於一垂直投影方向上與該閘極線的兩相對之邊緣重疊；於該歐姆接觸層與該閘極介電層上形成一資料線，其中該資料線係與該閘極線於該垂直投影方向上部分重疊；對該歐姆接觸層進行一蝕刻製程，以於該閘極線的兩相對之該等邊緣上分別形成一非金屬源極圖案與一非金屬汲極圖案，其中該非金屬源極圖案係於該垂直投影方向上部分設置於該資料線與該閘極線之間以與該資料線電性連結；以及於該基板上形成一畫素電極，其中該畫素電極係與該非金屬汲極 圖案電性連結。
- 如請求項6所述之畫素結構的製作方法，其中該歐姆接觸層係為一非金屬導電層。
- 如請求項6所述之畫素結構的製作方法，其中對該歐姆接觸層進行之該蝕刻製程係於該資料線形成之後進行，以形成該非金屬源極圖案與該非金屬汲極圖案。
- 如請求項6所述之畫素結構的製作方法，其中對該歐姆接觸層進行之該蝕刻製程係於該資料線形成之前進行，以於該資料線形成之前先形成該非金屬源極圖案與該非金屬汲極圖案。
- 如請求項6所述之畫素結構的製作方法，更包括於該非金屬汲極圖案上形成一導電圖案，其中該非金屬汲極圖案係透過該導電圖案與該畫素電極電性連結，且該非金屬汲極圖案係於該垂直投影方向上部分未被該導電圖案所覆蓋。
- 如請求項6所述之畫素結構的製作方法，其中對該歐姆接觸層進行之該蝕刻製程係用以使該非金屬源極圖案與該非金屬汲極圖案於該垂直投影方向上與該閘極線之一上表面不互相重疊。
- 如請求項6所述之畫素結構的製作方法，其中該畫素電極係直 接與該非金屬汲極圖案相連以形成電性連結。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101101065A TWI453835B (zh) | 2012-01-11 | 2012-01-11 | 畫素結構及其製作方法 |
| US13/437,003 US8823000B2 (en) | 2012-01-11 | 2012-04-02 | Pixel structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101101065A TWI453835B (zh) | 2012-01-11 | 2012-01-11 | 畫素結構及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201330110A TW201330110A (zh) | 2013-07-16 |
| TWI453835B true TWI453835B (zh) | 2014-09-21 |
Family
ID=48743306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101101065A TWI453835B (zh) | 2012-01-11 | 2012-01-11 | 畫素結構及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8823000B2 (zh) |
| TW (1) | TWI453835B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106340544B (zh) * | 2016-11-17 | 2020-03-31 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7102712B2 (en) * | 2000-12-07 | 2006-09-05 | Hitachi, Ltd. | Liquid crystal display device comprising pixel electrodes having protruding portions formed of island-like multi-layered material layers |
| US20080158457A1 (en) * | 2006-12-29 | 2008-07-03 | Daelim Park | Liquid crystal display panel and manufacturing method of the same |
| TW200901460A (en) * | 2007-06-27 | 2009-01-01 | Samsung Sdi Co Ltd | Thin film transistor, method of fabricating the same, organic light emitting diode display device including the same and method of fabricating the same |
| TW201102724A (en) * | 2009-07-15 | 2011-01-16 | Chunghwa Picture Tubes Ltd | Thin-film transistor photosensor, liquid crystal display panel and method of forming dielectric layer having F-SiOC : H compound |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100447642C (zh) | 2004-03-29 | 2008-12-31 | 友达光电股份有限公司 | 像素结构及其制造方法 |
| KR101085451B1 (ko) * | 2005-02-11 | 2011-11-21 | 삼성전자주식회사 | 표시장치용 박막트랜지스터 기판과 그 제조방법 |
| KR101242032B1 (ko) | 2006-06-30 | 2013-03-12 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
-
2012
- 2012-01-11 TW TW101101065A patent/TWI453835B/zh not_active IP Right Cessation
- 2012-04-02 US US13/437,003 patent/US8823000B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7102712B2 (en) * | 2000-12-07 | 2006-09-05 | Hitachi, Ltd. | Liquid crystal display device comprising pixel electrodes having protruding portions formed of island-like multi-layered material layers |
| US20080158457A1 (en) * | 2006-12-29 | 2008-07-03 | Daelim Park | Liquid crystal display panel and manufacturing method of the same |
| TW200901460A (en) * | 2007-06-27 | 2009-01-01 | Samsung Sdi Co Ltd | Thin film transistor, method of fabricating the same, organic light emitting diode display device including the same and method of fabricating the same |
| TW201102724A (en) * | 2009-07-15 | 2011-01-16 | Chunghwa Picture Tubes Ltd | Thin-film transistor photosensor, liquid crystal display panel and method of forming dielectric layer having F-SiOC : H compound |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130175531A1 (en) | 2013-07-11 |
| TW201330110A (zh) | 2013-07-16 |
| US8823000B2 (en) | 2014-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2016202060A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| WO2018099052A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| WO2017166341A1 (zh) | Tft基板的制作方法及制得的tft基板 | |
| US20100044708A1 (en) | Thin film transistor, pixel structure and fabrication methods thereof | |
| US9164340B2 (en) | Pixel structure and liquid crystal panel | |
| TW201601292A (zh) | 製作顯示面板之方法 | |
| TWI497182B (zh) | 顯示裝置 | |
| WO2016107017A1 (zh) | 阵列基板及其制作方法及显示装置 | |
| KR102221845B1 (ko) | 표시 기판 및 그의 제조방법 | |
| TWI497689B (zh) | 半導體元件及其製造方法 | |
| TW201611298A (zh) | 雙薄膜電晶體及其製造方法 | |
| WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| TWI575577B (zh) | 畫素結構及畫素結構的製造方法 | |
| US9425270B2 (en) | Array substrate structure and contact structure | |
| US20150263050A1 (en) | Pixel Structure and Manufacturing Method thereof | |
| WO2022267532A1 (zh) | 阵列基板及其制备方法、显示面板 | |
| WO2023272503A1 (zh) | 薄膜晶体管及其制备方法、显示基板、显示装置 | |
| WO2017147973A1 (zh) | 阵列基板的制作方法及制得的阵列基板 | |
| US9653608B2 (en) | Array substrate and manufacturing method thereof, display device and thin film transistor | |
| KR102227519B1 (ko) | 표시 기판 및 그의 제조방법 | |
| US8212987B2 (en) | Liquid crystal display device and the manufacturing method thereof | |
| US11822178B2 (en) | Array substrate, fabrication method thereof, liquid crystal display panel and display device | |
| CN106206615B (zh) | 阵列基板的制作方法 | |
| TWI453835B (zh) | 畫素結構及其製作方法 | |
| CN112331680A (zh) | 阵列基板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |