Nothing Special   »   [go: up one dir, main page]

TW561809B - Manufacturing method for multilayer ceramic device - Google Patents

Manufacturing method for multilayer ceramic device Download PDF

Info

Publication number
TW561809B
TW561809B TW089125565A TW89125565A TW561809B TW 561809 B TW561809 B TW 561809B TW 089125565 A TW089125565 A TW 089125565A TW 89125565 A TW89125565 A TW 89125565A TW 561809 B TW561809 B TW 561809B
Authority
TW
Taiwan
Prior art keywords
cavity
shrinkage
green sheet
laminate
patent application
Prior art date
Application number
TW089125565A
Other languages
English (en)
Inventor
Hideyuki Harada
Hideaki Nakai
Hirofumi Sunahara
Hiroshi Takagi
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Application granted granted Critical
Publication of TW561809B publication Critical patent/TW561809B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807Ceramic parts
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/02Temperature
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B32B2315/02Ceramics

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Laminated Bodies (AREA)

Description

561809 A7 _ B7___ 五、發明說明(/ ) 發明背景 1. 技術領域 本發明關於製造陶瓷元件之方法,特別關於製造具有 一空腔之多層陶瓷元件之方法。 2. 習知技術 對於電子機器,減少大小及重量、增加功能、改進可 靠度及其他特性之需求漸增。因此’基板上之安裝 (mounting)技術亦須有所改進。一種有效改進基板上安裝技 術之方法爲增加基板上之配線密度。 爲增加基板上之配線密度,故正開發一種新的多層陶 瓷元件,此多層陶瓷元件係將導電層印刷在一陶瓷生坯片 上’再將複數個該生坯片予以積層、加Is、燒結而製成。 爲了在多層陶瓷元件上順利地增加配線密度,陶瓷生坯片 之尺寸、形狀及燒結後的陶瓷層均須在生坯片積層體之燒 結期間受到精密的控制,以獲得由積層陶瓷生坯片製成之 生坯片積層體。 此可由揭示於日本專利號碼第2554415號之方法加以 實現。首先,生坯片積層體由積層玻璃-陶瓷生坯片製成後 ’將含無機材料之服鐘靡層置於生坯片積層體之上及 下表面,再加以加壓及燒結,其中由無機材料製成之收縮-抑制層未被燒結’而且之後要被剝離而除去。此外,日本 專利號碼第2617643號亦揭示一方法,其進一步包含對生 士 王片積層體施加來自上及下方向之壓力的步驟。
根據上述方法,生坯片不易在主平面方向收縮,即X 本·紙張尺度適W 家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂---------*^—1 561809 A7 B7 五、發明說明(> ) 及Y方向,因此所獲得之基板之尺寸精度可提高。因此, 可獲得具有高可靠性之高配線密度。 另一方面,除要求上述高尺寸精度、高配線密度及高 可靠度外,也有縮小多層陶瓷尺寸之需求,特別是降低高 度。爲滿足此需求,於多層陶瓷元件中形成一空腔以容納 電子元件是有效的。 製造具有空腔之多層陶瓷元件之方法,曾揭示於日本 未審查之專利公告號碼5-167253及8-245268中。 在日本未審查之專利公告號碼5-167253中掲示一製造 一有空腔之多層陶瓷元件之方法。爲獲得如圖3所示之具 有一空腔之生坯片積層體2,根據該方法,首先積層複數 個玻璃-陶瓷生坯片。之後,生坯片積層體2放置於一模子 4中,並使生坯片積層體2被夾在形成於其上及下表面之 收縮-抑制無機材料3中。無機材料3在玻璃-陶瓷之燒結 溫度並不會被燒結。模子4將無機材料3加壓成形。之後 ,對生坯片積層體2進行燒製。燒結過程後,將未被燒結 之收縮-抑制無機材料3予以除去。因此,有空腔之多層陶 瓷元件可在基板不易在X及γ方向收縮之條件下製成。 力方面,日本未審查之專利公告號碼8-245268曾揭 示另一種製造有空腔之多層陶瓷元件之方法。此方法中, 如圖4之有一空fe 5之生坯片積層體6,係首先積層複數 個玻璃-陶瓷生坯片7而製成。之後,將複數個含有收縮_ 抑制材料之收縮-抑制層Λ配置於空腔5中。該收縮-抑制 無機材料較玻璃-陶瓷生坯片之燒結溫度爲高。之後,複數 (請先閱讀背面之注意事項再填寫本頁)
Φ________訂· — I_____線 1#II 561809 A7 B7 五、發明說明) 個玻璃-陶瓷生坯片9被積層在收縮-抑制層8之上,積層 在一起之玻璃-陶瓷生坯片9與空腔5具有相同形狀及體積 。然後,複數個含有收縮-抑制無機材料之收縮-抑制層10 會形成在生坯片積層體6之上表面。之後,將收縮-抑制層 10之上表面予以平坦化。然後,將複數個收縮-抑制層11 積層在生坯片積層體6之底部表面上。然後對所獲得之結 構邊在積層方向均勻地加壓邊進行燒製。在燒結過程後, 將未燒結之收縮-抑制層8、10、及11和由玻璃-陶瓷生坯 片9構成之燒結體一起除去。具有空腔5之多層陶瓷元件 可藉此在X及Y方向不易收縮之條件下製成。 在揭示於日本未審查之專利公告號碼5-167253之方法 中可能遭遇以下問題。在燒結過程中,陶瓷生坯片中空腔 下之部分及其他部分可能在厚度方向出現不同之收縮量。 特別是在圍繞空_熏可能大於空腔龜部之坚 βΛ。因此,經無機材料/加至生坯片積層體2之壓力會 集中在空腔1底部,該部分爲生坯片積層體2之最薄部分 。結果,在空腔1與其四周區之間可能會龜裂,或者是在 空腔1底表面之平坦處可能會變得不平。 另一方面,根據日本未審查專利公告號碼8-245268之 方法,空腔5底面之平坦度不會降低,空腔5之四周也不 會變形或龜裂。但有需要許多製程才能獲得圖4所示之結 構之問題。 發明槪要 爲克服上述問題,本發明之較佳實施例提供一方法以 表紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) Φ--------訂·! ·線 1#----------------------- 561809 A7 ------B7_ 五、發明說明(+ ) 製造有空腔之多層陶瓷元件。 根據本發明之較佳實施例,製造一多靥陶瓷元件之方 法包括以下步驟:準備a玻璃成分之陶瓷材料;準備燒結 溫度較陶瓷材料爲高之收縮-抑制無機材料;使用^陶=材 料來形成具有供界定一空腔之第一開口之第一玻璃_陶瓷生 还片及至少在桌一開口 置無開口之第二玻璃_陶瓷生还 片;將第一玻璃-陶瓷生坯片及第二玻璃-陶瓷生坯片予以 積層,以獲得具有由第一開口形成之空腔的生坯片積層體 ’此空腔在生坯片積層體之積層方向之辛小一表面上有一 開放表面;使用收縮-抑制無機材料,在生还片積層體之積 層方向之二表面上形成收縮-抑制層來獲得一複合積層體, 將生坯片積層體之二表面均以收縮-抑制層予以覆蓋;在積 層方向對複合積層體加壓,再對複合積層體進行燒結。 爲解決上述問題,本發明較佳實施例之製造多層陶瓷 元件之方法中有以下的特徵。 在獲得複合積層體之步驟中,在收縮-抑制層之對應該 空腔之該開放表面之位置上,形成供露出空腔之開放表面 的第二開口,而在對複合積層體加壓之步驟中空腔_之_底 登至由第二__卫通受遍的周時,j亥空J空凰里韵里«皇爱屢 〇 較好是第二開口具有和空腔之開放表面相同的形狀。 第二玻璃-陶瓷生坯片也可在第一玻璃-陶瓷生坯片中 形成第一開口位置之外處形成開口。但通常第二玻璃-陶瓷 元件上最好沒有設開口。 ___ fs _____ 木紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之注意事項再填寫本頁)
- ϋ ϋ ·ϋ ϋ ϋ H ϋ^*OJI n ·ϋ ·ϋ ϋ n ϋ I I ϋ ϋ ϋ n n n n n ϋ ϋ n ϋ I ϋ ί I ϋ n ϋ ϋ ϋ H 561809 A7 B7 "" ' N____| 1 __IIM__ 111,1 五、發明說明(< ) 當對複合積層體在積層方向加壓時,較佳者係空腔之 底部受到與空腔四周相同的壓力。 此外,在複合積層體之燒結步驟中,複合積層體在積 層方向沒有受壓。 燒結步驟之後,收縮-抑制層通常會被除去。 根據本發明之較佳實施例,係不須在燒結時加壓且以 較少之製程即可獲得一種具有空腔之緻密的多層陶瓷元件 。此外,也可在燒結期間防止X及γ方向之收縮。再者’ 根據本發明之較佳實施例,空腔底部之平坦度不會降低, 於空腔四周區域之變形及龜裂均會被防止,故可獲得一高 品質之多層陶瓷元件。 此外,根據本發明之較佳實施例,一收縮-抑制層形成 於具有含開放表面之空腔的生坯片積層體之表面,並在該 收縮-抑制層設有開口。當此開口具有與空腔之開放表面相 同之形狀時,當在積層方向對複合積層體加壓時,容易對 整個空腔底部均勻地加壓。此外,在燒結期間,收縮-抑制 層藉由約束力來影響整個空腔的周圍。因此,可獲得高品 質的多層陶瓷元件。 此外,當對複合積層體加壓時,若使空腔底部及空腔 之四周區域受到相同的壓力,則可對複合積層體施加均勻 的壓力。因此,可獲得高品質的多層陶瓷元件。 本發明之其他特徵、步驟、過程、特性、及優點將會 從詳細的較佳實施例及圖式中得知更爲明顯。 圖式之簡單說明 ______ 7 ________ 木紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) Φ 訂--- -線丨·丨丨 561809 A7 B7 —----- ' 〜---------------五、發明說明(心) 圖1爲複合積層體之示意剖面圖,其是藉由本發明較 佳實施例之多層陶瓷元件之製程來獲得。 圖2爲複合積層體之示意剖面圖,其是藉由本發明較 佳實施例之多層陶瓷元件之製程來獲得。 圖3爲多層陶瓷元件之習知製造方法之剖面圖。 圖4爲多層陶瓷元件之習知製造方法之剖面圖。 符號說明 1 空腔 2 生坯片積層體 3 收縮-抑制材料 4 模子 5 空腔 7,9 玻璃陶瓷生坯片 8,10,11 收縮-抑制層 12 複合積層體 13 空腔 14 開口 15,16 玻璃陶瓷生坯片 17 生坯片積層體 18,19 表面 21,22 收縮-抑制層 較佳實施例之詳細說明 圖1爲複合積層體12,其是藉由本發明較佳實施例之 多層陶瓷元件之製造方法來獲得° (請先閱讀背面之注意事項再填寫本頁) Φ 訂.丨 _線丨— 衣紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱〉 A7 561809 B7___ 五、發明說明(7 ) 準備一含有玻璃成分之低燒結溫度的陶瓷材料,以獲 得複合積層體12。此外,準備一燒結溫度較陶瓷材料爲高 之收縮-抑制無機材料。 將上述低燒結溫度之陶瓷材料與有機成分(例如膠合溶 劑(binder solvent)混合以獲得理想的漿料,該漿料是用來形 成第一玻璃-陶瓷生坯片15及第二玻璃-陶瓷生坯片16。第 一玻璃-陶瓷生坯片15有界定空腔π之開口 14,而第二玻 璃-陶瓷生坯片16則沒有開口。 生坯片積層體17係將第一玻璃-陶瓷生坯片15及第二 玻璃-陶瓷生坯片16予以積層而構成。具體地說,首先將 第二玻璃-陶瓷生坯片16予以積層,之後在其上面再積層 第一玻璃-陶瓷生坯片15。因此,開口 14界定一空腔13 , 使該空腔13於生坯片積層體17之積層方向之二表面18及 19中之一表面18上具有開放表面2〇。 生坯片積層體17係在玻璃_陶瓷生坯片15及丨6之界 面上具有內導體層或內電阻(未圖示)。此外,導電通路洞 在特定的玻璃-陶瓷生坯片15及16上形成。玻璃_陶瓷生 还片17在兩表面18及19上也有外導電層。 此外,生坯片積層體17具有形成於表面18及19上且 由上述收縮-抑制無機材料所構成之收縮_抑制層21及22。 形成於表面18之收縮·抑制層21係備有開口 23以使空腔 13之開放表面20露出。該開口 23之形狀最好是與空腔13 之開放表面20相同。 收縮-抑制層21自以下步驟而形s。首先,獎料係將 (請先閱讀背面之注意事項再填寫本頁) -· ϋ ϋ I— ^1« β^— I ϋ 1 ·ϋ ϋ ϋ «ϋ I ϋ ·ϋ I II «I ϋ ·ϋ 1 ϋ 衣紙張尺度適用中國國家標準(CNS)A4規格""(21〇 X 2979公爱)-〜 - 561809 A7 __ B7 _ 五、發明說明(s) 收縮-抑制無機材料與有機成分(例如膠合劑溶劑)混合調製 而成。漿料係被做成與生坯片有相同形狀之無機片24。然 後,將無機片24積層在玻璃-陶瓷片15及16上而成一體 ,於是,收縮-抑制層21及22便形成於生坯片積層體17 的表面18及19上。收縮-抑制層21及22最好是由複數個 無機片24所形成,藉以來獲得足夠之厚度。 收縮-抑制層21及22亦可將含有收縮-抑制無機材料 之上述漿料塗在生坯片積層體17之表面18及19上而製成 〇 因此,可以獲得生坯片積層體17之二表面18及19上 均有收縮-抑制層21及22所覆蓋之複合積層體12。 其次,在積層方向對複合積層體12加壓。在加壓期間 ,對空腔13之四周區域加壓,而空腔之底部亦經開口 23 受壓。具體地說,把複合積層體12置於模子中(未圖示), 並利用流體靜壓法、剛體加壓法或其他適當方法來加壓。 複合積層體12最好在積層方向受壓,以使空腔13之 底部及其四周均受到同等之壓力。因此,容納複合積層體 之模子最好是做成能對空腔13之底部及其四周區域施加同 等的壓力。例如,此模子可做成有配合空腔之突出處、或 有該突出物之壓板。 當利用上述流體靜壓法時,甚易對空腔13之底部及其 四周區域施加相同之壓力。因此,流體靜壓法比剛體加壓 法爲佳。 在剛體加壓法的情形可利用具有壓板之加壓裝置來使 表紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂---------線 A7 561809 _ B7_______ 五、發明說明(I ) 空腔13之底部及其四周區域之壓力相同。加壓過程也可分 爲二步驟實施,第一步驟是加壓空腔13之底部,第二步驟 是加壓空腔13之四周區域。 在較佳實施例中,當收縮-抑制層21設有一開口 23而 且該開口的形狀與空腔13之開放表面20之形狀相同時, 甚易對整個空腔13之底部均勻加壓。 其次,對複合積層體12進行燒製。具體地說,先將複 合積層體12予以除油藉以剝離有機成分,之後實施主燒結 過程。除油過程以溫度約200°C至約600°C爲佳,而主燒結 過程則以約800°C至約1000°C之溫度爲佳。在燒結過程中 對複合積層體12不施加積層方向之壓力。 收縮-抑制層21及22中之收縮-抑制無機材料在上述 燒結過程中實際上並沒有燒結。因此,收縮-抑制層21及 22不會收縮。因此,在燒結期間生坯片積層體17僅在厚 度方向收縮。收縮-抑制層21及22可防止生坯片積層體π 在X及Y方向收縮。 此外,生坯片積層體17之二表面18及19均被收縮-抑制層21及22所覆蓋,而且空腔13之四周區域及底部在 燒結之前就已經受壓。因此,可確保空腔底部之平坦性, 並防止空腔四周區域發生變形及龜裂。 此外,根據本發明之較佳實施例,收縮-抑制層21具 有形狀與空腔13之開放表面20相同的開口 23。因此,收 縮-抑制層21完全覆蓋空腔13之四周區域,故在燒結期間 會以拘束力作用於整個空腔13四周的區域。因此,可確實 _______u______ 衣紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -.0-------- •線丨-- 561809 A7 ___B7 _____ 五、發明說明() 防止空腔四周之區域變形及龜裂。' 因此,生坯片積層體17之燒結過程可提供理想之多層 陶瓷元件。收縮-抑制層21及22通常在獲得多層陶瓷元件 之後被除去。 圖2爲複合積層體12a之剖面圖’其藉由本發明另一 較佳實施例之多層陶瓷元件製程而獲得。圖2中,與圖1 對應之構件將使用同一符號,多餘之說明也予以省略。 圖2所示之複合積層體12a係用於以複數個步驟來獲 得具有空腔之多層陶瓷元件,例如以二個步驟來製造。有 兩種第一玻璃-陶瓷生坯片15,其具有不同尺寸之開口 14 並積層爲生坯片積層體17a。 參考圖1及2所示之較佳實施例,第二玻璃-陶瓷生坯 片積層體16並無開口。但至少在第二玻璃-陶瓷生坯片之 某一位置不與第一玻璃-陶瓷生坯片15形成開口處對應。 在本發明實施例之第一例中,圖1所示之複合積層體 12已形成,多層陶瓷元件是由複合積層體12所製成。 首先,形成具有如圖1所示結構之複合積層體12。將 鋁粉末作爲含在收縮-抑制層21及22中之收縮-抑制無機 材料。 其次,將整個複合積層體12和模子一起放進塑膠袋中 並在塑膠袋中真空包裝。 接著將與模子一起被真空包裝之複合積層體12放進流 體靜壓裝置之水槽中,並在溫度60°C以壓力200kgf/cm2予 以加壓。 --______17 _ 表紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) Φ
· ϋ «1 «ϋ ·ϋ ·1 ·ϋ n I ϋ —Bi ·ϋ n 1>· 1_1 ϋ ϋ ϋ ι_ϋ ϋ I n ϋ I ϋ ϋ ·ϋ ϋ in n I 561809 A7 --- —_B7_ 五、發明說明(以) 其次’複合積層體12自該塑膠袋及模子中移出,之後 在iW度450 C之下除油4小時’之後’主燒結過程在溫度 860°C下進行20分鐘,在此期間,複合積層體12未受壓。 其次,燒結過程後,收縮-抑制層21及22自複合積層 體12上除去。 因此,獲得基板之X及Y方向並無實質之收縮之—種 具有空腔13之多層陶瓷元件。此外,空腔13底部之平坦 性亦未變差,並防止空腔13四周的變形及龜裂,故空腔 13可順利地收納元件。空腔13底部之平坦性以垂直/水平 尺寸表示的話,大約爲20//m/10mm。 在比較例1中,多層陶瓷元件係由圖3所示之製程製 造而成。 首先,具空腔1之生坯片積層體2,係由和上述實施 例(形成玻璃·陶瓷生坯片15及16)所用之陶瓷材料相同的 材料所製成。 其次,生坯片積層體2放置於模子4中,並被作爲收 縮-抑制材料3之鋁粉末所夾住。對生坯片積層體2施以與 上述實施例相同條件下之壓力,之後再進行和上述實施例 相同的燒製。接著,將收縮-抑制無機材料3除去。 根據比較例1,在受壓期間,壓力係經由收縮-抑制無 機材料3來施加。此外,空腔1下面之部分及其他部分呈 現不同的收縮量。因此,所有製造出之成品均在空腔丨四 周之區域產生變形。此外,有十分之三成品在空腔1及其 四周區域之間的部分產生龜裂。 衣紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -· 1^ ϋ n 1 n n 一-OJ· n ϋ ϋ I ϋ n I ϋ I n n n n n I I n I I n n n i_ii ϋ n ϋ n n - 561809 A7 ________B7_ 五、發明說明(丨>〇 在第二比較例中,多層陶瓷元件係以圖4所示之程序 來製造。 爲獲得如圖4之結構,係備妥具有與玻璃-陶瓷生坯片 15及16相同成分之玻璃-陶瓷生坯片7及9,也備妥具有 與收縮-抑制層21及22相同成分之收縮-抑制層8及10而 構成。 其次,如上述實施例在溫度60°C之下對該整個結構體 施加200kgf/cm2之壓力。 其次,對於如圖4之結構在積層方向加壓lkgf/cm2的 同時,也進行與實施例相同條件下之燒製。然後,將收縮_ 抑制層8、10及11,以及玻璃-陶瓷生坯片9的燒結體予以 除去。 根據上述製程所獲得之多層陶瓷元件,其空腔平坦度 以垂直/水平尺寸而言爲2〇em/10mm。此外,在空腔5四 周之變形及龜裂均未發生。 如上所述,比較例2中所獲得之多層陶瓷元件相較於 上述實施例中之元件約爲相同品質。但如圖4中之元件需 相當多的步驟才能獲得。 如上述之本發明之較佳實施例,係對精於此技藝人士 言只要不悖於本發明之精神均可修改及改變。本發明之範 圍界定於申請專利範圍中。 衣紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -· ϋ ^^1 ϋ ϋ n n 一-0、· n ί ϋ I n ϋ I ϋ ϋ ϋ I— n n ϋ

Claims (1)

  1. A8B8C8D8 561809 申請專利範圍 第089125565號專利申請案 申請專利範圍修正本 f/丄 1.一種製造多層陶瓷兀件之方法,包含以下步〜驟二 準備含玻璃成分之陶瓷材料; ^ (請先閲讀背面之注意事項再塡寫本頁) 準備燒結溫度較該陶瓷材料爲高之收縮_抑制無機材料 使用該陶瓷材料來形成具有供界定一空腔之第一開口 之第一玻璃-陶瓷生还片、及至少在第一開口位置無開口之 第二玻璃-陶瓷生坯片; 把第一玻璃-陶瓷生坯片及第二玻璃-陶瓷生还片予以 積層,以獲得一具有由第一開口形成之空腔的生还片積層 體,該空腔在生坯片積層體之積層方向之至少一表面上有 一開放表面; 使用該收縮-抑制無機材料,在該生坯片積層體之積層 方向之兩表面上形成收縮-抑制層,藉此來獲得一該生还片 積層體之兩表面均被該收縮-抑制層覆蓋之複合積層體; 線 在積層方向加壓該複合積層體; 對該複合積層體進行燒結; 在獲得複合積層體之步驟中,在收縮-抑制層之對應該 空腔之該開放表面之位置上,形成供露出空腔之開放表面 的第二開口,而在加壓複合積層體之步驟中,空腔之底部 經由第二開口而受壓的同時,該空腔周圍的區域也受壓。 2. 如申請專利範圍第1項之方法,其中該第一開口之 形狀實質上與空腔之開放表面形狀相同。 3. 如申請專利範圍第2項之方法,其中該第二玻璃-陶 瓷片未備有開口。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A8B8C8D8 561809 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 4·如申請專利範圍第1項之方法,其中在加壓複合積 層體之步驟中,該複合積層體在積層方向以空腔底部與空 腔周圍的區域受到相同壓力之方式受壓。 5·如申請專利範圍第1項之方法,其中該複合積層體 在該複合積層體燒結之步驟中未受壓。 6·如申請專利範圍第1項之方法,進一步包含一步驟 ,即在複合積層體燒結之步驟之後除去該收縮-抑制層。 7. 如申請專利範圍第1項之方法,進一步包含一步驟 ,即將低燒結溫度之陶瓷材料與有機成分予以混合以獲得 一既定之漿料,再以該漿料來形成第一玻璃-陶瓷生坯片及 第二玻璃-陶瓷生坯片。 8. 如申請專利範圍第1項之方法,進一步包含一步驟 ,即提供內導電層於第一及第二玻璃-陶瓷生坯片表面之間 〇 線' 9·如申請專利範圍第1項之方法,進一步包含一步驟 ,即提供內部電阻器於第一及第二玻璃-陶瓷生坯片之間。 10. 如申請專利範圍第1項之方法,進一步包含一步驟 ,即混合收縮-抑制無機材料與有機成分來形成漿料,再以 該漿料來形成收縮-抑制層。 11. 如申請專利範圍第10項之方法,其中該收縮-抑制 層係將含有收縮-抑制無機材料之漿料塗在生坯片積層體兩 主面上而構成。 12·如申請專利範圍第1項之方法,其中加壓複合積層 體之步驟係由液體靜壓加壓法或剛體加壓法來達成。 —__________ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) " 561809 - SI ~一 "" 1 ____ 六、申請專利範園 13·_請專利範圍第1項之方法’其中在加壓步驟中 ,使空腔之整個底部都受到均勻之壓力。 Μ·如申請_賴第i項之施,料麟複合麵 體之步驟包含將複合積層體除油之步驟。 15•如申請專利範圍第14項之方法,其中之除油步驟 係在使複合積層體受到約200°C至約600°c之溫度下實施。 16·如申i靑專利範圍第1項之方法,其中之複合積層體 之燒結步驟包含將複合積層體置於800°c至1〇〇〇°c之溫度 之步驟。 17. 如申請專利範圍第1項之方法,其中包含在收縮_ 抑制層內之收縮·抑制無機材料在燒結中實質上並未被燒結 〇 18. 如申請專立範圍第1項之方法,其中之生坯片積層 體在燒結中僅在厚度方向收縮。 19. 如申請專利範圍第1項之方法,其中之收縮-抑制 層可防止生坯片積層體在X及Y方向收縮。 20·如申請專利範圍第1項之方法,其中之空腔中有複 數個階層。 ^_______2__ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再塡寫本頁) ,II: 線丨烏
TW089125565A 2000-02-21 2000-12-01 Manufacturing method for multilayer ceramic device TW561809B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000042202A JP2001230548A (ja) 2000-02-21 2000-02-21 多層セラミック基板の製造方法

Publications (1)

Publication Number Publication Date
TW561809B true TW561809B (en) 2003-11-11

Family

ID=18565303

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089125565A TW561809B (en) 2000-02-21 2000-12-01 Manufacturing method for multilayer ceramic device

Country Status (4)

Country Link
US (1) US20010022416A1 (zh)
JP (1) JP2001230548A (zh)
GB (1) GB2359780B (zh)
TW (1) TW561809B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180247B (zh) * 2005-04-21 2011-01-12 株式会社村田制作所 陶瓷基板的制造方法以及陶瓷基板

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3709802B2 (ja) * 2001-03-28 2005-10-26 株式会社村田製作所 多層セラミック基板の製造方法
US7785098B1 (en) 2001-06-05 2010-08-31 Mikro Systems, Inc. Systems for large area micro mechanical systems
CA2702143C (en) 2001-06-05 2014-02-18 Mikro Systems, Inc. Methods for manufacturing three-dimensional devices and devices created thereby
DE10145362C2 (de) * 2001-09-14 2003-10-16 Epcos Ag Verfahren zur Herstellung eines keramischen Substrats
KR20030065134A (ko) * 2002-01-31 2003-08-06 엘지전자 주식회사 반도체 패키지용 기판 제조방법
JP2003229669A (ja) 2002-02-01 2003-08-15 Tdk Corp 多層セラミック基板、その製造方法および製造装置
JP2003249756A (ja) * 2002-02-26 2003-09-05 Kyocera Corp ガラスセラミック基板の製造方法
JP2005534606A (ja) * 2002-08-02 2005-11-17 エプコス アクチエンゲゼルシャフト セラミック基板の製造方法
KR100525343B1 (ko) * 2002-08-12 2005-11-02 학교법인 한국정보통신학원 3차원 초고주파 다층회로를 위한 공기 공동 제작방법
DE10348722B4 (de) 2003-10-16 2013-02-07 Epcos Ag Elektrisches Anpassungsnetzwerk mit einer Transformationsleitung
TW200644757A (en) 2005-04-19 2006-12-16 Tdk Corp Multilayer ceramic substrate and production method thereof
JP4765468B2 (ja) * 2005-08-03 2011-09-07 株式会社村田製作所 セラミック基板の製造方法およびセラミック基板
WO2009139272A1 (ja) * 2008-05-15 2009-11-19 株式会社村田製作所 多層セラミック基板およびその製造方法
KR100978655B1 (ko) 2008-05-26 2010-08-30 삼성전기주식회사 캐비티를 갖는 다층 세라믹 기판의 제조방법
EP2559533B1 (en) 2008-09-26 2020-04-15 United Technologies Corporation Casting
KR101580464B1 (ko) * 2009-06-19 2015-12-29 주식회사 미코 다층 세라믹 기판의 제조 방법
US8813824B2 (en) 2011-12-06 2014-08-26 Mikro Systems, Inc. Systems, devices, and/or methods for producing holes
CN103442521B (zh) * 2013-08-28 2016-03-23 电子科技大学 一种在ltcc基板上制备垂直空腔的方法
JP6252982B2 (ja) * 2014-02-06 2017-12-27 日本電気硝子株式会社 ガラス部材及びその製造方法
JP6331804B2 (ja) 2014-07-16 2018-05-30 セイコーエプソン株式会社 パッケージベース、パッケージ、電子デバイス、電子機器及び移動体
US10047974B1 (en) 2015-11-06 2018-08-14 State Farm Mutual Automobile Insurance Company Automated water heater flushing and monitoring system
CN110446329B (zh) * 2019-07-31 2021-04-06 新华三技术有限公司合肥分公司 一种电路板及电路板制作方法
CN112979284A (zh) * 2019-12-17 2021-06-18 深圳市大富科技股份有限公司 陶瓷器件及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0535711A3 (en) * 1991-10-04 1993-12-01 Matsushita Electric Ind Co Ltd Method for producing multilayered ceramic substrate
JP2803421B2 (ja) * 1991-12-12 1998-09-24 松下電器産業株式会社 多層セラミック基板の製造方法
JP3089973B2 (ja) * 1995-03-07 2000-09-18 住友金属工業株式会社 ガラスセラミックス積層体の焼結方法
JP4059406B2 (ja) * 1997-12-09 2008-03-12 株式会社村田製作所 ガラスセラミックス多層基板の製造方法
JPH11224984A (ja) * 1998-02-04 1999-08-17 Murata Mfg Co Ltd セラミック多層基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180247B (zh) * 2005-04-21 2011-01-12 株式会社村田制作所 陶瓷基板的制造方法以及陶瓷基板

Also Published As

Publication number Publication date
JP2001230548A (ja) 2001-08-24
GB2359780A (en) 2001-09-05
US20010022416A1 (en) 2001-09-20
GB2359780B (en) 2002-02-27
GB0030403D0 (en) 2001-01-24

Similar Documents

Publication Publication Date Title
TW561809B (en) Manufacturing method for multilayer ceramic device
US4799983A (en) Multilayer ceramic substrate and process for forming therefor
JP3709802B2 (ja) 多層セラミック基板の製造方法
JP3757788B2 (ja) 多層セラミック基板およびその製造方法
JPH065656B2 (ja) セラミック積層体の製造方法
US5876536A (en) Method for the reduction of lateral shrinkage in multilayer circuit boards on a substrate
JPH0611018B2 (ja) セラミック生シートの積層方法
TW520631B (en) Method for producing multilayer ceramic substrate
JP2000216278A (ja) 半導体パッケ―ジと、それに用いる放熱基板の製造方法
JP3922079B2 (ja) キャビティ付き多層セラミック基板の製造方法
JP2729731B2 (ja) セラミックス多層基板の製造方法
KR100474646B1 (ko) 적층체의 제조 방법과 적층체 가압 장치
JP2003273513A (ja) キャビティ付き多層セラミック基板の製造方法およびキャビティ付き多層セラミック基板
JP3042464B2 (ja) セラミック電子部品の製造方法
US6709749B1 (en) Method for the reduction of lateral shrinkage in multilayer circuit boards on a substrate
JP4599706B2 (ja) 多層セラミック基板の製造方法
JPH06283375A (ja) 積層電子部品の製造方法
JP2008186897A (ja) 多層セラミック基板の製造方法
JP2001257473A (ja) 多層セラミック基板およびその製造方法
JP2950008B2 (ja) 積層セラミック電子部品の製造方法
JPH0225277B2 (zh)
JP3491698B2 (ja) 多層回路基板の製造方法
JP3918126B2 (ja) 積層セラミック電子部品の製造方法
JP2000058361A (ja) 積層インダクタンス素子の製造方法
JP2000196239A (ja) セラミック多層配線基板の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees