TW569539B - Low voltage differential signal transmission device - Google Patents
Low voltage differential signal transmission device Download PDFInfo
- Publication number
- TW569539B TW569539B TW091135916A TW91135916A TW569539B TW 569539 B TW569539 B TW 569539B TW 091135916 A TW091135916 A TW 091135916A TW 91135916 A TW91135916 A TW 91135916A TW 569539 B TW569539 B TW 569539B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- circuit
- scope
- low
- item
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
569539 五 發明說明(1) 發明所屬之技術領域·· 本案係關於一種低電壓差動信號傳送裝置,尤指一種 具有將輸出信號回授補償,以提供穩定輪出功能之低電壓 差動信號傳送裝置。 - 先前技術: 隨著網際網路越趨普 也曰漸受到消費者的歡迎 此外,數位顯示視訊、高 高的頻寬以支援資料串流 資料,便必須依靠類比技 輸。低電壓差動信號(Low Signaling ,簡稱LVDS)傳 術,系統設計工程師可以 統。LVDS採用高速類比電 援千兆位元以上(multi-g 由於LVDS是一種速度 通用介面標準,適合用於 數位式影像信號調變成類 輸至數位式顯示螢幕之系 之良好應用標的。 及,谷式各樣的通訊與傳輸設備 ,令資料傳輸的需求急遽增加。 解析度電視及彩色圖像均需要更 。系統ά又计工程師若要傳輸大量 術設計電路系統及支援資料傳
Voltage Differential 輸技術,便是這樣的一種類比技 利用這種技術設計混合訊號系 路技術,並可確保銅導線能夠支 igabit)的資料傳輸。 高、功率低且可降低雜訊干擾的 局速資料傳輸,因此,以需要將 比式影像信號,並高速地予以傳 統架構為例,即是LVDS傳輸技術 申曰之,请參閱第一圖,其係為一應用LVDS傳輸技術
第8頁 569539 五、發明說明(2) =顯示系統架構示例圖;☆圖一中,係包括有-電 :主體ίο以及一顯示主體20(例如,為一lcd顯 。豆 =該,腦主體1〇内部之—影像控制晶片1〇1係用以輸^出 數位式影像k號31至—習知低電壓差動信號傳送裝置 102中,之後,藉由該習知低電壓差動信號傳送裝置1〇2之 ,號調變動作’以將該數位式影像信號S1調變成具有低信 號擺幅(low-swing)之一類比式影像信號sl〇(例如,且有 3〇〇m^〜35〇mV之低電壓信號擺幅),並透過一習知低^壓 差動信號驅動電路1021,使該類比式影像信號sl〇輸出至 一低電壓差動信號接收裝置2〇1處。 由於,該低電壓差動信號接收裝置2〇1中之輸入端處 至少包括兩個串接之電阻(請先行配合參閱第二圖中標示 Rl、R2者,且例如,該兩電阻R1、R2係可為兩個5〇歐姆電 阻),因此,該低電壓差動信號接收裝置2〇1係可用以接收 該,比式影像信號S10,且可對其進行調變回該數位式影 像信號S1之動作,俾輸出以供後續之處理裝置(至少包括 時序控制裝置202、一顯示驅動裝置203等等)使用。 為進一步揭露圖一中所示之該習知低電壓差動信號驅 ,電路1021,請參閱第二圖,其係為該習知低電壓差動信 號驅動電路1 02 1中之部分内部電路結構示例圖。於圖二 中’電晶體Q1〜Q4係用以構成一組差動放大器,作為驅動 輸出之主體,並產生輸出該類比式影像信號s丨〇 (電壓振幅 為Va)至該低電壓差動信號接收裝置2〇1中之該兩電阻μ、 R2處。至於電晶體Q5以及電晶體Q6、q?,其係分別形成一
第9頁 569539 五、發明說明(3) 第一與第二電流源,且該第一電流源係電連接於一電源 + Vcc與該組差動放大器之間,而該第二電流源則係電連接 於該組差動放大器與一接地端之間(該電晶體Q6、Q7以並 聯方式電連接於一起);藉由該第一與第二電流源,係可 提供一定電流源I 〇予該組差動放大器使用。另外,電晶體 Q8則可使該定電流源I 〇之電壓變化穩定。 中所示之該習知低電壓差動信號傳送裝置 圖 102之缺失在於:其内部用以輸出該類比式影像信號si〇之 該習知低電壓差動信號驅動電路1〇21,是無法克^自製 程因素所造成之輸出信號飄移問題。申言之,圖二中該電 晶體Q5(係為該第一電流源)與該電晶體Q6、QP?(係為該第, 二電流源),於製造過程中會因製程因素而造成物理^性 ^ 一致,而此將使得提供給該組差動放大器(由該 成)使用之電流源10 ’會出現信號飄移且與;始 权1規格不符之現象。是以,該組差動放大器所原 二影2:細之信號擺幅’ #會隨之偏離原始之; 之誤動作 造成後續該低電壓差動信號接收裝置2(Π 本案之主要目的 因素以避 動信號傳
& ^ . 係提供一種可克服因I 充屋生不符原始設計規格
送裝置。 1I翰出#唬之低電I 本案之次要目的,亦係提供 授補償,以瘥〜41小风伏一裡力將輸出 穩疋該輪出信號之低電壓差動信號 進行回 裝置。
5的539
小本案係關於一種低電壓差動信號(LVDS)傳送裝至 U括:一信號驅動電路,其係用以產生輪出」類比式影 k唬至一低電壓差動信號接收裝置中;以及—作 2,電連接於該信號驅動電路,該信號補償電^可因 =該類比式影像信號以及一基準信號’以產生—迴授補償 二垅至該信號驅動電路中,俾使該信號驅動電路提供一穩 2之該類比式影像信號予該低電壓差動信號接收裝置使C _ 依據本案上述之構想,其中該信號驅動電路係可包括 一第一及第二電流源以及一差動信號產生電路。 依據本案上述之構想,其中該第·一電流源係可由電 接於一電源與該差動信號產生電路之間之一電晶體所構 成。 依據本案上述之構想,其中該第二電流源係可由電連 接於一接地端與該差動信號產生電路之間之至少兩個 體所構成。 电日日 依據本案上述之構想,其中該差動信號產生電路係至 少包括四個電晶體。 Z' 依據本案上述之構想,其中該類比式影像信號係具有 30 0mV〜350mV之低電壓信號擺幅。 、 依據本案上述之構想,其中該信號補償電路係可包括 一電壓電流轉換電路(V/I converter)以及一第一與第一
第11頁 569539
電流鏡電路。 依據本案上述之構想,其中該電壓電流轉換電路 因應所輪入之該類比式影像信號與該基準信號間之電壓I 值,以轉換產生電流型式之該迴授補償信號。 差 依據本案上述之構想,其中該第一電流鏡電路 接於該電壓電流轉換電路以及一接地端之間,且該第電連 飢鏡電路係電連接於該第一電流鏡電路、一電源與誃= 驅動電路中之一差動信號產生電路之間。 …B歲 依據本案上述之構想,其中該第一與第二電流 係用=將該迴授補償信號予以回授至該信號驅動電路=路 以補償該信號驅動電路中之一第一電流源所產生之: 號變動量,俾使該信號驅動電路提供一穩定之 =: 其中該第一與第二電流鏡電路 依據本案上述之構想 係皆各包括兩個電晶體。 依據本案上述之構想,其中該信號補償電路更可包括 一第一及第二分流電阻,電連接於該信號驅動電路與該電 壓電流轉換電路之間,其係用以將該類比式影像信號=流 輸入至該電壓電流轉換電路中。 依據本案上述之構想,其中該基準信號係可由一能階 (Band-gap)電路所產生之一能階電壓信號。 依據本案上述之構想,其中該低電壓差動信號接收裝 置中至少包括兩個串接之電阻,且該兩電阻係分別電連接 於該信號驅動電路,以接收該類比式影像信號。
第12頁 569539 五、發明說明(6) ' 本案亦係關於一種信號補償電路,其係設於包括有一 ^號驅動電路之低電壓差動信號(LVDS)傳送裝置中,該俨 號補償電路包括:一信號轉換電路,其係可輸入一基準^ 就以及接收該信號驅動電路所產生之一類比式影像信號f 且因應兩者間之信號差值,以轉換產生一迴授補償信號; =及電流鏡電路,電連接於該信號轉換電路與該信號驅 動電路之間,該電流鏡電路係用以將該迴授補償信號予以 回,至該信號驅動電路中,以補償該信號驅動電路所產生 之信號變動量,俾使該信號驅動電路提供一穩定之該類比 式影像信號。 依據本案上述之構想’其中該信號驅動電路係可包括 一第一及第二電流源以及一差動信號產生電路。 依據本案上述之構想,其中該第一電流源係可由電連 接於一電源與該差動信號產生電路之間之一電晶體所構 成。 依據本案上述之構想,其中該第二電流源係可由電連 接於一接地端與該差動信號產生電路之間之至少兩個電晶 體所構成。 依據本案上述之構想,其中該差動信號產生電路係至 少包括四個電晶體。 依據本案上述之構想,其中該信號轉換電路係可為一 電壓電流轉換電路(V/I converter),以因應為電壓型式 之該信號差值,並轉換產生電流型式之該迴授補償信號。 依據本案上述之構想,其中該基準信號係可由一能階
第13頁 569539 五、發明說明(7) ' —- (Band-gap)電路所產生之一能階電壓信號。 依據本案上述之構想,其中該類比式影像信號係具有 〜350mV之低電壓信號擺幅。 依據本案上述之構想,其中該電流鏡電路係至少包括 一第一及第二電流鏡電路。 依據本案上述之構想,其中該第一電流鏡電路係電連 接於該信號轉換電路以及一接地端之間,且該第二電流鏡 電路係電連接於該第一電流鏡電路、一電源與該信號驅動 電路中之一差動信號產生電路之間。 ^ 依據本案上述之構想,其中該第一與第二電流鏡電路 係用以將該迴授補償信號予以回授至該信號驅動電路中, 以補償該信號驅動電路中之一第一電流源所產生之電流信 號變動量,俾使該信號驅動電路提供一穩定之該類比式影 像信號。 依據本案上述之構想,其中該第一與第二電流鏡電路 係皆各包括兩個電晶體。 依據本案上述之構想,其中該信號補償電路更可包括 ^第一及第二分流電阻,電連接於該信號驅動電路與該信 唬轉換電路之間,其係用以將該類比式影像信號分流輸入 至該信號轉換電路中。 依據本案上述之構想’其中該信號驅動電路係可電連 接於一低電壓差動信號接收裝置,以將該類比式影像信號 輪出至該低電壓差動信號接收裝置中。 依據本案上述之構想,其中該低電壓差動信號接收裝
$ 14頁 569539 五、發明說明(8) 置中至少包括兩個串接之電阻,且該兩電阻係分別電連接 於該信號驅動電路,以接收該類比式影像信號。 本案得藉由下列圖式及詳細說明,俾得一更深入之了 解: 圖式簡單說明: 第一圖:其係為一應用LVDS傳輸技術之數位式顯示系 統架構示例圖。 第二圖:其係為習知低電壓差動信號驅動電路中之部 分内部電路結構示例圖。 第三圖:其係為本案中低電壓差動信號傳送裝置之一 較佳實施示例圖。 第四圖:其係為本案低電壓差動信號傳送裝置中之低 電壓差動信號驅動電路與電流源信號補償電路之部分内部 電路結構不例圖。 第五圖:其係為本案中產生基準信號之一能階(Band-gap)電路内部結構示例圖。 圖式中所包含之各元件列示如下: 第一圖〜第二圖: 電腦主體 10 影像控制晶片 101
第15頁 201 569539 、發明說明(9) 習知低電壓差動信號傳送裝置丨〇 2 I知低電壓差動彳& 5虎驅動電路 1021 顯示主體20 低電壓差動信號接收裝置 時序控制裝置202 顯示驅動裝置203 數位式影像信號S1類比式影像信號S1 0 類比式影像信號sio之電壓振幅 Va 電源 + V c c 電阻Rl、R2
差動放大器(由電晶體Q1〜Q4所組成) 第一電流源(由電晶體Q5所組成j 第二電流源(由電晶體Q 6、Q 7所組成) 電晶體 Q8 定電流源 1〇 第三圖·· 電腦主體10 影像控制晶片101 低電壓差動信號傳送襄置 1〇3 低電壓差動信號驅動電路 1 〇 3 J 電流源信號補償電路 1032 顯示主體20 低電壓差動信號接收裝置201
時序控制裝置202 顯示驅動裝置203 數位式影像信號 S1 類比式影像信號 sio 類比式影像信號S10之電壓振幅 Va 第四圖〜第五圖: 低電壓差動信號驅動電路 1031
第16頁 569539 五、發明說明(ίο) 電流源信號補償電路 1〇32 低電壓差動信號接收裝置 201 類比式影像信號 S1 0 類比式影像信號S1 0之電壓振幅 v a 電源 +Vcc 電阻 Rl、R2 差動放大|§(由電晶體Q1〜Q4所組成) 第一電流源(由電晶體Q 5所組成) 第二電流源(由電晶體Q 6、Q 7所組成) 電晶體 Q8 定電流源I ο、11 迴授補償信號101 第一及第二分流電阻 R3、R4 基準信號 VBG 電壓電流轉換電路 1 0 32 1 (由電晶體Q9〜Q11所組 成) 第一電流鏡電路(由電晶體Q12、Q13所組成) 第一電流鏡電路(由電晶體Q14、Q15所組成)
電晶體 QA、QB、QC 電阻 R
1^ 1 電壓比較器C 發明實施方式·· 、為更進一步揭示本案之實施概念,請參閱第三圖,其 係為本案中低電壓差動信號傳送裝置之一較佳實施示例 圖;當然,亦請一併配合參閱第一圖所示者。 圖三中所示該電腦主體1〇内之該影像控制晶片1〇1
569539 五、發明說明(11) 該顯示主體2 0以及數位式影像信號s 1、類比式影像信號 S1 0,其功能、結構係皆如圖一所示,在此不再贅述。另 外,該電腦主體10所具有之一低電壓差動信號傳送裝置 1 0 3 ’其内部亦設有與該習知低電壓差動信號驅動電路 1021具相同功能、結構之一低電壓差動信號驅動電路 1031 〇 圖二與圖一之不同處在於:於該低電壓差動信號驅動 電路1031之輸出端處更電連接有一電流源信號補償電路 1 032。透過該電流源信號補償電路1〇32,係可將該低電壓 差動信號驅動電路1031之輸出信號(即第一圖中之該類比 式影像信號sio)與一固定之基準信號VBG進行比較動 =將兩者間之信號差值,予以回授至該低電壓差動信號驅 = 103:,*此一來,即可改善因製程因素致使該:電 引發;中元件之物理特性產生變化而所 二請參閱第四圖,其係為本案該低電廢差動信號傳送 中之低電壓差動信號驅動電路1031盘該電汽诉产 唬補償電路1 032之部分内部電路結構示例圖、。“… 内部Ϊ::: : = =動信號驅動電路1031之部分 低電壓差動信號接收裝置出至該 不之該習知低電壓差動信號驅動電 ’、係與圖一所 ^ ^ ^ ^ 4 2 °1 ^ ^ ^ 於’該電流源信號補償電路1032則係包括:一第一
第18頁 569539 五、發明說明(12) 及第二分流電阻R3、R4、一電壓電流轉換電路(V/I converter) 1 032 1以及一第一電流鏡電路(由電晶體Q1 2、 Q13所組成)與一第二電流鏡電路(由電晶體q14、q15所組 成);其中,該第一及第二分流電阻R3、R4係分別電連接 於該低電壓差動信號驅動電路1〇31與該電壓電流轉換電路 1 0 3 2 1之間,其用以將原本輸出至該低電壓差動信號接收 裝置2 0 1中之該類比式影像信號3丨〇,予以分流輸入至該電 壓電流轉換電路10321中。至於該電壓電流轉換電路 1 032 1,則係由電晶體q9〜qi 1所構成,該電壓電流轉換電 路1 032 1係可因應所輸入之該類比式影像信號81〇與該基準 #號VBG間之電壓差值,以轉換產生電流型式之迴授補償 信號Ιοί。 緊接著, 路,因其係電 地端之間,且 路,係電連接 壓差動信號驅 體Q1〜Q 4所組 係可將該迴授 動電路1031中 之該第一電流 量,以提供一 動電路1031產 舉例而言 由電晶體Q1 2、Q1 3所組成之該第一電流鏡電 連接於該電壓電流轉換電路10321以及一接 由電晶體Q1 4、Q1 5所組成之該第二電流鏡電 於該第一電流鏡電路、該電源V c c +與該低電 動電路1031中之該組差動放大器(由該電晶 成)之間,因此,該第一與第二電流鏡電路 補償信號I ο 1予以回授至該低電壓差信號驅 ’以補償該低電壓差動信號驅動電路1 Q 3 1中 源(即該電晶體Q 5 )所產生之電流信號變動 固定之電流源11,俾使該低電壓差動信號驅 生一穩定之該類比式影像信號81〇。 ’當該電晶體Q5因製程因素導致其所產生輸
第19頁 569539 五、發明說明(13) 出之該定電流源I 〇之電流量較原始設計值為高時,透過該 第一及第二分流電阻R3、R4而分流輸入至該電壓電流轉換 電路1 032 1處之信號強度,顯然亦會隨之增加,然因該基 準信號VBG始終會維持一固定值,因此,該類比式影像信 號S10與該基準信號VBG間之電壓差值即會降低,且因而藉 由該電壓電流轉換電路1 0 3 2 1所轉換產生輸出電流型式之 該迴授補償信號I 〇 1亦會隨之減少。是以,之後經由該第 一與第二電流鏡電路之鏡射作用,於該電晶體Q1 5處,同 樣亦會出現電流減少現象。如此一來,雖然該定電流源I 〇 之電流量升高,然因該迴授補償信號Ιοί之電流量卻是反 向減少電流量,是以,由該定電流源I 〇與該迴授補償信號 I ο 1所組成之該電流源11仍會維持一個固定值,此將使得 輸入該電流源II之該組差動放大器(由該電晶體Q1〜Q4所 組成)’始終會產生固定信號擺幅之該類比式影像信號 S10,以避免因製程因素改變該類比式影像信號S10之原始 設計範圍。 當然,本案中所使用之該基準信號VBG,係可為由一 能階(Band-gap)電路所產生之一能階電壓信號;雖然該能 階電路之内部電路結構係為一習知技術,然為更進一步揭 露本案之實施概念,茲將其内部電路結構以第五圖為一簡 單說明:其中,透過圖五所示電晶體qA、qB兩者基—射極 電壓間之電壓差值,係可於電阻R處產生〆電流I與形成_ 電壓值’且透過電壓比較器C而可於電晶體QC處產生輸出 該基準信號VBG。
第20頁 569539 五、發明說明(14) 職是之故,藉由本案之做法,係可以一簡單、低成本 之方式,使低電壓差動信號傳送裝置所產生之輸出信號穩 定於原始設計範圍内而不會隨著製程因素而改變,基此, 本案應實為一極具業價值之作。 本案得由熟習此技藝之人士任施匠思而為諸般修飾, 然皆不脫如附申請專利範圍所欲保護者。
第21頁 569539 圖式簡單說明 第一圖:其係為一應用LVDS傳輸技術之數位式顯示系 統架構示例圖。 第二圖:其係為習知低電壓差動信號驅動電路中之部 分内部電路結構示例圖。 第三圖:其係為本案中低電壓差動信號傳送裝置之一 較佳實施示例圖。 第四圖··其係為本案低電壓差動信號傳送裝置中之低 電壓差動信號驅動電路與電流源信號補償電路之部分内部 電路結構示例圖。
第五圖:其係為本案中產生基準信號之一能階(Band-g a p )電路内部結構示例圖。
第22頁
Claims (1)
- 569539請專利範圍一種低電壓差動信號(LVDS)傳送裝置,至少包括·· 信 〇 一信號驅動電路,其係用以產生輸出一類比式影像 衆1至一低電壓差動信號接收裝置中;以及 、、—信號補償電路,電連接於該信號驅動電路,該信號 補償電路係可因應該類比式影像信號以及一基準信號,以 產生一迴授補償信號至該信號驅動電路中,俾使該信號驅 動電路提供一穩定之該類比式影像信號予該低電壓差動信 號接收裝置使用。 2、 如申請專利範圍第1項所述之低電壓差動信號傳送裝 置’其中該信號驅動電路係可包括一第一及第二電流源以 及一差動信號產生電路。 3、 如申請專利範圍第2項所述之低電壓差動信號傳送裝 置,其中該第一電流源係可由電連接於一電源與該差動信 號產生電路之間之一電晶體所構成。 4、 如申請專利範圍第2項所述之低電壓差動信號傳送裝 置,其中該第二電流源係矸由電連接於一接地端與該差動 信號產生電路之間之至少雨個電晶體所構成。 5、 如申請專利範圍第2項所述之低電壓差動信號傳送裝 置,其中該差動信號產生電絡係至少包括四個電晶體。 6、 如申請專利範圍第丨項所述之低電壓差動信號傳送裝 置’其中該類比式影像信號係具有30OmV〜35OmV之低電壓 信號擺幅。 7、如申請專利範圍第丨項所述之低電壓差動信號傳送裝 置’其中該信號補償電路係町包括一電壓電流轉換電路569539 六、申請專利範圍 (V/I converter)以及一第一與第二電流鏡電路。 8、如申請專利範圍第7項所述之低電壓差動信號傳送裝 置,其中該電壓電流轉換電路係可因應所輸入之該類比式 影像信號與該基準信號間之電壓差值,以轉換產生電流型 式之該迴授補償信號。 9、如申請專利範圍第7項所述之低電壓差動信號傳送裝 置’其中該第一電流鏡電路係電連接於該電壓電流轉換電 路以及一接地端之間,且該第二電流鏡電路係電連接於該 第一電流鏡電路、一電源與該信號驅動電路中之一差動信 號產生電路之間。 10、如申請專利範圍第9項所述之低電壓差動信號傳送裝 f ’其中該第一與第二電流鏡電路係用以將該迴授補償信 ^ 、回授至該“號驅動電路中,以補償該信號驅動電路 艇=:第一電流源所產生之電流信號變動量,俾使該信號 π、如路1供一穩定之該類比式影像信號。 申請專利範圍第7項所述之低電壓差動信號傳送裝 體。 昂興第一電流鏡電路係皆各包括兩個電晶 置,^ I请專利範圍第7項所述之低電壓差動信號傳送裝 随,ΐΐΪ信號:償電路更可包括-第-及第二分流電 間,其伤於該彳S號驅動電路與該電壓電流轉換電路之 轉換電路:"^將該類比式影像信號分流輸入至該電壓電流 1 3 > 如申請專利M j π耗固第i項所述之低電壓差動信號傳送蓑第24頁 569539 六、申請專利範圍^ ' '~' — ~'1 置,其中該基準信號係可由一能階(Band —gap)電路所產生 之一能階電壓信號。 1 4、如申請專利範圍第丨項所述之低電壓差動信號傳送裴 置’其中該低電壓差動信號接收裝置中至少包括兩個串接 之電阻’且該兩電阻係分別電連接於該信號驅動電路,以 接收該類比式影像信號。 種^號補償電路,其係設於包括有一信號驅動電路 之低電壓差動信號(LVDS)傳送裝置中,該信號補償電路 括: ▲ η 一信號轉換電路,其係可輸入一基準信號以及接收該 ^,驅動電路所產生之一類比式影像信號,且因應兩者間 之^號差值,以轉換產生一迴授補償信號;以及 一電流鏡電路,電連接於該信號轉換電路與該信號驅 動電路之間,該電流鏡電路係用以將該迴授補償信號予以 回授至該信號驅動電路中,以補償該信號驅動電路所產生 之信號變動量,俾使該信號驅動電路提供一穩定之該類比 式影像信號。 1 6、如申請專利範圍第丨5項所述之信號補償電路,其中該 信號驅動電路係可包括一第一及第二電流源以及一差動信 號產生電路。 1 7、如申請專利範圍第1 6項所述之信號補償電路,其中該 第一電流源係可由電連接於一電源與該差動信號產生電路 之間之一電晶體所構成。 1 8、如申請專利範圍第丨6項所述之信號補償電路,其中該第25頁 569539 六、申請專利範圍 第二電流源係可由電連接於一接地端與該差動信號產生電 路之間之至少兩個電晶體所構成。 其中該 1 9、如申請專利範圍第1 6項所述之信號補償電路 差動信號產生電路係至少包括四個電晶體。 20、如申請專利範圍第1 5項所述之信號補償電路,其中該 信號轉換電路係可為一電壓電流轉換電路(V/I ’、 converter),以因應為電壓型式之該信號差值,並轉換產 生電流型式之該迴授補償信號。 21、如申請專利範圍第1 5項所述之信號補償電路,其中該 基準彳§號係可由一能階(Ban(j-gap)電路所產生之一能階電 壓信號。 22、如申請專利範圍第1 5項所述之信號補償電路,其中該 類比式影像信號係具有3 〇 〇mV〜3 5 0 mV之低電壓信號擺幅。 2 3、如申請專利範圍第1 5項所述之信號補償電路,其中該 電流鏡電路係至少包括一第一及第二電流鏡電路。 24、如申請專利範圍第23項所述之信號補償電路,其中該 第一電流鏡電路係電連接於該信號轉換電路以及一接地端 之間,且該第二電流鏡電路係電連接於該第一電流鏡電 路、一電源與該信號驅動電路中之一差動信號產生電路之 間0 25、如申請專利範圍第23項所述之信號補償電路,其中該 第一與第二電流鏡電路係用以將該迴授補償信號予以回授 至該信號驅動電路中,以補償該信號驅動電路中之一第一 電流源所產生之電流信號變動量,俾使該信號驅動電路提第26頁 569539 六、申請專利範圍 供一穩定之該類比式影像信號。 26、如申請專利範圍第23項所述之信號補償電路,其中該 第一與第二電流鏡電路係皆各包括兩個電晶體。 2 7、如申請專利範圍第1 5項所述之信號補償電路,其中該 信號補償電路更可包括一第一及第二分流電阻,電連接於 該信號驅動電路與該信號轉換電路之間,其係用以將該類 比式影像信號分流輸入至該信號轉換電路中。 28、 如申請專利範圍第1 5項所述之信號補償電路,其中該 信號驅動電路係可電連接於一低電壓差動信號接收裝置, 以將該類比式影像信號輸出至該低電壓差動信號接收裝置 中 〇 29、 如申請專利範圍第28項所述之信號補償電路,其中該 低電壓差動信號接收裝置中至少包括兩個串接之電阻,且 該兩電阻係分別電連接於該信號驅動電路,以接收該類比 式影像信號。第27頁
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW091135916A TW569539B (en) | 2002-12-12 | 2002-12-12 | Low voltage differential signal transmission device |
US10/736,238 US7030656B2 (en) | 2002-12-12 | 2003-12-12 | Low voltage differential signaling device with feedback compensation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW091135916A TW569539B (en) | 2002-12-12 | 2002-12-12 | Low voltage differential signal transmission device |
Publications (2)
Publication Number | Publication Date |
---|---|
TW569539B true TW569539B (en) | 2004-01-01 |
TW200410495A TW200410495A (en) | 2004-06-16 |
Family
ID=32590561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091135916A TW569539B (en) | 2002-12-12 | 2002-12-12 | Low voltage differential signal transmission device |
Country Status (2)
Country | Link |
---|---|
US (1) | US7030656B2 (zh) |
TW (1) | TW569539B (zh) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
US7088166B1 (en) * | 2003-06-19 | 2006-08-08 | Cypress Semiconductor Corporation | LVDS input circuit with extended common mode range |
US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
KR100672999B1 (ko) | 2005-03-22 | 2007-01-24 | 삼성전자주식회사 | 데이터 송신회로 및 그것의 출력 전압 조정 방법 |
US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
JP2007322501A (ja) * | 2006-05-30 | 2007-12-13 | Canon Inc | アクティブマトリクス基板、反射型液晶表示装置、及び投影型表示装置 |
KR100805510B1 (ko) * | 2007-01-11 | 2008-02-20 | 삼성에스디아이 주식회사 | 차동 신호 전송 시스템 및 이를 구비한 평판표시장치 |
US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
US7635990B1 (en) * | 2008-07-18 | 2009-12-22 | Xilinx, Inc. | Methods and apparatus for implementing an output circuit |
US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
US8331865B2 (en) * | 2009-11-18 | 2012-12-11 | Motorola Solutions, Inc. | High speed minimal interference adaptive tranceiver interface and method thereof |
US9362915B1 (en) | 2014-12-12 | 2016-06-07 | Freescale Semiconductor, Inc. | LVDS with idle state |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6025792A (en) | 1998-01-23 | 2000-02-15 | Intel Corporation | Analog compensation circuitry for integrated circuit input/output circuitry |
US6356141B1 (en) * | 1999-04-06 | 2002-03-12 | Matsushita Electric Industrial Co., Ltd. | Constant-current output circuit |
US6744280B2 (en) * | 2002-05-09 | 2004-06-01 | Texas Instruments Incorporated | Voltage output differential (VOD) correction circuit for differential drivers |
US6639434B1 (en) * | 2002-10-07 | 2003-10-28 | Lattice Semiconductor Corporation | Low voltage differential signaling systems and methods |
-
2002
- 2002-12-12 TW TW091135916A patent/TW569539B/zh not_active IP Right Cessation
-
2003
- 2003-12-12 US US10/736,238 patent/US7030656B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US7030656B2 (en) | 2006-04-18 |
TW200410495A (en) | 2004-06-16 |
US20040150634A1 (en) | 2004-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW569539B (en) | Low voltage differential signal transmission device | |
CN105654888B (zh) | 一种公共电极电压的补偿电路和显示装置 | |
WO2011033708A1 (ja) | ドライバ回路および映像システム | |
CN110932714A (zh) | 一种基于sublvds的传输接口电路 | |
CN105632395B (zh) | 一种公共电极电压的补偿电路和显示装置 | |
CN106328035A (zh) | 公共电压补偿电路、其补偿方法、显示面板及显示装置 | |
TW200806085A (en) | Multi-lamp driving circuit | |
TWI314824B (en) | Amplitude adjustment circuit | |
US20180278217A1 (en) | Amplifier, audio signal output method, and electronic device | |
US20160181997A1 (en) | Signal amplifying circuit | |
TWI430563B (zh) | 信號產生裝置及方法 | |
JPH02150195A (ja) | リモートコントロールシステム用受信機 | |
JP2010166472A (ja) | 差動信号駆動回路および差動信号伝送システム | |
JP2008072234A (ja) | ドライバ回路 | |
JPH1197954A (ja) | 増幅回路 | |
JPH03283741A (ja) | 信号伝達回路 | |
US11316444B2 (en) | Charge pump circuit and method for voltage conversion | |
WO2015098041A1 (ja) | 信号電位変換回路 | |
JP2695787B2 (ja) | 電圧−電流変換回路 | |
JP3534275B2 (ja) | 電流源及び集積回路 | |
JP2621573B2 (ja) | 信号抑圧回路 | |
TWI237446B (en) | Analog-to-digital converter | |
JPH0449739A (ja) | 光受信装置 | |
US20090179683A1 (en) | Image display system | |
JPS58225711A (ja) | 電子ボリユ−ム装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |