Nothing Special   »   [go: up one dir, main page]

TW202001000A - 表面處理銅箔、覆銅積層板及印刷線路板 - Google Patents

表面處理銅箔、覆銅積層板及印刷線路板 Download PDF

Info

Publication number
TW202001000A
TW202001000A TW108114061A TW108114061A TW202001000A TW 202001000 A TW202001000 A TW 202001000A TW 108114061 A TW108114061 A TW 108114061A TW 108114061 A TW108114061 A TW 108114061A TW 202001000 A TW202001000 A TW 202001000A
Authority
TW
Taiwan
Prior art keywords
copper foil
less
treated copper
crystal grains
ratio
Prior art date
Application number
TW108114061A
Other languages
English (en)
Other versions
TWI734976B (zh
Inventor
佐藤章
中崎龍介
篠崎淳
佐佐木貴大
Original Assignee
日商古河電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商古河電氣工業股份有限公司 filed Critical 日商古河電氣工業股份有限公司
Publication of TW202001000A publication Critical patent/TW202001000A/zh
Application granted granted Critical
Publication of TWI734976B publication Critical patent/TWI734976B/zh

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/615Microstructure of the layers, e.g. mixed structure
    • C25D5/617Crystalline layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本發明提供一種表面處理銅箔,其具有可利用製程成本優異之減成法形成L&S為例如30 µm/30 µm以下之微細配線的微細配線加工性,且與樹脂製基板之密接性優異。本發明係一種表面處理銅箔,其係於表面具有利用粗化處理形成之粗化面之表面處理銅箔,且箔厚為10 µm以下,粗化面之頂點曲率算術平均Ssc為0.7 µm-1 以上且3.8 µm-1 以下。並且,在200℃下加熱2小時後藉由電子束背向散射繞射法解析剖面時,結晶粒徑為0.5 µm以上之結晶粒中,結晶粒徑為0.5 µm以上且未達1.0 µm之結晶粒之個數之比率R1為0.51以上且0.97以下,結晶粒徑為1.0 µm以上且未達3.0 µm之結晶粒之個數之比率R2為0.03以上且0.42以下,結晶粒徑為3.0 µm以上之結晶粒之個數之比率R3為0.07以下。

Description

表面處理銅箔、覆銅積層板及印刷線路板
本發明係關於一種表面處理銅箔、以及使用該表面處理銅箔之覆銅積層板及印刷線路板,該表面處理銅箔適於具有高密度配線電路(精細圖案)之印刷線路板等之微細配線加工性、與樹脂製基板之密接性優異。
作為用於覆銅積層板、印刷線路板之銅箔,使用藉由將析出至電解析出裝置之鼓之銅箔自鼓剝離而獲得之電解銅箔。自鼓剝離所得之電解銅箔之電解析出起始面(光滑面。以下,稱為「S面」)相對較平滑,作為相反側之面之電解析出結束面(粗糙面。以下,稱為「M面」)通常具有凹凸。於電解銅箔之M面上配置樹脂製基板並進行熱壓接而製造覆銅積層板,藉由對M面實施粗化處理將其粗化,而提高與樹脂製基板之接著性。
最近,業界於銅箔之粗化面,預先貼合環氧樹脂等接著用樹脂,使該接著用樹脂成為半硬化狀態(B階段)之絕緣樹脂層,製成附樹脂之銅箔,將該附樹脂之銅箔用作表面電路形成用之銅箔,將該銅箔之絕緣樹脂層之側熱壓接於絕緣基板,從而製造印刷線路板(尤其是增層線路板)。對於增層線路板,期望將各種電子零件高度積體化,對應於此,對於配線圖案,亦要求高密度化,因而逐漸變為要求微細之線寬、線間間距之配線圖案、所謂之精細圖案之印刷線路板。例如,作為伺服器、路由器、通訊基站、車載基板等中所使用之多層基板或智慧型手機用多層基板,要求具有高密度極微細配線之印刷線路板(以下,稱為「高密度線路板」)。
任意階(AnyLayer)(利用配置之自由度高之雷射通孔將層間連接)之高密度線路板主要用於智慧型手機之主板,但近年來微細配線化不斷推進,要求線寬及線間之間距(以下,稱為「L&S」)分別為30 µm以下之配線。高密度線路板先前係由印刷線路板製造商利用使用光阻之減成法而製造,但若L&S變窄,則配線之剖面形狀崩塌,因此以如超過500 mm見方之大面積將高密度線路板進行封裝成型時,難以形成L&S為30 µm/30 µm(線寬(L)為30 µm,線間之間距(S)為30 µm)以下之配線。
因此,最近,為了於高密度線路板中形成L&S為30 µm/30 µm以下之配線,MSAP法(Modified Semi Additive Process,改良半加成法)之導入不斷推進。然而,MSAP法與減成法相比製程成本高,因此有電路基板製造商之負擔大之問題。另外,形成微細配線時,有效的是減小銅箔之表面粗糙度,但另一方面,若減小銅箔之表面粗糙度,則有樹脂製基板與銅箔之密接性降低之虞。
專利文獻1中揭示有藉由將極薄銅層之整體之平均結晶粒徑進行微細化而形成微細配線之技術,但若結晶粒徑過小,則有因側蝕(配線剖面之橫向蝕刻)之影響而無法獲得高蝕刻因數之虞。 另外,專利文獻2中揭示有與高耐熱性樹脂之密接性優異之銅箔,但有尖銳形狀之粗化粒子於蝕刻時容易溶解殘留(根部殘留),而微細配線加工性變得不充分之虞。
[先前技術文獻] (專利文獻) 專利文獻1:日本專利6158573號公報 專利文獻2:日本特開2010-236058號公報
[發明所欲解決的問題] 本發明之問題在於提供一種表面處理銅箔,其具有可利用製程成本優異之減成法形成L&S為例如30 µm/30 µm以下之微細配線的微細配線加工性,且與樹脂製基板之密接性優異。另外,本發明之問題一併在於提供一種具有如上所述之微細配線加工性之覆銅積層板、及具有高密度極微細配線之印刷線路板。
[解決問題的技術手段] 本發明之一態樣之表面處理銅箔之主旨在於:其係於表面具有利用粗化處理形成之粗化面之表面處理銅箔,且箔厚為10 µm以下,粗化面之頂點曲率算術平均Ssc為0.7 µm-1 以上且3.8 µm-1 以下,在200℃下加熱2小時後藉由電子束背向散射繞射法解析剖面時,結晶粒徑為0.5 µm以上之結晶粒中,結晶粒徑為0.5 µm以上且未達1.0 µm之結晶粒之個數之比率R1為0.51以上且0.97以下,結晶粒徑為1.0 µm以上且未達3.0 µm之結晶粒之個數之比率R2為0.03以上且0.42以下,結晶粒徑為3.0 µm以上之結晶粒之個數之比率R3為0.07以下。
另外,本發明之另一態樣之覆銅積層板之主旨在於:具備上述一態樣之表面處理銅箔、及積層於該表面處理銅箔之粗化面之樹脂製基板。 進而,本發明之另一態樣之印刷線路板之主旨在於:具備上述另一態樣之覆銅積層板。
[發明的效果] 本發明之表面處理銅箔具有可利用製程成本優異之減成法形成L&S為例如30 µm/30 µm以下之微細配線的微細配線加工性,且與樹脂製基板之密接性優異。另外,本發明之覆銅積層板具有如上所述之微細配線加工性。進而,本發明之印刷線路板具有高密度極微細配線。
對本發明之一實施形態進行說明。此外,以下所說明之實施形態表示本發明之一例,且本發明並不限定於本實施形態。另外,對本實施形態可施加各種變更或改良,此種施加了變更或改良之形態亦可包含於本發明。
本發明者等人進行了努力研究,結果發現,對於銅箔之微細配線加工性,銅箔中之結晶粒徑為0.5 µm以上之結晶粒之分佈狀態之影響高。一般而言,已知於微細配線之蝕刻加工中,相較於結晶粒內於結晶粒之粒界優先地進行溶解。結晶粒界相當於面方位不同之結晶粒之交界,原子排列之失配、缺陷存在較多,因此處於能量活性之狀態,因此於蝕刻中容易溶解。因此,可認為銅箔中之結晶粒越微細,結晶粒界越增多,溶解速度越快。
調查影響銅箔之微細配線加工性提高之因素,結果可知,在200℃下加熱2小時後0.5 µm以上且未達1.0 µm之結晶粒徑之結晶粒處於固定比率時,蝕刻時之縱向之溶解速度加快而蝕刻因數上升。但是,另一方面,發現若該尺寸之結晶粒之比率過多,則反而配線圖案剖面之頂部側(以下,將圖案上部設為頂部,將圖案下部設為底部)之橫向之溶解優先地進行,蝕刻因數減小。
具體而言,在200℃下加熱2小時後藉由電子束背向散射繞射法解析剖面時,結晶粒徑為0.5 µm以上之結晶粒中,若結晶粒徑為0.5 µm以上且未達1.0 µm之結晶粒之個數之比率R1為0.51以上且0.97以下,則蝕刻因數增加。但是,若比率R1大於0.97,則頂部側之蝕刻優先地進行而微細配線加工性降低,若比率R1小於0.51,則銅箔之厚度方向之蝕刻速度變慢而微細配線加工降低。
另外,若結晶粒徑成為3.0 µm以上之尺寸,則相對於結晶粒之體積而言粒界之面積較少而容易溶解殘留,因此因蝕刻速度之降低而導致配線圖案容易拖尾。具體而言,在200℃下加熱2小時後藉由電子束背向散射繞射法解析剖面時,結晶粒徑為0.5 µm以上之結晶粒中,結晶粒徑為3.0 µm以上之結晶粒之個數之比率R3為0或者超過0且0.07以下之範圍內,微細配線加工性提高,但若比率R3大於0.07,則尺寸大之結晶粒之溶解殘留之影響增加而微細配線加工性降低。
詳細內容將於後文進行敘述,如上所述之結晶粒之分佈可藉由使於製造電解銅箔時對電解液所賦予之電流密度均勻化而進行控制。 進而,在調查有助於微細配線加工性之因素之過程中,發現銅箔之粗化粒子之脊部附近部分之曲率之算術平均(粗化面之頂點曲率算術平均)Ssc之影響強。具體而言,頂點曲率算術平均Ssc為0.7 µm-1 以上且3.8 µm-1 以下時,蝕刻因數增加。頂點曲率算術平均Ssc係各種山結構之平均山頂曲率,由下述式表示。下述式中,z(x,y)係x,y座標中之高度方向之座標,N係粗化粒子之頂點個數。
[式1]
Figure 02_image001
於該範圍內存在頂點曲率算術平均Ssc時,銅箔之粗化面之粗化粒子之頂點之彎曲程度處於適度之狀態,因此可認為蝕刻時不產生根部殘留(粗化粒子之頂端溶解殘留之狀態)而容易溶解,銅箔之拖尾得到抑制而蝕刻因數上升。
頂點曲率算術平均Ssc大於3.8 µm-1 時,粗化粒子之頂點之彎曲程度強,因此成為粗化粒子深深地刺入樹脂製基板之狀態而於蝕刻時產生根部殘留,銅箔之拖尾變長而蝕刻因數降低。頂點曲率算術平均Ssc小於0.7 µm-1 時,粗化粒子之頂點之彎曲程度平緩,因此粗化粒子對樹脂製基板之沒入程度差(投錨效應弱),樹脂製基板與銅箔之密接性降低。
詳細內容將於後文進行敘述,可藉由使粗化粒子之頂點溶解而使頂點曲率算術平均Ssc降低,因此若於脈衝鍍覆、粗化處理之後藉由將銅箔浸漬於硫酸銅水溶液之方法而使粗化粒子之頂點溶解,則可控制頂點曲率算術平均Ssc。
亦即,本發明之一實施形態之表面處理銅箔係於表面具有利用粗化處理形成之粗化面之表面處理銅箔,且箔厚為10 µm以下,粗化面之頂點曲率算術平均Ssc為0.7 µm-1 以上且3.8 µm-1 以下。並且,在200℃下加熱2小時後藉由電子束背向散射繞射法解析剖面時,結晶粒徑為0.5 µm以上之結晶粒中,結晶粒徑為0.5 µm以上且未達1.0 µm之結晶粒之個數之比率R1為0.51以上且0.97以下,結晶粒徑為1.0 µm以上且未達3.0 µm之結晶粒之個數之比率R2為0.03以上且0.42以下,結晶粒徑為3.0 µm以上之結晶粒之個數之比率R3為0.07以下。亦即,結晶粒徑為3.0 µm以上之結晶粒為任意成分,比率R3為0或超過0且0.07以下。
本發明之一實施形態之表面處理銅箔中,進而較佳為粗化面之頂點曲率算術平均Ssc為1.0 µm-1 以上且2.5 µm-1 以下。另外,較佳為在200℃下加熱2小時後藉由電子束背向散射繞射法解析剖面時,結晶粒徑為0.5 µm以上之結晶粒中,結晶粒徑為0.5 µm以上且未達1.0 µm之結晶粒之個數之比率R1為0.59以上且0.96以下,結晶粒徑為1.0 µm以上且未達3.0 µm之結晶粒之個數之比率R2為0.04以上且0.41以下,結晶粒徑為3.0 µm以上之結晶粒之個數之比率R3為0。
上述之本實施形態之表面處理銅箔具有可利用製程成本優異之減成法形成L&S為例如30 µm/30 µm以下之微細配線的微細配線加工性,且與樹脂製基板之密接性優異。因此,本實施形態之表面處理銅箔可較佳地用於製造覆銅積層板、印刷線路板,可製造具有高密度極微細配線之印刷線路板。
本實施形態之表面處理銅箔中,箔厚為10 µm以下。若表面處理銅箔之箔厚超過10 µm,則有產生銅箔之溶解時間變長而蝕刻因數降低之不良情況之虞。 另外,本實施形態之表面處理銅箔中,粗化面之Rpm(粗糙度曲線之最大山高度之10點平均)亦可設為0.5 µm以上且3.5 µm以下。若粗化面之Rpm未達0.5 µm,則有產生與樹脂製基板之密接性降低之不良情況之虞。另一方面,若粗化面之Rpm超過3.5 µm,則有產生蝕刻因數降低之不良情況之虞。
進而,本實施形態之表面處理銅箔中,常態下之拉伸強度亦可設為400 MPa以上且780 MPa以下,在220℃下加熱2小時後在常溫下測定之拉伸強度亦可設為300 MPa以上。 若常態下之拉伸強度為400 MPa以上且780 MPa以下,則表面處理銅箔之操作性及蝕刻性良好。另外,在220℃下加熱2小時後在常溫下測定之拉伸強度為300 MPa以上時,蝕刻性良好。
此外,本發明中,所謂「結晶粒徑」,係指圓當量直徑。另外,本發明中,所謂「常態」,係指表面處理銅箔未經過熱處理等熱歷程,放置於常溫(亦即,約25℃)下之狀態。常態下之拉伸強度可藉由依據IPC-TM-650之方法在常溫下進行測定。另外,加熱後之拉伸強度可將表面處理銅箔加熱至220℃並保持2小時後,自然冷卻至室溫,在常溫下藉由與常態下之拉伸強度相同之方法進行測定。
以下,對本實施形態之表面處理銅箔更詳細地進行說明。首先,對表面處理銅箔之製造方法進行說明。 (1)關於電解銅箔之製造方法 電解銅箔例如可使用如圖1所示之電解析出裝置進行製造。圖1之電解析出裝置具備:不溶性陽極104,其包含被覆有鉑族元素或其氧化物之鈦;鈦製陰極鼓102,其與不溶性陽極104對向而設置;及拋光輪103,其對陰極鼓102進行研磨而去除產生於陰極鼓102之表面之氧化膜。
於陰極鼓102與不溶性陽極104之間供給電解液105(硫酸-硫酸銅水溶液),一面使陰極鼓102以固定速度旋轉,一面於陰極鼓102與不溶性陽極104之間接通直流電流。藉此,銅析出至陰極鼓102之表面上。將所析出之銅自陰極鼓102之表面剝離,連續地進行捲取,藉此獲得電解銅箔101。
本發明者等人進行了努力研究,結果發現,相對於藉由泵攪拌電解液之先前方法,藉由使電解液105產生強亂流之方法,使陰極鼓102與不溶性陽極104之間的電流密度較一般電解製箔更均勻化,從而可控制銅箔之結晶粒之分佈。作為使電解液105產生強亂流之方法之一例,可列舉空氣等氣體之通入。若於電解析出裝置設置氣體之通入裝置,一面調整流量一面對電解液105供給氣體而使電解液105起泡,則於電解液105中氣泡無規地運動而產生強亂流。
具體而言,若將氣體之流量設為2 L/min以上且8 L/min以下,則可使電流密度均勻化,容易獲得在200℃下加熱2小時後藉由電子束背向散射繞射法解析剖面時的結晶粒之分佈與前述之本實施形態之表面處理銅箔相同之電解銅箔。若氣體之流量未達2 L/min,則局部產生電流密度低之區域,容易形成粗大之結晶粒,因此有蝕刻因數降低之虞。另一方面,若氣體之流量超過8 L/min,則比率R1變大而側蝕成為優勢,因此有蝕刻因數降低之虞。
另外,作為另一實施形態,亦可於不溶性陽極之表面形成連續之凹凸。於凹凸之附近,電解液之流速慢,另一方面,於不溶性陽極與陰極之中間,電解液之流速變快,產生速度差。發現會因該速度差而產生強亂流,相較於先前之電解製箔而言電流密度分佈更均勻化,從而可控制銅箔之結晶粒之分佈。
具體而言,沿著陽極之圓周方向空出60 mm之間隔而連續地形成高度為0.5 mm至1.5 mm、寬度為10 mm至70 mm之凸部,藉此產生亂流,容易獲得在200℃下加熱2小時後藉由電子束背向散射繞射法解析剖面時的結晶粒之分佈與前述之本實施形態之表面處理銅箔相同之電解銅箔。
製造電解銅箔時,亦可於電解液105中添加添加劑。添加劑之種類並無特別限定,可列舉:伸乙硫脲、聚乙二醇、四甲基硫脲、聚丙烯醯胺等。此處,藉由增加伸乙硫脲、四甲基硫脲之添加量,可提高常態下之拉伸強度及在220℃下加熱2小時後在常溫下測定之拉伸強度。
若常態下之拉伸強度為400 MPa以上且780 MPa以下,則表面處理銅箔之操作性及蝕刻性良好。若常態下之拉伸強度未達400 MPa,則由於表面處理銅箔為薄箔片品,因此有於搬送時產生褶皺而操作性變差之虞。另一方面,若常態下之拉伸強度大於780 MPa,則有於使用電解析出裝置製造銅箔時,析出至鼓之銅箔容易發生箔斷裂而不適於製造之虞。
另外,在220℃下加熱2小時後在常溫下測定之拉伸強度為300 MPa以上時,於將表面處理銅箔與樹脂製基板積層而製造覆銅積層板之步驟中加熱後,結晶粒亦細而蝕刻性良好。若在220℃下加熱2小時後在常溫下測定之拉伸強度未達300 MPa,則會因將表面處理銅箔與樹脂製基板積層而製造覆銅積層板之步驟中之加熱導致結晶粒變大而於蝕刻中不易溶解,因此有蝕刻性降低之虞。
此外,電解液105中,亦可添加鉬。藉由添加鉬,可提高銅箔之蝕刻性。通常,電解析出中,電解液105之銅濃度(硫酸銅中未考慮硫酸成分之僅銅之濃度)為13 g/L至72 g/L,電解液105之硫酸濃度為26 g/L至133 g/L,電解液105之液溫為18℃至67℃,電流密度為3 A/dm2 至67 A/dm2 ,處理時間為1秒以上且1分55秒以下。
(2)關於電解銅箔之表面處理 >粗化處理> 已知以提高與樹脂製基板之密接性為目的,對電解銅箔之表面實施粗化處理而製成粗化面,但一般而言若為密接性高之粗化處理,則於蝕刻時容易產生根部殘留,蝕刻因數容易降低。本發明者等人進行了努力研究,結果發現,藉由使粗化粒子之頂點略微溶解而頂點之彎曲程度之強度降低(粗化面之頂點曲率算術平均Ssc降低),於蝕刻時不易產生根部殘留而蝕刻因數提高。 使粗化粒子之頂點溶解之方法並無特別限定,可列舉:藉由使用適度之逆電流之脈衝鍍覆使之溶解之方法、於粗化處理之後將銅箔浸漬於硫酸銅水溶液而優先使頂端溶解之方法。
另外,發現若粗化面之頂點曲率算術平均Ssc為0.7 µm-1 以上且3.8 µm-1 以下,且在200℃下加熱2小時後藉由電子束背向散射繞射法解析剖面時的結晶粒之分佈如上所述(亦即,在200℃下加熱2小時後藉由電子束背向散射繞射法解析剖面時,結晶粒徑為0.5 µm以上之結晶粒中,結晶粒徑為0.5 µm以上且未達1.0 µm之結晶粒之個數之比率R1為0.51以上且0.97以下,結晶粒徑為1.0 µm以上且未達3.0 µm之結晶粒之個數之比率R2為0.03以上且0.42以下,結晶粒徑為3.0 µm以上之結晶粒之個數之比率R3為0,或者在200℃下加熱2小時後藉由電子束背向散射繞射法解析剖面時,結晶粒徑為0.5 µm以上之結晶粒中,結晶粒徑為0.5 µm以上且未達1.0 µm之結晶粒之個數之比率R1為0.51以上且0.97以下,結晶粒徑為1.0 µm以上且未達3.0 µm之結晶粒之個數之比率R2為0.03以上且0.42以下,結晶粒徑為3.0 µm以上之結晶粒之個數之比率R3為超過0且0.07以下),則銅箔之蝕刻因數特異性地上升。
可認為這是由銅箔中之縱向(自配線之頂部側朝向底部側之方向)之溶解速度與粗化面中之溶解速度(橫向、亦即配線之寬度方向)之平衡良好所帶來之效果。例如,粗化面之溶解速度(橫向之溶解)較銅箔之溶解速度(縱向之溶解)快時,會產生底切(under cut)(於橫向上粗化面之溶解較銅箔進行得多之狀態)之問題。
>鎳層、鋅層、鉻酸鹽處理層之形成> 本實施形態之表面處理銅箔中,亦可於藉由粗化處理形成之粗化面上,進而依序形成鎳層、鋅層。 鋅層發揮如下之作用,亦即,將表面處理銅箔與樹脂製基板進行熱壓接時,防止因表面處理銅箔與樹脂製基板之反應所致之樹脂製基板之劣化、表面處理銅箔之表面氧化而提高表面處理銅箔與樹脂製基板之密接性。另外,鎳層防止於將表面處理銅箔與樹脂製基板進行熱壓接時,鋅層之鋅向表面處理銅箔中熱擴散。亦即,鎳層發揮用以使鋅層之上述功能有效地發揮的作為鋅層之基底層之作用。
再者,該等鎳層、鋅層可應用眾所周知之電解鍍覆法、無電解鍍覆法而形成。另外,該鎳層可由純鎳形成,亦可由含磷鎳合金形成。 另外,若於鋅層上進而進行鉻酸鹽處理,則於表面處理銅箔之表面形成抗氧化層,因此較佳。作為所應用之鉻酸鹽處理,依據眾所周知之方法即可,例如可列舉日本特開昭60-86894號公報中所揭示之方法。藉由使換算為鉻量為0.01 mg/dm2 至0.3 mg/dm2 左右之鉻氧化物及其水合物等附著,可對表面處理銅箔賦予優異之抗氧化功能。
>矽烷處理> 亦可對經鉻酸鹽處理之表面,進而進行使用矽烷偶合劑之表面處理(矽烷處理)。藉由使用矽烷偶合劑之表面處理,會對表面處理銅箔之表面(與樹脂製基板之接合側之表面)賦予與接著劑之親和力強之官能基,因此表面處理銅箔與樹脂製基板之密接性進一步提高,且進一步提高表面處理銅箔之防銹性、吸濕耐熱性。
矽烷偶合劑之種類並無特別限定,可列舉出乙烯系矽烷、環氧系矽烷、苯乙烯系矽烷、甲基丙烯酸系矽烷、丙烯酸系矽烷、胺基系矽烷、脲基系矽烷、氯丙基系矽烷、巰基系矽烷、硫化物系矽烷、異氰酸酯系矽烷等。該等矽烷偶合劑通常製成0.001質量%以上且5質量%以下之濃度之水溶液而使用。將該水溶液塗佈於表面處理銅箔之表面之後進行加熱乾燥,藉此可進行矽烷處理。再者,代替矽烷偶合劑,使用鈦酸酯系、鋯酸酯系等偶合劑,亦可獲得同樣之效果。
(3)關於覆銅積層板、印刷線路板之製造方法 首先,於由玻璃環氧樹脂、聚醯亞胺樹脂等所構成之電絕緣性之樹脂製基板之一表面或兩表面,重疊放置表面處理銅箔。此時,使表面處理銅箔之粗化面與樹脂製基板對向。然後,一面將重疊之樹脂製基板及表面處理銅箔進行加熱,一面施加積層方向之壓力,而使樹脂製基板及表面處理銅箔接合,如此獲得附載體或無載體之覆銅積層板。本實施形態之表面處理銅箔因為常態及加熱後之拉伸強度高,所以即便無載體,亦可充分應對。
接下來,對覆銅積層板之銅箔表面照射CO2 氣體雷射而進行開孔。亦即,對銅箔之形成有雷射吸收層之面照射CO2 氣體雷射,而進行形成貫通表面處理銅箔及樹脂製基板之貫通孔之開孔加工。然後,藉由常規方法於表面處理銅箔形成高密度配線電路等電路,如此可獲得印刷線路板。
[實施例] 以下,表示實施例及比較例,更具體地說明本發明。 (A)電解銅箔之製造 使用圖1所示之電解析出裝置,將硫酸-硫酸銅水溶液作為電解液,藉由如以下之操作製造電解銅箔。亦即,藉由於陽極及與該陽極對向設置之陰極鼓之間供給電解液,一邊對電解液中通入空氣並以固定速度旋轉陰極鼓,一邊於陽極與陰極鼓之間接通直流電流,從而使銅析出至陰極鼓表面上。然後,將所析出之銅自陰極鼓之表面剝離,連續地捲取,藉此製造電解銅箔。
電解液中之銅濃度、硫酸濃度、氯濃度如表1所示。實施例1至實施例14及比較例1至比較例5中之一部分中,如表1所示,於電解液中添加作為添加劑之伸乙硫脲、聚乙二醇、四甲基硫脲、及膠(分子量20000)中之2種,該等添加劑之濃度如表1所示。另外,製造電解銅箔時之電解液之溫度、電流密度、空氣之通入流量如表1所示。進而,實施例13、實施例14中,沿著陽極之圓周方向空出60 mm之間隔而連續地形成高度為1.0 mm、寬度為60 mm之凸部。
[表1]
Figure 108114061-A0304-0001
(B)粗化處理 接下來,對電解銅箔之S面或M面(參照表2)實施將表面製成粗化面之粗化處理,製造表面處理銅箔。具體而言,實施使微細之銅粒子電沈積至電解銅箔之表面之電鍍(脈衝鍍覆)作為粗化處理,藉此製成由銅粒子形成有微細凹凸之粗化面。用於電鍍之鍍覆液含有銅、硫酸、鉬、鎳,銅濃度、硫酸濃度、鉬濃度、鎳濃度如表2所示。
另外,粗化處理、亦即脈衝鍍覆之條件(實施有粗化處理之面(處理面)、電解條件、鍍覆處理時間、鍍覆液之溫度)示於表2。於表2中之電解條件下,Ion1表示第1階段之脈衝電流密度,Ion2表示第2階段之脈衝電流密度,ton1表示第1階段之脈衝電流施加時間,ton2表示第2階段之脈衝電流施加時間,toff表示將第2階段之脈衝電流與第1階段之脈衝電流之間之電流設為0之時間。
此外,關於實施例11、實施例12及比較例1,實施通常之電鍍,而並非脈衝鍍覆。表2中之電解條件下,I係實施例11、實施例12及比較例1中所實施之電鍍之電流密度。 進而,關於實施例11、實施例12,將所獲得之表面處理銅箔進而浸漬於硫酸銅浴(硫酸銅水溶液),藉此使形成於電解銅箔之表面之微細之凸部之頂點溶解而變圓,調整粗化面之頂點曲率算術平均Ssc。硫酸銅浴之銅濃度、硫酸濃度、浸漬時間如表2所示。
[表2]
Figure 108114061-A0304-0002
(C)鎳層(基底層)之形成 接下來,對表面處理銅箔之粗化面於下述所示之Ni鍍覆條件下進行電解鍍覆,藉此形成鎳層(Ni之附著量0.06 mg/dm2 )。用於鎳鍍覆之鍍覆液含有硫酸鎳、過硫酸銨((NH4 )2 S2 O8 )、硼酸(H3 BO3 ),鎳濃度為5.0 g/L,過硫酸銨濃度為40.0 g/L,硼酸濃度為28.5 g/L。另外,鍍覆液之溫度為28.5℃,pH為3.8,電流密度為1.5 A/dm2 ,鍍覆處理時間為1秒至2分鐘。
(D)鋅層(耐熱處理層)之形成 進而,於鎳層上於下述所示之Zn鍍覆條件下進行電解鍍覆,藉此形成鋅層(Zn之附著量0.05 mg/dm2 )。用於鋅鍍覆之鍍覆液含有硫酸鋅七水合物、氫氧化鈉,鋅濃度為1 g/L至30 g/L,氫氧化鈉濃度為10 g/L至300 g/L。另外,鍍覆液之溫度為5℃至60℃,電流密度為0.1 A/dm2 至10 A/dm2 ,鍍覆處理時間為1秒至2分鐘。
(E)鉻酸鹽處理層(防銹處理層)之形成 進而,於鋅層上於下述所示之Cr鍍覆條件下進行電解鍍覆,藉此形成鉻酸鹽處理層(Cr之附著量0.02 mg/dm2 )。用於鉻鍍覆之鍍覆液含有鉻酸酐(CrO3 ),鉻濃度為2.5 g/L。另外,鍍覆液之溫度為15℃至45℃,pH為2.5,電流密度為0.5 A/dm2 ,鍍覆處理時間為1秒至2分鐘。
(F)矽烷偶合劑層之形成 進而,進行下述所示之處理,於鉻酸鹽處理層上形成矽烷偶合劑層。亦即,於矽烷偶合劑水溶液中添加甲醇或乙醇,調整為預定之pH,獲得處理液。將該處理液塗佈於表面處理銅箔之鉻酸鹽處理層,保持預定時間後,利用熱風進行乾燥,藉此形成矽烷偶合劑層。
(G)評價 如上所述,分別製造實施例1至實施例14及比較例1至比較例5之表面處理銅箔。該等表面處理銅箔之箔厚如表3所記載。針對所獲得之各表面處理銅箔,進行各種評價。
>拉伸強度> 將以上述方式獲得之實施例1至實施例14及比較例1至比較例5之表面處理銅箔,切成寬度12.7 mm、長度130 mm之短條狀,作為拉伸試片。藉由依據IPC-TM-650之方法,測定常態下之拉伸試片之拉伸強度。作為測定裝置,使用Instron公司之1122型拉伸試驗機,測定溫度係設為常溫。 另外,將拉伸試片在220℃下加熱2小時後,自然冷卻至常溫。針對賦予此種熱歷程後之拉伸試片,以與常態下之拉伸強度相同之方式測定拉伸強度。結果如表3所示。
>蝕刻因數> 藉由減成法,於實施例1至實施例14及比較例1至比較例5之表面處理銅箔上,形成L&S為30 µm/30 µm之抗蝕劑圖案。然後,進行蝕刻而形成配線圖案。作為抗蝕劑,使用乾式抗蝕劑膜,作為蝕刻液,使用含有氯化銅及鹽酸之混合液。然後,測定所獲得之配線圖案之蝕刻因數(Ef)。所謂蝕刻因數,係指將銅箔之箔厚設為H,將所形成之配線圖案之底部寬度設為B,將所形成之配線圖案之頂部寬度設為T時,以下式表示之值。 Ef=2H/(B-T) 本實施例及比較例中,蝕刻因數為2.5以上之試片係設為良品,未達2.5之試片係設為不良品。
若蝕刻因數小,則配線圖案中之側壁之垂直性崩塌,線寬窄之微細配線圖案時,有於鄰接之配線圖案之間產生銅箔之溶解殘留而發生短路之危險性、導致斷線之危險性。於本試驗中,針對成為適時蝕刻位置(抗蝕劑端部之位置與配線圖案之底部之位置對齊)時之配線圖案,利用顯微鏡測定底部寬度B及頂部寬度T,算出蝕刻因數。結果如表3所示。
[密接性] 在銅箔的粗化面接合樹脂製基板,製作出測定用樣品。樹脂製基板使用市售的聚苯醚系樹脂(松下股份有限公司製造的超低傳輸損耗多層基板材料MEGTRON6),接合時的硬化溫度為210℃,硬化時間為2小時。
將所製作的測定用樣品之銅箔蝕刻加工成寬度10 mm的電路配線後,利用雙面膠帶將樹脂製基板側固定在不鏽鋼板上,以50 mm/分鐘的速度將電路配線沿90度方向拉伸而剝離,測定密接性(kN/m)。密接性之測定係使用萬能材料試驗機(A&D股份有限公司製造的Tensilon)進行。 本實施例及比較例中,將密接性為0.4 kN/m以上之情形設為良品,將未達0.4 kN/m之情形設為不良品。
[操作性:褶皺不良數] 將實施例1至實施例14及比較例1至比較例5之表面處理銅箔切成一邊200 mm之正方形狀,加壓接合於基板FR4,製作覆銅積層板。接合之條件係溫度170℃、壓力1.5 MPa、加壓時間1小時。針對各表面處理銅箔,分別製作30片覆銅積層板,以目視確認銅箔之褶皺,計數於銅箔產生褶皺之覆銅積層板之數量(褶皺不良數)。藉由褶皺不良數,評價表面處理銅箔之操作性。褶皺不良數為3片以下時設為合格,為4片以上時設為不合格。結果如表3所示。
[頂點曲率算術平均Ssc、Rpm] 使用BRUKER公司之三維白色光干涉型顯微鏡Wyko ContourGT-K,測定實施例1至實施例14及比較例1至比較例5之表面處理銅箔之粗化面之表面形狀,進行形狀解析,求出頂點曲率算術平均Ssc及Rpm。形狀解析係使用高分辨率CCD(charge coupled device,電荷耦合器件)相機以VSI(Virtual Switch Interface,虛擬交換接口)測定方式進行。條件係設為光源為白色光、測定倍率為10倍、測定範圍為477 µm×357.8 µm、橫向取樣(Lateral Sampling)為0.38 µm、速度(speed)為1、回溯掃描高度(Backscan)為10 µm、長度(Length)為10 µm、閾值(Threshold)為3%,進行項目移除(Terms Removal) (Cylinder and Tilt)、資料恢復(Data Restore)(方法:legacy、迭代(iterations) 5)、統計過濾(Statistic Filter)(過濾尺寸(Filter Size):3、過濾類型(Filter Type):中值(Median))之過濾處理之後,進行資料處理。結果如表3所示。
[結晶粒之分佈] 使用TSL Solutions股份有限公司之EBSD(Electron Back Scatter Diffraction,電子束背向散射繞射)相機Hikari/DC5.2/A5.2及日本電子股份有限公司(JEOL)之掃描式電子顯微鏡JSM-7001FA,於倍率5000倍、電子束步進量(beam step) 0.05之條件下,測定表面處理銅箔之粗化面之結晶粒。利用EBSD之結晶粒之測定中,設為方位差15°以上之結晶粒界,且將由結晶粒界包圍之區域設為結晶粒。
此時,對表面處理銅箔之切斷面進行CP(Cross Section Polisher,截面拋光儀)研磨,對該研磨面中圖2所示之範圍之部分進行EBSD之測定。亦即,將表面處理銅箔之箔厚設為t時,如圖2所示,對與粗化面之相反側之面接觸之縱(厚度方向之長度)0.8 t、橫(與厚度方向正交之方向之長度)1.6 t之矩形之範圍,進行EBSD之測定。例如,箔厚t為10 µm時,成為縱8.0 µm、橫16.0 µm之矩形之範圍,箔厚t為6 µm時,成為縱4.8 µm、橫9.6 µm之矩形之範圍,箔厚t為4 µm時,成為縱3.2 µm、橫6.4 µm之矩形之範圍。 基於EBSD(電子束背向散射繞射法)之GRAIN SIZE之資料,算出前述之結晶粒之比率R1、R2、R3。結果如表3所示。
[表3]
Figure 108114061-A0304-0003
比較例1係於已知之製箔條件(日本專利第4583149號公報之實施例2)下所製造之銅箔,但由於結晶粒之個數之比率R3大,因此蝕刻因數(Ef)小,無法使L&S變細。 比較例2與實施例3相比通入流量小,因此結晶粒之個數之比率R2、R3變大,無法使L&S變細。
比較例3由於通入流量過大,因此結晶粒之個數之比率R1變大,無法使L&S變細。 比較例4與實施例1相比,未以粗化處理之脈衝電流施加逆電流而粗化粒子未溶解,因此蝕刻因數降低。 比較例5由於粗化處理之電流大,因此粗化粒子變得粗大,由此導致於蝕刻時容易產生根部殘留,蝕刻因數降低。
101‧‧‧電解銅箔 102‧‧‧陰極鼓 103‧‧‧拋光輪 104‧‧‧不溶性陽極 105‧‧‧電解液
圖1係說明使用電解析出裝置製造電解銅箔之方法之圖。 圖2係說明結晶粒之分佈之測定方法之圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (6)

  1. 一種表面處理銅箔,其係於表面具有利用粗化處理形成之粗化面之表面處理銅箔,且 箔厚為10 µm以下, 前述粗化面之頂點曲率算術平均Ssc為0.7µm-1 以上且3.8µm-1 以下, 在200℃下加熱2小時後藉由電子束背向散射繞射法解析剖面時,結晶粒徑為0.5µm以上之結晶粒中,結晶粒徑為0.5µm以上且未達1.0µm之結晶粒之個數之比率R1為0.51以上且0.97以下,結晶粒徑為1.0µm以上且未達3.0µm之結晶粒之個數之比率R2為0.03以上且0.42以下,結晶粒徑為3.0µm以上之結晶粒之個數之比率R3為0.07以下。
  2. 如請求項1所述之表面處理銅箔,其中,前述粗化面之頂點曲率算術平均Ssc為1.0µm-1 以上且2.5µm-1 以下, 前述比率R1為0.59以上且0.96以下,前述比率R2為0.04以上且0.41以下,前述比率R3為0。
  3. 如請求項1或2所述之表面處理銅箔,其中,前述粗化面之Rpm為0.5µm以上且3.5µm以下。
  4. 如請求項1至3中任一項所述之表面處理銅箔,其中,在常態下之拉伸強度為400MPa以上且780MPa以下,在220℃下加熱2小時後在常溫下測定之拉伸強度為300MPa以上。
  5. 一種覆銅積層板,其具備如申請專利範圍第1至4項中任一項所述之表面處理銅箔、及積層於該表面處理銅箔之粗化面之樹脂製基板。
  6. 一種印刷線路板,其具備如申請專利範圍第5項所述之覆銅積層板。
TW108114061A 2018-04-25 2019-04-23 表面處理銅箔、覆銅積層板及印刷線路板 TWI734976B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018084504 2018-04-25
JP2018-084504 2018-04-25

Publications (2)

Publication Number Publication Date
TW202001000A true TW202001000A (zh) 2020-01-01
TWI734976B TWI734976B (zh) 2021-08-01

Family

ID=68293905

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108114061A TWI734976B (zh) 2018-04-25 2019-04-23 表面處理銅箔、覆銅積層板及印刷線路板

Country Status (5)

Country Link
JP (1) JP6606317B1 (zh)
KR (1) KR102479331B1 (zh)
CN (1) CN112004964B (zh)
TW (1) TWI734976B (zh)
WO (1) WO2019208368A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6895936B2 (ja) * 2018-09-28 2021-06-30 古河電気工業株式会社 表面処理銅箔、並びにこれを用いた銅張積層板及び回路基板
WO2024195537A1 (ja) * 2023-03-23 2024-09-26 三井金属鉱業株式会社 プリント配線板の製造方法
WO2024195539A1 (ja) * 2023-03-23 2024-09-26 三井金属鉱業株式会社 プリント配線板の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039439A (ja) 1983-08-10 1985-03-01 東レ株式会社 超極細繊維織編物とその製造方法
KR100236058B1 (ko) 1997-04-24 1999-12-15 김영환 트리거 전압 조정이 가능한 슈미트 트리거 회로
JPH11268181A (ja) * 1998-03-23 1999-10-05 Hitachi Chem Co Ltd 銅張り積層板
JP2002347173A (ja) * 2001-05-25 2002-12-04 Hitachi Chem Co Ltd 紙フェノール樹脂銅張積層板の製造方法
JP2003324258A (ja) * 2002-05-01 2003-11-14 Nippon Mektron Ltd プリント配線板用銅張板
TW200500199A (en) * 2003-02-12 2005-01-01 Furukawa Circuit Foil Copper foil for fine patterned printed circuits and method of production of same
WO2005091318A1 (en) * 2004-03-24 2005-09-29 Showa Denko K.K. Electrode sheet for capacitors, method for manufacturing the same, and electrolytic capacitor
DE602006001085D1 (de) * 2005-07-14 2008-06-19 Fujifilm Corp Träger für eine lithographische Druckplatte und Verfahren zu dessen Herstellung sowie eine vorsensibilisierte Druckplatte
TWI434965B (zh) * 2008-05-28 2014-04-21 Mitsui Mining & Smelting Co A roughening method for copper foil, and a copper foil for a printed wiring board which is obtained by the roughening method
JP5242710B2 (ja) * 2010-01-22 2013-07-24 古河電気工業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
US9028972B2 (en) * 2010-09-27 2015-05-12 Jx Nippon Mining & Metals Corporation Copper foil for printed wiring board, method for producing said copper foil, resin substrate for printed wiring board and printed wiring board
JP2012172198A (ja) * 2011-02-22 2012-09-10 Jx Nippon Mining & Metals Corp 電解銅箔及びその製造方法
JP5204908B1 (ja) * 2012-03-26 2013-06-05 Jx日鉱日石金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板
JP5358740B1 (ja) * 2012-10-26 2013-12-04 Jx日鉱日石金属株式会社 キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JP5710845B2 (ja) * 2012-11-26 2015-04-30 Jx日鉱日石金属株式会社 表面処理電解銅箔、積層板、プリント配線板、及び電子機器
JP6147077B2 (ja) * 2013-05-10 2017-06-14 古河電気工業株式会社 圧延銅箔および圧延銅箔の製造方法
JP6660940B2 (ja) * 2015-03-24 2020-03-11 株式会社カネカ 透明電極付き基板の製造方法
WO2017018232A1 (ja) * 2015-07-29 2017-02-02 三井金属鉱業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
KR101954556B1 (ko) * 2015-08-12 2019-03-05 후루카와 덴키 고교 가부시키가이샤 고주파 회로용 동박, 동박 적층판, 프린트 배선 기판
US10448507B2 (en) * 2016-01-15 2019-10-15 Jx Nippon Mining & Metals Corporation Copper foil, copper-clad laminate board, method for producing printed wiring board, method for producing electronic apparatus, method for producing transmission channel, and method for producing antenna
MY186859A (en) * 2016-04-14 2021-08-26 Mitsui Mining & Smelting Co Ltd Treated surface copper foil, copper foil with carrier as well as methods for manufacturing copper-clad laminate and printed circuit board using same

Also Published As

Publication number Publication date
JP6606317B1 (ja) 2019-11-13
CN112004964B (zh) 2022-03-18
CN112004964A (zh) 2020-11-27
KR20210002455A (ko) 2021-01-08
WO2019208368A1 (ja) 2019-10-31
TWI734976B (zh) 2021-08-01
KR102479331B1 (ko) 2022-12-19
JPWO2019208368A1 (ja) 2020-05-07

Similar Documents

Publication Publication Date Title
TWI231317B (en) Electrodeposited copper foil with its surface prepared, process for producing the same and use thereof
KR100941219B1 (ko) 전해 동박, 그 전해 동박을 이용하여 얻어진 표면 처리 전해 동박, 그 표면 처리 전해 동박을 이용한 동장 적층판 및 프린트 배선판
JP3977790B2 (ja) キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
JP3910623B1 (ja) 電解銅箔の製造方法及びその製造方法で得られた電解銅箔、その電解銅箔を用いて得られた表面処理電解銅箔、その表面処理電解銅箔を用いた銅張積層板及びプリント配線板
TWI452177B (zh) An electrolytic copper foil having a carrier foil, a method for producing an electrolytic copper foil having a carrier foil, and a copper clad laminate obtained by using the electrolytic copper foil having a carrier foil
JP6293365B2 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
TWI693306B (zh) 表面處理銅箔及使用該銅箔之覆銅積層板
JP2007186797A (ja) キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
WO2007105635A1 (ja) 表面処理電解銅箔及びその製造方法
TW201428139A (zh) 表面處理電解銅箔、積層板、及印刷配線板
TW201800242A (zh) 表面處理銅箔及使用其製成的覆銅積層板
JP5215631B2 (ja) 表面処理銅箔
TWI734976B (zh) 表面處理銅箔、覆銅積層板及印刷線路板
JP6845382B1 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板
TWI487437B (zh) Electronic circuit and method for forming the same, and copper composite sheet for forming electronic circuit
JP7247015B2 (ja) 電解銅箔、該電解銅箔を用いた表面処理銅箔、並びに該表面処理銅箔を用いた銅張積層板及びプリント配線板
TWI415742B (zh) A method for manufacturing fine grain copper foil with high peel strength and environmental protection for printed circuit board tool