Nothing Special   »   [go: up one dir, main page]

TW201347233A - 發光二極體裝置及其製造方法 - Google Patents

發光二極體裝置及其製造方法 Download PDF

Info

Publication number
TW201347233A
TW201347233A TW101116416A TW101116416A TW201347233A TW 201347233 A TW201347233 A TW 201347233A TW 101116416 A TW101116416 A TW 101116416A TW 101116416 A TW101116416 A TW 101116416A TW 201347233 A TW201347233 A TW 201347233A
Authority
TW
Taiwan
Prior art keywords
layer
emitting diode
light
diode device
type doped
Prior art date
Application number
TW101116416A
Other languages
English (en)
Inventor
Yi-An Lu
Jinn-Kong Sheu
Ya-Hsuan Shih
Original Assignee
Phostek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phostek Inc filed Critical Phostek Inc
Priority to TW101116416A priority Critical patent/TW201347233A/zh
Priority to US13/618,113 priority patent/US20130299774A1/en
Publication of TW201347233A publication Critical patent/TW201347233A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Devices (AREA)

Abstract

一種發光二極體裝置,包含至少一發光二極體單元,其具有一基板,一位於基板上的電性耦合層,位於電性耦合層上的並接型磊晶結構,及位於電性耦合層與並接型磊晶結構之間的中間層。在另一實施例中,並接型磊晶結構位於導電層上,電性耦合層位於並接型磊晶結構上,且中間層位於並接型磊晶結構與電性耦合層之間。

Description

發光二極體裝置及其製造方法
    本發明係有關一種發光二極體,特別是關於一種堆疊發光二極體裝置及其製造方法。
    為了提升發光二極體(LED)的發光效率,方法之一是使用穿隧接面(tunnel junction)將二或多個發光二極體疊加起來。疊加發光二極體較單一發光二極體放射更多的光線,因而提高亮度。使用穿隧接面還可強化電流的分散(spreading),使得主動層內更多的載子可進行再結合(recombination)。此外,疊加發光二極體較同樣數目之單一發光二極體具有較少的電極接觸,不但可節省空間,且可降低所造成的電致遷移(electromigration)問題。
    傳統形成穿隧接面的方法之一是使用重摻雜技術,如美國專利第6,822,991號,題為“含有穿隧接面的發光裝置(Light Emitting Devices Including Tunnel Junctions)”,其穿隧接面使用氮化銦鎵(InGaN)。一般而言,氮化銦鎵(InGaN)若要具有好的品質,其成長厚度不能超過2奈米(nm)。於上述專利中,其穿隧接面所包含的p++重摻雜氮化銦鎵(InGaN)層厚度高達15奈米。於實務上,要達到這樣的厚度且要保持相當的品質是幾乎不可能的。因此,如何降低氮化銦鎵(InGaN)厚度且能達到穿隧效果,是目前研究發展的重要方向。
    傳統形成穿隧接面的另一方法是使用極化(polarization)技術,如美國專利第6,878,975號,題為“極化場增強之穿隧結構(Polarization Field Enhanced Tunnel Structures)”。藉由極化以製作穿隧結構(例如單層氮化銦鎵)時,銦(In)的濃度要相當高(例如大於20%),且厚度要厚(例如至少10奈米),所形成的穿隧結構具有吸光的缺點,而且應力會集中於介面(例如GaN/InGaN介面),使得堆疊發光二極體當中上方的發光二極體之成長溫度不能太高,否則應力會隨著溫度增加而導致穿隧失效。
    因此,亟需提出一種新穎的發光二極體結構,用以解決上述傳統穿隧接面的問題。
    鑑於上述,本發明實施例的目的之一在於提出一種堆疊發光二極體裝置及其製造方法,其形成並接發光二極體單元,因而省略穿隧接面的製造,以避免傳統穿隧接面的製造問題。此外,本實施例之發光二極體裝置可增進其量子井品質,因而提高整體的發光效率。
    根據本發明實施例之一,發光二極體裝置包含至少一發光二極體單元,其具有基板、電性耦合層、中間層及並接型磊晶結構。其中,電性耦合層位於基板上,電性耦合層材質係為III族氮化物 (III-nitride),並接型磊晶結構位於電性耦合層上,且中間層位於電性耦合層與並接型磊晶結構之間。
    根據本發明另一實施例,發光二極體裝置包含至少一發光二極體單元,其具有導電層、並接型磊晶結構、中間層及電性耦合層。其中,並接型磊晶結構位於導電層上,電性耦合層位於並接型磊晶結構上,且中間層位於並接型磊晶結構與電性耦合層之間。
    第一A圖至第一E圖顯示本發明第一實施例之發光二極體(LED)裝置,包含至少一發光二極體單元100的製程剖面圖。為便於說明,圖式僅顯示與本案實施例相關的層級。
    如第一A圖所示,首先提供基板10。在本實施例中,基板10的材質為藍寶石(sapphire)。然而,也可以使用其他材質,例如砷化鎵(GaAs)、鍺(Ge)表面形成鍺化矽(SiGe)、矽(Si)表面形成碳化矽(SiC)、鋁(Al)表面形成氧化鋁(Al2O3)、氮化鎵(GaN)、氮化銦(InN)、氮化鋁(AlN)、玻璃或石英。
    接著,繼續參閱第一A圖,形成電性耦合層11於基板10上。在本實施例中,電性耦合層11的摻雜電性為n型,材質為III族氮化物 (III-nitride),例如:氮化鎵(GaN),但不限定於此。根據本實施例的特徵之一,電性耦合層11用以增進後續形成之發光二極體元件的量子井(quantum well)品質,因而提高發光二極體(LED)單元100整體的發光效率。
    如第一B圖所示,於磊晶製程中形成中間層12於電性耦合層11上。在一實施例中,中間層12包含穿隧(tunnel)層,其材質可為氮化銦鎵(InGaN),但不限定於此。穿隧層的形成可使用傳統重摻雜技術或極化(polarization)技術。在另一實施例中,中間層12包含歐姆接觸(ohmic contact)層,其形成可使用傳統重摻雜技術。
    接著,繼續參閱第一B圖,形成並接型磊晶結構13於中間層12上。在本實施例中,並接型磊晶結構13包含:第一p型摻雜層131,形成於中間層12上;第一量子井層132,形成於第一p型摻雜層131上;n型摻雜層133,形成於第一量子井層132上;第二量子井層134,形成於n型摻雜層133上;及第二p型摻雜層135,形成於第二量子井層134上。在本實施例中,第一p型摻雜層131、n型摻雜層133及第二p型摻雜層135的材質為III族氮化物 (III-nitride),例如:氮化鎵(GaN),但不限定於此。
    本實施例之並接型磊晶結構13形成一PNP發光二極體單元,其等效電路可表示如第二圖所示。其中,第一p型摻雜層131、第一量子井層132及n型摻雜層133形成一PN發光二極體,而第二p型摻雜層135、第二量子井層134及n型摻雜層133形成另一PN發光二極體,且這兩個PN發光二極體共用n型摻雜層133。根據本實施例的另一特徵,中間層12使得電性耦合層11與第一p型摻雜層131之間的壓降趨近於零。
    第一C圖顯示第一B圖的變化實施態樣,在此實施例中,為了讓第一p型摻雜層131上方的第一量子井層132之成長品質更好,可以於這兩者間額外形成超晶格(super lattice)結構130。超晶格結構130主要係由二材質相異的子層交替堆疊而成,例如由氮化鎵(GaN)與氮化銦鎵(InGaN)交替堆疊而成。
    如第一D圖所示,對第一C圖所示結構進行蝕刻製程,以暴露電性耦合層11的部分表面及n型摻雜層133的部分表面。在本實施例中,係使用感應耦合電漿(inductively coupled plasma, ICP)技術來進行蝕刻製程,但不限定於此。其中,蝕刻製程分別停止於電性耦合層11的表面及n型摻雜層133的表面。
    第一E圖顯示第一D圖的變化實施態樣。在此實施例中,蝕刻製程除去電性耦合層11及n型摻雜層133內部靠近表面的部分厚度。
    接著,於電性耦合層11的暴露表面形成第一電極14,並於第二p型摻雜層135的表面形成第二電極15,用以作為並接型磊晶結構13(亦即PNP發光二極體單元)的二端電極。此外,於n型摻雜層133的暴露表面形成第三電極16,用以作為並接型磊晶結構13(亦即PNP發光二極體單元)的中間電極。根據本實施例的另一特徵,電性耦合層11用以電性耦合第一電極14與第一p型摻雜層131。
    第三A圖至第三E圖顯示本發明第二實施例之發光二極體裝置,包含至少一發光二極體單元101的製程剖面圖。為便於說明,圖式僅顯示與本案實施例相關的層級。
    首先,形成第三A圖所示的結構,其同於前述第一C圖的結構,因此其細節省略不予贅述。接著,如第三B圖所示,形成導電層17於並接型磊晶結構13的第二p型摻雜層135之上。本實施例之導電層17的材質可為金屬,但不限定於此。在本實施例中,導電層17的形成可使用金屬黏結(metal bond)技術或電鍍(electroplating)技術,但不限定於此。在一實施例中,還可額外形成反射(mirror)層18於導電層17與並接型磊晶結構13的第二p型摻雜層135之間。反射層18的材質可為分佈型布拉格反射(distributed Bragg reflector, DBR)材料、全方位反射(omnidirectional reflector, ODR)材料、銀、鋁、鈦及/或其他反射性導電材料。
    接著,翻轉第三B圖的結構,使得導電層17位於底部,而基板10則位於頂部,如第三C圖所示。此後,導電層17將作為導電基板。
    接下來,除去頂部的基板10,以暴露出電性耦合層11,如第三D圖所示。在本實施例中,基板10的除去可使用雷射技術,但不限定於此。此外,本實施例還可額外使用蝕刻技術,例如濕蝕刻,用以處理暴露的電性耦合層11,用以粗化其表面。
    如第三E圖所示,對第三D圖所示結構進行蝕刻製程,以暴露n型摻雜層133的部分表面。在本實施例中,係使用感應耦合電漿(ICP)技術來進行蝕刻製程,但不限定於此。此外,還可進行蝕刻製程以暴露導電層17的部分表面。
    接著,於電性耦合層11的暴露表面形成第一電極14。藉此,第一電極14與導電層17可作為並接型磊晶結構13(亦即PNP發光二極體單元)的二端電極。此外,於n型摻雜層133的暴露表面形成第三電極16,用以作為並接型磊晶結構13(亦即PNP發光二極體單元)的中間電極。
    第四A圖顯示本發明第三實施例之發光二極體裝置102的剖面圖,包含串接複數個第一D圖所示之發光二極體單元100。以第四A圖所示為例,其串接第一發光二極體單元100A及第二發光二極體單元100B,該些發光二極體單元100A/100B固定於共同基板10上,例如藍寶石基板(sapphire)。於部分範例中,發光二極體單元100A/100B係於磊晶製程中同時形成於共同基板10上。第一電極14藉由第一內連線(interconnect)20A與第二電極15電性連接,且第一發光二極體單元100A的第三電極16藉由第二內連線20B與第二發光二極體單元100B的第一電極14電性連接。第一內連線20A與第一/第二發光二極體單元100A/100B之間形成有第一絕緣層21A,以避免非必要的短路。第二內連線20B與第一發光二極體單元100A之間,以及第二內連線20B與第二發光二極體單元100B之間,形成有第二絕緣層21B,以避免非必要的短路。經串接後的發光二極體裝置102之等效電路如第五圖所示,其形成一種串並接發光二極體裝置,其包含串接的PNP發光二極體單元。
    第四B圖顯示本發明第三實施例之另一種發光二極體裝置103的剖面圖。本實施例和第四A圖類似,不同的地方在於使用第一銲線(bonding wire)20C及第二銲線20D以分別取代第一內連線20A及第二內連線20B。
    第六A圖顯示本發明第四實施例之發光二極體裝置104的剖面圖,其係串接複數個第三E圖所示之發光二極體單元101,該些發光二極體單元101A/101B固定於絕緣基板19上。本實施例類似於第四A圖所示實施例,使用第一內連線20A以電性連接第一電極14與導電層17(其作為第二電極之用),且使用第二內連線20B以電性連接第一發光二極體單元101A的第三電極16與第二發光二極體單元101B的導電層17。
    第六B圖顯示本發明第四實施例之另一種發光二極體裝置105的剖面圖。本實施例和第六A圖類似,不同的地方在於使用第一銲線20C及第二銲線20D以分別取代第一內連線20A及第二內連線20B。其中,第一銲線20C藉由電路佈線層22(其形成於導電層17與絕緣基板19之間)以電性連接第一電極14與導電層17(其作為第二電極之用),而第二銲線20D藉由電路佈線層22以電性連接第一發光二極體單元101A的第三電極16與第二發光二極體單元101B的導電層17。
    以上所述僅為本發明之較佳實施例而已,並非用以限定本發明之申請專利範圍;凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾,均應包含在下述之申請專利範圍內。
100-101...發光二極體單元
102-105...串接發光二極體裝置
100A...第一發光二極體單元
100B...第二發光二極體單元
101A...第一發光二極體單元
101B...第二發光二極體單元
10...基板
11...電性耦合層
12...中間層
13...並接型磊晶結構
130...超晶格結構
131...第一p型摻雜層
132...第一量子井層
133...n型摻雜層
134...第二量子井層
135...第二p型摻雜層
14...第一電極
15...第二電極
16...第三電極
17...導電層
18...反射層
19...絕緣基板
20A...第一內連線
20B...第二內連線
20C...第一銲線
20D...第二銲線
21A...第一絕緣層
21B...第二絕緣層
22...電路佈線層
第一A圖至第一E圖顯示本發明第一實施例之發光二極體裝置的製程剖面圖。
第二圖顯示第一B圖之並接型磊晶結構的等效電路。
第三A圖至第三E圖顯示本發明第二實施例之發光二極體裝置的製程剖面圖。
第四A圖顯示本發明第三實施例之串接發光二極體裝置的剖面圖。
第四B圖顯示本發明第三實施例之另一種串接發光二極體裝置的剖面圖。
第五圖顯示第四A圖之串並接型磊晶結構的等效電路。
第六A圖顯示本發明第四實施例之串接發光二極體裝置的剖面圖。
第六B圖顯示本發明第四實施例之另一種串接發光二極體裝置的剖面圖。
100...發光二極體裝置
10...基板
11...電性耦合層
12...中間層
13...並接型磊晶結構
130...超晶格結構
131...第一p型摻雜層
132...第一量子井層
133...n型摻雜層
134...第二量子井層
135...第二p型摻雜層
14...第一電極
15...第二電極
16...第三電極

Claims (19)

  1. 一種發光二極體裝置,包含:
    至少一發光二極體單元,該發光二極體單元包含:
    一基板;
       一電性耦合層,位於該基板上,該電性耦合層材質係為III族氮化物 (III-nitride);
       一並接型磊晶結構,位於該電性耦合層上;及
       一中間層,位於該電性耦合層與該並接型磊晶結構之間。
  2. 如申請專利範圍第1項所述之發光二極體裝置,其中該電性耦合層的摻雜電性為n型。
  3. 如申請專利範圍第2項所述之發光二極體裝置,其中該並接型磊晶結構包含:
    一第一p型摻雜層,位於該中間層上;
    一第一量子井層,位於該第一p型摻雜層上;
    一n型摻雜層,位於該第一量子井層上;
    一第二量子井層,位於該n型摻雜層上;及
    一第二p型摻雜層,位於該第二量子井層上;
    其中該中間層使得該電性耦合層與該第一p型摻雜層之間的壓降趨近於零。
  4. 如申請專利範圍第3項所述之發光二極體裝置,更包含:
       一超晶格(super lattice)結構,形成於該第一p型摻雜層與該第一量子井層之間。
  5. 如申請專利範圍第3項所述之發光二極體裝置,更包含:
       一第一電極,形成於該電性耦合層的一暴露表面;
       一第二電極,形成於該第二p型摻雜層的一表面;及
       一第三電極,形成於該n型摻雜層的一暴露表面。
  6. 如申請專利範圍第1項所述之發光二極體裝置,其中該中間層包含一穿隧(tunnel)層或一歐姆接觸(ohmic contact)層。
  7. 如申請專利範圍第5項所述之發光二極體裝置,其中該至少一發光二極體單元包含複數該發光二極體單元,以陣列型式排列,且包含:
    一第一連線元件,用以電性連接該發光二極體單元之該第一電極與該第二電極;及
          一第二連接元件,用以電性連接該發光二極體單元之該第三電極與相鄰發光二極體單元之該第一電極或該第二電極。
  8. 如申請專利範圍第7項所述之發光二極體裝置,其中該第一連線元件與該第二連接元件係獨立選自下列族群中之一者:內連線(interconnect)與銲線(wire)。
  9. 一種發光二極體裝置,包含:
       至少一發光二極體單元,該發光二極體單元包含:
    一導電層;
       一並接型磊晶結構,位於該導電層上;
       一電性耦合層,位於該並接型磊晶結構上,該電性耦合層材質係為III族氮化物 (III-nitride);及
       一中間層,位於該並接型磊晶結構與該電性耦合層之間。
  10. 如申請專利範圍第9項所述之發光二極體裝置,其中該電性耦合層的摻雜電性為n型。
  11. 如申請專利範圍第10項所述之發光二極體裝置,其中該並接型磊晶結構包含:
       一第二p型摻雜層,位於該導電層上;
       一第二量子井層,位於該第二p型摻雜層上;
       一n型摻雜層,位於該第二量子井層上;
       一第一量子井層,位於該n型摻雜層上;及
       一第一p型摻雜層,位於該第一量子井層上;
    其中該中間層使得該電性耦合層與該第一p型摻雜層之間的壓降趨近於零。
  12. 如申請專利範圍第11項所述之發光二極體裝置,更包含:
       一超晶格(super lattice)結構,形成於該第一p型摻雜層與該第一量子井層之間。
  13. 如申請專利範圍第11項所述之發光二極體裝置,更包含:
    一反射層,形成於該導電層與該第二p型摻雜層之間。
  14. 如申請專利範圍第11項所述之發光二極體裝置,更包含:
       一第一電極,形成於該電性耦合層的一暴露表面;及
       一第三電極,形成於該n型摻雜層的一暴露表面。
  15. 如申請專利範圍第9項所述之發光二極體裝置,其中該中間層包含一穿隧(tunnel)層或一歐姆接觸(ohmic contact)層。
  16. 如申請專利範圍第14項所述之發光二極體裝置,其中該至少一發光二極體單元包含複數該發光二極體單元,以陣列型式排列,且包含:
    一絕緣基板,其中複數該發光二極體單元係固定於該絕緣基板上;
    一第一連線元件,用以電性連接該發光二極體單元之該第一電極與該導電層;及
          一第二連接元件,用以電性連接該發光二極體單元之該第三電極與相鄰發光二極體單元之該導電層。
  17. 如申請專利範圍第16項所述之發光二極體裝置,其中該第一連線元件與該第二連接元件係獨立選自下列族群中之一者:內連線(interconnect)與銲線(wire)。
  18. 如申請專利範圍第16項所述之發光二極體裝置,更包含複數電路佈線層,分別位於該絕緣基板與該複數發光二極體單元之間。
  19. 如申請專利範圍第18項所述之發光二極體裝置,其中該第一連接元件包含一第一銲線(bonding wire),電性連接該第一電極至相應的該電路佈線層;該第二連接元件包含一第二銲線,其電性連接該第三電極至相鄰發光二極體單元相應的該電路佈線層。
TW101116416A 2012-05-08 2012-05-08 發光二極體裝置及其製造方法 TW201347233A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101116416A TW201347233A (zh) 2012-05-08 2012-05-08 發光二極體裝置及其製造方法
US13/618,113 US20130299774A1 (en) 2012-05-08 2012-09-14 Light-emitting diode device and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101116416A TW201347233A (zh) 2012-05-08 2012-05-08 發光二極體裝置及其製造方法

Publications (1)

Publication Number Publication Date
TW201347233A true TW201347233A (zh) 2013-11-16

Family

ID=49547945

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101116416A TW201347233A (zh) 2012-05-08 2012-05-08 發光二極體裝置及其製造方法

Country Status (2)

Country Link
US (1) US20130299774A1 (zh)
TW (1) TW201347233A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6637703B2 (ja) * 2015-09-10 2020-01-29 アルパッド株式会社 半導体発光装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522534B (en) * 2001-09-11 2003-03-01 Hsiu-Hen Chang Light source of full color LED using die bonding and packaging technology
DE102005035722B9 (de) * 2005-07-29 2021-11-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102005048196B4 (de) * 2005-07-29 2023-01-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip
EP2257983A4 (en) * 2008-02-25 2013-07-31 Lightwave Photonics Inc CURRENT INJECTING BZW. TUNNELIGHT EMITTING DEVICE AND METHOD
US20110204376A1 (en) * 2010-02-23 2011-08-25 Applied Materials, Inc. Growth of multi-junction led film stacks with multi-chambered epitaxy system
JP5533744B2 (ja) * 2010-03-31 2014-06-25 豊田合成株式会社 Iii族窒化物半導体発光素子

Also Published As

Publication number Publication date
US20130299774A1 (en) 2013-11-14

Similar Documents

Publication Publication Date Title
JP5193048B2 (ja) 垂直に積層された発光ダイオードを有する発光素子
TWI445219B (zh) 發光元件及其製造方法
US8350279B2 (en) Light emitting diode having AlInGaP active layer and method of fabricating the same
US9673355B2 (en) Light emitting diode having electrode pads
TWI464900B (zh) 光電半導體裝置
US20130015465A1 (en) Nitride semiconductor light-emitting device
US8421095B2 (en) Light-emitting diode array
KR100872276B1 (ko) 수직구조 질화물 반도체 발광 소자 및 제조방법
TW201407760A (zh) 發光二極體陣列
KR20100075420A (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR20110132160A (ko) 반도체 발광 소자 및 그 제조방법
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
CN112447892A (zh) 发光元件及其制造方法
KR20160023560A (ko) 반도체 발광 소자
TW201347233A (zh) 發光二極體裝置及其製造方法
JP5098482B2 (ja) 発光装置の製造方法及び発光装置
KR100642522B1 (ko) 패터닝된 투명기판을 채택하는 발광 다이오드 및 그것을제조하는 방법
JP2015233086A (ja) 半導体発光素子及びその製造方法
CN103390704B (zh) 发光二极管装置
TWI479651B (zh) 半導體裝置與其製法
TWI548118B (zh) 發光元件及其製作方法
KR20120016831A (ko) 반도체 발광 소자 및 그 제조방법
KR101482050B1 (ko) 발광다이오드 어레이
KR101599529B1 (ko) 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
TWI612653B (zh) 發光二極體