Nothing Special   »   [go: up one dir, main page]

SU1117848A1 - Дешифратор двоичного циклического кода - Google Patents

Дешифратор двоичного циклического кода Download PDF

Info

Publication number
SU1117848A1
SU1117848A1 SU813366684A SU3366684A SU1117848A1 SU 1117848 A1 SU1117848 A1 SU 1117848A1 SU 813366684 A SU813366684 A SU 813366684A SU 3366684 A SU3366684 A SU 3366684A SU 1117848 A1 SU1117848 A1 SU 1117848A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
inputs
shift register
threshold
combinations
Prior art date
Application number
SU813366684A
Other languages
English (en)
Inventor
Владимир Георгиевич Евграфов
Феликс Эдуардович Келлер
Давид Яковлевич Каспин
Владимир Яковлевич Суханов
Original Assignee
Высшее военно-морское училище радиоэлектроники им.А.С.Попова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Высшее военно-морское училище радиоэлектроники им.А.С.Попова filed Critical Высшее военно-морское училище радиоэлектроники им.А.С.Попова
Priority to SU813366684A priority Critical patent/SU1117848A1/ru
Application granted granted Critical
Publication of SU1117848A1 publication Critical patent/SU1117848A1/ru

Links

Landscapes

  • Logic Circuits (AREA)
  • Error Detection And Correction (AREA)

Abstract

ДЕШИФРАТОР ДВОИЧНОГО ЦИКЛИЧЕСКОГО КОДА, содержащий ц триггеров регистра сдвига, выходы которых подключены соответственно к пр мым, соотйетствующим единичным позици м опорных комбинаций , и.инверсным, соответствующим Вводные интЫ единичным позици м опорных Комбинаций , и инверсным, соответствующим нулевым позици м опорных комбинаций, входам пороговых ; элементов, а. также элементы И, первые входы которых  вл ютс  входами управлени , отличающийс  тем, что, с целью повьашени  быстродействи  дешифратора, выход триггера регистра сдвига дл  разр да с номером i (,1/2,...,п-1) .подключен к входу триггера регистра сдвига дл  разр да с номером 21() ) а выходы пороговых :3лементо:в подключены к вторым входам соответствующих элементов И. о Шипи о II ралрешлниц

Description

Изобретение предназначено дл  применени  в системах передачи диск ретной, информации (системы передачи данных, св зи, телеуправлени  и т.д Известен дешифратор циклического кода с исправлением ошибок и стираНИИ , содержащий два коль-цевБК регистра сдвига, элементы НЕ, пороговые элементы и элементы И, при этом выходы  чеек первого кольцевого регистра сдвига, соответствующих нулевым позици м опорных комбинаций кодовых колец, соединены с первыми входами первых элементов И, а выходы  чеек первого кольцевого регистра сдвига, соответствующих единичным позици м опорных комбинаций, соединены с первыми входами элементов И через элементы НЕ, выходы  чеек второго кольцевого регистра сдвига соединены с вторыми входами первых элементов И, выходы, первых элементов И соединены с входами пороговых элементов i . Наиболее близким к предлагаемому техническим решением  вл етс  дешифратор двоичного циклического кода, содержащий Vтриггеров регистра сдвига , выходы которых подключены соответственно к пр мым, соответствующим единичным позици м опорных комбинаций , и инверсным, соответствующим нулевым позици м опорных комбинаций входам пороговых элементов, а также элементы И, первые входы которых  вл ютс  входами управлени , и элемент НЕ, к входу которого подключены вы5СОДЫ Пороговых блоков, а выход элемента НЕ подключен к вторым входам элементов И 2 . Однако известные дешифраторы двои ного циклического кода обладают низким быстродействием. Цель изобретени  - повышение быстродействи . Дл  достижени  поставленной цели в дешифраторе двоичного циклического кода, содержащем h триггеров регистр сдвига, выходы которых подключены соответственно к пр мым, соответству ющим единичным позици м опорных комбин .аций. и инвёрсньом, соответствующи нулевым позици м опорных комбинаций, входам пороговых элементов, а также элементы И, первые входы которых  вл ютс  входами управлени , выход три гера регистра сдвига дл  разр да с номером i (,1,2,..,, п-1) подключен к входу триггера регистра сдвига дл  разр да с номером 2i(modn), а выходы пороговых блоков подключены к вторым входам соответствующих элемен тов И. На чертеже представлена структурна  электрическа  схема дешифратора двоичного циклического кода. Дешифратор двоичного циклического кода содержит триггеры 1-7 регистра сдвига, пороговые элементы 8-10 и элементы И 11-17. Дешифратор двоичного циклического кода работает следующи м образом. Дешифрирование кодовой комбинации,, поступающей параллельным кодом по . входным шинам в триггеры 1-7 регистра сдвига, осуществл етс  следующим образом . После приема кодовой комбинации по шине сдвига подаетс  тактируемый сигнал, которым осуществл етс  . сдвиг кодовой комбинации. Очевидно, за три такта в регистре сдвига будут воспроизведены все возможные сдвиги дешиф- . 1рируемой комбинации. В момент совпадени  в регистре сдвига с опорной комбинацией , на которую настроен порого:вый элемент, с последнего, выдаетс  сигнал, соответствующий данной опорной комбинации, который поступает на р д элементов И 11-17дл  последующей дешифрации. Выбор выходной шины происходит в результате одновременного воздействи  на двухвходовые элементы И 11-17 выходного сигнала с порогового элемента управл ющих сигналов (УС), разрешающих выбор. Сигналы УС подаютс  не одновременно на все элементы И 11-17, а последовательно во времени, причем номер такта т, когда на данный элемент И подаетс  сигнал УС, соответствует количеству сдвигов в регистре сдвига и, тем самым, позвол ет однозначно определить выходную шину, сигнал на выходе которой будет соответствовать декодируемой комбинации. Так, например, при деког дировании неискаженной комбинации 1110010, вход щей на вторую орбиту () и имеющей номер , подаетс  управл юнщй сигнал УС по первой шине управлени  на элементы И 11, 12, 15, но ни один из них не сработает, так как отсутствуют сигналы с порог.овых элементов 8-10. Затем на первом такте осуществл етс  первый сдвиг дешифрируемой комбинации и подаетс  УС| на элементы И 13 и 16 по второй шине.разрешени .Врезультате сдвига в регистре сдвига образуетс  опорна  кодова  комбинаци  1011100, на которую настроен пороговой элемент 9. Сработает, элемент И 13.и на выходной шине по витс  сигнал, соответствующий декодируемой комбинации. Процесс декодировани  искаженной комбинации полностью аналогичен..Так как рассматриваемый код имеет и , то величина порога в .пороговом элементе (Н) должна батъ , т.е. пороговый элемент будет срабатывать и при наличии ОДНОЙ ошибки в кодовой комбинации , что эквивалентно ее исправлению. Если же произойдет две ошибки, то число неискаженных разр дов в кодовой комбинации (h) будет , что меньше ; порога Н. Пороговый элемент не ера311178484
ботает, что эквивалентно обнаруж-ениювходит регистр сдвига, осуществл юдвух ошибок.1ЦИЙ сдвиг, позвол ет увеличить быТаким образом, дешифратор двоичногостродействие за счет уменьшени  чисциклического кода, в состав которогола тактов работы устройства.

Claims (1)

  1. ДЕШИФРАТОР ДВОИЧНОГО ЦИКЛИЧЕСКОГО КОДА, содержащий η триггеров регистра сдвига, выходы которых подключены соответственно к прямым, соответствующим единичным позициям опорных комбинаций, и.инверсным, соответствующим единичным позициям опорных Комбинаций, и инверсным, соответствующим нулевым позициям опорных комбинаций, входам пороговых /элементов, а также элементы И, первые входа которых являются входами управления, отличающийся тем, что, с целью повышения быстродействия дешифратора, выход триггера регистра сдвига для разряда с номером i (i=0,1,2,...,η-1) подключен к входу триггера регистра сдвига для разряда с номером 21(шо<3п)) а выходы пороговых Элементов подключены к вторым входам соответствующих элементов И.
SU813366684A 1981-12-01 1981-12-01 Дешифратор двоичного циклического кода SU1117848A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813366684A SU1117848A1 (ru) 1981-12-01 1981-12-01 Дешифратор двоичного циклического кода

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813366684A SU1117848A1 (ru) 1981-12-01 1981-12-01 Дешифратор двоичного циклического кода

Publications (1)

Publication Number Publication Date
SU1117848A1 true SU1117848A1 (ru) 1984-10-07

Family

ID=20987009

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813366684A SU1117848A1 (ru) 1981-12-01 1981-12-01 Дешифратор двоичного циклического кода

Country Status (1)

Country Link
SU (1) SU1117848A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР 323778,, кл. G 06 F 11/08, 1969. 2. Авторское свидетельство СССР №267184, кл. Н 03 К 13/258, 1968 (прототип). *

Similar Documents

Publication Publication Date Title
SU1117848A1 (ru) Дешифратор двоичного циклического кода
SU1083387A1 (ru) Декодер циклического кода с исправлением ошибок и стираний
SU1080132A1 (ru) Устройство дл ввода информации
SU423255A1 (ru) Устройство для исправления стираний
SU433637A1 (ru) Устройство для декодирования циклических линейных кодов
SU892714A1 (ru) Устройство дл декодировани двоичных кодов хемминга
SU1674121A1 (ru) Устройство дл определени знака числа, представленного в системе остаточных классов
SU512591A1 (ru) Устройство выделени рекуррентного синхросигнала с исправлением ошибок
SU1619408A1 (ru) Устройство дл исправлени ошибок
SU437219A1 (ru) Декодирующее устройство каскадного кода
SU1185614A1 (ru) Устройство дл декодировани пакетных ошибок
SU653743A1 (ru) Устройство декодировани
SU1051709A1 (ru) Устройство дл декодировани двоичных кодов Хемминга
SU1162053A1 (ru) Устройство дл исправлени одиночных и обнаружени многократных ошибок
SU432677A1 (ru) Устройство для исправления ошибок
SU932636A2 (ru) Устройство дл обнаружени ошибок
SU729849A2 (ru) Устройство дл исправлени ошибок
SU1109902A1 (ru) Устройство дл мажоритарного декодировани в целом
SU427466A1 (ru) Декодирующий накопитель
SU1633500A2 (ru) Устройство дл исправлени ошибок
SU866763A1 (ru) Устройство приема многократно передаваемых комбинаций
SU496550A1 (ru) Устройство многоканального ввода
SU1116547A1 (ru) Устройство дл выделени рекуррентного синхросигнала
SU1349009A1 (ru) Декодирующее устройство
RU2037272C1 (ru) Декодирующее устройство