SU1185614A1 - Устройство дл декодировани пакетных ошибок - Google Patents
Устройство дл декодировани пакетных ошибок Download PDFInfo
- Publication number
- SU1185614A1 SU1185614A1 SU843773013A SU3773013A SU1185614A1 SU 1185614 A1 SU1185614 A1 SU 1185614A1 SU 843773013 A SU843773013 A SU 843773013A SU 3773013 A SU3773013 A SU 3773013A SU 1185614 A1 SU1185614 A1 SU 1185614A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- key
- input
- syndrome
- information input
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
УСТРОЙСТВО ДЕКОДИРОВАНИЯ ПАКЕТНЫХ ОШИБОК, содержащее первый ключ, информационный вход которого вл етс входом устройства, а выход первого ключа соединен с первыми информационными входами вычислител синдрома и первого регистра сдвига, первый выход которого подключен к информационному входу второго ключа, выход которого вл етс выходом устройства , при этом первый вькод вычислител синдрома через третий ключ соединен с вторым информационным входом первого регистра сдвига, к третьему информационному входу которого подключен выход четвертого ключа, к информационному входу которого подключен второй выход первого регистгУа сдвига, к первому управл ющему входу четвертого ключа, а также к управл ющему входу третьего ключа и первому управл ющему входу п того ключа подсоединен выход анализатора синдрома, к информационному входу которого подключен второй выход вычислител синдрома , к второму информационному входу которого подсоединен выход п того ключа, к ин формационному входу которого подключен третий вычислителр синдрома, к управл ющему входу которого, а также к управл ющему входу первого регистра сдвига подключен первый выход блока управлени , второй и третий выходы которого подключены к управл ющим входам соответственно первого и второго ключей, четвертый выход блока управлени подсоединен к вторым управл ющим входам четвертого и п того ключей, к управл ющему входу -анализатора синдрома подключен п тый выход блока управлени , шестой выход которого вл етс выходом синхронизации устройства, о т.л и ч а юi щ е е с тем, что, с целью повьшени достоверности декодировани , вве (Л дены шестой и седьмой ключи, а также второй регистр сдвига, первый выход которого подключен к информационному входу шестого ключа, выход которого подсоединен к четвертому информационному входу первого регистра сдвига, первый информационный вход которого 00 сд объединен с первым информационным вхо-; дом второго регистра сдвига, к управО ) л ющему входу которого подключен первый выход блока управлени , а выход анализатора синдрома подсоединен к уп- . равл ющему входу шестого ключа и к пер вому управл ющему входу седьмого ключа , к второму управл ющему входу которого подключен четвертый выход блока управлени , выход седьмого ключа подсоединен к второму информационному входу второго регистра сдвига, второй выход которого подсоединен к информационному входу седьмого ключа, при этом анализатор синдрома выполнен в виде последовательно соединенных ключа , регистра хранени маркерного па
Description
1185614
кета и блока сравнени , второй вход управл ющий вход регистра хранени которого объединен с информационным маркерного пакета, а выход блока сраввходом ключа и вл етс информацией- нени подключен к управл ющему входу ным входом анализатора синдрома, уп- ключа и вл етс выходом анализатора равл ющим входом которого вл етс синдрома.
1 Изобретение относитс к технике св зи, а именно к устройствам предотвращени ошибок в прин той информации. Цель изобретени - повышение достоверности декодировани . На фиг. 1 представлена структурна электрическа схема устройства декодировани пакетных ошибок; на фиг. 2 схема анализатора синдрома; на фиг. 3схема вычислител синдрома; на фиг. 4схема блока управлени . Устройство декодировани пакетных сшибок содержит первый ключ 1, первый регистр 2 сдвига, второй ключ 3, вычислитель 4 синдрома, третий ключ 5, анализатор 6 синдрома, четвертый ключ, п тый ключ 8, блок 9 управлени , второй регистр 10 сдвига, шестой ключ 11, седьмой ключ 12. Анализатор 6 синдрома содержит ключ 13, регистр 14 хранени маркерного пакета, блок 15 сравнени . Вычислитель 4 синдрома содержит полусумматоры 16.1 - 16.4, триггеры 17.1 - 17.6, а блок управлени содержит генератор 18 тактовых импульсов , счетчик 19 тактовых импульсов, дешифратор. 20. У-стройство декодировани пакетных ошибок работает следующим образом. В исходном положении первый 1, четвертый 7, п тый 8, седьмой 12 ключи 30 открыты, а остальные ключи закрыты, первый и второй регистры 2 и 10 сдвига , а также вычислитель 4 синдрома наход тс в нулевом состо нии, а регистр 14 хранени маркерного пакета- 35 в единичном состо нии. В режиме приема переданного елова п символов (п - длина используемого кода) последовательно поступают через открытый первый ключ 1 на пер- 40 вые информационные входы первого и второго регистров 2 и 10 сдвига и вычислител 4 синдрома, в которьк одновременно осуществл ютс цикличес2 кие сдвиги (ключи 7, 8 и 12 открыты). Эти сдвиги управл ютс сигналами, поступаюпщми на управл ющие входы первого и второго регистров 2 и 10 сдвига и вычислител 4 синдрома с первого вькода блока 9 управлени . В результате через п тактов (п - циклических сигналов) прин тое слово записываетс в первом и втором регистpax 2 и 10 сдвига, а синдром прин того слова - в вычислителе 4 синдрома . После приема слова осуществл етс режим декодировани , в котором первый ключ 1 закрываетс управл ющим импульсом с второго выхода блока 9 управлени . В режиме декодировани осуществл ютс следующие операции: 1. Символы синдрома с второго выхода вычислител 4 синдрома параллельно поступают на информационный вход анализатора 6 синдрома и сравниваютс в блоке 15 сравнени как двоичное число с числом, записанным в регистре 14 хранени маркерного пакета. В случае, если число, поступающее с второго выхода вычислител 4 синдрома на второй вход блока 15 сравнени , строго меньше числа, поступающего с выхода регистра 14 хранени маркерного пакета на первьй вход блока 15 сравнени , на выходе блока 15 сравнени по вл етс импульс, который одновременно открывает ключ 13 и выдаетс с выхода анализатора 6 синдрома . При открытом ключе 13 происходит в параллельном коде перепись содержимого вычислител 4 синдрома в регистр 14 хранени маркерного пакета. И. Импульс с выхода анализатора 6 синдрома открывает третий и шестой ключи 5 и 11, закрывает четвертый 7, п тьй 8 и седьмой ключи 12 и обнул ет содержимое второго регистра 10 сдвига. При закрытых четвертом, п 3 . 11
том и седьмом ключах 7, 8, 12 цепи обрат ной св зи первого и второго регистров 2 и 10 сдвига и вычислител 4 синдрома разрываютс , и содержимое вычислител 4 синдрома подаетс на вход г (г - число проверочных символов кода) левых разр дов первого регистра 2 сдвига, где складываетс по модулю два с содержимым второго регистра сдвига, поступающим в параллельном коде на четвертый информационньш вход первого регистра 2 сдвига через открытый шестой ключ 11.
В результате операций, проведенных в регистре 14 хранени маркерного пакета, записываетс синдром, вл ющийс минимальным арифметическим числом среди чисел, соответствующих построенным ранее синдромам, а в регистре 2 сдвига записываетс соответствующий этому синдрому вариант декодированного слова.
Ш. С первого выхода блока 9 управлени на управл ющие входы первого и второго регистров 2 и 10 сдвига и вычислител 4 синдрома поступает импульс, по которому производитс циклический сдвиг содержимого первого и второго регистров 2 и 10 сдвига и вычислител 4 синдрома. Затем повтор ютс операции по пунктам I и II Циклический сдвиг проводитс п раз (п - длина кодового слова).
В результате --торого этапа в первом регистре 2 сдвига записываетс декодированный вариант прин того слова .
По окончании декодировани начинаетс этап выдачи декодированного слова. Импульсом с четвертого выхода блока 9 управлени ключи 7, 8 и 12 закрываютс , а второй ключ 3 откры4 4
ваетс . За п тактов содержимое первого регистра 2 сдвига (декодированное слово) вьщаетс в последовательном коде через открытый второй ключ 3 на выход устройства исправлени пакетных ошибок. При этом содержимое первого и второго регистров 2 и 10 сдвига и вычислител 4 синдрома обнул етс .
После вьщачи результата декодировани импульсы с второго, третьего, четвертого и п того выходов блока 9 управлени устанавливают все ключи и ейки пам ти в исходное положение. Если пакет исправл ем кодом,то на одном
из циклических сдвигов синдрома этот пакет окажетс записанным в крайних левых чейках вычислител 4 синдрома и синдром, если его рассматривать как арифметическое число, принимает минимальное на всех сдвигах значение. По окончании этапа декодировани получателю вьщаетс слово, соответствующее исправлению именно этого пакета. Таким образом, пакетна опшбка, котора , может быть исправлена кодом, правильно декодирована предлагаемым устройством , даже если длина пакета превьшает корректирующую пакеты способность код Ь. Это обеспечивает преимущество предлагаемого устройств-а по веро тности ошибочного декодировани по сравнению с устройством-прототипом , в котором исправл ютс только пакеты длины, не превьшающей Ь.
Таким образом, устройство декодировани пакетных ошибок позвол ет исравл ть корректируемые кодом паке-. ы ошибок кратности большей, чем Ь, овьщ1ает достоверность передачи ий- , ормации по каналам с группирующимис ошибками.
быхоЗн iuUMOL
Uluua. син гро и}ации
ЦзАн 5,7,8Jf, 12
из 9
Фиг. 2
Claims (1)
- УСТРОЙСТВО ДЕКОДИРОВАНИЯ ПАКЕТНЫХ ОШИБОК, содержащее первый ключ, информационный вход которого является входом устройства, а выход первого ключа соединен с первыми информационными входами вычислителя синдрома и первого регистра сдвига, первый выход которого подключен к информационному входу второго ключа, выход которого является выходом устройства, при этом первый выход вычислителя синдрома через третий ключ соединен с вторым информационным входом первого регистра сдвига, к третьему информационному входу которого подключен выход четвертого ключа, к информационному входу которого подключен второй выход первого регистра сдвига, к первому управляющему входу четвертого ключа, а также к управляющему входу третьего ключа и первому управляющему входу пятого ключа подсоединен выход анализатора синдрома, к информационному входу которого подключен второй выход вычислителя синдрома, к второму информационному входу которого подсоединен выход пятого ключа, к информационному входу которого подключен третий выход вычислителя синдрома, к управляющему входу которого, а также к управляющему входу первого регистра сдвига подключен первый выход блока управления, второй и третий выходы которого подключены к управляющим входам соответственно первого и второго ключей, четвертый выход блока управления подсоединен к вторым управляющим входам четвертого и пятого ключей, к управляющему входу анализатора синдрома подключен пятый выход блока управления, шестой выход которого является выходом синхронизации устройства, отличающееся тем, что, с целью повыше- 13 ния достоверности декодирования, введены шестой и седьмой ключи, а' также второй регистр сдвига, первый выход которого подключен к информационному входу шестого ключа, выход которого подсоединен к четвертому информационному входу первого регистра сдвига, первый информационный вход которого объединен с первым информационным вхо·; дом второго регистра сдвига, к управляющему входу которого подключен первый выход блока управления, а выход анализатора синдрома подсоединен к уп- . равняющему входу шестого ключа и к пер вому управляющему входу седьмого ключа, к второму управляющему входу которого подключен четвертый выход блока управления, выход седьмого ключа подсоединен к второму информационному входу второго регистра сдвига, второй выход которого подсоединен к информационному входу седьмого ключа, при этом анализатор синдрома выполнен в виде последовательно соединенных ключа, регистра хранения маркерного паSU 11856141 185614 кета и блока сравнения, второй вход которого объединен с информационным входом ключа и является информационным входом анализатора синдрома, управляющим входом которого является управляющий вход регистра хранения маркерного пакета, а выход блока срав нения подключен к управляющему входу ключа и является выходом анализатора синдрома.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843773013A SU1185614A1 (ru) | 1984-07-13 | 1984-07-13 | Устройство дл декодировани пакетных ошибок |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843773013A SU1185614A1 (ru) | 1984-07-13 | 1984-07-13 | Устройство дл декодировани пакетных ошибок |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1185614A1 true SU1185614A1 (ru) | 1985-10-15 |
Family
ID=21131641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843773013A SU1185614A1 (ru) | 1984-07-13 | 1984-07-13 | Устройство дл декодировани пакетных ошибок |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1185614A1 (ru) |
-
1984
- 1984-07-13 SU SU843773013A patent/SU1185614A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 606217, кл.Н 04 L 1/10, 1977. 2. Кассами I. и др. Теори кодировани . М.: Мир, 1978, с. 403 - 405. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1185614A1 (ru) | Устройство дл декодировани пакетных ошибок | |
JP2004531965A (ja) | ディジタルメッセージを伝送する方法及びそれを実施するシステム | |
US3988580A (en) | Storage of information | |
SU930666A2 (ru) | Устройство дл декодировани циклических линейных кодов | |
SU1005059A1 (ru) | Мажоритарное декодирующее устройство | |
SU1300645A1 (ru) | Декодирующее устройство дл исправлени пакетных ошибок | |
SU1051709A1 (ru) | Устройство дл декодировани двоичных кодов Хемминга | |
SU1080132A1 (ru) | Устройство дл ввода информации | |
SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
SU1083387A1 (ru) | Декодер циклического кода с исправлением ошибок и стираний | |
SU433637A1 (ru) | Устройство для декодирования циклических линейных кодов | |
SU610174A1 (ru) | Логическое запоминающее устройство | |
SU997254A2 (ru) | Устройство дл исправлени ошибок | |
SU892714A1 (ru) | Устройство дл декодировани двоичных кодов хемминга | |
SU1293845A1 (ru) | Декодирующее устройство дл исправлени пакетных ошибок | |
SU1269272A1 (ru) | Устройство дл декодировани двоичного линейного кода | |
SU985959A1 (ru) | Декодер итеративного кода | |
SU1341643A1 (ru) | Устройство дл контрол информации при передаче | |
SU571901A2 (ru) | Устройство дл декодировани линейных кодов | |
RU2037272C1 (ru) | Декодирующее устройство | |
SU1640814A1 (ru) | Устройство дл обнаружени и исправлени ошибок | |
SU771720A1 (ru) | Логическое запоминающее устройство | |
SU677122A2 (ru) | Способ передачи дискретной информации в системах св зи с многократным повторением информационного сигнала | |
SU559242A1 (ru) | Устройство дл определени медианы статической выборки | |
RU1810909C (ru) | Корректор ошибок |