RU2460224C1 - Differential phase-shift keyed signal demodulator - Google Patents
Differential phase-shift keyed signal demodulator Download PDFInfo
- Publication number
- RU2460224C1 RU2460224C1 RU2011114194/08A RU2011114194A RU2460224C1 RU 2460224 C1 RU2460224 C1 RU 2460224C1 RU 2011114194/08 A RU2011114194/08 A RU 2011114194/08A RU 2011114194 A RU2011114194 A RU 2011114194A RU 2460224 C1 RU2460224 C1 RU 2460224C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- unit
- signal
- correlator
- Prior art date
Links
Images
Landscapes
- Noise Elimination (AREA)
Abstract
Description
Изобретение относится к области радиотехники, а именно к устройствам приема и демодуляции цифровых сигналов, передаваемых методом относительной фазовой модуляции (ОФМ).The invention relates to the field of radio engineering, and in particular to devices for receiving and demodulating digital signals transmitted by the method of relative phase modulation (OFM).
Известен демодулятор сигналов с относительной фазовой модуляцией [Спилкер Дж. Цифровая спутниковая связь. Пер. с англ. / Под ред. В.В.Маркова. - М.: Связь, 1979, с.300], состоящий из двух корреляторов, двух блоков стробирования, а также из блока вычисления функции arctg, решающего блока, генератора опорного колебания, фазовращателя, генератора тактовых импульсов; причем второй вход первого коррелятора вместе с входом фазовращателя подключен к выходу генератора опорного колебания, второй вход второго коррелятора соединен с выходом фазовращателя, входы установки корреляторов соединены вместе и подключены к первому выходу генератора тактовых импульсов; входы управления блоков стробирования соединяются со вторым выходом генератора тактовых импульсов; вход первого блока стробирования соединен с выходом первого коррелятора, а выход первого блока стробирования соединен с первым входом блока вычисления функции arctg, второй вход которого соединен с выходом второго блока стробирования, вход которого подключен к выходу второго коррелятора, соединенные вместе первые входы первого и второго корреляторов служат входом демодулятора, выходом которого является выход решающего блока, вход которого подключен к выходу блока вычисления функции arctg.Known demodulator of signals with relative phase modulation [Spilker J. Digital satellite communications. Per. from English / Ed. V.V. Markova. - M .: Communication, 1979, p. 300], consisting of two correlators, two gating units, as well as an arctg function calculation unit, a decision unit, a reference oscillation generator, a phase shifter, and a clock generator; moreover, the second input of the first correlator together with the input of the phase shifter is connected to the output of the reference oscillator, the second input of the second correlator is connected to the output of the phase shifter, the inputs of the correlators are connected together and connected to the first output of the clock; the control inputs of the gating units are connected to the second output of the clock; the input of the first gating unit is connected to the output of the first correlator, and the output of the first gating unit is connected to the first input of the arctg function calculation unit, the second input of which is connected to the output of the second gating unit, the input of which is connected to the output of the second correlator, the first inputs of the first and second correlators connected together serve as the input of the demodulator, the output of which is the output of the decision block, the input of which is connected to the output of the arctg function calculation unit.
Недостатком данного устройства является относительно низкая помехозащищенность. Если на вход известного устройства кроме информационного сигнала поступают помехи, то полученная в решающем блоке оценка фазы уже не будет линейно зависеть от фазы информационного сигнала, что ведет к снижению его помехозащищенности.The disadvantage of this device is the relatively low noise immunity. If the input of the known device, in addition to the information signal, receives interference, then the phase estimate obtained in the decision block will no longer linearly depend on the phase of the information signal, which leads to a decrease in its noise immunity.
Известен демодулятор сигналов с ОФМ [Патент РФ №2099892, 1997 год, МПК6 H04L 27/22], состоящий из фильтра, из двух корреляторов, двух блоков стробирования, решающего блока, генератора опорного колебания, фазовращателя и генератора тактовых импульсов, причем вход первого блока стробирования соединен с выходом первого коррелятора, вход второго блока стробирования подключен к выходу второго коррелятора, вход фазовращателя подключен к выходу генератора опорного колебания. Входы установки обоих корреляторов соединены вместе и подключены к первому выходу генератора тактовых импульсов, входы управления обоих блоков стробирования соединяются с вторым выходом генератора тактовых импульсов, вход фильтра служит входом демодулятора, выходом которого является выход решающего блока, отличающийся тем, что введены ограничитель, два блока выделения знака и блок формирования оценки фазы, состоящий из двух инверторов, двух блоков выделения знака, коммутатора, двух блоков вычисления модуля, блока сравнения, генератора констант, сумматора, причем выход фильтра соединен с входом ограничителя, выход которого подключен к соединенным вместе первым входам корреляторов, второй вход первого коррелятора соединен с выходом первого блока выделения знака, вход которого подключен к выходу генератора опорного колебания, второй вход второго коррелятора соединен с выходом второго блока выделения знака, вход которого подключен к выходу фазовращателя, первый информационный вход коммутатора вместе с входом первого инвертора, входом третьего блока выделения знака и входом первого блока вычисления модуля служат первым входом блока формирования оценки фазы и соединены с выходом первого блока стробирования, четвертый информационный вход коммутатора вместе с входом второго инвертора, входом четвертого блока выделения знака и входом второго блока вычисления модуля служат вторым входом блока формирования оценки фазы и соединены с выходом второго блока стробирования, выход первого инвертора соединен со вторым информационным входом коммутатора, выход второго инвертора соединен с третьим информационным входом коммутатора, выход третьего блока выделения знака подключен к соединенным вместе первым управляющим входам коммутатора и генератора констант, выход четвертого блока выделения знака подключен к соединенным вместе вторым управляющим входам коммутатора и генератора констант, выход первого блока вычисления модуля подключен к первому входу блока сравнения, второй вход которого подключен к выходу второго блока вычисления модуля, выход блока сравнения подключен к соединенным вместе третьим управляющим входам коммутатора и генератора констант, выход коммутатора подключен к первому входу сумматора, второй вход которого подключен к выходу генератора констант, выход сумматора служит выходом блока формирования оценки фазы и соединен с входом решающего блока.A known signal demodulator with OFM [RF Patent No. 2099892, 1997, IPC 6 H04L 27/22], consisting of a filter, two correlators, two gating units, a decisive unit, a reference oscillator, a phase shifter and a clock generator, the input of the first the gating unit is connected to the output of the first correlator, the input of the second gating unit is connected to the output of the second correlator, the input of the phase shifter is connected to the output of the reference oscillator. The installation inputs of both correlators are connected together and connected to the first output of the clock generator, the control inputs of both gating units are connected to the second output of the clock generator, the filter input serves as the input of the demodulator, the output of which is the output of the deciding unit, characterized in that a limiter is introduced, two blocks a sign extraction and a phase estimation forming unit, consisting of two inverters, two sign extraction units, a switch, two module calculation units, a comparison unit, a generator and constants, the adder, and the filter output is connected to the input of the limiter, the output of which is connected to the first inputs of the correlators connected together, the second input of the first correlator is connected to the output of the first sign extraction unit, the input of which is connected to the output of the reference oscillator, the second input of the second correlator is connected to the output of the second sign extraction unit, the input of which is connected to the output of the phase shifter, the first information input of the switch together with the input of the first inverter, the input of the third sign allocation unit, and the input of the first module calculation unit serves as the first input of the phase estimation forming unit and is connected to the output of the first strobing unit, the fourth information input of the switch along with the input of the second inverter, the input of the fourth sign allocation unit and the input of the second module calculation unit serve as the second input of the phase evaluation forming unit and are connected with the output of the second gating unit, the output of the first inverter is connected to the second information input of the switch, the output of the second inverter is connected to the third information the input of the switch, the output of the third sign extraction unit is connected to the first control inputs of the switch and the constant generator connected together, the output of the fourth sign selection unit is connected to the second control inputs of the switch and the constant generator connected together, the output of the first module calculation unit is connected to the first input of the comparison unit, the second input of which is connected to the output of the second module calculation unit, the output of the comparison unit is connected to the third control inputs of the switch connected together and the generator constant constants, the output of the switch is connected to the first input of the adder, the second input of which is connected to the output of the constant generator, the output of the adder serves as the output of the phase estimator, and is connected to the input of the decision block.
Недостатком известного устройства является относительно низкая помехозащищенность, это обусловлено тем, что при демодуляции в качестве опорных сигналов используют последовательности импульсов прямоугольной формы, что приводит к нелинейной зависимости получаемой фазы сигнала из-за отсутствия учета изменений фазы демодулируемого сигнала под воздействием помех, действующих в полосе частот принимаемого сигнала.A disadvantage of the known device is the relatively low noise immunity, this is due to the fact that during demodulation, rectangular pulse sequences are used as reference signals, which leads to a nonlinear dependence of the obtained phase of the signal due to the lack of consideration of phase changes of the demodulated signal under the influence of interference in the frequency band received signal.
Наиболее близким по своей технической сущности является устройство демодуляции сигналов с ОФМ (устройство) [Патент РФ №2271071, 2006 год, МПК6 H04L 27/22]. Устройство-прототип состоит из фильтра, вход которого является входом для демодулируемого сигнала ОФМ, блока стабилизации амплитуды фазоманипулированного сигнала, вход которого подключен к выходу фильтра, а выход - к первому сигнальному входу коррелятора, второй сигнальный вход которого соединен с выходом генератора опорного сигнала, коррелятора, включающего в себя умножитель напряжений, оба входа которого являются сигнальными входами коррелятора, блока уменьшения уровня помехи, вход которого соединен с выходом умножителя напряжений, а выход - с сигнальным входом интегратора коррелятора, выход которого является выходом коррелятора, а вход сброса интегратора коррелятора является входом установки коррелятора, генератора тактовых импульсов, блока стробирования, соединенного с выходом коррелятора, а вход установки коррелятора подключен к первому выходу генератора тактовых импульсов, ко второму выходу которого подключен вход управления блока стробирования, при этом выход блока стробирования соединен с первым входом и через схему задержки на длительность T с вычитающим входом схемы вычитания, а выход схемы вычитания соединен с входом блока вычисления модуля, вход которого соединен с первым входом решающей схемы, которая включает в себя последовательно соединенные компаратор напряжений и D-триггер, выход которого является выходом решающей схемы, а инвертирующий вход компаратора напряжений является вторым входом решающей схемы, который соединен с генератором константы, при этом управляющий вход решающей схемы, являясь входом синхронизации D-триггера, соединен со вторым выходом генератора тактовых импульсов.The closest in its technical essence is a device for demodulating signals with OFM (device) [RF Patent No. 2271071, 2006, IPC 6 H04L 27/22]. The prototype device consists of a filter, the input of which is the input for the OFM demodulated signal, an amplitude stabilization unit for the phase-shift key signal, the input of which is connected to the filter output, and the output to the first signal input of the correlator, the second signal input of which is connected to the output of the reference signal generator, correlator including a voltage multiplier, both inputs of which are signal inputs of the correlator, a noise reduction unit, the input of which is connected to the output of the voltage multiplier and the output is with the signal input of the correlator integrator, the output of which is the output of the correlator, and the reset input of the correlator integrator is the input of the correlator, clock generator, a gating unit connected to the correlator output, and the correlator installation input is connected to the first output of the clock to the second output of which the control input of the gating unit is connected, while the output of the gating unit is connected to the first input and through the delay circuit for a duration T with subtracting m is the input of the subtraction circuit, and the output of the subtraction circuit is connected to the input of the module calculation unit, the input of which is connected to the first input of the decision circuit, which includes a voltage comparator and a D-trigger connected in series, the output of which is the output of the decision circuit, and the inverting input of the voltage comparator is the second input of the decision circuit, which is connected to the constant generator, while the control input of the decision circuit, being the synchronization input of the D-trigger, is connected to the second output of the clock impulse generator pulses.
Недостатком ближайшего устройства-прототипа является относительно низкая помехоустойчивость. Это объясняется тем, что используемый в устройстве блок уменьшения уровня помехи лишь частично устраняет воздействие помех, появляющихся вследствие использования операции формирования из отфильтрованного демодулируемого сигнала последовательности прямоугольных импульсов, и не устраняет негативное воздействие помех, возникающих в канале связи.The disadvantage of the closest prototype device is the relatively low noise immunity. This is because the noise reduction unit used in the device only partially eliminates the effect of interference arising from the use of generating a sequence of rectangular pulses from the filtered demodulated signal, and does not eliminate the negative effect of interference arising in the communication channel.
Указанный недостаток обусловлен тем, что решение о демодулируемом символе принимается в решающем блоке путем сравнения результата из блока вычисления модуля с неизменным порогом E, получаемым из генератора константы. Под воздействием помехи результат из блока вычисления модуля может изменяться, однако генератор константы это воздействие не учитывает.This drawback is due to the fact that the decision on a demodulated symbol is made in the decision block by comparing the result from the module calculation block with the constant threshold E obtained from the constant generator. Under the influence of interference, the result from the module calculation unit may change, however, the constant generator does not take this effect into account.
Целью заявленного изобретения является разработка демодулятора сигналов с ОФМ, обеспечивающего повышение помехоустойчивости за счет изменения порога принятия решения о принятом символе в зависимости от вероятности появления «1» и «0» в предшествующих L-символах выходной последовательности демодулятора в условиях изменения в широких пределах уровня демодулируемого сигнала.The aim of the claimed invention is the development of a signal demodulator with OFM, which provides increased noise immunity by changing the decision threshold for the adopted symbol depending on the probability of occurrence of "1" and "0" in the previous L-symbols of the output sequence of the demodulator under conditions of a wide variation in the level of demodulated signal.
В заявленном устройстве поставленная цель достигается тем, что в известном устройстве демодуляции сигналов с ОФМ, содержащем генератор константы, определяющий пороговый уровень напряжения, фильтр, вход которого является входом демодулятора, а выход подключен к первому сигнальному входу коррелятора, ко второму сигнальному входу которого подключен выход генератора опорного сигнала, выход коррелятора подключен к сигнальному входу блока стробирования, тактовый вход которого подключен ко второму выходу генератора тактовых импульсов, первый выход которого подключен к установочному входу коррелятора, выход блока стробирования подключен к входу блока задержки на длительность Т и ко второму входу блока вычитания, первый вход которого подключен к выходу блока задержки на длительность Т, выход блока вычитания подключен к входу блока вычисления модуля, выход которого подключен к первому сигнальному входу решающего блока, выход которого является выходом демодулятора, а тактовый вход решающего блока подключен ко второму выходу генератора тактовых импульсов, причем коррелятор состоит из умножителя напряжений, первый и второй входы которого являются соответственно первым и вторым входами коррелятора, и интегратора, выход и установочный вход которого являются соответственно выходом и установочным входом коррелятора, причем выход умножителя напряжений подключен к сигнальному входу интегратора, решающий блок состоит из компаратора напряжений, первый сигнальный вход которого является соответственно первым сигнальным входом решающего блока, выход компаратора напряжений подключен к первому входу D-триггера, тактовый вход и выход которого являются соответственно тактовым входом и выходом решающего блока. Дополнительно введены регистр из L-элементов памяти, выход которого подключен к входу счетчика единичных элементов в ячейках регистра, выход которого подключен к входу блока вычисления отклонения корреляционной функции, выход которого подключен ко второму входу блока коррекции порогового уровня напряжения, к первому входу которого подключен выход генератора константы, выход блока коррекции порогового уровня напряжения подключен ко второму сигнальному входу решающего блока, который является вторым сигнальным входом его компаратора напряжений, а вход регистра из L-элементов памяти подключен к выходу решающего блока.In the claimed device, the goal is achieved in that in the known device for demodulating signals with OFM containing a constant generator that determines the threshold voltage level, a filter whose input is the input of the demodulator and the output is connected to the first signal input of the correlator, to the second signal input of which the output is connected the reference signal generator, the correlator output is connected to the signal input of the gating block, the clock input of which is connected to the second output of the clock generator, the output of which is connected to the installation input of the correlator, the output of the gating unit is connected to the input of the delay unit for the duration T and to the second input of the subtraction unit, the first input of which is connected to the output of the delay unit for the duration T, the output of the subtraction unit is connected to the input of the module calculation unit, output which is connected to the first signal input of the crucial unit, the output of which is the output of the demodulator, and the clock input of the critical unit is connected to the second output of the clock generator, moreover, it is correlated consists of a voltage multiplier, the first and second inputs of which are respectively the first and second inputs of the correlator, and an integrator, the output and installation input of which are respectively the output and the installation input of the correlator, the output of the voltage multiplier being connected to the signal input of the integrator, the solving unit consists of a voltage comparator , the first signal input of which is, respectively, the first signal input of the decisive unit, the output of the voltage comparator is connected to the first input of the D-trigger, t the act input and output of which are respectively the clock input and output of the decision block. Additionally, a register of L-memory elements is introduced, the output of which is connected to the input of the counter of single elements in the register cells, the output of which is connected to the input of the correlation function deviation calculation unit, the output of which is connected to the second input of the threshold voltage level correction unit, the output of which is connected to the output of a constant generator, the output of the threshold voltage level correction block is connected to the second signal input of the decision block, which is the second signal input of its comparator voltages, and the input of the register from the L-memory elements is connected to the output of the decision block.
Благодаря новой совокупности признаков в заявленном устройстве происходит адаптация порога принятия решения о принятом символе в зависимости от вероятности появления «1» и «0» в предшествующих L-символах выходной последовательности демодулятора в условиях изменения в широких пределах уровня демодулируемого сигнала, что и обуславливает повышение помехоустойчивости демодуляции сигналов с ОФМ.Thanks to a new set of features in the claimed device, the decision threshold for the adopted symbol is adapted depending on the probability of occurrence of “1” and “0” in the previous L-symbols of the demodulator output sequence under conditions of a wide change in the level of the demodulated signal, which leads to an increase in noise immunity demodulation of signals with OFM.
Заявленное изобретение поясняется чертежами,The claimed invention is illustrated by drawings,
где на фиг.1 - блок-схема демодулятора сигналов с ОФМ;where in Fig.1 is a block diagram of a signal demodulator with OFM;
на.фиг.2 - временные диаграммы работы демодулятора в случае отсутствия преобладаний «0» и «1» в L-символах выходной последовательности (отсутствие помехи);Fig. 2 - timing diagrams of the demodulator in the absence of the prevalence of "0" and "1" in the L-symbols of the output sequence (no interference);
на фиг.3 - временные диаграммы работы демодулятора в случае преобладания «1» в L - символах выходной последовательности;figure 3 - timing diagrams of the demodulator in the case of the prevalence of "1" in L - symbols of the output sequence;
на фиг.4 - временные диаграммы работы демодулятора в случае преобладания «0» в L - символах выходной последовательности.figure 4 - timing diagrams of the demodulator in the case of the prevalence of "0" in L - symbols of the output sequence.
Заявленное устройство, показанное на фиг.1, состоит из фильтра 1, вход которого является входом для демодулируемого сигнала с ОФМ, генератора опорного сигнала 2, коррелятора 3, включающего в себя умножитель напряжений 4, входы 4.1 и 4.2 которого являются сигнальными входами коррелятора 3, интегратора 5, выход которого является выходом коррелятора 3, а вход 5.2 сброса интегратора 5 является входом установки коррелятора 3, генератора тактовых импульсов 6, блока стробирования 7, вход 7.1 которого соединен с выходом коррелятора 3, а вход установки коррелятора 5.2 присоединен к первому выходу 6.1 генератора тактовых импульсов 6, ко второму выходу 6.2 которого подключен выход управления 7.2 блока стробирования 7, выход которого подключен к входу блока задержки на длительность Т 8 и ко второму входу 9.2 блока вычитания 9, первый вход 9.1 которого подключен к выходу блока задержки на длительность Т 8, выход блока вычитания 9 подключен к входу блока вычисления модуля 10, блока вычисления модуля 10, генератора константы 13, решающего блока 18, выход которого является выходом демодулятора, выход фильтра 1 подключен к первому сигнальному входу 4.1 коррелятора 3, второй сигнальный вход 4.2 которого соединен с выходом генератора опорного сигнала 2, а выход блока вычисления модуля 10 соединен с первым входом решающего блока 18, который включает в себя последовательно соединенные компаратор напряжений 11 и D-триггер 12, выход которого является выходом решающего блока 18, при этом первый (неинвертирующий) вход 11.1 компаратора напряжений 11 является первым входом решающего блока 18, а инвертирующий вход 11.2 компаратора напряжений 11 является вторым входом, который соединен с генератором константы 13 через блок коррекции порогового уровня напряжений 14, при этом управляющий вход решающего блока 18 является входом 12.2 синхронизации D-триггера 12 и соединен со вторым выходом 6.2 генератора тактовых импульсов 6, а выход решающего блока 18 соединен с входом регистра из L-элементов памяти 17, выход которого через счетчик единичных элементов в ячейках регистра 16 соединен с блоком вычисления отклонения корреляционной функции 15, выход которого соединен со вторым входом 14.2 блока коррекции порогового уровня напряжений 14, первый вход 14.1 которого соединен с генератором константы 13, а выход - со вторым входом 11.2 компаратора напряжения 11.The claimed device, shown in figure 1, consists of a
Блоки, входящие в общую схему устройства, имеют следующее назначение. Фильтр 1 предназначен для фильтрации фазомодулированного сигнала S(t). В качестве фильтра 1 можно использовать фильтр, требования к которому сформированы в [Зюко А.Г., Фалько А.И. и др. Помехоустойчивость и эффективность систем передачи информации. - М.: Радио и связь, 1985, с.263].Blocks included in the general circuit of the device have the following purpose.
Генератор опорного сигнала 2 предназначен для формирования опорного гармонического сигнала S0(t).The reference signal generator 2 is designed to generate a harmonic reference signal S 0 (t).
Генератор тактовых импульсов 6 предназначен для задания тактовых интервалов времени T.The
Варианты реализации генератора опорных сигналов 2 и генератора тактовых импульсов 6 известны и описаны в [Спилкер Дж. Цифровая спутниковая связь. Пер. с англ. / Под ред. В.В.Маркова. - М.: Связь, 1979, с.302-382].Implementation options of the reference signal generator 2 and the
Коррелятор 3 предназначен для вычисления корреляционной функции Y(t) посредством перемножения фазомодулированного сигнала Sc(t) на опорный сигнал S0(t), используя находящиеся в его составе умножитель напряжений 4 и интегратор 5.The correlator 3 is designed to calculate the correlation function Y (t) by multiplying the phase-modulated signal S c (t) by the reference signal S 0 (t) using the voltage multiplier 4 and integrator 5 included in it.
Умножитель напряжений 4 может быть реализован на микросхеме 174ПС1, описанной в [Справочник разработчика и конструктора РЭА. Элементная база. Кн.1. - М., 1993. Сост. Масленников М.Ю., Соболев Е.А. и др.]. Интегратор 5 описан в [Титце У., Шенк К. Полупроводниковая схемотехника. Справочное руководство / Пер. с нем. - М.: Мир, 1982.].The voltage multiplier 4 can be implemented on the chip 174PS1, described in [Reference developer and constructor CEA. Elemental base.
Блок стробирования 7 предназначен для определения отсчетов Yn в моменты времени T. С помощью блока задержки на длительность Т 8, блока вычитания 9 и блока вычисления модуля 10 вычисляют абсолютное значение разности этих отсчетов. Построение данных блоков описано в [Справочник разработчика и конструктора РЭА. Элементная база. Кн.1. - М., 1993. Сост. Масленников М.Ю., Соболев Е.А. и др.].The gating unit 7 is designed to determine the samples Y n at time instants T. Using the delay unit for the duration of T 8, the subtraction unit 9 and the calculation unit of module 10, the absolute value of the difference of these samples is calculated. The construction of these blocks is described in [REA Developer's and Constructor's Reference. Elemental base.
Решающий блок 18 предназначен для принятия решения о демодулируемом информационном символе в моменты времени Т. Он состоит из компаратора напряжений 11, использующего для сравнения скорректированное пороговое значение корреляционной функции и D-триггера 12. Компаратор напряжений 11 и D-триггер 12 могут быть реализованы на микросхемах 597СА2 и 1564ТМ2 соответственно, описанных в [Справочник разработчика и конструктора РЭА, Элементная база. Кн.1. - М., 1993. Сост. Масленников М.Ю., Соболев Е.А. и др.].The decision block 18 is designed to make a decision on the demodulated information symbol at time instants T. It consists of a voltage comparator 11, which uses the adjusted threshold value of the correlation function and the D-trigger 12 for comparison. The voltage comparator 11 and the D-trigger 12 can be implemented on microcircuits 597CA2 and 1564TM2, respectively, described in [REA Developer's and Designer’s Handbook, Element Base.
Регистр из L-элементов 17 предназначен для хранения L-текущих значений напряжений, вычисленных в решающем блоке 18, сдвигая все предыдущие значения при поступлении нового. Он может быть реализован на микросхемах 1564ТМ2.The register of L-elements 17 is designed to store L-current voltage values calculated in the decision block 18, shifting all previous values when a new one arrives. It can be implemented on 1564TM2 chips.
Счетчик единичных элементов в ячейках регистра 16 предназначен для подсчета числа единичных значений напряжений, находящихся в данный момент в ячейках регистра 17. Он может быть реализован на микросхеме 1564ТМ2.The counter of single elements in the cells of the register 16 is designed to count the number of unit values of the voltages currently in the cells of the register 17. It can be implemented on the chip 1564TM2.
Блок вычисления отклонения корреляционной функции 15 предназначен для вычисления отклонения корреляционной функции и представляет собой демультиплексор, на вход которого поступают текущие показания счетчика единичных элементов в ячейках регистра 16, а к выходам подключены резисторы. В результате в каждый момент времени с блока снимается напряжение, соответствующее отклонению корреляционной функции и которое суммируется со значением корреляционной функции из генератора константы 13 в блоке вычисления скорректированного порогового значения 14. Демультиплексор блока вычисления отклонение корреляционной функции 15 может быть реализован на микросхеме 116400СК, описанной в [Фалько А.И., Зюко А.Г. Радиоприемные устройства / Под. ред. А.Г.Зюко. - М.: Связь, 1975, с.284-369], а генератор константы 13 и блок вычисления скорректированного порогового значения 14 реализуется на резистивных делителях напряжения.The unit for calculating the deviation of the correlation function 15 is designed to calculate the deviation of the correlation function and is a demultiplexer, the input of which receives the current readings of the counter of individual elements in the cells of the register 16, and resistors are connected to the outputs. As a result, at each moment of time, the voltage corresponding to the deviation of the correlation function is removed from the block and which is summed with the value of the correlation function from the constant generator 13 in the block for calculating the adjusted threshold value 14. The demultiplexer of the calculation block, the deviation of the correlation function 15 can be implemented on the chip 116400К described in [Falco A.I., Zyuko A.G. Radio Receivers / Under. ed. A.G. Zyuko. - M .: Communication, 1975, p. 284-369], and the constant generator 13 and the corrected threshold value calculation unit 14 are implemented on resistive voltage dividers.
Заявленное устройство работает следующим образом.The claimed device operates as follows.
Приходящий по каналу связи сигнал S(t) поступает на вход фильтра 1, являющийся входом демодулятора. В фильтре 1 осуществляется ослабление частотных составляющих, находящихся вне полосы частот демодулируемого сигнала. С выхода фильтра 1 сигнал Sc(t)=Uccos(2πf0t+φ0) с длительностью элемента сигнала T, где Uc - амплитуда, f0 - средняя частота, φ0 - начальная фаза, определяемая информационным символом передаваемой информации и принимает значения {0, π}, поступает на вход 4.1 умножителя напряжений 4 коррелятора 3. На второй вход 4.2 умножителя напряжений 4 коррелятора 3 поступает с генератора опорного сигнала 2 опорный сигнал S0(t)=U0cos(2πf0t) постоянной амплитуды U0. С выхода умножителя напряжений 4 коррелятора 3 сигнал произведения Sc(t) S0(t) поступает на вход 5.1 интегратора 5. На второй вход 5.2 интегратора 5 через каждый интервал T поступает тактовый импульс с выхода 6.1 генератора тактовых импульсов 6. И в интеграторе 5 производится интегрирование сигнала, поступающего с выхода умножителя напряжений 4 на длительности тактового интервала Т. В результате, на выходе коррелятора 3 формируется корреляционная функция Y(t) (фиг.2а) и поступает на вход 7.1 блока стробирования 7. В блоке стробирования 7 в момент окончания интегрирования по сигналу со второго выхода 6.2 генератора тактовых импульсов 6 происходит взятие отсчетов Yn функции корреляции Y(t) (фиг.2б).The signal S (t) coming through the communication channel is fed to the input of
Посредством сигнала с первого выхода 6.1 генератора тактовых импульсов 6 значение корреляционной функции Y(t) в интеграторе 5 сбрасывается в ноль, и после этого происходит формирование корреляционной функции для следующего элемента сигнала.By means of the signal from the first output 6.1 of the
С выхода блока стробирования 7 сигнал Yn поступает на второй вход 9.2 блока вычитания 9 и через блок задержки на длительность Т 8 на вычитающий вход 9.1 блока вычитания 9 поступает задержанный на время Т сигнал Yn-1 (фиг.2в). С выхода блока вычитания 9 сигнал разности Ypn сигналов Yn и Yn-1 поступает на блок вычисления модуля 10, где осуществляется вычисление модуля сигнала разности Ypn. С выхода блока вычисления модуля 10 модуль сигнала разности |Ypn| (фиг.2 г) поступает на вход 11.1 решающего блока 18 (неинвертирующий вход компаратора напряжений 11). На второй вход 11.2 решающего блока 18 (инвертирующий вход компаратора 11) через вход 14.1 блока коррекции порогового уровня напряжений 14 поступает скорректированный уровень напряжения
Уровень напряжения Yпор определяется предварительно в демодуляторе при подаче на его вход сигнала с ОФМ без помехи. Этот уровень выбирается равным абсолютному значению отсчета, полученному в конце длительности Т элемента сигнала (корреляционной функции), вычисленной в отсутствие помехи.The voltage level Y pores is determined previously in the demodulator when a signal from the OFM is fed to its input without interference. This level is chosen equal to the absolute value of the reference obtained at the end of the duration T of the signal element (correlation function), calculated in the absence of interference.
С выхода компаратора напряжений 11 сигнал уровня напряжения поступает на вход 12.1 D-триггера 12, где осуществляется его запись в моменты поступления на вход 12.2 с выхода 6.2 генератора 6 тактовых импульсов. Если в момент воздействия стробирующего импульса напряжения блока стробирования 7 на входах 11.1 и 11.2 компаратора 11 соотношение сигналов |Ypn| и Yпор будет соответствовать неравенству
В случае невыполнения неравенства
Принятый на n-м временном интервале Т демодулированный информационный элемент выдают потребителю и записывают первым элементом последовательности в регистр из L-элементов 17, сдвигая все предыдущие элементы на один бит при сохранении общей длины последовательности. Далее последовательность символов из регистра 17 поступает на счетчик единичных элементов в ячейках регистра 16, где вычисляют число «единиц» в измененной L-элементной последовательности и выдают это число в блок вычисления отклонения корреляционной функции 15. С выхода блока вычисления отклонения корреляционной функции 15 вычисленное значение отклонения корреляционной функции
На Фиг.2д показан результирующий демодулированный сигнал на выходе D-триггера 12.On fig.2d shows the resulting demodulated signal at the output of the D-flip-flop 12.
На фиг.3 показан процесс демодуляции сигнала S(t) при воздействии на него помехи, приводящей к преобладанию «1» в L-символах выходной последовательности.Figure 3 shows the process of demodulating the signal S (t) when exposed to interference, leading to the predominance of "1" in the L-symbols of the output sequence.
На фиг.3а показана временная диаграмма корреляционной функции Y(t), получаемой на выходе блока 4. Здесь пунктиром указан искаженный помехой импульс, приводящий к преобладанию «1» в L-символах выходной последовательности.Figure 3a shows a timing diagram of the correlation function Y (t) obtained at the output of block 4. Here, the dotted line indicates the pulse distorted by the interference, leading to the predominance of "1" in the L-symbols of the output sequence.
На фиг.3б изображена временная диаграмма корреляционной функции Yn, поступающей на второй вход 9.2 блока вычитания 9. На фиг.3в изображена временная диаграмма интегрированной корреляционной функции Yn-1, задержанная на время Т, поступающей на вход 9.1 блока вычитания 9. Здесь темным цветом указаны ошибочные значения Yn и Yn-1, полученные в результате обработки искаженного помехой импульса.FIG. 3b shows a timing diagram of the correlation function Y n supplied to the second input 9.2 of the subtraction unit 9. FIG. 3b shows a timing diagram of the integrated correlation function Y n-1 delayed by time T supplied to the input 9.1 of the subtraction unit 9. Here dark color indicates erroneous values of Y n and Y n-1 obtained as a result of processing a pulse distorted by interference.
На фиг.3г изображена временная диаграмма значений |Ypn|, представляющих модуль разность интегрированной корреляционной функции Yn и ее задержанной копии Yn-1, поступающих на вход 11.1 решающего блока 18. Здесь показан уровень заданного порогового значения Yпор, поступающего на вход 14.1 блока коррекции порогового уровня напряжений 14 от генератора константы 13, а также текущие значения
На фиг.3д показана временная диаграмма напряжения на выходе решающего блока 18, представляющего результирующий демодулированный сигнал. Здесь решение о значении логического символа «0» или «1» производилось по результатам сравнения текущего значения |Ypn| и
На фиг.3е показана временная диаграмма напряжения на выходе решающего блока 18, представляющего результирующий демодулированный сигнал. Здесь решение о значении логического символа «0» или «1» производилось по результатам сравнения текущего значения Ypn и Yпор. При выполнении неравенства |Ypn|>Yпор принималось решение о наличии логической «1».FIG. 3e shows a timing diagram of the voltage at the output of the deciding unit 18 representing the resulting demodulated signal. Here, the decision on the value of the logical symbol “0” or “1” was made by comparing the current value of Y pn and Y pores . When the inequality | Y pn |> Y then holds , a decision was made about the presence of a logical "1".
Таким образом, для рассмотренной ситуации использование выражения |Ypn|>Yпор приводит к ошибочному решению на интервале T5. В то же время использование выражения
На фиг.4 показан процесс демодуляции сигнала S(t) при воздействии на него помехи, приводящей к преобладанию «0» в Z-символах выходной последовательности.Figure 4 shows the process of demodulation of the signal S (t) when exposed to interference, leading to the predominance of "0" in the Z-symbols of the output sequence.
На фиг.4а показана временная диаграмма корреляционной функции Y(t), получаемой на выходе блока 4. Здесь пунктиром указан искаженный помехой импульс, приводящий к преобладанию «0» в L-символах выходной последовательности.Fig. 4a shows a timing diagram of the correlation function Y (t) obtained at the output of block 4. Here, the dotted line indicates the pulse distorted by the interference, leading to the predominance of “0” in the L-symbols of the output sequence.
На фиг.4б изображена временная диаграмма корреляционной функции Yn, поступающей на второй вход 9.2 блока вычитания 9. На фиг.4в изображена временная диаграмма интегрированной корреляционной функции Yn-1, задержанная на время Т, поступающей на вход 9.1 блока вычитания 9. Здесь темным цветом указаны ошибочные значения Yn и Yn-1, полученные в результате обработки искаженного помехой импульса.FIG. 4b shows a timing diagram of the correlation function Y n supplied to the second input 9.2 of the subtraction unit 9. FIG. 4b shows a timing diagram of the integrated correlation function Y n-1 delayed by time T supplied to the input 9.1 of the subtraction unit 9. Here dark color indicates erroneous values of Y n and Y n-1 obtained as a result of processing a pulse distorted by interference.
На фиг.4г изображена временная диаграмма значений |Ypn|, представляющих модуль разность интегрированной корреляционной функции Yn и ее задержанной копии Yn-1, поступающих на вход 11.1 решающего блока 18. Здесь показан уровень заданного порогового значения Yпор, поступающего на вход 14.1 блока коррекции порогового уровня напряжений 14 от генератора константы 13, а также текущие значения
На фиг.4д показана временная диаграмма напряжения на выходе решающего блока 18, представляющего результирующий демодулированный сигнал. Здесь решение о значении логического символа «0» или «1» производилось по результатам сравнения текущего значения |Ypn| и
На фиг.4е показана временная диаграмма напряжения на выходе решающего блока 18, представляющего результирующий демодулированный сигнал. Здесь решение о значении логического символа «0» или «1» производилось по результатам сравнения текущего значения |Ypn| и Yпор. При выполнении неравенства |Ypn|>Yпор принималось решение о наличии логической «1».Fig. 4e shows a timing diagram of the voltage at the output of the deciding unit 18 representing the resulting demodulated signal. Here, the decision on the value of the logical symbol “0” or “1” was made by comparing the current value | Y pn | and Y then . When the inequality | Y pn |> Y then holds , a decision was made about the presence of a logical "1".
Таким образом, для рассмотренной ситуации использование в качестве порога Yпор приводит к ошибочному принятию решения на интервале T8. В то же время использование в качестве порога
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2011114194/08A RU2460224C1 (en) | 2011-04-11 | 2011-04-11 | Differential phase-shift keyed signal demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2011114194/08A RU2460224C1 (en) | 2011-04-11 | 2011-04-11 | Differential phase-shift keyed signal demodulator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2460224C1 true RU2460224C1 (en) | 2012-08-27 |
Family
ID=46937975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2011114194/08A RU2460224C1 (en) | 2011-04-11 | 2011-04-11 | Differential phase-shift keyed signal demodulator |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2460224C1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2549360C1 (en) * | 2014-01-28 | 2015-04-27 | Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военная академия связи имени маршала Советского Союза С.М. Буденного" Министерства Обороны Российской Федерации (Минобороны России) | Signal demodulator with relative phase modulation |
| RU2574217C2 (en) * | 2013-11-06 | 2016-02-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Псковский государственный университет" | Starter-generator set for self-contained power supply based on rotary-vane engine with external heat supply and method of its usage |
| RU2656577C1 (en) * | 2017-08-30 | 2018-06-05 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Томский государственный университет" (ТГУ, НИ ТГУ) | Digital coherent demodulator of four-position signal with phase manipulation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0620666B1 (en) * | 1993-04-14 | 2004-07-07 | Matsushita Electric Industrial Co., Ltd. | Differential continuous phase modulation system for multipath environments |
| RU2271071C2 (en) * | 2003-07-07 | 2006-02-27 | Александр Петрович Романов | Method and device for demodulating relative phase modulated signals |
| RU2408996C2 (en) * | 2009-03-11 | 2011-01-10 | Государственное образовательное учреждение высшего профессионального образования "Сибирский государственный университет телекоммуникаций и информатики" (ГОУ ВПО "СибГУТИ") | Method to demodulate signals of relative phase modulation and device for its realisation |
-
2011
- 2011-04-11 RU RU2011114194/08A patent/RU2460224C1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0620666B1 (en) * | 1993-04-14 | 2004-07-07 | Matsushita Electric Industrial Co., Ltd. | Differential continuous phase modulation system for multipath environments |
| RU2271071C2 (en) * | 2003-07-07 | 2006-02-27 | Александр Петрович Романов | Method and device for demodulating relative phase modulated signals |
| RU2408996C2 (en) * | 2009-03-11 | 2011-01-10 | Государственное образовательное учреждение высшего профессионального образования "Сибирский государственный университет телекоммуникаций и информатики" (ГОУ ВПО "СибГУТИ") | Method to demodulate signals of relative phase modulation and device for its realisation |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2574217C2 (en) * | 2013-11-06 | 2016-02-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Псковский государственный университет" | Starter-generator set for self-contained power supply based on rotary-vane engine with external heat supply and method of its usage |
| RU2549360C1 (en) * | 2014-01-28 | 2015-04-27 | Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военная академия связи имени маршала Советского Союза С.М. Буденного" Министерства Обороны Российской Федерации (Минобороны России) | Signal demodulator with relative phase modulation |
| RU2656577C1 (en) * | 2017-08-30 | 2018-06-05 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Томский государственный университет" (ТГУ, НИ ТГУ) | Digital coherent demodulator of four-position signal with phase manipulation |
| RU2781271C1 (en) * | 2022-03-30 | 2022-10-11 | Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный университет аэрокосмического приборостроения" | Amplitude shift keying demodulator |
| RU2808227C1 (en) * | 2023-07-05 | 2023-11-28 | Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный университет аэрокосмического приборостроения" | Amplitude shift keying demodulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6064688A (en) | CDMA synchronous acquisition circuit | |
| CN108347397B (en) | Receiver for receiving modulated signal and method for synchronizing the same | |
| RU2408996C2 (en) | Method to demodulate signals of relative phase modulation and device for its realisation | |
| EP0467712A2 (en) | Phase demodulator for psk-modulated signals | |
| US9490968B2 (en) | CDR voter with improved frequency offset tolerance | |
| RU2460225C1 (en) | Differential phase-shift keyed signal demodulator | |
| RU2460224C1 (en) | Differential phase-shift keyed signal demodulator | |
| RU2099892C1 (en) | Method and device for relative phase modulated signal demodulation | |
| RU2099893C1 (en) | Relative-phase-modulation correlating signal receiver | |
| JP2780692B2 (en) | CDMA receiver | |
| RU2271071C2 (en) | Method and device for demodulating relative phase modulated signals | |
| JP2006060691A (en) | Synchronous tracking circuit | |
| KR100431716B1 (en) | FSK Demodulator using DLL and a demodulating method | |
| US6504883B1 (en) | Synchronous detector | |
| RU2277760C2 (en) | Method for transferring information in communication systems with noise-like signals and a software product | |
| RU2549360C1 (en) | Signal demodulator with relative phase modulation | |
| WO2015173928A1 (en) | Demodulation apparatus | |
| RU2237978C2 (en) | Method and device for correlative reception of relative phase modulated signals | |
| US20040156452A1 (en) | Spread-spectrum demodulator | |
| RU2781271C1 (en) | Amplitude shift keying demodulator | |
| RU2748858C1 (en) | Digital coherent signal demodulator with binary relative phase shift keying | |
| RU2323536C1 (en) | Method for receiving noise-like frequency-manipulated signals with continuous phase | |
| SU1716615A1 (en) | Coherent receiver of frequency-shift radio signals with continuous phase | |
| CN104734743A (en) | Bit synchronization method and device | |
| SU1555892A1 (en) | Device for synchronizing code sequence |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20130412 |