Nothing Special   »   [go: up one dir, main page]

KR870004450A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR870004450A
KR870004450A KR1019860008422A KR860008422A KR870004450A KR 870004450 A KR870004450 A KR 870004450A KR 1019860008422 A KR1019860008422 A KR 1019860008422A KR 860008422 A KR860008422 A KR 860008422A KR 870004450 A KR870004450 A KR 870004450A
Authority
KR
South Korea
Prior art keywords
cell plate
mos transistor
memory device
semiconductor memory
voltage generating
Prior art date
Application number
KR1019860008422A
Other languages
English (en)
Other versions
KR930010937B1 (ko
Inventor
후미오 호리구치
미츠기 오구라
야스오 이토
마사키 모모도미
Original Assignee
와타리 스기이치로
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와타리 스기이치로, 가부시키가이샤 도시바 filed Critical 와타리 스기이치로
Publication of KR870004450A publication Critical patent/KR870004450A/ko
Application granted granted Critical
Publication of KR930010937B1 publication Critical patent/KR930010937B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명이 적용된 DRAM칩의 회로도.
제4도는 제3도에 도시된 메모리 어레이 중 1컬럼을 나타낸 회로도.
제6도는 메모리셀 트랜지스터와셀플레이트 및 분할저항의 등가 회로도.
제13도는 제7도에 도시된 셀플레이트 전압 발생회로의 다른 실시예를 나타낸 도면이다.

Claims (20)

  1. 하나의 트랜지스터와 하나의 메모리 캐패시터로 이루어져 있으며 반도체기판에 형성되는 다수의 메모리셀로 구성되는 최소한 하나 이상의 메모리셀 어레이 블로과, 상기 메모리셀을 어드레스하기 위한 다수의 워드선, 상기 메모리 캐패시터로부터 정보를 독출해 내거나 기록하는데 필요한 다수의 비트선, 상기 메모리 캐패시터의 공통전극을 구성하도록 상기 반도체기판상에 형성되는 최소한 하나 이상의 셀플레이트, 전원전위와 접지전위 사이의 레벨에 해당하는 전압을 상기 셀 플레이트에 공급하기 위한 셀플레이트 전압 발생수단 및 상기 셀플레이트 전압 발생수단의 출력임피던스를 제어하기 위한 제어수단을 구비하여 이루어진 반도체 기억장치.
  2. 제1항에 있어서, 셀플레이트 전압 발생수단은 전원전위와 접지전위간의 전압차를 분할하며 출력단을 구비하고 있는 제1전압분할 수단과, 전원전위와 접지전위간의 전압차를 분할하며 상기 제1전압분할수단의 출력단에 표결되는 출력단을 구비하고 있는 한편 그 출력임피던스가 제어수단에 의해 제어되는 제2전압분할 수단으로 구성되는 것을 특징으로 하는 반도체 기억장치.
  3. 제2항에 있어서, 제2전압분할 수단은 게이트와 소오스 및 드레인을 갖추고 있으면서 그 드레인이 전원단에 연결되어 있는 제 1MOS 트랜지스터와, 게이트 소오스 및 드레인을 갖추고 있으면서 그 소오스가 접지단에 연결되고 그 드레인이 상기 제 1MOS 트랜지스터의 소오스의 연결되어 있는 제 2MOS 트랜지스터를 포함하는 것이고, 상기 제1, 제2MOS트랜지스터의 게이트가 서로 연결되어 제어단자를 형성하는 것을 특징으로 하는 반도체 기억장치.
  4. 제3항에 있어서, 제어수단은 제 3MOS 트랜지스터와, 제어단자를 충전시키기 위해서 게이트가 상기 제 3MOS 트랜지스터의 소오스에 연결되어 있는 제 4MOS 트랜지스터, 상기 제어단자를 방전시키기 위한 제 5MOS 트랜지스터로 구성되는 것을 특징으로 하는 반도체 기억장치.
  5. 제3항에 있어서, 출력 임피던스의 저하기간동안에 전하를 집적하기 위한 집적수단을 포함하는 타이머수단과, 미리 설정된 양에 관련해서 상기 집적전하의 레벨에 따라 상기 제어단자를 방전시키는 방전용 MOS트랜지스터가 부가된 것을 특징으로 하는 반도체 기억장치.
  6. 제5항에 있어서, 집적된 전하에 의해 얻어지는 전압을 분할해서 방전용 MOS 트랜지스터의 게이트에 공급하기 위한 전압분할 수단이 부가된 것을 특징으로 하는 반도체 기억장치.
  7. 제2항에 있어서, 제1전압분할 수단은 전원전위와 접지전위에 직렬로 연결된 제1, 제2 저항 수단으로 구성된 것을 특징으로 하는 반도체 기억장치.
  8. 제1항에 있어서, 제어수단은 메모리셀 어레이 블록이 활성 모우드일때 셀플레이트전압 발생수단의 출력임피던스를 저하시키는 것을 특징으로 하는 반도체 기억장치.
  9. 제1항에 있어서, 제어수단은 메모리셀 어레이블록이 대기모우드일때 셀플레이트 전압 발생수단의 출력임피던스를 저하시키는 것을 특징으로 하는 반도체 기억장치.
  10. 제1항에 있어서, 제어수단이 출력임피던스를 저하시킨 후 소정기간에 셀플레이트전압 발생수단의 출력임피던스를 증가시키기 위한 타이머수단이 부가된 것을 특징으로 하는 반도체 기억장치.
  11. 제1항에 있어서, 다수의 메모리셀 어레이 블록이 형성되고, 셀플레이트가 상기 메모리셀 어레이블록에 공통으로 증가시키기 위한 타이머수단이 부가된 것을 특징으로 하는 반도체 기억장치.
  12. 제1항에 있어서, 셀플레이트 전압 발생수단이 제1저항 수단과 제2저항수단, 제3저항수단 및 전원전위와 접지전위간에 직렬로 연결되는 제4저항수단을 구비하고 있는 것이고, 상기 제2, 제4저항 수단의 접속점이 출력단을 형성하는 것을 특징으로 하는 반도체 기억장치.
  13. 제12항에 있어서, 제어수단이 출력단과, 제1, 제2저항 수단간의 접속점에 연결되고, 또한 출력단과 제3, 제4저항 수단간의 접속점에 각각 연결되는 2개의 단락수단으로 구성된 것을 특징으로 하는 반도체 기억장치.
  14. 제1항에 있어서, 셀플레이트전압 발생수단의 출력 임피던스는 소정기간 저하되고, 상기 소정기간동안의 셀플레이트 전압의 시정수는 메모리셀의 사이클 시간의 30배보다 작은 것을 특징으로 하는 반도체 기억장치.
  15. 제1항에 있어서, 셀플레이트 전압 발생수단의 출력임피던스는 소정기간 저하되고, 상기 소정기간동안의 셀플레이트 전압의 시정수는 메모리셀의 사이클 시간의 10배보다 작은 것을 특징으로 하는 반도체 기억장치.
  16. 하나의 트랜지스터와 하나의 메모리 캐패시터로 이루어져 있으면서 반도체기판의 표면에 형성되는 다수의 메모리셀로 이루어져 있되 제1메모리셀 어레이블록은 활성상태에 있으면서 제2메모리셀 어레이 블록은 대기상태에 있게 되는 최소한 그 이상의 제1, 제2메모리셀 어레이블록과, 상기 메모리셀을 어드레스하기 위한 다수의 워드선, 상기 메모리 캐패시터로부터 정보를 독출해 내거나 기록하는데 필요한 다수의 비트선, 상기 메모리 캐패시터의 공통전극을 구성하도록 상기 반도체 기판상에 형성되는 최소한 하나이상의 셀플레이트, 전원전위와 접지전위 사이의 레벨에 해당되는 전압을 상기 셀플레이트에 공급하기 위한 셀플레이트 전압 발생수단 및 상기 셀플레이트 전압 발생수단의 출력임피던스를 제어하기 위한 제어수단을 구비하여 이루어진 반도체 기억장치.
  17. 제16항에 있어서, 셀플레이트가 각 메모리셀 어레이 블록에 대해 형성되고, 셀플레이트 전압 발생수단과 제어수단이 각 메모리셀 어레이 블록에 대해 제공되어 있는 것을 특징으로 하는 반도체 기억장치.
  18. 제17항에 있어서, 셀플레이트 전압 발생수단이 제1저항수단과 제2저항수단, 제3저항수단 및 전원전위와 접지전위간에 직렬로 연결되는 제4저항 수단을 구비하고 있는 것이고, 상기 제2, 제3저항수단의 접속점이 출력단을 형성하며, 각 제어수단은 제1, 제2저항수단과 접속점과 상기 출력단 사이에 연결되는 제1MOS트랜지스터쌍과, 제3, 제4저항수단간 접속점과 상기 접력단간에 연결되는 제2MOS트랜지스터쌍으로 이루어져 있다. 상기 MOS트랜지스터쌍의 각 MOS트랜지스터는 활성화신호를 받아들이는 게이트 입력을 구비하고 있으며, 다른 MOS트랜지스터는 어드레스 신호를 받아들이는 게이트 입력을 구비하고 있는 한편, 상기 어드레스 신호는 활성화된 메모리셀 어레이 블록과 대기 메모리셀 어레이 블록간이 상보적인(complementary)상호인 것을 특징으로 하는 반도체 기억장치.
  19. 제17항에 있어서, 제어수단은 대응되는 메모리셀 어레이 블록이 활성상태에 있을 때 셀플레이트 전압 발생수단의 출력임피던스를 저하시키는 것을 특징으로 하는 반도체 기억장치.
  20. 제16항에 있어서, 셀플레이트가 다수의 메모리셀어레이 블록상에 공통으로 형성되는 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860008422A 1985-10-09 1986-10-08 셀플레이트 전압발생수단을 갖춘 반도체 기억장치 KR930010937B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60225353A JPH0731908B2 (ja) 1985-10-09 1985-10-09 半導体記憶装置
JP60-225353 1985-10-09

Publications (2)

Publication Number Publication Date
KR870004450A true KR870004450A (ko) 1987-05-09
KR930010937B1 KR930010937B1 (ko) 1993-11-17

Family

ID=16828007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860008422A KR930010937B1 (ko) 1985-10-09 1986-10-08 셀플레이트 전압발생수단을 갖춘 반도체 기억장치

Country Status (3)

Country Link
US (1) US4799193A (ko)
JP (1) JPH0731908B2 (ko)
KR (1) KR930010937B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2680007B2 (ja) * 1987-12-04 1997-11-19 株式会社日立製作所 半導体メモリ
US5687109A (en) * 1988-05-31 1997-11-11 Micron Technology, Inc. Integrated circuit module having on-chip surge capacitors
JPH088339B2 (ja) * 1988-10-19 1996-01-29 株式会社東芝 半導体メモリ
JP2790215B2 (ja) * 1988-10-31 1998-08-27 株式会社日立製作所 半導体集積回路装置
JP2771880B2 (ja) * 1990-02-23 1998-07-02 株式会社日立製作所 半導体装置
KR960006880B1 (ko) * 1990-05-24 1996-05-23 가부시키가이샤 도시바 반도체 기억장치
JPH0828476B2 (ja) * 1991-06-07 1996-03-21 富士通株式会社 半導体装置及びその製造方法
US5355330A (en) * 1991-08-29 1994-10-11 Hitachi, Ltd. Capacitive memory having a PN junction writing and tunneling through an insulator of a charge holding electrode
US5253205A (en) * 1991-09-05 1993-10-12 Nippon Steel Semiconductor Corporation Bit line and cell plate clamp circuit for a DRAM
JP3385622B2 (ja) * 1992-01-30 2003-03-10 富士通株式会社 スタティックｒａｍ
US5321647A (en) * 1992-05-07 1994-06-14 International Business Machines Corp. Semiconductor memory device and operational method with reduced well noise
KR960002330B1 (ko) * 1993-12-23 1996-02-16 현대전자산업주식회사 프리차지 전압 발생회로
US5508962A (en) * 1994-06-29 1996-04-16 Texas Instruments Incorporated Apparatus and method for an active field plate bias generator
AU3962995A (en) * 1994-10-19 1996-05-15 Micron Technology, Inc. An efficient method for obtaining usable parts from a partially good memory integrated circuit
US5946257A (en) 1996-07-24 1999-08-31 Micron Technology, Inc. Selective power distribution circuit for an integrated circuit
KR100281280B1 (ko) * 1997-06-30 2001-03-02 김영환 반도체 메모리 소자의 셀 플레이트 전압 발생장치
US7170798B2 (en) * 2003-08-29 2007-01-30 Infineon Technologies Ag Controlled substrate voltage for memory switches
US8536892B2 (en) * 2008-02-29 2013-09-17 Palo Alto Research Center Incorporated System for testing transistor arrays in production
SG182272A1 (en) 2010-01-20 2012-08-30 Semiconductor Energy Lab Semiconductor device
KR102420735B1 (ko) 2016-08-19 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 전원 제어 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632217B2 (ja) * 1981-06-29 1994-04-27 富士通株式会社 半導体記憶装置
JPS589289A (ja) * 1981-07-09 1983-01-19 Mitsubishi Electric Corp Ｍｏｓダイナミツクメモリ
JPS5848294A (ja) * 1981-09-16 1983-03-22 Mitsubishi Electric Corp Ｍｏｓダイナミツクメモリ
JPS5862893A (ja) * 1981-10-09 1983-04-14 Mitsubishi Electric Corp Ｍｏｓダイナミツクメモリ
US4491936A (en) * 1982-02-08 1985-01-01 Mostek Corporation Dynamic random access memory cell with increased signal margin
JPS59121691A (ja) * 1982-12-01 1984-07-13 Fujitsu Ltd ダイナミツク型半導体記憶装置
JPS60185293A (ja) * 1984-03-02 1985-09-20 Fujitsu Ltd 半導体記憶装置

Also Published As

Publication number Publication date
KR930010937B1 (ko) 1993-11-17
JPS6284490A (ja) 1987-04-17
JPH0731908B2 (ja) 1995-04-10
US4799193A (en) 1989-01-17

Similar Documents

Publication Publication Date Title
KR870004450A (ko) 반도체 기억장치
US10902893B2 (en) Negative bitline write assist circuit and method for operating the same
USRE34797E (en) Semiconductor memory device having a back-bias voltage generator
US3514765A (en) Sense amplifier comprising cross coupled mosfet's operating in a race mode for single device per bit mosfet memories
US3796998A (en) Mos dynamic memory
KR950012462A (ko) 반도체 기억장치
KR960025784A (ko) 반도체 메모리
KR950001776A (ko) 강유전체 메모리
US4876669A (en) MOS static type RAM having a variable load
KR900010794A (ko) 불휘발성 반도체 메모리
KR960012006A (ko) 계층화된 내부전위에 응답하여 동작하는 반도체 기억장치
KR870009396A (ko) 불휘발성 반도체 기억장치
KR950020749A (ko) 반도체 불휘발성 기억장치
KR930005017A (ko) 반도체 dram 장치
KR890008826A (ko) 다이나믹 랜덤 액세스 메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법
GB1361780A (en) Silicon gate complementary mos dynamic ram
KR890007288A (ko) 다이나믹 랜덤 억세스 메모리
US4161791A (en) Automatic refresh memory cell
KR100368705B1 (ko) 가변 전압 분리 게이트
KR100400048B1 (ko) 강유전체 메모리 장치
KR940005515B1 (ko) 디코더 회로
US4380055A (en) Static RAM memory cell
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
KR950020734A (ko) 반도체 기억장치
KR930003150A (ko) 데이터 보유 모드에서의 리프레시 단축회로를 갖춘 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031030

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee