Nothing Special   »   [go: up one dir, main page]

KR20230021212A - 플라즈마 처리 장치 및 이를 이용한 표시 장치 제조 방법 - Google Patents

플라즈마 처리 장치 및 이를 이용한 표시 장치 제조 방법 Download PDF

Info

Publication number
KR20230021212A
KR20230021212A KR1020210102609A KR20210102609A KR20230021212A KR 20230021212 A KR20230021212 A KR 20230021212A KR 1020210102609 A KR1020210102609 A KR 1020210102609A KR 20210102609 A KR20210102609 A KR 20210102609A KR 20230021212 A KR20230021212 A KR 20230021212A
Authority
KR
South Korea
Prior art keywords
encapsulation layer
plasma processing
layer
paragraph
direction conversion
Prior art date
Application number
KR1020210102609A
Other languages
English (en)
Inventor
김수연
양희준
윤승호
정세훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210102609A priority Critical patent/KR20230021212A/ko
Priority to CN202210905433.6A priority patent/CN115705990A/zh
Priority to US17/880,588 priority patent/US20230038597A1/en
Publication of KR20230021212A publication Critical patent/KR20230021212A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/26—Plasma torches
    • H05H1/32—Plasma torches using an arc
    • H05H1/34—Details, e.g. electrodes, nozzles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/26—Plasma torches
    • H05H1/32—Plasma torches using an arc
    • H05H1/34—Details, e.g. electrodes, nozzles
    • H05H1/3468—Vortex generators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

한 실시예에 따른 표시 장치의 제조 방법은 제1 기판, 상기 제1 기판과 마주하는 제2 기판, 상기 제1 기판과 상기 제2 기판 사이에 위치하는 발광층, 상기 제1 기판에 위치하는 패드부, 상기 패드부 위에 위치하는 박막 봉지층을 포함하는 표시 패널을 형성하는 단계, 플라즈마 처리 장치를 이용하여, 상기 패드부 위에 위치하는 박막 봉지층을 제거하는 단계, 그리고 상기 박막 봉지층이 제거되어 드러나 상기 패드부 위에 집적회로 칩이 실장된 연성 회로 기판을 부착하는 단계를 포함할 수 있다.

Description

플라즈마 처리 장치 및 이를 이용한 표시 장치 제조 방법 {PLASMA PROCESSING DEVICE AND MANUFACTURING METHOD OF DISPLAY DEVICE BY USING THE SAME}
본 개시는 플라즈마 처리 장치 및 이를 이용한 표시 장치 제조 방법에 관한 것이다.
평판 표시 장치는 액정 표시 장치(liquid crystal display: LCD), 플라즈마 표시 장치(plasma display panel: PDP), 유기 발광 표시 장치(organic light emitting diode device: OLED device), 전계 효과 표시 장치(field effect display: FED), 전기 영동 표시 장치(electrophoretic display device) 등을 포함한다.
이러한 표시 장치는 영상을 표시하는 복수의 화소를 포함하는 표시 영역과 표시 영역 주변의 주변 영역을 포함하고, 표시 장치는 주변 영역에 위치하고 복수의 화소에 포함된 복수의 신호선에 신호를 전달하기 위한 구동부를 포함한다.
표시 장치의 복수의 신호선과 구동부를 연결하기 위하여, 플라즈마 처리 장치를 이용하여 복수의 신호선들 위에 위치하는 절연층을 식각하여 제거한다.
이 때, 표시 영역과 주변 영역 사이의 표면 높이 차인 단차가 큰 경우, 표시 영역과 주변 영역의 인접 부분에 위치하는 절연층에 플라즈마 기체가 충분히 가해지지 못해, 절연층이 완전히 제거되지 않을 수 있다. 이에 의해 복수의 신호선과 구동부가 서로 연결되지 못할 수 있다.
실시예들은 표시 영역과 표시 영역 주변의 주변 영역 사이의 표면 단차가 있을 경우에도 표시 영역과 주변 영역의 인접 부분에 위치하는 절연층을 충분히 제거할 수 있는 플라즈마 처리 장치 및 이를 이용한 표시 장치 제조 방법을 제공하기 위한 것이다.
그러나, 실시예들이 해결하고자 하는 과제는 상술한 과제에 한정되지 않고 실시예들에 포함된 기술적 사상의 범위에서 다양하게 확장될 수 있다.
한 실시예에 따른 플라즈마 처리 장치는 전원 공급부, 상기 전원 공급부에 연결된 플라즈마 전극, 상기 플라즈마 전극이 설치되는 플라즈마 처리부, 상기 플라즈마 처리부에 연결된 공정 기체 배출관, 그리고 상기 플라즈마 처리부와 상기 공정 기체 배출관 사이에 위치하는 기체 방향 변환부를 포함할 수 있다.
상기 기체 방향 변환부는 내부 면에 형성된 홈부를 포함할 수 있다.
상기 홈부는 상기 기체 방향 변환부의 상기 내부 면에 나선 형태로 형성될 수 있다.
상기 홈부는 상기 기체 방향 변환부의 상기 내부 면과 일정 각도를 이루도록 형성될 수 있다.
상기 일정 각도는 약 30도 내지 약 60도의 각도일 수 있다.
상기 홈의 깊이는 약 1mm 내지 약 2mm일 수 있다.
상기 홈의 상기 나선형은 등간격으로 배치될 수 있고, 상기 일정 각도는 약 45도일 수 있고, 상기 등간격은 약 10mm일 수 있다.
상기 기체 방향 변환부는 노즐과 상기 노즐의 내부를 가로지르도록 배치된 기체 방향 변환 필터를 포함할 수 있다.
상기 기체 방향 변환 필터는 복수의 홀을 포함할 수 있다.
상기 플라즈마 처리부를 통과한 공정 기체는 선형류(linear flow)로 배출될 수 있고, 상기 기체 방향 변환부를 통과한 상기 공정 기체는 와류(turbulent flow)로 배출될 수 있다.
한 실시예에 따른 표시 장치의 제조 방법은 제1 기판, 상기 제1 기판과 마주하는 제2 기판, 상기 제1 기판과 상기 제2 기판 사이에 위치하는 발광층, 상기 제1 기판에 위치하는 패드부, 상기 패드부 위에 위치하는 박막 봉지층을 포함하는 표시 패널을 형성하는 단계, 플라즈마 처리 장치를 이용하여, 상기 패드부 위에 위치하는 박막 봉지층을 제거하는 단계, 그리고 상기 박막 봉지층이 제거되어 드러나 상기 패드부 위에 집적회로 칩이 실장된 연성 회로 기판을 부착하는 단계를 포함할 수 있다.
상기 표시 패널은 상기 발광층과 상기 제2 기판 사이에 위치하는 색변환층을 더 포함할 수 있고, 상기 표시 패널은 상기 발광층과 상기 색변환층을 포함하는 표시 영역, 상기 패드부가 위치하는 구동부 영역, 그리고 상기 표시 영역과 상기 구동부 영역 사이에 위치하는 차단 영역을 포함할 수 있고, 상기 박막 봉지층은 제1 무기 봉지층, 제2 무기 봉지층, 상기 제2 무기 봉지층과 상기 제2 무기 봉지층 사이에 위치하는 유기 봉지층을 포함할 수 있고, 상기 유기 봉지층은 상기 표시 영역에 위치하고, 상기 제1 무기 봉지층과 상기 제2 무기 봉지층은 상기 표시 영역과 상기 차단 영역에 위치할 수 있고, 상기 박막 봉지층을 제거하는 단계는 상기 구동부 영역에 위치하는 상기 제1 무기 봉지층과 상기 제2 무기 봉지층을 제거할 수 있다.
상기 박막 봉지층을 제거하는 단계는 상기 플라즈마 처리 장치에서 와류로 배출되는 공정 기체를 이용할 수 있다.
상기 플라즈마 처리 장치는 전원 공급부, 상기 전원 공급부에 연결된 플라즈마 전극, 상기 플라즈마 전극이 설치되는 플라즈마 처리부, 상기 플라즈마 처리부에 연결된 공정 기체 배출관, 그리고 상기 플라즈마 처리부와 상기 공정 기체 배출관 사이에 위치하는 기체 방향 변환부를 포함할 수 있고, 상기 박막 봉지층을 제거하는 단계는 상기 기체 방향 변환부를 통과한 상기 공정 기체를 이용할 수 있다.
상기 기체 방향 변환부는 내부 면에 형성된 홈부를 포함할 수 있고, 상기 홈부는 상기 기체 방향 변환부의 상기 내부 면에 나선 형태로 형성될 수 있고, 상기 박막 봉지층을 제거하는 단계는 상기 나선 형태의 상기 홈부를 통과한 상기 공정 기체를 이용할 수 있다.
상기 기체 방향 변환부는 노즐과 상기 노즐의 내부를 가로지르도록 배치된 기체 방향 변환 필터를 포함할 수 있고, 상기 박막 봉지층을 제거하는 단계는 상기 기체 방향 변환 필터를 통과한 상기 공정 기체를 이용할 수 있다.
상기 기체 방향 변환 필터는 복수의 홀을 포함할 수 있고, 상기 박막 봉지층을 제거하는 단계는 상기 복수의 홀을 통과한 상기 공정 기체를 이용할 수 있다.
상기 구동부 영역 중 상기 표시 영역에 인접한 영역에 공급되는 상기 공정 기체의 유량은 상기 구동부 영역의 나머지 영역에 공급되는 상기 공정 기체의 유량과 거의 같을 수 있다.
상기 구동부 영역 중 상기 표시 영역으로부터 약 100μm 이격된 위치의 상기 박막 봉지층을 제거하는 단계의 식각 속도는 상기 구동부 영역 중 상기 표시 영역으로부터 약 500μm 이상 이격된 위치의 상기 박막 봉지층을 제거하는 단계의 상기 식각 속도와 거의 같을 수 있다.
실시예들에 따르면, 표시 영역과 표시 영역 주변의 주변 영역 사이의 표면 단차가 있을 경우에도 표시 영역과 주변 영역의 인접 부분에 위치하는 절연층을 충분히 제거할 수 있다.
그러나, 실시예들의 효과는 상술한 효과에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있음이 자명하다.
도 1은 한 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 2는 한 실시예에 따른 표시 장치의 단면도이다.
도 3 내지 도 5는 한 실시예에 따른 표시 장치의 제조 방법을 도시한 단면도이다.
도 6은 한 실시예에 따른 플라즈마 처리 장치의 간략도이다.
도 7은 한 실시예에 따른 플라즈마 처리 장치의 기체 방향 변환부의 단면도이다.
도 8은 한 실시예에 따른 플라즈마 처리 장치의 기체 방향 변환부의 단면도이다.
도 9는 한 실시예에 따른 플라즈마 처리 장치의 기체 방향 변환 필터의 평면도이다.
도 10 및 도 11은 단차부에 공급되는 기체의 공급 방향과 공급량을 도시한 그래프이다.
도 12 및 도 13은 위치에 따른 식각 속도를 도시한 그래프이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
또한, 명세서 전체에서, "연결된다"라고 할 때, 이는 둘 이상의 구성요소가 직접적으로 연결되는 것만을 의미하는 것이 아니고, 둘 이상의 구성요소가 다른 구성요소를 통하여 간접적으로 연결되는 것, 물리적으로 연결되는 것뿐만 아니라 전기적으로 연결되는 것, 또는 위치나 기능에 따라 상이한 명칭들로 지칭되었으나 일체인 것을 의미할 수 있다.
이하에서는 도면을 참조하여 다양한 실시예와 변형예들을 상세하게 설명한다.
도 1을 참고하여, 한 실시예에 따른 표시 장치에 대하여 설명한다. 도 1은 한 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 1을 참고하면, 표시 장치는 표시 패널(1000), 연성 회로 기판(20), 집적회로 칩(integrated circuit chip)(30), 그리고 인쇄 회로 기판(40)을 포함할 수 있다.
표시 패널(1000)은 영상이 표시되는 화면에 해당하는 표시 영역(display area)(DA), 그리고 표시 영역(DA)에 인가되는 각종 신호들을 생성 및/또는 전달하기 위한 회로들 및/또는 신호선들이 배치되어 있는 비표시 영역(non-display area)(NDA)을 포함한다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다. 도 1에서 표시 영역(DA)과 비표시 영역(NDA)의 경계를 점선 사각형으로 나타내었다.
표시 패널(1000)의 표시 영역(DA)에는 복수의 화소들(PX)이 행렬로 배치될 수 있다. 또한, 표시 영역(DA)에는 제1 스캔선(scan line)(121), 제2 스캔선(122), 데이터선(data line)(171), 구동 전압선(driving voltage line)(172), 공통 전압선(common voltage line)(173), 초기화 전압선(initializing voltage line)(174) 같은 신호선들이 배치될 수 있다.
제1 스캔선(121)과 제2 스캔선(122)은 대략 제1 방향(x)으로 연장될 수 있다. 데이터선(171), 구동 전압선(172), 공통 전압선(173) 및 초기화 전압선(174)은 대략 제2 방향(y)으로 연장될 수 있다.
구동 전압선(172), 공통 전압선(173) 및 초기화 전압선(174) 중 적어도 하나는 대략 제1 방향(x)으로 연장하는 전압선과 대략 제2 방향(y)으로 연장하는 전압선을 포함하여, 메시(mesh) 형태로 배치될 수도 있다.
각각의 화소(PX)에는 제1 스캔선(121), 제2 스캔선(122), 데이터선(171), 구동 전압선(172), 공통 전압선(173), 초기화 전압선(174) 등이 연결되어, 각각의 화소(PX)는 이들 신호선으로부터 제1 스캔 신호, 제2 스캔 신호, 데이터 전압, 구동 전압, 공통 전압, 구동 전압 등을 인가받을 수 있다. 각 화소(PX)는 발광 다이오드 같은 발광 소자(light emitting element)를 포함할 수 있다.
표시 패널(1000)의 표시 영역(DA)에는 사용자의 접촉 및/또는 비접촉 터치를 감지하기 위한 터치 전극들이 배치될 수 있다.
표시 패널(1000)의 비표시 영역(NDA)에는 표시 패널(1000)의 외부로부터 신호들을 전달받기 위한 패드들(pads)이 배열되어 있는 제1 패드부(pad portion)(PDa)가 위치할 수 있고, 제1 패드부(PDa)에는 연성 회로 기판(20)의 제1 단부가 접합될 수 있다. 연성 회로 기판(20)의 제1 단부에는 패드들이 배열되어 있는 제2 패드부(PDb)가 위치할 수 있다. 제2 패드부(PDb)는 제1 패드부(PDa)에 접합될 수 있다.
연성 회로 기판(20)의 패드들은 표시 패널(1000)의 패드들에 전기적으로 연결될 수 있다. 제1 패드부(PDa)와 제2 패드부(PDb) 간의 기계적 및 전기적 접합을 위해, 제1 패드부(PDa)와 제2 패드부(PDb) 사이에는 이방성 도전막(도시하지 않음)이 위치할 수 있다. 이방성 도전막은 필름 형태의 열경화성 수지(예컨대, 에폭시 수지, 아크릴 수지, 폴리에스테르 수지, 비스말레이미드 수지, 시아네이트 수지 등) 내에 도전 입자들이 분산된 형태를 가질 수 있다. 이방성 도전막은 열과 압력을 동시에 가해주는 공정을 통해 전자 부품들을 기계적 및 전기적으로 접합할 수 있다.
표시 패널(1000)은 2개 이상의 제1 패드부들(PDa)을 포함할 수 있고, 제1 패드부들(PDa)은 표시 패널(1000)의 한 가장자리를 따라 서로 떨어져 위치할 수 있다. 각각의 제1 패드부(PDa)에는 대응하는 연성 회로 기판(20)의 제2 패드부(PDb)가 접합될 수 있다. 표시 패널(1000)은 크기에 따라 하나의 제1 패드부(PDa)를 포함할 수 있고, 하나의 연성 회로 기판(20)이 접합될 수도 있다.
표시 패널(1000)의 비표시 영역(NDA)에는 표시 패널(1000)을 구동하기 위한 각종 신호를 생성 및/또는 처리하는 구동 장치(driving unit)가 위치할 수 있다. 구동 장치는 데이터선(171)에 데이터 신호를 인가하는 데이터 구동부(data driver), 제1 스캔선(121) 및 제2 스캔선(122)에 게이트 신호를 인가하는 게이트 구동부(gate driver), 그리고 데이터 구동부 및 게이트 구동부를 제어하는 신호 제어부(signal controller)를 포함할 수 있다.
화소들(PX)은 게이트 구동부에서 생성되는 스캔 신호에 따라 소정 타이밍에 데이터 전압 또는 초기화 전압을 인가받을 수 있다. 게이트 구동부는 표시 패널(1000)에 집적될 수 있고, 표시 영역(DA)의 적어도 일측에 위치할 수 있다.
데이터 구동부는 집적회로 칩(30)으로 제공될 수 있다. 집적회로 칩(30)은 연성 회로 기판(20)에 실장될 수 있다. 집적회로 칩(30)에서 출력되는 신호들은 연성 회로 기판(20)의 제2 패드부(PDb)와 표시 패널(1000)의 제1 패드부(PDa)를 통해 표시 패널(1000)로 전달될 수 있다.
표시 장치는 복수의 집적회로 칩(30)을 포함할 수 있고, 각각의 연성 회로 기판(20)에 집적회로 칩(30)이 하나씩 위치할 수 있다. 집적회로 칩(30)은 표시 패널(1000)의 비표시 영역(NDA)에 실장될 수도 있고, 이 경우, 집적회로 칩(30)은 표시 영역(DA)과 제1 패드부(PDa) 사이에 위치할 수 있다.
신호 제어부는 집적회로 칩으로 제공될 수 있고, 인쇄 회로 기판(40)에 실장될 수 있다. 데이터 구동부와 신호 제어부는 통합 칩으로 제공될 수도 있다.
연성 회로 기판(20)의 제2 단부(제1 단부의 대향 단)에 위치하는 패드부는 인쇄 회로 기판(40)의 패드부에 접합되고 전기적으로 연결되어, 표시 패널(1000)과 인쇄 회로 기판(40) 간에 신호들을 전달할 수 있다. 인쇄 회로 기판(40)은 2개 이상의 패드부를 포함할 수 있고, 패드부들은 표시 패널(1000)의 한 가장자리를 따라 서로 떨어져 위치할 수 있다. 인쇄 회로 기판(40)은 연성 회로 기판(20)의 개수에 대응하는 개수의 패드부들을 포함할 수 있다.
집적회로 칩(30)은 표시 영역(DA)에 제공되는 신호들을 출력할 수 있다. 예컨대, 집적회로 칩(30)은 데이터 전압, 구동 전압, 공통 전압, 초기화 전압 등을 출력할 수 있다. 비표시 영역(NDA)에는 집적회로 칩(30)에서 출력되는 데이터 전압, 구동 전압, 공통 전압 및 초기화 전압을 표시 영역(DA)의 데이터선(171), 구동 전압선(172), 공통 전압선(173) 및 초기화 전압선(174)으로 각각 전달하기 위한 데이터 전압 전달선, 구동 전압 전달선, 공통 전압 전달선 및 초기화 전압을 초기화 전압선이 위치할 수 있다. 집적회로 칩(30)은 게이트 구동부를 제어하기 위한 신호들을 또한 출력할 수 있다.
집적회로 칩(30)이 출력하는 신호들은 연성 회로 기판(20)의 제2 패드부(PDb)의 제2 패드들과 접속된 제1 패드부(PDa)의 제1 패드들을 통해 표시 패널(1000)로 입력될 수 있다.
집적회로 칩(30)은 위와 같은 신호들을 생성하는데 기초가 되는 신호들(예컨대, 영상 데이터 및 이와 관련된 신호, 전원 등)을 인쇄 회로 기판(40)의 패드부의 패드들과 접속된 연성 회로 기판(20)의 제2 단부에 위치하는 패드부의 패드들을 통해 입력받을 수 있다. 인쇄 회로 기판(40)에는 프로세서, 메모리 등이 위치할 수 있다. 표시 장치가 이동통신 단말기에 적용되는 경우, 프로세서는 중앙 처리 장치, 그래픽 처리 장치, 모뎀 등을 포함하는 애플리케이션 프로세서일 수 있다. 연성 회로 기판(20)은 벤딩될 수 있고, 인쇄 회로 기판(40)은 표시 패널(1000)의 배면에 위치할 수 있다.
그러면, 도 1과 함께 도 2를 참고하여, 표시 장치에 대하여 설명한다. 도 2는 한 실시예에 따른 표시 장치의 단면도이다.
도 1과 함께 도 2를 참고하면, 실시예에 따른 표시 장치는 복수의 화소(PX)가 위치하는 표시 영역(DA)과 표시 영역의 주변에 위치하는 비표시 영역(NDA)을 포함한다.
먼저, 표시 영역(DA)에 대하여 설명한다.
표시 영역(DA)은 표시 패널(1000)과 색변환 패널(2000)을 포함한다. 도시하지는 않았지만 표시 장치는 터치부를 더 포함할 수 있고, 터치부는 표시 패널(1000)과 색변환 패널(2000) 사이에 위치할 수 있다.
표시 패널(1000)은 제1 기판(110)을 포함한다. 제1 기판(110)은 잘 휘어지고 구부러지며 접히거나 말릴 수 있는 플라스틱 등의 플렉서블 소재를 포함할 수 있다. 도시하지는 않았지만, 기판(110)은 서로 중첩하는 복수의 절연 필름을 포함할 수 있고, 중첩하는 절연 필름들 사이에 위치하는 배리어 필름을 더 포함할 수 있다.
제1 기판(110) 위에는 버퍼층(111)이 위치한다.
버퍼층(111)은 기판(SB)과 반도체층(130) 사이에 위치하여 다결정 규소를 형성하기 위한 결정화 공정 시 기판(SB)으로부터 불순물을 차단하여 다결정 규소의 특성을 향상시킬 수 있다.
버퍼층(111)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 그리고 실리콘질산화물(SiOxNy)과 같은 무기 절연 물질을 포함할 수 있다. 버퍼층(111)은 비정질 실리콘(Si)을 포함할 수 있다.
버퍼층(111) 위에는 제1 반도체(130)가 위치할 수 있다. 제1 반도체(130)는 다결정 실리콘 물질을 포함할 수 있다. 즉, 제1 반도체(130)는 다결정 반도체로 이루어질 수 있다. 제1 반도체(130)는 소스 영역(131), 채널 영역(132) 및 드레인 영역(133)을 포함할 수 있다.
제1 반도체(130)의 소스 영역(131)은 제1 소스 전극(SE1)과 연결될 수 있고, 제1 반도체(130)의 드레인 영역(133)은 제1 드레인 전극(DE1)과 연결될 수 있다.
제1 반도체(130) 위에는 제1 게이트 절연막(141)이 위치할 수 있다. 제1 게이트 절연막(141)은 실리콘질화물, 실리콘산화물, 실리콘질산화물 등을 포함하는 단일층 또는 다층 구조일 수 있다.
제1 게이트 절연막(141) 위에는 제1 게이트 하부 전극(GE1-L)이 위치할 수 있다. 제1 게이트 하부 전극(GE1-L)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)을 포함할 수 있고, 이를 포함하는 단일층 또는 다층 구조일 수 있다.
제1 게이트 하부 전극(GE1-L) 위에는 제2 게이트 절연막(142)이 위치할 수 있다. 제2 게이트 절연막(142)은 실리콘질화물, 실리콘산화물, 실리콘질산화물 등을 포함할 수 있다. 제2 게이트 절연막(142)은 실리콘질화물, 실리콘산화물, 실리콘질산화물을 포함하는 단일층 또는 다층 구조일 수 있다.
제2 게이트 절연막(142) 위에는 제1 게이트 상부 전극(GE1-U)이 위치할 수 있다. 제2 게이트 하부 전극(GE1-L)과 제2 게이트 상부 전극(GE1-U)은 제2 게이트 절연막(142)을 사이에 두고 중첩할 수 있다. 제1 게이트 상부 전극(GE1-U)과 제1 게이트 하부 전극(GE1-L)은 제1 게이트 전극(GE1)을 이룬다. 제1 게이트 전극(GE1)은 제1 반도체(130)의 채널 영역(132)과 기판(SB)에 수직한 제3 방향(z)으로 중첩할 수 있다.
제1 게이트 상부 전극(GE1-U)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등을 포함할 수 있고, 이를 포함하는 단일층 또는 다층 구조일 수 있다.
제2 게이트 절연막(142) 위에는 제1 게이트 상부 전극(GE1-U)과 같은 층으로 이루어진 금속층(BML)이 위치할 수 있고, 금속층(BML)은 뒤에서 설명할 제2 트랜지스터(TR2)와 중첩할 수 있다. 금속층(BML)은 구동 전압선, 또는 제2 트랜지스터(TR2)의 게이트 전극이나 소스 전극과 연결되어, 하부 게이트 전극의 역할을 할 수도 있다.
제1 반도체(130), 제1 게이트 전극(GE1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)은 제1 트랜지스터(TR1)를 구성한다. 제1 트랜지스터(TR1)는 발광 다이오드(LED)와 연결된 구동 트랜지스터일 수 있고, 다결정 반도체를 포함하는 트랜지스터로 이루어질 수 있다.
제1 게이트 전극(GE1) 위에는 제1 층간 절연막(161)이 위치할 수 있다. 제1 층간 절연막(161)은 실리콘질화물, 실리콘산화물, 실리콘질산화물 등을 포함할 수 있다. 제1 층간 절연막(161)은 실리콘질화물을 포함하는 층과 실리콘산화물을 포함하는 층이 적층되어 있는 다중층으로 이루어질 수 있다. 이때, 제1 층간 절연막(161)에서 실리콘질화물을 포함하는 층이 실리콘산화물을 포함하는 층보다 기판(110)에 가까이 위치할 수 있다.
제1 층간 절연막(161) 위에는 제2 반도체(135)가 위치할 수 있다. 제2 반도체(135)는 금속층(BML)과 중첩할 수 있다.
제2 반도체(135)는 산화물 반도체를 포함할 수 있다. 산화물 반도체는 산화 인듐(In), 산화 주석(Sn), 산화 아연(Zn), 산화 하프늄(Hf), 산화 알루미늄(Al) 중 적어도 하나를 포함할 수 있다. 예를 들면, 제2 반도체(135)는 IGZO(Indium-Gallium-Zinc Oxide)를 포함할 수 있다.
제2 반도체(135)는 채널 영역(137)과 채널 영역(137)의 양 옆에 위치하는 소스 영역(136) 및 드레인 영역(138)을 포함할 수 있다. 제2 반도체(135)의 소스 영역(136)은 제2 소스 전극(SE2)과 연결될 수 있고, 제2 반도체(135)의 드레인 영역(138)은 제2 드레인 전극(DE2)과 연결될 수 있다.
제2 반도체(135) 위에는 제3 게이트 절연막(143)이 위치할 수 있다. 제3 게이트 절연막(143)은 실리콘질화물, 실리콘산화물, 실리콘질산화물 등을 포함할 수 있다.
도시한 실시예에서, 제3 게이트 절연막(143)은 제2 반도체(135) 및 제1 층간 절연막(161) 위의 전면에 위치할 수 있다. 따라서, 제3 게이트 절연막(143)은 제2 반도체(135)의 소스 영역(136), 채널 영역(137) 및 드레인 영역(138)의 상부면 및 측면을 덮고 있다.
제3 게이트 절연막(143)이 소스 영역(136) 및 드레인 영역(138)의 상부면을 덮고 있지 않다면, 제2 반도체(135)의 일부 물질이 제3 게이트 절연막(143)의 측면으로 이동할 수도 있다. 본 실시예에서는 제3 게이트 절연막(143)이 제2 반도체(135) 및 제1 층간 절연막(161) 위의 전면에 위치함으로써, 금속 입자의 확산에 따른 제2 반도체(135)와 제2 게이트 전극(GE2)의 단락을 방지할 수 있다.
그러나 실시예들은 이에 한정되지 아니하고, 제3 게이트 절연막(143)은 제2 반도체(135) 및 제1 층간 절연막(161) 위의 전면에 위치하지 않을 수도 있다. 예를 들면, 제3 게이트 절연막(143)은 제2 게이트 전극(GE2)과 제2 반도체(135) 사이에만 위치할 수도 있다. 즉, 제3 게이트 절연막(143)은 제2 반도체(135)의 채널 영역(137)과 중첩하고, 소스 영역(136) 및 드레인 영역(138)과는 중첩하지 않을 수 있다. 이를 통해, 고해상도를 구현하는 과정에서 반도체의 채널의 길이가 줄어들 수 있다.
제3 게이트 절연막(143) 위에는 제2 게이트 전극(GE2)이 위치할 수 있다.
제2 게이트 전극(GE2)은 제2 반도체(135)의 채널 영역(137)과 기판(110)에 수직한 제3 방향(z)으로 중첩할 수 있다. 제2 게이트 전극(GE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)을 포함할 수 있으며, 이를 포함하는 단일층 또는 다층 구조일 수 있다. 예를 들어, 제2 게이트 전극(GE2)은 티타늄을 포함하는 하부층과 몰리브덴을 포함하는 상부층을 포함할 수 있고, 티타늄을 포함하는 하부층은 상부층의 건식 식각 시 식각 기체인 플르오린(F)이 확산되는 것을 방지할 수 있다.
제2 반도체(135), 제2 게이트 전극(GE2), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)은 제2 트랜지스터(TR2)를 구성한다. 제2 트랜지스터(TR2)는 제1 트랜지스터(TR1)의 스위칭을 위한 스위칭 트랜지스터일 수 있고, 산화물 반도체를 포함하는 트랜지스터로 이루어질 수 있다.
제2 게이트 전극(GE2) 위에는 제2 층간 절연막(162)이 위치할 수 있다. 제2 층간 절연막(162)은 실리콘질화물, 실리콘산화물, 실리콘질산화물 등을 포함할 수 있다. 제2 층간 절연막(162)은 실리콘질화물을 포함하는 층과 실리콘산화물을 포함하는 층이 적층되어 있는 다중층으로 이루어질 수 있다.
제2 층간 절연막(162) 위에는 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1), 그리고 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)이 위치할 수 있다. 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)은 알루미늄(Al), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu) 등을 포함할 수 있으며, 이를 포함하는 단일층 또는 다층 구조일 수 있다. 예를 들어, 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)은 티타늄, 몰리브덴, 크롬, 및 탄탈륨 등 내화성 금속(refractory metal) 또는 이들의 합금을 포함하는 하부막, 비저항이 낮은 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속을 포함하는 중간막, 티타늄, 몰리브덴, 크롬, 및 탄탈륨 등 내화성 금속을 포함하는 상부막의 삼중막 구조일 수 있다.
제1 소스 전극(SE1)은 제1 반도체(130)의 소스 영역(131)과 연결될 수 있고, 제1 드레인 전극(DE1)은 제1 반도체(130)의 드레인 영역(133)과 연결될 수 있다.
제2 소스 전극(SE2)은 제2 반도체(135)의 소스 영역(136)과 연결될 수 있고, 제2 드레인 전극(DE2)은 제2 반도체(135)의 드레인 영역(138)과 연결될 수 있다.
제1 소스 전극(SE1), 제1 드레인 전극(DE1), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2) 위에는 제1 절연층(170)이 위치할 수 있다. 제1 절연층(170)은 유기막 또는 무기막일 수 있다. 예를 들어, 제1 절연층(170)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
제1 절연층(170) 위에는 연결 전극(CE)과 데이터선(171), 구동 전압선(172)이 위치할 수 있다. 연결 전극(CE)과 데이터선(DL)은 알루미늄(Al), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 크로뮴(Cr), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)등을 포함할 수 있고, 이를 포함하는 단일층 또는 다층 구조일 수 있다.
연결 전극(CE)은 제1 드레인 전극(DE1)과 연결된다.
제1 절연층(170), 연결 전극(CE)과 데이터선(DL) 위에는 제2 절연층(180)이 위치할 수 있다. 제2 절연층(180)은 그 위에 형성될 발광층의 발광 효율을 높이기 위해 단차를 없애고 평탄화하는 역할을 할 수 있다. 제2 절연층(180)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
제2 절연층(180) 위에는 화소 전극(191)이 위치할 수 있다. 화소 전극(191)은 제2 절연층(180)의 접촉구를 통해 제1 드레인 전극(DE1)과 연결될 수 있다.
화소 전극(191)은 화소(PX)마다 개별적으로 위치할 수 있다. 화소 전극(191)은 은(Ag), 리튬(Li), 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg), 금(Au) 같은 금속을 포함할 수 있고, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수도 있다. 화소 전극(191)은 금속 물질 또는 투명 도전성 산화물을 포함하는 단일층 또는 이들을 포함하는 다중층으로 이루어질 수 있다. 예를 들면, 화소 전극(191)은 인듐 주석 산화물(ITO)/은(Ag)/인듐 주석 산화물(ITO)의 삼중막 구조를 가질 수 있다.
화소 전극(191) 위에는 화소 정의막(350)이 위치할 수 있다. 화소 정의막(350)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다. 화소 정의막(350)은 블랙 염료를 포함하여 빛을 투과하지 않을 수 있다.
화소 정의막(350)은 화소 전극(191)과 중첩하는 화소 개구부를 가지고, 화소 정의막(350)의 화소 개구부에는 발광층(370)이 위치할 수 있다.
발광층(370)은 적색, 녹색 및 청색 등의 기본 색의 광을 고유하게 내는 물질층을 포함할 수 있다. 발광층(370)은 서로 다른 색의 광을 내는 복수의 물질층이 적층된 구조를 가질 수도 있다.
예를 들어, 발광층(370)은 유기 발광층일 수 있고, 유기 발광층은 발광층과 정공 수송층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electron-transporting layer, ETL) 및 전자 주입층(electron-injection layer, EIL) 중 하나 이상을 포함하는 복수층일 수 있다. 유기 발광층이 이들 모두를 포함할 경우 정공 주입층이 애노드 전극인 화소 전극(191) 위에 위치하고 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다.
발광층(370) 및 화소 정의막(350) 위에는 공통 전극(270)이 위치할 수 있다. 공통 전극(270)은 모든 화소(PX)에 공통으로 위치할 수 있고, 비표시 영역(NDA)의 공통 전압 전달부(도시하지 않음)를 통해 공통 전압(ELVSS)을 인가받을 수 있다.
공통 전극(270)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 등을 포함하는 반사성 금속 또는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수 있다.
화소 전극(191), 발광층(370), 공통 전극(270)은 발광 다이오드(LED)를 이룰 수 있다. 여기서, 화소 전극(191)은 정공 주입 전극인 애노드이며, 공통 전극(270)은 전자 주입 전극인 캐소드일 수 있다. 그러나 실시예는 반드시 이에 한정되는 것은 아니며, 유기 발광 표시장치의 구동 방법에 따라 화소 전극(191)이 캐소드가 되고, 공통 전극(270)이 애노드가 될 수도 있다.
화소 전극(191) 및 공통 전극(270)으로부터 각각 정공과 전자가 발광층(370) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
실시예에 따른 표시 장치의 구동 트랜지스터인 제1 트랜지스터(TR1)가 다결정 반도체를 포함할 수 있고, 스위칭 트랜지스터의 일부인 제2 트랜지스터(TR2)가 산화물 반도체를 포함할 수 있다. 고속 구동을 위해 기존의 약 60Hz의 주파수를 약 120Hz로 높임으로써 동영상의 움직임을 더 자연스럽게 표현할 수 있으나, 이로 인해 소비 전력이 증가하게 된다. 높아진 소비 전력을 보상하기 위해 정지 영상을 구동할 때의 주파수를 낮출 수 있다. 예를 들면, 정지 영상 구동시 약 1Hz로 구동할 수 있다. 이처럼 주파수가 낮아지는 경우 누설 전류가 발생할 수 있다. 일 실시예에 의한 표시 장치에 따르면, 구동 트랜지스터인 제1 트랜지스터(TR1)가 다결정 반도체를 포함하도록 함으로써 높은 전자이동도를 가질 수 있고, 스위칭 트랜지스터인 제2 트랜지스터(TR2)가 산화물 반도체를 포함하도록 함으로써, 누설 전류를 최소화할 수 있다. 즉, 스위칭 트랜지스터와 구동 트랜지스터가 서로 다른 반도체 물질을 포함하도록 함으로써 보다 안정적으로 구동할 수 있으며 높은 신뢰성을 가질 수 있다.
공통 전극(270) 위에 봉지층(600)이 위치한다. 봉지층(600)은 표시 패널(1000)의 상부면뿐만 아니라 측면까지 덮어 표시 패널(1000)을 밀봉할 수 있다.
봉지층(600)은 복수의 층을 포함할 수 있고, 그 중 무기막과 유기막을 모두 포함하는 복합막으로 형성될 수 있다. 예를 들면, 봉지층(600)은 제1 무기 봉지층(610), 유기 봉지층(620), 제2 무기 봉지층(630)이 순차적으로 형성된 3중층으로 이루어질 수 있다.
봉지층(600) 위에는 색변환 패널(2000)이 위치한다.
색변환 패널(2000)은 표시 패널(1000)의 제1 기판(110)과 마주하는 제2 기판(210)을 포함한다. 제2 기판(210)은 잘 휘어지고 구부러지며 접히거나 말릴 수 있는 플라스틱 등의 플렉서블 소재를 포함할 수 있다.
제2 기판(210)과 표시 패널(1000) 사이에 복수의 색필터(230), 제1 절연층(240), 격벽(410), 복수의 색변환층(330), 그리고 제2 절연층(510)이 위치한다.
색변환 패널(2000)은 별도의 차광 부재 없이, 서로 다른 색을 투과하는 복수의 색필터(230)가 중첩하는 중첩 영역이 차광 영역(도시하지 않음)을 제공할 수 있다.
제2 절연층(510)과 표시 패널(1000) 사이에는 충진층(도시하지 않음)이 위치할 수 있다.
격벽(410)은 표시 패널(1000)의 화소 정의막(350)과 중첩하도록 위치한다. 즉, 격벽(410)은 표시 패널(1000)의 불투명 영역과 중첩하도록 배치되고, 복수의 색변환층(330)은 표시 패널(1000)의 발광 영역과 중첩하도록 배치된다.
또한, 격벽(410)은 색변환 패널(2000)의 차광 영역과 중첩한다.
격벽(410)은 복수의 색필터(230)와 중첩하는 개구부들(420)을 가질 수 있고, 복수의 색변환층(330)은 격벽(410)의 개구부들(420)에 위치하여, 복수의 색변환층(330)은 격벽(410)으로 둘러싸인 영역에 위치할 수 있다.
복수의 색변환층(330)은 표시 패널로부터 입사되는 제1 파장의 빛을 투과하고 복수의 산란체(도시하지 않음)를 포함하는 투과층(도시하지 않음), 표시 패널로부터 입사되는 제1 파장의 빛을 제2 파장의 빛으로 색변환하며 복수의 제1 양자점과 복수의 산란체를 포함하는 제1 색변환층, 표시 패널로부터 입사되는 제1 파장의 빛을 제3 파장의 빛으로 색변환하며 복수의 제2 양자점과 복수의 산란체를 포함하는 제2 색변환층을 포함할 수 있다. 제1 파장의 빛은 최대 발광 피크 파장이 약 380nm 내지 약 480nm, 예를 들어, 약 420nm 이상, 약 430nm 이상, 약 440nm 이상, 또는 약 445nm 이상, 그리고 약, 470nm 이하, 약 460nm 이하, 또는 약 455nm 이하인 청색광일 수 있다. 제2 파장의 빛은 최대 발광 피크 파장이 약 600nm 내지 약 650nm, 예를 들어, 약 620nm 내지 약 650nm인 적색광일 수 있고, 제3 파장의 빛은 최대 발광 피크 파장이 약 500nm 내지 약 550nm, 예를 들어, 약 510 nm 내지 약 550 nm인 녹색광일 수 있다.
복수의 색필터(230)는 제2 파장의 빛을 투과하고 나머지 파장의 빛을 흡수하여 제1 색변환층을 통과하여 색변환된 후 제2 기판(210) 쪽으로 발광되는 제2 파장의 빛의 순도를 높일 수 있는 제1 색필터, 제3 파장의 빛을 투과하고 나머지 파장의 빛을 흡수할 수 있어 제2 색변환층을 통과하여 색변환된 후 제2 기판(210) 쪽으로 발광되는 제3 파장의 빛의 순도를 높일 수 있는 제2 색필터, 투과층을 통과한 제1 파장의 빛을 투과하고 나머지 파장의 빛을 흡수할 수 있어 투과층을 통과한 후 제2 기판(210) 쪽으로 발광되는 제1 파장의 빛의 순도를 높일 수 있는 제3 색필터를 포함할 수 있다.
복수의 산란체는 복수의 색변환층(330)에 입사되는 빛을 산란시켜 빛의 효율을 높일 수 있다.
제2 절연층(510)은 복수의 색변환층(330)을 덮어 보호함으로써, 색변환 패널(2000)을 표시 패널에 부착할 때 주입되는 충진층의 성분이 복수의 색변환층(330)으로 유입되는 것을 방지한다.
다음으로, 비표시 영역(NDA)에 대하여 설명한다.
비표시 영역(NDA)은 차단 영역(SA)과 구동부 영역(PA)을 포함한다.
비표시 영역(NDA)의 차단 영역(SA)에는 제1 스페이서(SP1), 제2 스페이서(SP2), 제3 스페이서(SP3), 제4 스페이서(SP4)가 위치한다. 제1 스페이서(SP1), 제2 스페이서(SP2), 제3 스페이서(SP3), 제4 스페이서(SP4)는 순서대로 표시 영역(DA)으로부터 멀어지도록 위치한다. 즉, 제2 스페이서(SP2)는 제1 스페이서(SP1)보다 외곽부에 위치하고, 제3 스페이서(SP3)는 제2 스페이서(SP2)보다 외곽부에 위치하고, 제4 스페이서(SP4)는 제3 스페이서(SP3)보다 외곽부에 위치한다.
제1 스페이서(SP1) 및 제2 스페이서(SP2)는 표시 영역(DA)에 위치하는 제1 절연층(170) 및 제2 절연층(180)과 같은 층으로 이루어질 수 있고, 제3 스페이서(SP3)는 표시 영역(DA)에 위치하는 제1 절연층(170), 제2 절연층(180), 화소 정의막(350)과 같은 층으로 이루어진 절연막과 추가적인 절연막으로 이루어질 수 있다. 제4 스페이서(SP4) 역시 표시 영역(DA)에 위치하는 제1 절연층(170) 및 제2 절연층(180)과 같은 층으로 이루어질 수 있으나, 이에 한정되지 않는다.
제1 무기 봉지층(610)과 제2 무기 봉지층(630)은 기판(110) 전면에 형성되어 제1 스페이서(SP1), 제2 스페이서(SP2), 제3 스페이서(SP4)와 제4 스페이서(SP4) 위에도 위치하지만, 유기 봉지층(620)은 비표시 영역(NDA) 중 제1 스페이서(SP1)와 제2 스페이서(SP2)의 외곽에는 위치하지 않는다.
유기 봉지층(620)을 형성할 때, 제1 스페이서(SP1), 제2 스페이서(SP2), 제3 스페이서(SP3), 그리고 제4 스페이서(SP4)는 유기 물질이 넘치지 않도록 하는 댐(dam) 역할을 할 수 있고, 유기 물질은 제1 스페이서(SP1) 내지 제4 스페이서(SP4)의 외각으로 넘치지 않도록 형성되기 때문에, 유기 봉지층(620)은 제1 스페이서(SP1) 내지 제4 스페이서(SP4)의 외곽에는 위치하지 않도록 형성될 수 있다.
또한, 비표시 영역(NDA)의 차단 영역(SA)에는 제1 기판(110)과 제2 기판(210) 사이에 위치하여, 제1 기판(110)과 제2 기판(210)을 서로 결합하여 밀봉하는 실런트(S)가 위치한다.
제2 기판(210) 중 실런트(S)와 중첩하는 제2 기판(210)의 부분에는 색필터(230)와 색변환층(330)이 위치하지 않을 수 있다.
실런트(S)를 형성할 때, 제4 스페이서(SP4)는 실런트(S)가 표시 영역(DA) 쪽으로 확산되는 것을 방지할 수 있다.
색변환 패널(2000)의 제2 기판(210)은 표시 영역(DA)과 비표시 영역(NDA)의 차단 영역(SA)에 위치하지만 비표시 영역(NDA)의 구동부 영역(PA)에는 위치하지 않는다.
비표시 영역(NDA)의 구동부 영역(PA)에는 표시 영역(DA)의 신호선들에 연결된 신호 패드부(PD1), 신호 패드부(PD1)에 연결된 제1 패드부(PDa), 그리고 연성 회로 기판(20)의 제2 패드부(PDb)가 위치한다.
신호 패드부(PD1)는 표시 영역(DA)의 금속층(BML)과 같은 층으로 형성될 수 있고, 제1 패드부(PDa)는 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1), 그리고 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)과 같은 층으로 형성될 수 있다.
신호 패드부(PD1)는 그 위에 위치하는 제2 게이트 절연막(142) 및 제1 층간 절연막(161)에 형성된 접촉 구멍(OP)을 통해 제1 패드부(PDa)와 연결된다.
봉지층(600)의 제1 무기 봉지층(610) 및 제2 무기 봉지층(630)은 비표시 영역(NDA)의 구동부 영역(PA)에서 제거되어, 제1 무기 봉지층(610) 및 제2 무기 봉지층(630)에 의해 덮이지 않는 제1 패드부(PDa)는 연성 회로 기판(20)에 형성된 제2 패드부(PDb)와 접속될 수 있다.
연성 회로 기판(20)에 실장된 집적회로 칩(30)에서 출력되는 신호들은 연성 회로 기판(20)의 제2 패드부(PDb)와 표시 패널(1000)의 제1 패드부(PDa)를 통해 표시 패널(1000)로 전달될 수 있다.
그러면, 도 1 및 도 2와 함께, 도 3 내지 도 5를 참고하여, 한 실시예에 따른 표시 장치의 제조 방법에 대하여 설명한다. 도 3 내지 도 5는 한 실시예에 따른 표시 장치의 제조 방법을 도시한 단면도이다.
표시 장치의 제조 방법은 표시 패널(1000)에 연성 회로 기판(20)을 접합하는 공정(OLB(outer lead bonding) 공정이라고 함)을 위주로 설명한다.
먼저, 도 1 및 도 2와 함께 도 3을 참고하면, 표시 패널(1000)과 색변환 패널(2000)을 포함하는 표시 영역(DA), 제1 스페이서(SP1) 내지 제4 스페이서(SP4)가 위치하는 차단 영역(SA)과 신호 패드부(PD1)와 신호 패드부(PD1)에 연결된 제1 패드부(PDa)가 위치하는 구동부 영역(PA)을 포함하는 비표시 영역(NDA)형성한다.
이 때, 제1 무기 봉지층(610)과 제2 무기 봉지층(630)은 기판(110) 전면에 형성되어 비표시 영역(NDA)의 차단 영역(SA)과 구동부 영역(PA)에도 위치한다.
다음으로, 도 1 및 도 2와 함께, 도 4를 참고하면, 비표시 영역(NDA)의 구동부 영역(PA)에 위치하는 제1 무기 봉지층(610)과 제2 무기 봉지층(630)을 제거하여, 제1 패드부(PDa)를 노출한다. 이 때, 플라즈마 처리 장치를 이용한 플라즈마 식각으로 제1 무기 봉지층(610)과 제2 무기 봉지층(630)을 제거한다.
플라즈마 식각으로 제1 무기 봉지층(610)과 제2 무기 봉지층(630)을 제거할 때, 표시 패널(1000)과 색변환 패널(2000)을 포함하는 표시 영역(DA) 및 비표시 영역(NDA)의 차단 영역(SA)과 색변환 패널(2000)이 위치하지 않는 비표시 영역(NDA)의 구동부 영역(PA)사이의 표면 높이 차이인 단차에 의해 비표시 영역(NDA)의 구동부 영역(PA) 중 표시 영역(DA)에 인접한 영역에 플라즈마 식각 기체의 공급이 원활하지 않을 수 있고, 이에 의해 비표시 영역(NDA)의 구동부 영역(PA) 중 표시 영역(DA)에 인접한 영역에서 제1 무기 봉지층(610)과 제2 무기 봉지층(630)이 잘 제거되지 않을 수 있다. 이처럼, 제1 무기 봉지층(610)과 제2 무기 봉지층(630)이 잘 제거되지 않을 경우, 구동부 영역(PA)의 제1 패드부(PDa)가 완전히 노출되지 않을 수 있고, 이에 의해 제1 패드부(PDa)와 제2 패드부(PDb)가 서로 접촉하기 어려울 수 있다.
본 실시예에 따른 표시 장치의 제조 방법에 따르면, 뒤에서 설명할 플라즈마 처리 장치(900)를 이용하여 비표시 영역(NDA)의 구동부 영역(PA)의 제1 무기 봉지층(610)과 제2 무기 봉지층(630)을 제거함으로써, 표시 패널(1000)과 색변환 패널(2000)을 포함하는 표시 영역(DA)과 비표시 영역(NDA)의 구동부 영역(PA) 사이의 표면 높이 차이인 단차가 있어도, 비표시 영역(NDA)의 구동부 영역(PA) 중 표시 영역(DA)에 인접한 영역에 플라즈마 식각 기체가 균일하게 공급될 수 있고, 제1 무기 봉지층(610)과 제2 무기 봉지층(630)이 잘 제거될 수 있다. 이에 대하여, 뒤에서 보다 구체적으로 설명한다.
다음으로, 도 1 및 도 2와 함께, 도 5를 참고하면, 제1 무기 봉지층(610)과 제2 무기 봉지층(630)이 제거되어 제1 패드부(PDa)가 노출된 비표시 영역(NDA)의 구동부 영역(PA)에, 집적회로 칩(30)이 실장되고 제2 패드부(PDb)가 위치하는 연성 회로 기판(20)을 배치한 후 압착하여 연성 회로 기판(20)의 제2 패드부(PDb)와 표시 패널(1000)의 제1 패드부(PDa)를 서로 접착 연결한다.
그러면, 도 6을 참고하여, 본 실시예에 따른 표시 장치의 제조 방법에 이용되는 플라즈마 처리 장치(900)에 대하여 설명한다. 도 6은 한 실시예에 따른 플라즈마 처리 장치의 간략도이다.
도 6을 참고하면, 본 실시예에 따른 플라즈마 처리 장치(900)는 전원 공급부(91), 전원 공급부(91)에 연결된 플라즈마 전극(92)을 포함하는 플라즈마 처리부(90), 플라즈마 처리부(90)에 공정 기체를 공급하기 위한 기체 공급부(93), 플라즈마 처리된 공정 기체가 배출되는 공정 기체 배출관(94), 그리고 플라즈마 전극(92)을 포함하는 플라즈마 처리부(90)와 공정 기체 배출관(94) 사이에 위치하는 기체 방향 변환부(95)를 포함한다.
기체 방향 변환부(95)는 플라즈마 처리부(90)에서 플라즈마 처리된 공정 기체가 공급되는 방향을 변환시켜 처리되는 부분에 단차가 크더라도 균일한 공정 기체가 공급될 수 있도록 한다.
그럼, 도 6과 함께 도 7을 참고하여, 한 실시예에 따른 플라즈마 처리 장치(900)의 기체 방향 변환부(95)에 대하여 설명한다. 도 7은 한 실시예에 따른 플라즈마 처리 장치의 기체 방향 변환부의 단면도이다.
도 6과 함께 도 7을 참고하면, 본 실시예에 따른 플라즈마 처리 장치(900)의 기체 방향 변환부(95)는 노즐 형태로 그 내부에 형성된 홈부(95a, 95b)를 포함한다. 기체 방향 변환부(95)의 홈부(95a, 95b)는 서로 연결될 수 있고, 기체 방향 변환부(95)의 홈부(95a, 95b)는 기체 방향 변환부(95) 내부에 나선 형태로 이어진 홈일 수 있다.
홈부(95a, 95b)는 기체 방향 변환부(95)의 표면과 일정 각도를 이루도록 기울어질 수 있고, 예를 들어, 약 30도 내지 약 60도의 각도를 이루도록 기울어진 형태일 수 있고, 보다 구체적으로 약 30도, 약 45도, 약 60도의 각도를 이루도록 기울어진 형태일 수 있다. 또한 홈부(95a, 95b)는 등간격인 나선형 홈일 수 있다.
홈부(95a, 95b)의 깊이는 약 1mm 내지 약 2mm일 수 있다.
홈부(95a, 95b)가 기체 방향 변환부(95)의 표면과 약 45도의 각도를 이루도록 기울어진 형태인 경우, 홈부(95a, 95b)의 간격은 약 10mm일 수 있고, 보다 구체적으로 약 10.205mm일 수 있다.
플라즈마 처리 장치(900)의 플라즈마 처리부(90)에서 플라즈마 처리된 공정 기체는 기체 방향 변환부(95)를 지나면서 기체 방향 변환부(95)의 홈부(95a, 95b)를 지나면서 제1 방향(F1)으로 회전하도록 힘을 받아 와류 형태로 공정 기체 배출관(94)으로 배출될 수 있다.
이처럼, 공정 기체가 기체 방향 변환부(95)의 홈부(95a, 95b)를 지나면서 제1 방향(F1)으로 회전하도록 힘을 받아 와류 형태로 공정 기체 배출관(94)으로 배출됨으로써, 처리부의 표면 높이 차이인 단차가 있어도, 단차부에 인접한 영역에 플라즈마 식각 기체가 균일하게 공급될 수 있다.
그러면, 도 6과 함께 도 8 및 도 9를 참고하여, 한 실시예에 따른 플라즈마 처리 장치(900)의 기체 방향 변환부(95)에 대하여 설명한다. 도 8은 한 실시예에 따른 플라즈마 처리 장치의 기체 방향 변환부의 단면도이고, 도 9는 한 실시예에 따른 플라즈마 처리 장치의 기체 방향 변환 필터의 평면도이다.
도 8을 참고하면, 본 실시예에 따른 플라즈마 처리 장치(900)의 기체 방향 변환부(95)는 노즐 형태로, 그 내부에 위치하는 기체 방향 변환 필터(96)를 포함한다.
기체 방향 변환부(95)의 기체 방향 변환 필터(96)는 기체 방향 변환부(95) 내부를 가로지르도록 배치될 수 있다.
도 9를 참고하면, 기체 방향 변환부(95)의 기체 방향 변환 필터(96)는 복수의 홈들(96a)을 포함하고, 공정 기체가 복수의 홈들(96a)을 지나면서 제2 방향(F2)으로 회전하도록 힘을 받아 와류 형태로 공정 기체 배출관(94)으로 배출됨으로써, 처리부의 표면 높이 차이인 단차가 있어도, 단차부에 인접한 영역에 플라즈마 식각 기체가 균일하게 공급될 수 있다.
그러면, 도 10 및 도 11과 도 12 및 도 13을 참고하여, 본 실시예에 따른 플라즈마 처리 장치(900)의 기체 방향 변환부(95)의 동작에 대하여 보다 구체적으로 설명한다.
도 10 및 도 11은 단차부에 공급되는 기체의 공급 방향과 공급량을 도시한 그래프이고, 도 12 및 도 13은 위치에 따른 식각 속도를 도시한 그래프이다.
도 10 및 도 12는 플라즈마 처리 장치에 기체 방향 변환부(95)가 포함되지 않은 경우를 도시하고, 도 11 및 도 13은 실시예에 따른 플라즈마 처리 장치와 같이, 기체 방향 변환부가 포함된 경우를 도시한다.
먼저, 도 10을 참고하면, 플라즈마 처리 장치에 기체 방향 변환부(95)가 포함되지 않은 경우, 공정 기체 배출관(94)으로 배출되는 공정 기체는 선형류(linear flow) 형태로 배출되고, 이에 의해 도 10에 도시한 바와 같이, 기판(110) 쪽으로 위에서 아래 방향으로 공급된다.
이 때, 표시 패널(1000)과 색변환 패널(2000)을 포함하는 표시 영역(DA)과 비표시 영역(NDA) 사이의 표면 높이 차이인 단차가 있기 때문에, 표시 영역(DA)의 높이에 의한 영향을 받아, 표시 영역(DA)과 비표시 영역(NDA)의 인접부분에는 충분한 공정 기체가 공급되기 어렵다.
보다 구체적으로, 플라즈마 처리 장치(900)로부터 기판(110)에 공급되는 공정 기체는 표시 영역(DA)의 인접부에서 제1 각도(θ1)의 기울기를 가지도록 유량이 감소하였다가 표시 영역(DA)에서 비표시 영역(NDA) 쪽으로 갈수록 공정 기체 유량이 점차 증가한다.
다음으로 도 11을 참고하면, 실시예에 따른 플라즈마 처리 장치와 같이, 플라즈마 처리 장치에 기체 방향 변환부(95)가 포함된 경우, 공정 기체 배출관(94)으로 배출되는 공정 기체는 기체 방향 변환부(95)를 통과하면서 와류 형태로 변화하고, 이에 의해 도 11에 도시한 바와 같이, 기판(110) 쪽으로 와류(turbulent flow) 형태로 공급된다.
이 때, 표시 패널(1000)과 색변환 패널(2000)을 포함하는 표시 영역(DA)과 비표시 영역(NDA) 사이의 표면 높이 차이인 단차가 있더라도, 와류 형태로 공급되는 공정 기체는 표시 영역(DA)과 비표시 영역(NDA)의 인접부분에도 충분하게 공급될 수 있고, 표시 영역(DA)의 인접부에 도 10에 도시한 경우보다 더 많은 공정 기체가 공급될 수 있다.
따라서, 도 11에 도시한 바와 같이, 플라즈마 처리 장치(900)로부터 기판(110)에 공급되는 공정 기체는 제2 각도(θ2)의 기울기를 가지도록 표시 영역(DA)의 인접부에서도 공정 기체의 유량이 감소하지 않고, 표시 영역(DA)에서 비표시 영역(NDA) 쪽으로 갈수록 공정 기체 유량이 거의 일정할 수 있다.
도 12를 참고하면, 플라즈마 처리 장치에 기체 방향 변환부(95)가 포함되지 않은 경우, 공정 기체 배출관(94)으로 배출되는 공정 기체는 선형(linear) 형태로 배출되기 때문에, 공정 기체를 이용한 식각 속도는 표시 영역(DA)과 비표시 영역(NDA)의 경계부에서는 식각 속도가 상대적으로 낮고, 표시 영역(DA)에서 멀어질수록 식각 속도가 증가하여, 표시 영역(DA)에서 약 700μm 이상 이격된 위치부터 거의 일정한 식각 속도를 가지게 된다.
도 13을 참고하면, 실시예에 따른 플라즈마 처리 장치와 같이, 플라즈마 처리 장치에 기체 방향 변환부(95)가 포함된 경우, 공정 기체 배출관(94)으로 배출되는 공정 기체는 기체 방향 변환부(95)를 통과하면서 와류 형태로 변환되어 배출되기 때문에, 공정 기체를 이용한 식각 속도는 표시 영역(DA)과 비표시 영역(NDA)의 경계부에 인접한 위치에서도 식각 속도가 상대적으로 낮아지지 않고, 표시 영역(DA)에서 약 100μm 이상 이격된 위치부터 거의 일정한 식각 속도를 가지게 된다.
도 10 내지 도 13을 참고로 설명한 바와 같이, 실시예에 따른 플라즈마 처리 장치(900)를 이용하여 비표시 영역(NDA)의 구동부 영역(PA)의 제1 무기 봉지층(610)과 제2 무기 봉지층(630)을 제거함으로써, 표시 패널(1000)과 색변환 패널(2000)을 포함하는 표시 영역(DA)과 비표시 영역(NDA) 사이의 표면 높이 차이인 단차가 있어도, 비표시 영역(NDA)의 구동부 영역(PA) 중 표시 영역(DA)에 인접한 영역에 플라즈마 식각 기체가 균일하게 공급될 수 있고, 제1 무기 봉지층(610)과 제2 무기 봉지층(630)이 잘 제거될 수 있다.
이에 따라, 비표시 영역(NDA)의 구동부 영역(PA)에 위치하는 제1 무기 봉지층(610)과 제2 무기 봉지층(630)이 완전히 제거될 수 있고, 제1 패드부(PDa)가 노출되어 제1 패드부(PDa)와 제2 패드부(PDb)가 서로 잘 접촉할 수 있다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
1000: 표시 패널 2000: 색변환 패널
110, 210: 기판 DA: 표시 영역
NDA: 비표시 영역 SA: 차단 영역
PA: 구동부 영역 PDa, PDb: 패드
SP1, SP2: 스페이서 20: 연성 회로 기판
30: 집적 회로 칩 40: 인쇄 회로 기판
900: 플라즈마 처리 장치 91: 전원 공급부
92: 플라즈마 전극 93: 기체 공급부
94: 공정 기체 배출관 95: 기체 방향 변환부
95a, 95b: 홈 96: 방향 변환 필터

Claims (20)

  1. 전원 공급부,
    상기 전원 공급부에 연결된 플라즈마 전극,
    상기 플라즈마 전극이 설치되는 플라즈마 처리부,
    상기 플라즈마 처리부에 연결된 공정 기체 배출관, 그리고
    상기 플라즈마 처리부와 상기 공정 기체 배출관 사이에 위치하는 기체 방향 변환부를 포함하는 플라즈마 처리 장치.
  2. 제1항에서,
    상기 기체 방향 변환부는 내부 면에 형성된 홈부를 포함하고,
    상기 홈부는 상기 기체 방향 변환부의 상기 내부 면에 나선 형태로 형성된 플라즈마 처리 장치.
  3. 제2항에서,
    상기 홈부는 상기 기체 방향 변환부의 상기 내부 면과 일정 각도를 이루도록 형성된 플라즈마 처리 장치.
  4. 제3항에서,
    상기 일정 각도는 약 30도 내지 약 60도의 각도인 플라즈마 처리 장치.
  5. 제3항에서,
    상기 홈의 깊이는 약 1mm 내지 약 2mm인 플라즈마 처리 장치.
  6. 제3항에서,
    상기 홈의 상기 나선형은 등간격으로 배치되고,
    상기 일정 각도는 약 45도이고,
    상기 등간격은 약 10mm인 플라즈마 처리 장치.
  7. 제1항에서,
    상기 기체 방향 변환부는 노즐과 상기 노즐의 내부를 가로지르도록 배치된 기체 방향 변환 필터를 포함하는 플라즈마 처리 장치.
  8. 제7항에서,
    상기 기체 방향 변환 필터는 복수의 홀을 포함하는 플라즈마 처리 장치.
  9. 제1항에서,
    상기 플라즈마 처리부를 통과한 공정 기체는 선형류(linear flow)로 배출되고,
    상기 기체 방향 변환부를 통과한 상기 공정 기체는 와류(turbulent flow)로 배출되는 플라즈마 처리 장치.
  10. 제1 기판, 상기 제1 기판과 마주하는 제2 기판, 상기 제1 기판과 상기 제2 기판 사이에 위치하는 발광층, 상기 제1 기판에 위치하는 패드부, 상기 패드부 위에 위치하는 박막 봉지층을 포함하는 표시 패널을 형성하는 단계,
    플라즈마 처리 장치를 이용하여, 상기 패드부 위에 위치하는 박막 봉지층을 제거하는 단계, 그리고
    상기 박막 봉지층이 제거되어 드러나 상기 패드부 위에 집적회로 칩이 실장된 연성 회로 기판을 부착하는 단계를 포함하는 표시 장치 제조 방법.
  11. 제10항에서,
    상기 표시 패널은 상기 발광층과 상기 제2 기판 사이에 위치하는 색변환층을 더 포함하고,
    상기 표시 패널은 상기 발광층과 상기 색변환층을 포함하는 표시 영역, 상기 패드부가 위치하는 구동부 영역, 그리고 상기 표시 영역과 상기 구동부 영역 사이에 위치하는 차단 영역을 포함하고,
    상기 박막 봉지층은 제1 무기 봉지층, 제2 무기 봉지층, 상기 제2 무기 봉지층과 상기 제2 무기 봉지층 사이에 위치하는 유기 봉지층을 포함하고,
    상기 유기 봉지층은 상기 표시 영역에 위치하고, 상기 제1 무기 봉지층과 상기 제2 무기 봉지층은 상기 표시 영역과 상기 차단 영역에 위치하고,
    상기 박막 봉지층을 제거하는 단계는 상기 구동부 영역에 위치하는 상기 제1 무기 봉지층과 상기 제2 무기 봉지층을 제거하는 표시 장치 제조 방법.
  12. 제10항에서,
    상기 박막 봉지층을 제거하는 단계는 상기 플라즈마 처리 장치에서 와류로 배출되는 공정 기체를 이용하는 표시 장치 제조 방법.
  13. 제12항에서,
    상기 플라즈마 처리 장치는 전원 공급부, 상기 전원 공급부에 연결된 플라즈마 전극, 상기 플라즈마 전극이 설치되는 플라즈마 처리부, 상기 플라즈마 처리부에 연결된 공정 기체 배출관, 그리고 상기 플라즈마 처리부와 상기 공정 기체 배출관 사이에 위치하는 기체 방향 변환부를 포함하고,
    상기 박막 봉지층을 제거하는 단계는 상기 기체 방향 변환부를 통과한 상기 공정 기체를 이용하는 표시 장치 제조 방법.
  14. 제13항에서,
    상기 기체 방향 변환부는 내부 면에 형성된 홈부를 포함하고,
    상기 홈부는 상기 기체 방향 변환부의 상기 내부 면에 나선 형태로 형성되고,
    상기 박막 봉지층을 제거하는 단계는 상기 나선 형태의 상기 홈부를 통과한 상기 공정 기체를 이용하는 표시 장치 제조 방법.
  15. 제13항에서,
    상기 기체 방향 변환부는 노즐과 상기 노즐의 내부를 가로지르도록 배치된 기체 방향 변환 필터를 포함하고,
    상기 박막 봉지층을 제거하는 단계는 상기 기체 방향 변환 필터를 통과한 상기 공정 기체를 이용하는 표시 장치 제조 방법.
  16. 제13항에서,
    상기 기체 방향 변환 필터는 복수의 홀을 포함하고,
    상기 박막 봉지층을 제거하는 단계는 상기 복수의 홀을 통과한 상기 공정 기체를 이용하는 표시 장치 제조 방법.
  17. 제13항에서,
    상기 플라즈마 처리부를 통과한 공정 기체는 선형류(linear flow)로 배출되고,
    상기 기체 방향 변환부를 통과한 상기 공정 기체는 와류(turbulent flow)로 배출되는 표시 장치 제조 방법.
  18. 제11항에서,
    상기 구동부 영역에 위치하는 상기 제1 무기 봉지층과 상기 제2 무기 봉지층을 제거하는 단계는 상기 플라즈마 처리 장치에서 와류로 배출되는 공정 기체를 이용하는 표시 장치 제조 방법.
  19. 제18항에서,
    상기 구동부 영역 중 상기 표시 영역에 인접한 영역에 공급되는 상기 공정 기체의 유량은 상기 구동부 영역의 나머지 영역에 공급되는 상기 공정 기체의 유량과 거의 같은 표시 장치 제조 방법.
  20. 제19항에서,
    상기 구동부 영역 중 상기 표시 영역으로부터 약 100μm 이격된 위치의 상기 박막 봉지층을 제거하는 단계의 식각 속도는 상기 구동부 영역 중 상기 표시 영역으로부터 약 500μm 이상 이격된 위치의 상기 박막 봉지층을 제거하는 단계의 상기 식각 속도와 거의 같은 표시 장치 제조 방법.
KR1020210102609A 2021-08-04 2021-08-04 플라즈마 처리 장치 및 이를 이용한 표시 장치 제조 방법 KR20230021212A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210102609A KR20230021212A (ko) 2021-08-04 2021-08-04 플라즈마 처리 장치 및 이를 이용한 표시 장치 제조 방법
CN202210905433.6A CN115705990A (zh) 2021-08-04 2022-07-29 等离子体处理装置
US17/880,588 US20230038597A1 (en) 2021-08-04 2022-08-03 Plasma processing device and method for manufacturing display device by using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210102609A KR20230021212A (ko) 2021-08-04 2021-08-04 플라즈마 처리 장치 및 이를 이용한 표시 장치 제조 방법

Publications (1)

Publication Number Publication Date
KR20230021212A true KR20230021212A (ko) 2023-02-14

Family

ID=85153085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210102609A KR20230021212A (ko) 2021-08-04 2021-08-04 플라즈마 처리 장치 및 이를 이용한 표시 장치 제조 방법

Country Status (3)

Country Link
US (1) US20230038597A1 (ko)
KR (1) KR20230021212A (ko)
CN (1) CN115705990A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0763033B2 (ja) * 1984-06-27 1995-07-05 吉明 荒田 大出力プラズマジェット発生装置
US4902871A (en) * 1987-01-30 1990-02-20 Hypertherm, Inc. Apparatus and process for cooling a plasma arc electrode
US5893985A (en) * 1997-03-14 1999-04-13 The Lincoln Electric Company Plasma arc torch
AU5305901A (en) * 2000-03-31 2001-10-15 Thermal Dynamics Corp Plasma arc torch and method for improved life of plasma arc torch consumable parts
TWI315966B (en) * 2002-02-20 2009-10-11 Panasonic Elec Works Co Ltd Plasma processing device and plasma processing method
US7126080B1 (en) * 2005-07-07 2006-10-24 Thermal Dynamics Corporation Plasma gas distributor with integral metering and flow passageways
TW200740306A (en) * 2006-04-03 2007-10-16 Yueh-Yun Kuo Low temperature normal pressure non-equilibrium plasma jet electrode component
US8994270B2 (en) * 2008-05-30 2015-03-31 Colorado State University Research Foundation System and methods for plasma application
US20140042130A1 (en) * 2011-04-27 2014-02-13 Pierre Descamps Plasma Treatment of Substrates
WO2014007472A1 (en) * 2012-07-03 2014-01-09 Plasmart Inc. Plasma generation apparatus and plasma generation method

Also Published As

Publication number Publication date
US20230038597A1 (en) 2023-02-09
CN115705990A (zh) 2023-02-17

Similar Documents

Publication Publication Date Title
KR102655956B1 (ko) 표시 장치, 타일형 표시 장치 및 이의 제조 방법
TWI647837B (zh) 發光顯示裝置及其製造方法
KR100685854B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR100879294B1 (ko) 유기 발광 표시 장치
KR100995071B1 (ko) 유기 발광 표시 장치
KR20100081772A (ko) 유기 발광 표시 장치
CN100559626C (zh) 双板型有机电致发光显示装置及其制造方法
US10872948B2 (en) Electroluminescent display device
US11956997B2 (en) Display device
KR100959106B1 (ko) 유기 발광 표시 장치
US10797127B2 (en) Electroluminescent display device
KR100965250B1 (ko) 유기 발광 표시 장치
US20240251627A1 (en) Display device
KR20220072109A (ko) 표시 장치
TWI798947B (zh) 顯示裝置
KR20230021212A (ko) 플라즈마 처리 장치 및 이를 이용한 표시 장치 제조 방법
US12133418B2 (en) Display device
JP2020113430A (ja) 表示装置
KR100778443B1 (ko) 유기 발광 표시 장치
KR102452050B1 (ko) 유기 발광 표시 장치
US20240128410A1 (en) Display panel and method of manufacturing the same
KR102726714B1 (ko) 유기 발광 표시 장치
KR20240049123A (ko) 표시 장치
KR102727008B1 (ko) 유기 발광 표시 장치 및 그의 제조 방법
KR20240051008A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination