KR20220036174A - Display device and driving method thereof - Google Patents
Display device and driving method thereof Download PDFInfo
- Publication number
- KR20220036174A KR20220036174A KR1020200118434A KR20200118434A KR20220036174A KR 20220036174 A KR20220036174 A KR 20220036174A KR 1020200118434 A KR1020200118434 A KR 1020200118434A KR 20200118434 A KR20200118434 A KR 20200118434A KR 20220036174 A KR20220036174 A KR 20220036174A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- voltage
- driver
- gate
- during
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 230000004044 response Effects 0.000 claims description 22
- 238000007689 inspection Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 15
- 230000001360 synchronised effect Effects 0.000 claims description 15
- 230000004913 activation Effects 0.000 claims description 13
- 238000012423 maintenance Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 41
- 238000005070 sampling Methods 0.000 description 13
- 241000750042 Vini Species 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 239000000969 carrier Substances 0.000 description 5
- 101150037603 cst-1 gene Proteins 0.000 description 5
- 239000000523 sample Substances 0.000 description 5
- 230000009849 deactivation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 표시장치와 그 구동 방법에 관한 것으로, 데이터 구동부의 구동 기간 동안 비구동 상태를 유지하고, 데이터 구동부의 비구동 기간 동안 구동되어 블랙 계조 전압을 출력하는 보조 구동부를 포함한다. 데이터 구동부의 구동 기간 동안 데이터 전압이 데이터 라인들에 인가되고, 보조 구동부의 구동 기간 동안 상기 블랙 계조 전압이 상기 데이터 라인들에 인가된다.The present invention relates to a display device and a method of driving the same, and includes an auxiliary driver that maintains a non-driving state during a driving period of the data driver and is driven during a non-driving period of the data driver to output a black grayscale voltage. A data voltage is applied to the data lines during the driving period of the data driver, and the black grayscale voltage is applied to the data lines during the driving period of the auxiliary driver.
Description
본 발명은 표시장치와 그 구동 방법에 관한 것이다.The present invention relates to a display device and a method of driving the same.
전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 대별된다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 OLED(Organic Light Emitting Diode, OLED"라 함)가 픽셀들 각각에 형성된다. 유기 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도, 시야각 등이 우수할 뿐 아니라, 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율이 우수하다.Electroluminescent displays are roughly divided into inorganic light emitting displays and organic light emitting displays depending on the material of the light emitting layer. The active matrix type organic light emitting display device includes an organic light emitting diode (hereinafter referred to as “OLED”) that emits light on its own, has a fast response speed, and has high luminous efficiency, brightness, and viewing angle. There is an advantage. Organic light emitting displays have OLEDs (Organic Light Emitting Diodes, also known as OLEDs) formed in each pixel. Organic light emitting displays not only have a fast response speed and excellent luminous efficiency, brightness, and viewing angle, but also produce black gradations. Because it can be expressed in complete black, the contrast ratio and color reproduction rate are excellent.
유기 발광 표시장치는 백라이트 유닛(Backlight unit)이 필요 없고, 플렉시블(flexible) 소재인 플라스틱 기판, 박형 유리 기판, 금속 기판 상에 구현될 수 있다. 따라서, 플렉시블 디스플레이는 유기 발광 표시 장치로 구현될 수 있다. Organic light emitting display devices do not require a backlight unit and can be implemented on flexible materials such as plastic substrates, thin glass substrates, and metal substrates. Therefore, the flexible display can be implemented as an organic light emitting display device.
플렉시블 디스플레이는 플렉시블 패널을 감거나 접고 구부리는 방법으로 화면의 크기가 가변될 수 있다. 플렉시블 디스플레이는 슬라이더블 디스플레이(slidable display), 폴더블 디스플레이(foldable display), 벤더블(bendable) 디스플레이 등 유연한 화면으로 구현될 수 있다. 슬라이더블 디스플레이의 일 예로, 롤러블 디스플레이(rollable display)가 있다. 이러한 플렉시블 디스플레이는 스마트폰과 태블릿 PC와 같은 모바일 기기뿐만 아니라 TV, 차량용 디스플레이, 웨어러블 기기 등에 적용될 수 있고 그 응용 분야가 확대되고 있다.The size of the screen of a flexible display can be changed by wrapping, folding, or bending the flexible panel. Flexible displays can be implemented as flexible screens such as slideable displays, foldable displays, and bendable displays. An example of a slideable display is a rollable display. These flexible displays can be applied not only to mobile devices such as smartphones and tablet PCs, but also to TVs, automotive displays, and wearable devices, and their application areas are expanding.
플렉시블 디스플레이는 유연한 패널 구조를 이용하여 화면의 크기를 가변할 수 있는 구조로 전자 기기에 결합될 수 있다. 전자 기기는 플렉시블 디스플레이를 채용하여 화면의 크기가 커질 수 있기 때문에 비디오 컨텐츠에 따라 화면 크기를 최적화할 수 있고, 둘 이상의 어플리케이션이나 컨텐츠를 실행하여 멀티 태스킹(Multi-tasking)을 가능하게 하고, 많은 정보를 화면에 동시에 표시할 수 있다. Flexible displays can be combined with electronic devices in a structure that allows the size of the screen to be changed using a flexible panel structure. Electronic devices adopt flexible displays so that the screen size can be increased, so the screen size can be optimized according to the video content, multi-tasking is possible by running more than one application or content, and a lot of information is available. can be displayed on the screen simultaneously.
플렉시블 디스플레이의 화면은 영상이 표시되는 표시 영역과, 블랙(black) 컬러로 보이는 비표시 영역을 포함하고, 표시 영역과 비표시 영역의 크기가 가변될 수 있다. 비표시 영역은 픽셀들과 데이터 라인들을 포함하고 있다. 표시 영역과 비표시 영역에서 데이터 라인들이 공유되기 때문에 데이터 라인들을 구동하기 위한 데이터 구동부와 비표시 영역에서 소비 전력이 발생한다.The screen of a flexible display includes a display area where an image is displayed and a non-display area that appears in black, and the sizes of the display area and non-display area can be variable. The non-display area contains pixels and data lines. Since data lines are shared between the display area and the non-display area, power consumption occurs in the data driver for driving the data lines and the non-display area.
본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다. The present invention aims to solve the above-described needs and/or problems.
본 발명은 비표시 영역의 픽셀들에 블랙 계조를 표시하고 데이터 구동부의 소비 전력을 최소화하도록 한 표시장치와 그 구동 방법을 제공한다. The present invention provides a display device and a method of driving the same that display black grayscale on pixels in a non-display area and minimize power consumption of a data driver.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problem of the present invention is not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the description below.
본 발명의 표시장치는 복수의 데이터 라인들과 복수의 게이트 라인들이 교차되고 복수의 픽셀들이 배치된 픽셀 어레이를 가지는 표시패널; 픽셀 데이터를 수신하여 복수의 채널들 각각을 통해 데이터 전압을 출력하는 데이터 구동부; 및 상기 데이터 구동부의 구동 기간 동안 비구동 상태를 유지하고, 상기 데이터 구동부의 비구동 기간 동안 구동되어 블랙 계조 전압을 출력하는 보조 구동부를 포함한다. A display device of the present invention includes a display panel having a pixel array in which a plurality of data lines and a plurality of gate lines intersect and a plurality of pixels are arranged; a data driver that receives pixel data and outputs a data voltage through each of a plurality of channels; and an auxiliary driver that maintains a non-driving state during the driving period of the data driver and is driven during the non-driving period of the data driver to output a black grayscale voltage.
상기 데이터 구동부의 구동 기간 동안 상기 데이터 전압이 상기 데이터 라인들에 인가되고, 상기 보조 구동부의 구동 기간 동안 상기 블랙 계조 전압이 상기 데이터 라인들에 인가된다. The data voltage is applied to the data lines during the driving period of the data driver, and the black grayscale voltage is applied to the data lines during the driving period of the auxiliary driver.
상기 표시장치의 구동 방법은 상기 데이터 구동부의 구동 기간 동안 상기 데이터 구동부로부터 출력되는 상기 데이터 전압을 상기 데이터 라인들에 공급하는 단계; 및 상기 데이터 구동부의 비구동 기간 동안 보조 데이터 라인으로부터의 블랙 계조 전압을 상기 데이터 라인들에 공급하는 단계를 포함한다.The method of driving the display device includes supplying the data voltage output from the data driver to the data lines during a driving period of the data driver; and supplying a black gray scale voltage from an auxiliary data line to the data lines during a non-driving period of the data driver.
본 발명은 화면이 활성화 영역과 비활성화 영역으로 나뉘어지는 표시장치에 있어서, 데이터 구동부의 비구동 기간 동안 보조 데이터 라인을 통해 공급되는 블랙 계조 전압을 비활성화 영역의 픽셀들에 인가함으로써 데이터 구동부의 소비 전력을 줄이고, 비활성화 영역에 블랙 계조를 표시하여 비활성화 영역의 신뢰성을 향상시킬 수 있다. The present invention relates to a display device in which the screen is divided into an active area and an inactive area, and the power consumption of the data driver is reduced by applying a black gray scale voltage supplied through an auxiliary data line to the pixels in the inactive area during the non-driving period of the data driver. Reliability of the deactivated area can be improved by reducing the number and displaying a black gradation in the deactivated area.
본 발명은 비활성화 영역에 디멀티플렉서들을 오프 상태로 제어하여 소비 전력을 더 낮출 수 있다. The present invention can further lower power consumption by controlling the demultiplexers in the deactivated area to be turned off.
본 발명은 표시패널의 검사 공정에서 이용되는 패드들에 연결된 배선들을 이용하여 검사 공정에서 픽셀들을 검사할 수 있고, 양품 판정된 표시패널을 포함한 표시장치의 제품 출하 후에 이 표시장치의 비활성 영역을 검사 공정에서 이용된 배선들을 활용하여 구동할 수 있다.The present invention can inspect pixels in the inspection process using wires connected to pads used in the inspection process of the display panel, and inspects the inactive area of the display device after shipment of the display device including the display panel that has been determined to be a good quality product. It can be driven using the wiring used in the process.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the description of the claims.
도 1은 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 2 및 도 3은 픽셀 어레이의 일부 픽셀들과 배선들을 개략적으로 보여 주는 도면들이다.
도 4a 및 도 4c는 보조 구동부의 다양한 실시예들을 보여 주는 도면들이다.
도 5 내지 도 7은 본 발명의 픽셀 회로에 적용 가능한 다양한 픽셀 회로들을 보여 주는 회로도들이다.
도 8은 도 7에 도시된 픽셀 회로의 구동 방법을 보여 주는 파형도이다.
도 9는 슬라이더블 디스플레이의 활성화 영역의 크기가 가변되는 예를 보여 주는 도면이다.
도 10a 내지 도 10d는 슬라이더블 디스플레이의 다양한 화면 모드를 보여 주는 도면들이다.
도 11은 본 발명의 실시예에 따른 표시장치의 구동 방법을 보여 주는 순서도이다.
도 12는 보조 구동부를 보여 주는 도면이다.
도 13은 검사 공정에서 보조 구동부의 패드들을 통해 테스트 데이터 전압이 데이터 라인들에 인가되는 예를 보여 주는 도면이다.
도 14는 데이터 패드를 통해 활성화 영역에 표시될 데이터 전압이 데이터 라인들에 인가되는 예를 보여 주는 도면이다.
도 15는 보조 구동부의 패드들을 통해 비활성화 영역에 표시될 블랙 계조 전압이 데이터 라인들에 인가되는 예를 보여 주는 도면이다.
도 16은 본 발명의 실시예에 따른 표시장치에서 타이밍 콘트롤러, 프로그래머블 감마 IC, 및 드라이브 IC의 연결 관계를 보여 주는 도면이다.
도 17은 본 발명의 제1 실시예에 따른 표시장치에서 보조 구동부와 디멀티플렉서의 스위치 소자들을 보여 주는 회로도이다.
도 18은 도 17에 도시된 보조 구동부, 디멀티플렉서, 및 데이터 구동부의 출력을 보여 주는 파형도이다.
도 19는 도 17에 도시된 표시장치에서 활성화 영역의 스캐닝 기간 동안 데이터 라인들에 인가되는 신호의 경로를 보여 주는 회로도이다.
도 20은 도 17에 도시된 표시장치에서 비활성화 영역의 스캐닝 기간 동안 데이터 라인들에 인가되는 신호의 경로를 보여 주는 회로도이다.
도 21은 본 발명의 제2 실시예에 따른 표시장치에서 데이터 구동부의 채널들이 데이터 라인들에 직접 연결된 예를 보여 주는 회로도이다.
도 22는 도 21에 도시된 보조 구동부, 디멀티플렉서, 및 데이터 구동부의 출력을 보여 주는 파형도이다.
도 23은 도 21에 도시된 표시장치에서 활성화 영역의 스캐닝 기간 동안 데이터 라인들에 인가되는 신호의 경로를 보여 주는 회로도이다.
도 24는 도 23에 도시된 표시장치에서 비활성화 영역의 스캐닝 기간 동안 데이터 라인들에 인가되는 신호의 경로를 보여 주는 회로도이다.
도 25는 폴더블 디스플레이의 일 예를 보여 주는 도면이다.1 is a block diagram showing a display device according to an embodiment of the present invention.
2 and 3 are diagrams schematically showing some pixels and wires of a pixel array.
Figures 4a and 4c are diagrams showing various embodiments of the auxiliary driving unit.
5 to 7 are circuit diagrams showing various pixel circuits applicable to the pixel circuit of the present invention.
FIG. 8 is a waveform diagram showing a method of driving the pixel circuit shown in FIG. 7.
Figure 9 is a diagram showing an example in which the size of the active area of a slideable display is variable.
FIGS. 10A to 10D are diagrams showing various screen modes of a slideable display.
Figure 11 is a flowchart showing a method of driving a display device according to an embodiment of the present invention.
Figure 12 is a diagram showing the auxiliary driving unit.
FIG. 13 is a diagram showing an example in which a test data voltage is applied to data lines through pads of an auxiliary driver in an inspection process.
FIG. 14 is a diagram showing an example in which a data voltage to be displayed in an active area is applied to data lines through a data pad.
FIG. 15 is a diagram showing an example in which a black grayscale voltage to be displayed in an inactive area is applied to data lines through pads of an auxiliary driver.
FIG. 16 is a diagram showing the connection relationship between a timing controller, a programmable gamma IC, and a drive IC in a display device according to an embodiment of the present invention.
Figure 17 is a circuit diagram showing switch elements of the auxiliary driver and demultiplexer in the display device according to the first embodiment of the present invention.
FIG. 18 is a waveform diagram showing the output of the auxiliary driver, demultiplexer, and data driver shown in FIG. 17.
FIG. 19 is a circuit diagram showing the path of a signal applied to data lines during a scanning period of an active area in the display device shown in FIG. 17.
FIG. 20 is a circuit diagram showing the path of a signal applied to data lines during a scanning period of an inactive area in the display device shown in FIG. 17.
Figure 21 is a circuit diagram showing an example in which channels of the data driver are directly connected to data lines in the display device according to the second embodiment of the present invention.
FIG. 22 is a waveform diagram showing the output of the auxiliary driver, demultiplexer, and data driver shown in FIG. 21.
FIG. 23 is a circuit diagram showing the path of a signal applied to data lines during a scanning period of an active area in the display device shown in FIG. 21.
FIG. 24 is a circuit diagram showing the path of a signal applied to data lines during a scanning period of an inactive area in the display device shown in FIG. 23.
Figure 25 is a diagram showing an example of a foldable display.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. The advantages and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various different forms. The present embodiments only serve to ensure that the disclosure of the present invention is complete and are within the scope of common knowledge in the technical field to which the present invention pertains. It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining embodiments of the present invention are illustrative, and the present invention is not limited to the matters shown. Like reference numerals refer to like elements throughout the specification. Additionally, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the gist of the present invention, the detailed description will be omitted.
본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. When 'includes', 'has', 'consists of', etc. mentioned in the specification are used, other parts may be added unless '~ only' is used. When a component is expressed in the singular, the plural is included unless specifically stated otherwise.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.When interpreting a component, it is interpreted to include the margin of error even if there is no separate explicit description.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. In the case of a description of a positional relationship, for example, if the positional relationship between two parts is described as 'on top', 'on top', 'at the bottom', 'next to ~', 'right next to' Alternatively, there may be one or more other parts placed between the two parts, unless 'directly' is used.
실시예 설명에서, 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되지만, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.In the description of the embodiment, first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are merely used to distinguish one component from another. Accordingly, the first component mentioned below may also be the second component within the technical spirit of the present invention.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Like reference numerals refer to like elements throughout the specification.
여러 실시예들의 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.Features of various embodiments can be partially or entirely combined or combined with each other, various technological interconnections and operations are possible, and each embodiment may be implemented independently of each other or may be implemented together in a related relationship.
본 발명의 표시장치에서 픽셀 회로와 표시패널 구동부는 복수의 트랜지스터들을 포함할 수 있다. 트랜지스터들은 산화물 반도체를 포함한 Oxide TFT(Thin Film Transistor), 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT 등으로 구현될 수 있다. 트랜지스터들 각각은 p 채널 TFT 또는 n 채널 TFT로 구현될 수 있다. 실시예에서 픽셀 회로의 트랜지스터들이 p 채널 TFT로 구현된 예를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다. In the display device of the present invention, the pixel circuit and the display panel driver may include a plurality of transistors. Transistors can be implemented as Oxide TFT (Thin Film Transistor) containing an oxide semiconductor, LTPS TFT containing Low Temperature Poly Silicon (LTPS), etc. Each of the transistors may be implemented as a p-channel TFT or n-channel TFT. In the embodiment, the description is centered on an example in which the transistors of the pixel circuit are implemented as p-channel TFTs, but the present invention is not limited thereto.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.A transistor is a three-electrode device including a gate, source, and drain. The source is an electrode that supplies carriers to the transistor. Within the transistor, carriers begin to flow from the source. The drain is the electrode through which carriers exit the transistor. In a transistor, the flow of carriers flows from the source to the drain. In the case of an n-channel transistor, because the carriers are electrons, the source voltage has a lower voltage than the drain voltage so that electrons can flow from the source to the drain. In an n-channel transistor, the direction of current flows from the drain to the source. In the case of a p-channel transistor (PMOS), since the carrier is a hole, the source voltage is higher than the drain voltage so that holes can flow from the source to the drain. In a p-channel transistor, current flows from the source to the drain because holes flow from the source to the drain. It should be noted that the source and drain of a transistor are not fixed. For example, the source and drain may change depending on the applied voltage. Therefore, the invention is not limited by the source and drain of the transistor. In the following description, the source and drain of the transistor will be referred to as first and second electrodes.
게이트 펄스는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)한다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH/VEH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL, VEL)일 수 있다. p 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL/VEL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH/VEH)일 수 있다.The gate pulse swings between the Gate On Voltage and the Gate Off Voltage. The gate-on voltage is set to a voltage higher than the threshold voltage of the transistor, and the gate-off voltage is set to a voltage lower than the threshold voltage of the transistor. The transistor is turned on in response to the gate-on voltage, while the transistor is turned-off in response to the gate-off voltage. In the case of an n-channel transistor, the gate-on voltage may be a gate high voltage (VGH/VEH), and the gate-off voltage may be a gate low voltage (VGL, VEL). In the case of a p-channel transistor, the gate-on voltage may be the gate low voltage (VGL/VEL) and the gate-off voltage may be the gate high voltage (VGH/VEH).
이하의 실시예에서 설명되는 활성화 영역과 비활성화 영역은 다음과 같이 정의된다. The active area and deactivated area described in the following embodiments are defined as follows.
활성화 영역은 표시패널의 화면 상에서 입력 데이터가 표시되는 픽셀 어레이를 포함한다. 비활성화 영역은 블랙 계조의 전압이 인가되는 픽셀들을 이용하여 블랙 컬러를 표시하는 픽셀 어레이를 포함한다. 입력 데이터의 표시 위치 또는 미리 설정된 화면 모드에 따라 활성화 영역과 비활성화 영역의 위치와 크기가 결정된다. 따라서, 활성화 영역과 비활성화 영역 각각의 위치와 크기는 가변될 수 있다. The active area includes a pixel array where input data is displayed on the screen of the display panel. The inactive area includes a pixel array that displays black color using pixels to which a black gradation voltage is applied. The positions and sizes of the active and inactive areas are determined depending on the display position of the input data or the preset screen mode. Accordingly, the location and size of each active area and inactive area may be variable.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the attached drawings.
도 1 내지 도 3을 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100)과, 표시패널(100)의 픽셀들에 입력 영상의 픽셀 데이터를 기입하기 위한 표시패널 구동부를 포함한다. 1 to 3, a display device according to an embodiment of the present invention includes a display panel 100 and a display panel driver for writing pixel data of an input image into pixels of the display panel 100. .
표시패널(100)은 화면 상에서 입력 영상을 표시하는 픽셀 어레이(AA)를 포함한다. 픽셀 어레이는 복수의 데이터 라인들(DL), 데이터 라인들(DL)과 교차되는 복수의 게이트 라인들(GL), 및 데이터 라인들(DL)과 게이트 라인들(GL)에 의해 정의된 매트릭스 형태로 배치되는 픽셀들(P)을 포함한다.The display panel 100 includes a pixel array (AA) that displays an input image on a screen. The pixel array has a matrix form defined by a plurality of data lines (DL), a plurality of gate lines (GL) crossing the data lines (DL), and the data lines (DL) and gate lines (GL). It includes pixels (P) arranged as .
픽셀들(P) 각각은 컬러 구현을 위한 서브 픽셀들을 포함한다. 도 2 및 도 3에서, "R"은 적색 서브 픽셀, "G"는 녹색 서브 픽셀, "B"는 청색 서브 픽셀을 각각 나타낸다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들(101)은 컬러 필터를 포함할 수 있으나 생략될 수 있다. 이하에서, 픽셀은 서브 픽셀과 같은 의미로 해석될 수 있다.Each of the pixels P includes subpixels for color implementation. 2 and 3, “R” represents a red subpixel, “G” represents a green subpixel, and “B” represents a blue subpixel, respectively. Each of the pixels may further include a white subpixel. Subpixels 101 may include a color filter but may be omitted. Hereinafter, a pixel may be interpreted as having the same meaning as a subpixel.
픽셀들(P)은 도 2에 도시된 적색, 녹색 및 청색의 3원 색 서브 픽셀들을 포함한 리얼(real) 컬러 픽셀(P)과, 도 3에 도시된 두 컬러(R, G)의 서브 픽셀들을 포함한 픽셀(P)로 구현될 수 있다. 도 3에 도시된 픽셀(P)의 경우, 픽셀 렌더링 알고리즘(pixel rendering algorithm)을 이용하여 컬러가 다른 두 개의 서브 픽셀들을 하나의 픽셀로 구성하여 리얼 컬러 픽셀 보다 높은 해상도를 구현할 수 있다. 픽셀 렌더링 알고리즘은 픽셀들(P) 각각에서 부족한 컬러 표현을 인접한 픽셀에서 발광된 빛의 컬러로 보상할 수 있다. 도 2 및 도 3에서 "DATA1~DATA6"은 데이터 라인들(DL1~DL6)에 인가되는 데이터 신호이다. "GATE1~GATE4"는 게이트 라인들(GL1~GL4)에 인가되는 게이트 신호이다. 도 2 및 도 3에서 표시패널에 형성된 전원 라인들은 생략되어 있다.The pixels P include a real color pixel P including three primary color subpixels of red, green, and blue shown in FIG. 2, and a subpixel of two colors R, G shown in FIG. 3. It can be implemented as a pixel (P) including . In the case of the pixel P shown in FIG. 3, a pixel rendering algorithm can be used to configure two sub-pixels of different colors into one pixel, thereby realizing higher resolution than a real color pixel. The pixel rendering algorithm can compensate for insufficient color expression in each pixel (P) with the color of light emitted from adjacent pixels. In FIGS. 2 and 3, “DATA1 to DATA6” are data signals applied to the data lines DL1 to DL6. “GATE1~GATE4” are gate signals applied to the gate lines (GL1~GL4). In FIGS. 2 and 3, power lines formed on the display panel are omitted.
픽셀 어레이(AA)는 입력 데이터가 표시되는 활성화 영역과, 입력 데이터 없이 블랙 계조가 표시되는 비활성화 영역으로 나뉘어질 수 있다. 화면 내의 모든 픽셀들에 입력 데이터가 기입되면, 픽셀 어레이(AA)의 모든 영역이 활성화 영역이 된다. 화면 내의 일부 픽셀들에 입력 데이터가 기입되면 픽셀 어레이(AA)의 일부는 입력 데이터가 표시되는 활성화 영역이고, 나머지는 비활성화 영역이다. 입력 데이터의 표시 위치 또는 미리 설정된 화면 모드에 따라 활성화 영역과 비활성화 영역의 위치와 크기가 가변될 수 있다. The pixel array (AA) can be divided into an active area where input data is displayed and an inactive area where a black gradation is displayed without input data. When input data is written to all pixels in the screen, all areas of the pixel array (AA) become active areas. When input data is written to some pixels in the screen, part of the pixel array (AA) is an active area where the input data is displayed, and the rest is an inactive area. The positions and sizes of the activated and deactivated areas may vary depending on the display position of input data or a preset screen mode.
서브 픽셀들 각각은 발광 소자(OLED)를 구동하는 픽셀 회로를 포함한다. 픽셀 회로는 발광 소자(OLED)와, 게이트-소스간 전압(Vgs)에 따라 발광 소자(OLED)에 흐르는 전류를 조절하여 발광 소자(OLED)를 구동하는 구동 소자, 구동 소자의 게이트 전압을 유지하는 스토리지 커패시터 등을 포함한다. 구동 소자는 트랜지스터(transistor)로 구현될 수 있다.Each subpixel includes a pixel circuit that drives a light emitting device (OLED). The pixel circuit consists of a light emitting device (OLED), a driving device that controls the current flowing through the light emitting device (OLED) according to the gate-source voltage (Vgs), and a driving device that drives the light emitting device (OLED), and maintains the gate voltage of the driving device. Including storage capacitors, etc. The driving element may be implemented as a transistor.
픽셀 어레이는 복수의 픽셀 라인들(L1~Ln)을 포함한다. 픽셀 라인은 로우 라인(row line) 방향(X축 방향)을 따라 배치된 1 라인의 픽셀들을 포함한다. 픽셀 어레이의 해상도가 m*n일 때 픽셀 어레이는 n 개의 픽셀 라인들[L1~L(N)]을 포함한다. 1 픽셀 라인에 배치된 픽셀들은 게이트 라인들을 공유하고, 서로 다른 데이터 라인(DL)에 연결된다. 컬럼 방향(Y축 방향)을 따라 세로 방향으로 배치된 서브 픽셀들(101)은 동일한 데이터 라인을 공유한다.The pixel array includes a plurality of pixel lines (L1 to Ln). A pixel line includes one line of pixels arranged along the row line direction (X-axis direction). When the resolution of the pixel array is m*n, the pixel array includes n pixel lines [L1 to L(N)]. Pixels placed on one pixel line share gate lines and are connected to different data lines (DL). The subpixels 101 arranged vertically along the column direction (Y-axis direction) share the same data line.
표시패널(100)의 화면 상에 터치 센서들이 배치될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다. Touch sensors may be disposed on the screen of the display panel 100. Touch sensors can be implemented as on-cell type or add-on type touch sensors placed on the screen of the display panel or embedded in the pixel array. You can.
표시패널(100)은 플라스틱 기판, 금속 기판 등의 유연한 기판 상에 픽셀들이 배치된 플렉시블 표시패널로 구현될 수 있다. 플렉시블 디스플레이는 플렉시블 표시패널을 감거나 접고 구부리는 방법으로 화면의 크기와 형태가 가변될 수 있다. The display panel 100 may be implemented as a flexible display panel in which pixels are arranged on a flexible substrate such as a plastic substrate or a metal substrate. A flexible display can change the size and shape of the screen by wrapping, folding, or bending the flexible display panel.
표시패널 구동부는 입력 영상의 픽셀 데이터를 서브 픽셀들에 기입하여 표시패널(100)의 화면 상에 입력 영상을 재현한다. 표시패널 구동부는 데이터 구동부(110), 보조 구동부(114), 게이트 구동부(120), 및 타이밍 콘트롤러(130)를 포함한다. 표시패널 구동부는 데이터 구동부(110)와 데이터 라인들(DL) 사이에 배치된 디멀티플렉서(Demultiplexer, 112)를 더 포함할 수 있다. The display panel driver writes pixel data of the input image into subpixels and reproduces the input image on the screen of the display panel 100. The display panel driver includes a data driver 110, an auxiliary driver 114, a gate driver 120, and a timing controller 130. The display panel driver may further include a demultiplexer 112 disposed between the data driver 110 and the data lines DL.
데이터 구동부(110)의 채널들 각각은 타이밍 콘트롤러(130)로부터 수신된 픽셀 데이터(디지털 데이터)를 디지털-아날로그 변환기(Digital to Analog Converter, 이하 “DAC”라 함)를 이용하여 감마 보상 전압으로 변환하여 데이터 전압(Vdata)을 발생한다. 데이터 구동부(110)의 분압 회로는 전원부(150)로부터의 감마 기준 전압(GMA1~10)을 분압하여 계조별 감마 보상 전압을 발생하여 DAC에 공급한다. 데이터 전압(Vdata)은 디멀티플렉서들(112)를 통해 표시패널(100)의 데이터 라인들(DL)에 공급되거나 데이터 구동부(110)로부터 데이터 라인들(DL)에 직접 공급될 수 있다. 디멀티플렉서들(112)은 데이터 구동부(110)의 채널들과 데이터 라인들(DL) 사이에 연결된다.Each of the channels of the data driver 110 converts the pixel data (digital data) received from the timing controller 130 into a gamma compensation voltage using a digital to analog converter (hereinafter referred to as “DAC”). This generates a data voltage (Vdata). The voltage dividing circuit of the data driver 110 divides the gamma reference voltages (GMA1 to 10) from the power supply unit 150 to generate a gamma compensation voltage for each gray level and supplies it to the DAC. The data voltage Vdata may be supplied to the data lines DL of the display panel 100 through the demultiplexers 112 or directly from the data driver 110 to the data lines DL. The demultiplexers 112 are connected between the channels of the data driver 110 and the data lines DL.
보조 구동부(114)는 표시패널(100)의 검사 공정에서 픽셀들을 점등 검사하기 위한 테스트 데이터 전압을 픽셀들에 공급한다. 보조 구동부(114)는 표시장치의 출하 후에 표시패널(100)의 픽셀 어레이(AA)가 활성화 영역과 비활성 영역으로 분할 구동될 때, 비활성화 영역의 픽셀들에 블랙 계조 전압을 공급한다. The auxiliary driver 114 supplies test data voltage to the pixels for lighting and inspecting the pixels during the inspection process of the display panel 100. When the pixel array AA of the display panel 100 is divided into an active area and an inactive area and driven after the display device is shipped, the auxiliary driver 114 supplies a black gray level voltage to the pixels in the inactive area.
데이터 구동부(110)는 비활성화 영역의 픽셀들이 구동될 때 구동되지 않는다. 따라서, 데이터 구동부(110)는 비활성화 영역의 구동 기간 동안 데이터 전압을 출력하지 않고 소비 전력을 발생하지 않는다. The data driver 110 is not driven when pixels in the deactivated area are driven. Accordingly, the data driver 110 does not output data voltage and does not consume power during the driving period of the inactive area.
디멀티플렉서(112)는 데이터 구동부(110)의 한 채널을 통해 출력되는 데이터 전압(Vdata)을 복수의 데이터 라인들(DL)에 시분할하여 분배한다. 디멀티플렉서(112)로 인하여 데이터 구동부(110)의 채널수가 감소될 수 있다. The demultiplexer 112 time-divides the data voltage Vdata output through one channel of the data driver 110 to a plurality of data lines DL. Due to the demultiplexer 112, the number of channels of the data driver 110 may be reduced.
게이트 구동부(120)는 픽셀 어레이의 TFT 어레이와 함께 표시패널(100) 상의 베젤 영역(Bezel, BZ) 상에 직접 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다. 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 신호를 게이트 라인들(GL)로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트시킴으로써 그 신호들을 게이트 라인들(GL)에 순차적으로 공급할 수 있다. 게이트 신호의 전압은 게이트 오프 전압(VGH)과 게이트 온 전압(VGL) 사이에서 스윙(swing)한다. 게이트 신호는 스캔 신호와, 픽셀들의 발광 시간을 제어하는 발광 제어 신호(이하, “EM 신호”라 함)를 포함한다. 게이트 라인들은 스캔 신호의 펄스(이하, “스캔 펄스”라 함)가 인가되는 스캔 라인들과, EM 신호의 펄스(이하, “EM 펄스”라 함)가 인가되는 EM 라인들로 나뉘어질 수 있다.The gate driver 120 may be implemented as a gate in panel (GIP) circuit formed directly on the bezel area (Bezel, BZ) of the display panel 100 along with the TFT array of the pixel array. The gate driver 120 outputs a gate signal to the gate lines GL under the control of the timing controller 130. The gate driver 120 may sequentially supply the signals to the gate lines GL by shifting the gate signals using a shift register. The voltage of the gate signal swings between the gate-off voltage (VGH) and the gate-on voltage (VGL). The gate signal includes a scan signal and an emission control signal (hereinafter referred to as an “EM signal”) that controls the emission time of the pixels. Gate lines can be divided into scan lines to which scan signal pulses (hereinafter referred to as “scan pulses”) are applied, and EM lines to which EM signal pulses (hereinafter referred to as “EM pulses”) are applied. .
게이트 구동부(120)는 표시패널(100)의 좌우측 베젤들 각각에 배치되어 게이트 라인들(GL)에 더블 피딩(double feeding) 방식으로 게이트 신호를 공급할 수 있다. 더블 피딩 방식은 양측의 게이트 구동부(120)가 동기되어 하나의 게이트 라인의 양측 끝단에서 게이트 신호가 동시에 인가될 수 있다. 다른 실시예로, 게이트 구동부(120)는 표시패널(100)의 좌우측 베젤들 중 어느 일측에 배치되어 게이트 라인들(GL)에 싱글 피딩(single feeding) 방식으로 게이트 신호를 공급할 수 있다.The gate driver 120 is disposed on each of the left and right bezels of the display panel 100 and can supply a gate signal to the gate lines GL using a double feeding method. In the double feeding method, the gate drivers 120 on both sides are synchronized so that gate signals can be applied simultaneously to both ends of one gate line. In another embodiment, the gate driver 120 may be disposed on one of the left and right bezels of the display panel 100 and supply a gate signal to the gate lines GL using a single feeding method.
게이트 구동부(120)는 제1 게이트 구동부(121)와 제2 게이트 구동부(122)를 포함할 수 있다. 제1 게이트 구동부(121)는 스캔 신호의 펄스를 출력하고, 시프트 클럭에 따라 스캔 신호의 펄스를 시프트한다. 제2 게이트 구동부(122)는 EM 신호의 펄스를 출력하고, 시프트 클럭에 따라 EM 신호의 펄스를 시프트한다. 베젤(bezel)이 없는 모델의 경우에, 제1 및 제2 게이트 구동부들(121, 122)를 구성하는 스위치 소자들 중 적어도 일부가 픽셀 어레이 내에 분산 배치될 수 있다.The gate driver 120 may include a first gate driver 121 and a second gate driver 122. The first gate driver 121 outputs pulses of the scan signal and shifts the pulses of the scan signal according to the shift clock. The second gate driver 122 outputs pulses of the EM signal and shifts the pulses of the EM signal according to the shift clock. In the case of a model without a bezel, at least some of the switch elements constituting the first and second gate drivers 121 and 122 may be dispersedly disposed within the pixel array.
픽셀 회로들에 하나 이상의 스캔 신호의 펄스와 EM 신호의 펄스를 포함한 게이트 신호가 인가될 수 있다. A gate signal including one or more pulses of a scan signal and a pulse of an EM signal may be applied to the pixel circuits.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 입력 영상의 픽셀 데이터와, 픽셀 데이터와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭(CLK) 및 데이터 인에이블신호(DE) 등을 포함한다. 수직 동기신호(Vsync)의 1 주기는 1 프레임 기간이다. 수평 동기 신호(Hsync)와 데이터 인에이블 신호(DE)의 1 주기는 1 수평 기간(1H)이다. 데이터 인에이블 신호(DE)의 펄스는 1 픽셀 라인의 픽셀들에 기입될 1 라인 데이터와 동기된다. 데이터 인에이블 신호(DE)를 카운트하는 방법으로 프레임 기간과 수평 기간을 알 수 있으므로, 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync)는 생략될 수 있다. The timing controller 130 receives pixel data of an input image and a timing signal synchronized with the pixel data from the host system. The timing signal includes a vertical synchronization signal (Vsync), a horizontal synchronization signal (Hsync), a clock (CLK), and a data enable signal (DE). One cycle of the vertical synchronization signal (Vsync) is one frame period. One cycle of the horizontal synchronization signal (Hsync) and the data enable signal (DE) is one horizontal period (1H). Pulses of the data enable signal DE are synchronized with 1-line data to be written to pixels of 1-pixel line. Since the frame period and horizontal period can be known by counting the data enable signal (DE), the vertical synchronization signal (Vsync) and the horizontal synchronization signal (Hsync) can be omitted.
타이밍 콘트롤러(130)는 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수×i(i는 0 보다 큰 양의 정수) Hz의 프레임 주파수로 표시패널 구동부(110, 112, 120)의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다. 타이밍 콘트롤러(130)는 저속 구동 모드에서 픽셀들의 리프레쉬 레이트를 낮추기 위하여 프레임 주파수를 1Hz ~ 30Hz 사이의 주파수로 낮출 수 있다. The timing controller 130 multiplies the input frame frequency by i times and controls the operation timing of the display panel drivers 110, 112, and 120 with a frame frequency of input frame frequency x i (i is a positive integer greater than 0) Hz. You can. The input frame frequency is 60Hz in the NTSC (National Television Standards Committee) method and 50Hz in the PAL (Phase-Alternating Line) method. The timing controller 130 may lower the frame frequency to a frequency between 1 Hz and 30 Hz in order to lower the refresh rate of pixels in a low-speed driving mode.
타이밍 콘트롤러(130)는 도면에서 생략된 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 제어 신호, 보조 구동부(114)의 동작 타이밍을 제어하기 위한 제어 신호, 디멀티플렉서(112)의 동작 타이밍을 제어하기 위한 제어 신호, 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 제어 신호를 발생한다. The timing controller 130 provides control signals for controlling the operation timing of the data driver 110 and the operation timing of the auxiliary driver 114 based on timing signals (Vsync, Hsync, DE) received from the host system, which are omitted from the drawing. A control signal for controlling, a control signal for controlling the operation timing of the demultiplexer 112, and a control signal for controlling the operation timing of the gate driver 120 are generated.
타이밍 콘트롤러(130)로부터 출력된 제어 신호는 도면에서 생략된 레벨 시프터(level shifter)를 통해 그 전압 레벨이 시프트될 수 있다. 예를 들어, 게이트 구동부(120)에 입력되는 게이트 타이밍 신호는 스타트 펄스, 시프트 클럭 등을 포함할 수 있다. 레벨 시프터는 게이트 타이밍 제어 신호의 로우 레벨 전압(low level voltage)을 게이트 로우 전압(VGL/VEL)으로 변환하고, 게이트 타이밍 제어 신호의 하이 레벨 전압(high level voltage)을 게이트 하이 전압(VGH/VEH)으로 변환할 수 있다. 마찬가지로, 디멀티플렉서(112)와 보조 구동부(114)의 스위치 소자들을 제어하기 위한 제어 신호의 전압이 레벨 시프터를 통해 게이트 하이 전압(VGH/VEH)과 게이트 로우 전압(VGL/VEL) 사이에서 스윙(swing)하는 전압으로 변환될 수 있다. The voltage level of the control signal output from the timing controller 130 may be shifted through a level shifter omitted from the drawing. For example, the gate timing signal input to the gate driver 120 may include a start pulse, shift clock, etc. The level shifter converts the low level voltage of the gate timing control signal to the gate low voltage (VGL/VEL), and converts the high level voltage of the gate timing control signal to the gate high voltage (VGH/VEH). ) can be converted to . Likewise, the voltage of the control signal for controlling the switch elements of the demultiplexer 112 and the auxiliary driver 114 swings between the gate high voltage (VGH/VEH) and the gate low voltage (VGL/VEL) through the level shifter. ) can be converted to a voltage.
전원부(150)는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter), 프로그래머블 감마 IC(programmable gamma IC) 등을 포함할 수 있다. 전원부(150)는 호스트 시스템으로부터의 직류 입력 전압을 조정하여 표시패널 구동부와 표시패널(100)의 구동에 필요한 전원을 발생한다. 전원부(150)는 감마 기준 전압(GMA1~10), 게이트 오프 전압(VGH/VEH). 게이트 온 전압(VGL/VEL), 픽셀 구동 전압(VDD), 저전위 전원 전압(VSS), 초기화 전압(Vini), 기준 전압(Vref) 등의 직류 전압을 출력할 수 있다. The power supply unit 150 may include a charge pump, a regulator, a buck converter, a boost converter, a programmable gamma IC, etc. The power supply unit 150 adjusts the direct current input voltage from the host system to generate power required to drive the display panel driver and the display panel 100. The power supply unit 150 has a gamma reference voltage (GMA1 to 10) and a gate-off voltage (VGH/VEH). Direct current voltages such as gate-on voltage (VGL/VEL), pixel driving voltage (VDD), low-potential power supply voltage (VSS), initialization voltage (Vini), and reference voltage (Vref) can be output.
감마 기준 전압(GMA1~10)은 데이터 구동부(110)에 공급된다. 프로그래머블 감마 IC는 레지스터 설정값에 따라 감마 기준 전압(GMA1~10) 각각의 전압 레벨을 변경할 수 있다. Gamma reference voltages (GMA1 to 10) are supplied to the data driver 110. The programmable gamma IC can change the voltage level of each gamma reference voltage (GMA1~10) according to the register setting value.
게이트 오프 전압(VGH/VEH)과 게이트 온 전압(VGL/VEL)은 게이트 구동부(120)에 공급된다. 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 초기화 전압(Vini), 및 기준 전압(VREF)은 도 2에서 생략된 전원 라인들을 통해 픽셀 회로들에 공통으로 공급된다. 픽셀 구동 전압(VDD)은 저전위 전원 전압(VSS), 초기화 전압(Vini), 및 기준 전압(Vref) 보다 높은 전압으로 설정된다.Gate-off voltage (VGH/VEH) and gate-on voltage (VGL/VEL) are supplied to the gate driver 120. The pixel driving voltage (ELVDD), low-potential power supply voltage (ELVSS), initialization voltage (Vini), and reference voltage (VREF) are commonly supplied to the pixel circuits through power lines omitted in FIG. 2. The pixel driving voltage (VDD) is set to a voltage higher than the low-potential power supply voltage (VSS), the initialization voltage (Vini), and the reference voltage (Vref).
호스트 시스템은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 차량 시스템, 홈 시어터 시스템, 모바일 기기, 웨어러블 기기의 메인 회로 보드일 수 있다. 모바일 기기나 웨어러블 기기에서 타이밍 콘트롤러(130)와 데이터 구동부(110), 및 전원부(150)는 하나의 드라이브 집적 회로(Drive IC)에 집적될 수 있다.The host system may be the main circuit board of a television (TV) system, set-top box, navigation system, personal computer (PC), vehicle system, home theater system, mobile device, or wearable device. In a mobile device or wearable device, the timing controller 130, the data driver 110, and the power supply 150 may be integrated into one drive integrated circuit (Drive IC).
본 발명의 표시장치에서, 보조 구동부(114)는 데이터 구동부(110)의 구동 기간 동안 비구동 상태를 유지하고, 데이터 구동부(110)의 비구동 기간 동안 구동되어 블랙 계조 전압을 출력하여 데이터 라인들(DL)에 공급한다. 데이터 구동부(110)의 구동 기간 동안 픽셀 데이터의 데이터 전압이 데이터 라인들(DL)에 인가되고, 보조 구동부의 구동 기간 동안 블랙 계조 전압이 데이터 라인들(DL)에 인가된다. In the display device of the present invention, the auxiliary driver 114 maintains a non-driving state during the driving period of the data driver 110, and is driven during the non-driving period of the data driver 110 to output a black grayscale voltage to the data lines. (DL). During the driving period of the data driver 110, the data voltage of the pixel data is applied to the data lines DL, and during the driving period of the auxiliary driver, a black gray level voltage is applied to the data lines DL.
데이터 구동부(110)의 구동 기간은 활성화 영역의 스캐닝 기간을 포함한다. 보조 구동부의 구동 기간은 비활성화 영역의 스캐닝 기간을 포함한다.The driving period of the data driver 110 includes a scanning period of the active area. The driving period of the auxiliary driving unit includes the scanning period of the deactivated area.
게이트 구동부(120)는 활성화 영역의 스캐닝 기간 동안, 활성화 영역의 픽셀들에 연결된 게이트 라인들에 데이터 전압에 동기되는 게이트 신호를 순차적으로 인가한다. 게이트 구동부(120)는 비활성화 영역의 스캐닝 기간 동안, 비활성화 영역의 픽셀들에 연결된 게이트 라인들에 블랙 계조 전압에 동기되는 게이트 신호를 순차적으로 인가하는The gate driver 120 sequentially applies a gate signal synchronized to the data voltage to gate lines connected to pixels in the active area during the scanning period of the active area. The gate driver 120 sequentially applies a gate signal synchronized to the black gray level voltage to the gate lines connected to the pixels in the inactive area during the scanning period of the inactive area.
도 4a 및 도 4c는 보조 구동부(114)의 다양한 실시예들을 보여 주는 도면들이다. 보조 구동부(114)는 도 1에 도시된 바와 같이 데이터 구동부(112)와 디멀티플렉서(114) 사이에 배치될 수 있다. 다른 실시예로, 보조 구동부(114)는 도 4a에 도시된 바와 같이 픽셀 어레이(AA)를 사이에 두고 데이터 구동부(110) 및 디멀티플렉서(112)의 반대측에 배치되어 픽셀 어레이(AA)의 데이터 라인들(DL)에 연결될 수 있다. 또한, 보조 구동부(114)는 도 4b에 도시된 바와 같이 데이터 구동부(110)와 픽셀 어레이(AA)의 데이터 라인들(DL) 사이에 배치되어 데이터 라인들(DL)에 연결되거나, 픽셀 어레이(AA)를 사이에 두고 데이터 구동부(110)의 반대측에 배치되어 데이터 라인들(DL)에 연결될 수 있다. FIGS. 4A and 4C are diagrams showing various embodiments of the auxiliary driving unit 114. The auxiliary driver 114 may be disposed between the data driver 112 and the demultiplexer 114 as shown in FIG. 1 . In another embodiment, the auxiliary driver 114 is disposed on the opposite side of the data driver 110 and the demultiplexer 112 with the pixel array AA in between, as shown in FIG. 4A, and operates on the data line of the pixel array AA. It can be connected to field (DL). In addition, the auxiliary driver 114 is disposed between the data driver 110 and the data lines DL of the pixel array AA as shown in FIG. 4B and is connected to the data lines DL, or is connected to the pixel array (AA). It may be disposed on the opposite side of the data driver 110 with AA) in between and connected to the data lines DL.
픽셀 회로의 구동 소자는 트랜지스터로 구현될 수 있다. 구동 소자는 모든 픽셀들 간에 그 전기적 특성이 균일하여야 하지만 공정 편차와 소자 특성 편차로 인하여 픽셀들 간에 차이가 있을 수 있고 디스플레이 구동 시간의 경과에 따라 변할 수 있다. 이러한 구동 소자의 전기적 특성 편차를 보상하기 위해, 표시장치는 내부 보상 회로와 외부 보상 회로를 포함할 수 있다. 내부 보상 회로는 서브 픽셀들 각각에서 픽셀 회로에 추가되어 구동 소자의 전기적 특성에 따라 변하는 구동 소자의 문턱 전압(Vth) 및/또는 이동도(μ)를 샘플링하고 그 변화를 실시간 보상한다. 외부 보상 회로는 서브 픽셀들 각각에 연결된 센싱 라인을 통해 센싱된 구동 소자의 문턱 전압 및/또는 이동도를 외부의 보상부로 전송한다. 외부 보상 회로의 보상부는 센싱 결과를 반영하여 입력 영상의 픽셀 데이터를 변조함으로써 구동 소자의 전기적 특성 변화를 보상한다. 외부 보상 회로는 구동 소자의 전기적 특성에 따라 변하는 픽셀의 전압을 센싱하고, 센싱된 전압을 바탕으로 외부 회로에서 입력 영상의 데이터를 변조함으로써 픽셀들 간 구동 소자의 전기적 특성 편차를 보상한다.The driving element of the pixel circuit may be implemented as a transistor. The driving element must have uniform electrical characteristics among all pixels, but there may be differences between pixels due to process deviation and variation in device characteristics and may change over display driving time. To compensate for variations in the electrical characteristics of the driving elements, the display device may include an internal compensation circuit and an external compensation circuit. The internal compensation circuit is added to the pixel circuit in each of the subpixels to sample the threshold voltage (Vth) and/or mobility (μ) of the driving element that change depending on the electrical characteristics of the driving element and compensate for the changes in real time. The external compensation circuit transmits the sensed threshold voltage and/or mobility of the driving element to an external compensation unit through a sensing line connected to each subpixel. The compensation unit of the external compensation circuit reflects the sensing results and modulates the pixel data of the input image to compensate for changes in the electrical characteristics of the driving element. The external compensation circuit senses the voltage of the pixel that changes according to the electrical characteristics of the driving device, and modulates the data of the input image in an external circuit based on the sensed voltage to compensate for the difference in the electrical characteristics of the driving device between pixels.
도 5 내지 도 7는 본 발명의 픽셀 회로에 적용 가능한 다양한 픽셀 회로를 보여 주는 회로도들이다. 5 to 7 are circuit diagrams showing various pixel circuits applicable to the pixel circuit of the present invention.
도 5를 참조하면, 픽셀 회로는 발광 소자(OLED), 발광 소자(OLED)에 전류를 공급하는 구동 소자(DT), 스캔 펄스(SCAN)에 응답하여 데이터 라인(DL)을 연결하는 스위치 소자(M01), 및 구동 소자(DT)의 게이트에 연결된 커패시터(Cst)를 포함한다. Referring to FIG. 5, the pixel circuit includes a light emitting device (OLED), a driving device (DT) that supplies current to the light emitting device (OLED), and a switch device (DL) connecting the data line (DL) in response to the scan pulse (SCAN). M01), and a capacitor (Cst) connected to the gate of the driving element (DT).
픽셀 구동 전압(ELVDD)은 전원 라인(PL)을 통해 구동 소자의 제1 전극(또는구동 드레인)에 인가된다. 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(DT)에 전류를 공급하여 발광 소자(DT)를 구동한다. 발광 소자(DT)는 애노드 전극과 캐소드 전극 사이의 순방향 전압이 문턱 전압 이상일 때 턴-온되어 발광한다. 커패시터(Cst)는 구동 소자(DT)의 게이트 전극과 소스 전극 사이에 연결되어 구동 소자(DT)의 게이트-소스간 전압(Vgs)를 유지한다.The pixel driving voltage ELVDD is applied to the first electrode (or driving drain) of the driving element through the power line PL. The device DT supplies current to the light emitting device DT according to the gate-source voltage Vgs to drive the light emitting device DT. The light emitting device DT is turned on and emits light when the forward voltage between the anode electrode and the cathode electrode is greater than the threshold voltage. The capacitor Cst is connected between the gate electrode and the source electrode of the driving element DT to maintain the gate-source voltage Vgs of the driving element DT.
도 6은 외부 보상 회로에 연결된 픽셀 회로의 일 예이다. Figure 6 is an example of a pixel circuit connected to an external compensation circuit.
도 6을 참조하면, 픽셀 회로는 기준 전압 라인(REFL)과 구동 소자(DT)의 제2 전극(또는 소스) 사이에 연결된 제2 스위치 소자(M02)를 더 포함한다. 제2 스위치 소자(M02)는 스캔 펄스(SCAN) 또는 별도의 센싱 펄스(SENSE)에 응답하여 기준 전압(Vref)을 인가한다. 기준 전압(VREF)은 기준 전압 라인(REFL)을 통해 픽셀 회로에 인가된다. Referring to FIG. 6 , the pixel circuit further includes a second switch element M02 connected between the reference voltage line REFL and the second electrode (or source) of the driving element DT. The second switch element M02 applies the reference voltage Vref in response to the scan pulse SCAN or a separate sensing pulse SENSE. The reference voltage VREF is applied to the pixel circuit through the reference voltage line REFL.
센싱 모드에서 구동 소자(DT)의 채널을 통해 흐르는 전류 또는 구동 소자(DT)와 발광 소자(OLED) 사이의 노드 전압이 기준 라인(REFL)을 통해 센싱된다. 기준 라인(REFL)을 통해 흐르는 전류는 적분기를 통해 전압으로 변한되고 아날로그-디지털 변환기(Analog-to-digital converter, ADC)를 통해 디지털 데이터로 변환된다. 이 디지털 데이터는 구동 소자(DT)의 문턱 전압 또는 이동도 정보를 포함한 센싱 데이터이다. 센싱 데이터는 타이밍 콘트롤러(130)의 로직부로 전송된다. 표시패널 구동부에 외부 보상 회로가 적용된 경우, 타이밍 콘트롤러(130)의 로직부는 ADC로부터의 센싱 데이터를 입력 받아 센싱 데이터를 바탕으로 선택된 보상값을 픽셀 데이터에 더하거나 곱하여 픽셀들의 구동 편차와 열화를 보상할 수 있다.In the sensing mode, the current flowing through the channel of the driving element (DT) or the node voltage between the driving element (DT) and the light emitting element (OLED) is sensed through the reference line (REFL). The current flowing through the reference line (REFL) is converted into voltage through an integrator and converted into digital data through an analog-to-digital converter (ADC). This digital data is sensing data including threshold voltage or mobility information of the driving element (DT). Sensing data is transmitted to the logic unit of the timing controller 130. When an external compensation circuit is applied to the display panel driver, the logic unit of the timing controller 130 receives sensing data from the ADC and adds or multiplies the compensation value selected based on the sensing data to the pixel data to compensate for driving deviation and deterioration of the pixels. You can.
도 7은 내부 보상 회로가 적용된 픽셀 회로의 일 예를 보여 주는 회로도들이다. 도 8은 도 7에 도시된 픽셀 회로의 구동 방법을 보여 주는 파형도이다.Figure 7 is a circuit diagram showing an example of a pixel circuit to which an internal compensation circuit is applied. FIG. 8 is a waveform diagram showing a method of driving the pixel circuit shown in FIG. 7.
도 7 및 도 8을 참조하면, 픽셀 회로는 발광 소자(OLED), 발광 소자(OLED)에 전류를 공급하는 구동 소자(DT), 및 발광 소자(OLED)와 구동 소자(DT)에 인가되는 전압을 스위칭하는 스위치 회로를 포함한다. 7 and 8, the pixel circuit includes a light-emitting device (OLED), a driving device (DT) that supplies current to the light-emitting device (OLED), and a voltage applied to the light-emitting device (OLED) and the driving device (DT). It includes a switch circuit that switches.
스위치 회로는 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 초기화 전압(Vini)이 인가되는 전원 라인들(PL1, PL2, PL3), 데이터 라인(DL), 및 게이트 라인들(GL1, GL2, GL3)에 연결되어 스캔 펄스[SCAN(N-1), SCAN(N)]와 EM 펄스[EM(N)]에 응답하여 발광 소자(OLED)와 구동 소자(DT)에 인가되는 전압을 스위칭한다.The switch circuit includes power lines (PL1, PL2, PL3) to which a pixel driving voltage (ELVDD), a low-potential power supply voltage (ELVSS), and an initialization voltage (Vini) are applied, a data line (DL), and gate lines (GL1, GL2, GL3) to control the voltage applied to the light emitting device (OLED) and driving device (DT) in response to scan pulses [SCAN(N-1), SCAN(N)] and EM pulses [EM(N)]. Switching.
스위치 회로는 복수의 스위치 소자들(M1~M6)을 이용하여 구동 소자(DT)의 문턱 전압(Vth)을 샘플링하여 커패시터(Cst1)에 저장하고, 구동 소자(DT)의 문턱 전압(Vth)만큼 구동 소자(DT)의 게이트 전압을 보상하는 내부 보상 회로를 포함한다. 구동 소자(DT)와 스위치 소자들(M1~M6) 각각은 p 채널 TFT로 구현될 수 있다.The switch circuit samples the threshold voltage (Vth) of the driving element (DT) using a plurality of switch elements (M1 to M6) and stores it in the capacitor (Cst1), and stores the threshold voltage (Vth) of the driving element (DT) as much as the threshold voltage (Vth) of the driving element (DT). It includes an internal compensation circuit that compensates for the gate voltage of the driving element (DT). Each of the driving element (DT) and switch elements (M1 to M6) can be implemented as a p-channel TFT.
픽셀 회로의 구동 기간은 도 8에 도시된 바와 같이 초기화 기간(Tini), 샘플링 기간(Tsam), 및 발광 기간(Tem)으로 나뉘어질 수 있다.As shown in FIG. 8, the driving period of the pixel circuit can be divided into an initialization period (Tini), a sampling period (Tsam), and a light emission period (Tem).
제N 스캔 펄스[SCAN(N)]는 샘플링 기간(Tsam)에 게이트 온 전압(VGL)으로 발생되어 제1 게이트 라인(GL1)에 인가된다. 제N-1 스캔 펄스[SCAN(N-1)]는 샘플링 기간에 앞선 초기화 기간(Tini)에 게이트 온 전압(VGL)으로 발생되어 제2 게이트 라인(GL2)에 인가된다. EM 펄스[EM(N)]는 초기화 기간(Tin) 및 샘플링 기간(Tsam)에 게이트 오프 전압(VGH)으로 발생되어 제3 게이트 라인(GL3)에 인가된다. The Nth scan pulse [SCAN(N)] is generated as the gate-on voltage (VGL) during the sampling period (Tsam) and is applied to the first gate line (GL1). The N-1 scan pulse [SCAN(N-1)] is generated as the gate-on voltage (VGL) in the initialization period (Tini) preceding the sampling period and applied to the second gate line (GL2). The EM pulse [EM(N)] is generated as the gate-off voltage VGH during the initialization period Tin and the sampling period Tsam and is applied to the third gate line GL3.
초기화 기간(Tini) 동안, 제N-1 스캔 펄스[SCAN(N-1)]가 게이트 온 전압(VGL)으로 발생되고, 제N 스캔 펄스[SCAN(N)]와 EM 펄스[EM(N)] 각각의 전압이 게이트 오프 전압(VGH)이다. 샘플링 기간 동안(Tsam), 제N 스캔 펄스[SCAN(N)]가 게이트 온 전압(VGL)의 펄스로 발생되고, 제N-1 스캔 펄스[SCAN(N-1)]와 EM 펄스[EM(N)] 각각의 전압이 게이트 오프 전압(VGH)이다. 발광 기간(Tem)의 적어도 일부 기간 동안 EM 펄스[EM(N)]가 게이트 온 전압(VGL)으로 발생되고, 제N-1 스캔 펄스[SCAN(N-1)]와 제N 스캔 펄스[SCAN(N)] 각각의 전압이 게이트 오프 전압(VGH)으로 발생된다.During the initialization period (Tini), the N-1th scan pulse [SCAN(N-1)] is generated with the gate-on voltage (VGL), and the Nth scan pulse [SCAN(N)] and the EM pulse [EM(N)] are generated as the gate-on voltage (VGL). ] Each voltage is the gate-off voltage (VGH). During the sampling period (Tsam), the Nth scan pulse [SCAN(N)] is generated as a pulse of the gate-on voltage (VGL), the N-1th scan pulse [SCAN(N-1)] and the EM pulse [EM( N)] Each voltage is the gate-off voltage (VGH). During at least a portion of the light emission period (Tem), an EM pulse [EM(N)] is generated with the gate-on voltage (VGL), and the N-1th scan pulse [SCAN(N-1)] and the Nth scan pulse [SCAN] are generated at the gate-on voltage (VGL). (N)] Each voltage is generated as a gate-off voltage (VGH).
초기화 기간(Tin) 동안, 제N-1 스캔 펄스[SCAN(N-1)]의 게이트 온 전압(VGL)에 따라 제5 스위치 소자(M5)가 턴-온되어 픽셀 회로를 초기화한다. 샘플링 기간(Tsam) 동안, 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 따라 제1 및 제2 스위치 소자들(M1, M2)이 턴-온되어 구동 소자(DT)의 문턱 전압만큼 보상된 데이터 전압(Vdata)이 커패시터(Cst1)에 저장된다. 이와 동시에, 제6 스위치 소자(M6)가 샘플링 기간(Tsam) 동안 턴-온되어 제4 노드(n4)의 전압을 기준 전압(Vref)으로 낮추어 발광 소자(OLED)의 발광을 억제한다. During the initialization period Tin, the fifth switch element M5 is turned on according to the gate-on voltage VGL of the N-1 scan pulse [SCAN(N-1)] to initialize the pixel circuit. During the sampling period (Tsam), the first and second switch elements (M1, M2) are turned on according to the gate-on voltage (VGL) of the Nth scan pulse [SCAN(N)] to turn on the driving element (DT). The data voltage (Vdata) compensated by the threshold voltage is stored in the capacitor (Cst1). At the same time, the sixth switch element M6 is turned on during the sampling period Tsam to lower the voltage of the fourth node n4 to the reference voltage Vref to suppress light emission of the light emitting element OLED.
발광 기간(Tem) 동안, 제3 및 제4 스위치 소자들(M1, M2)이 턴-온되어 발광 소자(OLED)가 발광된다. 발광 기간(Tem) 동안, 저 계조의 휘도를 정밀하게 표현하기 위하여, EM 펄스[EM(N)]가 게이트 온 저압(VGL)과 게이트 오프 전압(VGH) 사이에서 소정의 듀티비로 그 전압 레벨이 반전될 수 잇다. 이 경우, 제3 및 제4 스위치 소자들(M1, M2)이 발광 기간(Tem) 동안 EM 펄스[EM(N)]의 듀티비에 따라 온/오프를 반복할 수 있다. During the light emission period Tem, the third and fourth switch elements M1 and M2 are turned on and the light emitting element OLED emits light. During the emission period (Tem), in order to accurately express the luminance of low grayscale, the EM pulse [EM(N)] is adjusted to its voltage level at a predetermined duty ratio between the gate-on low voltage (VGL) and the gate-off voltage (VGH). It can be reversed. In this case, the third and fourth switch elements M1 and M2 may repeatedly turn on/off according to the duty ratio of the EM pulse [EM(N)] during the light emission period Tem.
발광 소자(OLED)는 유기 발광 다이오드로 구현되거나 무기 발광 다이오드로 구현될 수 있다. 이하에서 발광 소자(OLED)가 유기 발광 다이오드로 구현된 예를 설명하기로 한다.A light emitting device (OLED) may be implemented as an organic light emitting diode or an inorganic light emitting diode. Below, an example in which a light emitting device (OLED) is implemented as an organic light emitting diode will be described.
발광 소자(OLED)의 애노드 전극은 제4 및 제6 스위치 소자들(M4, M6) 사이의 제4 노드(n4)에 연결된다. 제4 노드(n4)는 발광 소자(OLED)의 애노드, 제4 스위치 소자(M4)의 제2 전극, 및 제6 스위치 소자(M6)의 제2 전극에 연결된다. 발광 소자(OLED)의 캐소드 전극은 저전위 전원 전압(ELVSS)이 인가되는 VSS 라인(PL3)에 연결된다. 발광 소자(OLED)는 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 흐르는 전류(Ids)로 발광된다. 발광 소자(OLED)의 전류 패스는 제3 및 제4 스위치 소자(M3, M4)에 의해 스위칭된다.The anode electrode of the light emitting device (OLED) is connected to the fourth node (n4) between the fourth and sixth switch devices (M4 and M6). The fourth node n4 is connected to the anode of the light emitting device OLED, the second electrode of the fourth switch device M4, and the second electrode of the sixth switch device M6. The cathode electrode of the light emitting device (OLED) is connected to the VSS line (PL3) to which the low-potential power supply voltage (ELVSS) is applied. The light emitting device (OLED) emits light with a current (Ids) flowing according to the gate-source voltage (Vgs) of the driving device (DT). The current path of the light emitting device (OLED) is switched by the third and fourth switch devices (M3 and M4).
커패시터(Cst1)는 VDD 라인(PL1)과 제1 노드(n1) 사이에 연결된다. 구동 소자(DT)의 문턱 전압(Vth) 만큼 보상된 데이터 전압(Vdata)이 커패시터(Cst1)에 충전된다. 서브 픽셀들 각각에서 데이터 전압(Vdata)이 구동 소자(DT)의 문턱 전압(Vth) 만큼 보상되기 때문에 서브 픽셀들에서 구동 소자(DT)의 특성 편차가 보상된다. The capacitor Cst1 is connected between the VDD line PL1 and the first node n1. The data voltage (Vdata) compensated by the threshold voltage (Vth) of the driving element (DT) is charged in the capacitor (Cst1). Since the data voltage Vdata in each subpixel is compensated by the threshold voltage Vth of the driving element DT, the characteristic deviation of the driving element DT in the subpixels is compensated.
제1 스위치 소자(M1)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 제2 노드(n2)와 제3 노드(n3)를 연결한다. 제2 노드(n2)는 구동 소자(DT)의 게이트 전극, 커패시터(Cst1)의 제1 전극, 및 제1 스위치 소자(M1)의 제1 전극에 연결된다. 제3 노드(n3)는 구동 소자(DT)의 제2 전극, 제1 스위치 소자(M1)의 제2 전극, 및 제4 스위치 소자(M4)의 제1 전극에 연결된다. 제1 스위치 소자(M1)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 제1 스위치 소자(M1)의 제1 전극은 제2 노드(n2)에 연결되고, 제1 스위치 소자(M1)의 제2 전극은 제3 노드(n3)에 연결된다.The first switch element M1 is turned on in response to the gate-on voltage VGL of the N scan pulse [SCAN(N)] and connects the second node n2 and the third node n3. The second node n2 is connected to the gate electrode of the driving element DT, the first electrode of the capacitor Cst1, and the first electrode of the first switch element M1. The third node n3 is connected to the second electrode of the driving element DT, the second electrode of the first switch element M1, and the first electrode of the fourth switch element M4. The gate electrode of the first switch element M1 is connected to the first gate line GL1 and receives the Nth scan pulse [SCAN(N)]. The first electrode of the first switch element (M1) is connected to the second node (n2), and the second electrode of the first switch element (M1) is connected to the third node (n3).
제1 스위치 소자(M1)는 1 프레임 기간에서 제N 스캔 펄스[SCAN(N)]가 게이트 온 전압(VGL)으로 발생되는 아주 짧은 1 수평 기간(1H) 동안 턴-온되기 때문에 오프 상태에서 누설 전류가 발생될 수 있다. 제1 스위치 소자(M1)의 누설 전류를 억제하기 위하여, 제1 스위치 소자(M1)는 두 개의 트랜지스터들(M1a, M1b)이 직렬로 연결된 듀얼 게이트(dual gate) 구조의 트랜지스터로 구현될 수 있다. The first switch element (M1) leaks in the off state because the Nth scan pulse [SCAN(N)] is turned on for a very short 1 horizontal period (1H) generated by the gate-on voltage (VGL) in the 1 frame period. Current may be generated. In order to suppress the leakage current of the first switch element (M1), the first switch element (M1) may be implemented as a transistor with a dual gate structure in which two transistors (M1a and M1b) are connected in series. .
제2 스위치 소자(M2)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 데이터 전압(Vdata)을 제1 노드(n1)에 공급한다. 제2 스위치 소자(M2)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 제2 스위치 소자(M2)의 제1 전극은 제1 노드(n1)에 연결된다. 제2 스위치 소자(M2)의 제2 전극은 데이터 전압(Vdata)이 인가되는 데이터 라인(DL)에 연결된다. 제1 노드(n1)는 제2 스위치 소자(M2)의 제1 전극, 제3 스위치 소자(M2)의 제2 전극, 및 구동 소자(DT)의 제1 전극에 연결된다.The second switch element M2 is turned on in response to the gate-on voltage VGL of the Nth scan pulse [SCAN(N)] and supplies the data voltage Vdata to the first node n1. The gate electrode of the second switch element M2 is connected to the first gate line GL1 and receives the Nth scan pulse [SCAN(N)]. The first electrode of the second switch element (M2) is connected to the first node (n1). The second electrode of the second switch element M2 is connected to the data line DL to which the data voltage Vdata is applied. The first node n1 is connected to the first electrode of the second switch element M2, the second electrode of the third switch element M2, and the first electrode of the driving element DT.
제3 스위치 소자(M3)는 EM 펄스[EM(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 VDD 라인(PL1)을 제1 노드(n1)에 연결한다. 제3 스위치 소자(M3)의 게이트 전극은 제3 게이트 라인(GL3)에 연결되어 EM 펄스[EM(N)]를 공급 받는다. 제3 스위치 소자(M3)의 제1 전극은 VDD 라인(PL1)에 연결된다. 제3 스위치 소자(M3)의 제2 전극은 제1 노드(n1)에 연결된다. The third switch element M3 is turned on in response to the gate-on voltage VGL of the EM pulse [EM(N)] and connects the VDD line PL1 to the first node n1. The gate electrode of the third switch element M3 is connected to the third gate line GL3 and receives an EM pulse [EM(N)]. The first electrode of the third switch element M3 is connected to the VDD line PL1. The second electrode of the third switch element M3 is connected to the first node n1.
제4 스위치 소자(M4)는 EM 펄스[EM(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 제3 노드(n3)를 발광 소자(OLED)의 애노드 전극에 연결한다. 제4 스위치 소자(M4)의 게이트 전극은 제3 게이트 라인(GL3)에 연결되어 EM 펄스[EM(N)]를 공급 받는다. 제4 스위치 소자(M4)의 제1 전극은 제3 노드(n3)에 연결되고, 제2 전극은 제4 노드(n4)에 연결된다. The fourth switch element M4 is turned on in response to the gate-on voltage VGL of the EM pulse [EM(N)] to connect the third node n3 to the anode electrode of the light emitting element OLED. The gate electrode of the fourth switch element M4 is connected to the third gate line GL3 and receives an EM pulse [EM(N)]. The first electrode of the fourth switch element M4 is connected to the third node n3, and the second electrode is connected to the fourth node n4.
제5 스위치 소자(M5)는 제N-1 스캔 펄스[SCAN(N-1)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 제2 노드(n2)를 Vini 라인(PL2)에 연결한다. 제5 스위치 소자(M5)의 게이트 전극은 제2 게이트 라인(GL2)에 연결되어 제N-1 스캔 펄스[SCAN(N-1)]를 공급 받는다. 제5 스위치 소자(M5)의 제1 전극은 제2 노드(n2)에 연결되고, 제2 전극은 Vini 라인(PL2)에 연결된다. 제5 스위치 소자(M5)의 누설 전류를 억제하기 위하여, 제5 스위치 소자(M5)는 두 개의 트랜지스터들(M5a, M5b)이 직렬로 연결된 듀얼 게이트 구조의 트랜지스터로 구현될 수 있다.The fifth switch element (M5) is turned on in response to the gate-on voltage (VGL) of the N-1 scan pulse [SCAN(N-1)] and connects the second node (n2) to the Vini line (PL2). do. The gate electrode of the fifth switch element M5 is connected to the second gate line GL2 and receives the N-1 scan pulse [SCAN(N-1)]. The first electrode of the fifth switch element M5 is connected to the second node n2, and the second electrode is connected to the Vini line PL2. In order to suppress leakage current of the fifth switch element M5, the fifth switch element M5 may be implemented as a transistor with a dual gate structure in which two transistors M5a and M5b are connected in series.
제6 스위치 소자(M6)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 Vini 라인(PL2)을 제4 노드(n4)에 연결한다. 제6 스위치 소자(M6)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 제6 스위치 소자(M6)의 제1 전극은 Vini 라인(PL2)에 연결되고, 제2 전극은 제4 노드(n4)에 연결된다. The sixth switch element M6 is turned on in response to the gate-on voltage VGL of the N scan pulse [SCAN(N)] and connects the Vini line PL2 to the fourth node n4. The gate electrode of the sixth switch element M6 is connected to the first gate line GL1 and receives the Nth scan pulse [SCAN(N)]. The first electrode of the sixth switch element M6 is connected to the Vini line PL2, and the second electrode is connected to the fourth node n4.
제5 및 제6 스위치 소자(M5, M6)의 게이트 전극은 제N-1 스캔 펄스[SCAN(N-1)]이 인가되는 제2 게이트 라인(GL2)에 공통으로 연결될 수 있다. 이 경우, 제5 및 제6 스위치 소자(M5, M6)는 제N-1 스캔 펄스[SCAN(N-1)]에 응답하여 동시에 턴-온될 수 있다. The gate electrodes of the fifth and sixth switch elements M5 and M6 may be commonly connected to the second gate line GL2 to which the N-1 scan pulse [SCAN(N-1)] is applied. In this case, the fifth and sixth switch elements M5 and M6 may be turned on simultaneously in response to the N-1 scan pulse [SCAN(N-1)].
구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(OLED)에 흐르는 전류를 조절하여 발광 소자(OLED)를 구동한다. 구동 소자(DT)는 제2 노드(n2)에 연결된 게이트, 제1 노드(n1)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.The driving device (DT) drives the light emitting device (OLED) by controlling the current flowing through the light emitting device (OLED) according to the gate-source voltage (Vgs). The driving element DT includes a gate connected to the second node n2, a first electrode connected to the first node n1, and a second electrode connected to the third node n3.
초기화 기간(Tini) 동안 제N-1 스캔 펄스[SCAN(N-1)]가 게이트 온 전압(VGL)으로 발생된다. 제N 스캔 펄스[SCAN(N)]와 EM 펄스[EM(N)]는 초기화 기간(Tini) 동안 게이트 오프 전압(VGH)을 유지한다. 따라서, 초기화 기간(Tini) 동안 제5 스위치 소자(M5)가 턴-온(turn-on)되어 제2 및 제4 노드(n2, n4)가 Vini로 초기화된다. 초기화 기간(Tini)과 샘플링 기간(Tsam) 사이에 홀드 기간(Th)이 설정될 수 있다. 홀드 기간(Th)에서 스캔 펄스[SCAN(N-1), SCAN(N)]와 EM 펄스[EM(N)]는 게이트 오프 전압(VGH)이다. During the initialization period (Tini), the N-1th scan pulse [SCAN(N-1)] is generated as the gate-on voltage (VGL). The Nth scan pulse [SCAN(N)] and the EM pulse [EM(N)] maintain the gate-off voltage (VGH) during the initialization period (Tini). Accordingly, during the initialization period (Tini), the fifth switch element (M5) is turned on and the second and fourth nodes (n2, n4) are initialized to Vini. A hold period (Th) may be set between the initialization period (Tini) and the sampling period (Tsam). In the hold period (Th), the scan pulses [SCAN(N-1), SCAN(N)] and EM pulses [EM(N)] are the gate-off voltage (VGH).
샘플링 기간(Tsam) 동안 제N 스캔 펄스[SCAN(N)]가 게이트 온 전압(VGL)으로 발생된다. 제N 스캔 펄스[SCAN(N)]의 펄스는 제N 픽셀 라인의 데이터 전압(Vdata)에 동기된다. 제N-1 스캔 펄스[SCAN(N-1)]와 EM 펄스[EM(N)]는 샘플링 기간(Tsam) 동안 게이트 오프 전압(VGH)을 유지한다. 따라서, 샘플링 기간(Tsam) 동안 제1 및 제2 스위치 소자들(M1, M2)이 턴-온된다.During the sampling period (Tsam), the Nth scan pulse [SCAN(N)] is generated as the gate-on voltage (VGL). The pulse of the Nth scan pulse [SCAN(N)] is synchronized with the data voltage (Vdata) of the Nth pixel line. The N-1 scan pulse [SCAN(N-1)] and the EM pulse [EM(N)] maintain the gate-off voltage (VGH) during the sampling period (Tsam). Accordingly, the first and second switch elements M1 and M2 are turned on during the sampling period Tsam.
샘플링 기간(Tsam) 동안 구동 소자(DT)의 게이트 전압(DTG)이 제1 및 제2 스위치 소자(M1, M2)를 통해 흐르는 전류에 의해 상승된다. 구동 소자(DT)가 턴-오프될 때 게이트 노드 전압(DTG)은 Vdata - |Vth|이다. 이 때, 제1 노드(n)의 전압도 Vdata - |Vth|이다. 샘플링 기간(Tsam)에 구동 소자(DT)의 게이트-소스간 전압(Vgs)은 |Vgs| = Vdata -(Vdata-|Vth|) = |Vth|이다. During the sampling period Tsam, the gate voltage DTG of the driving element DT is increased by the current flowing through the first and second switch elements M1 and M2. When the driving element (DT) is turned off, the gate node voltage (DTG) is Vdata - |Vth|. At this time, the voltage of the first node (n) is also Vdata - |Vth|. During the sampling period (Tsam), the gate-to-source voltage (Vgs) of the driving element (DT) is |Vgs| = Vdata -(Vdata-|Vth|) = |Vth|.
발광 기간(Tem) 동안, EM 펄스[EM(N)]가 게이트 온 전압(VGL)으로 발생될 수 있다. 발광 기간(Tem) 동안, EM 펄스[EM(N)]의 전압이 소정의 듀티비로 반전될 수 있다. 따라서, EM 펄스[EM(N)]는 발광 기간(Tem)의 적어도 일부 기간 동안 게이트 온 전압(VGL)으로 발생될 수 있다. During the emission period (Tem), an EM pulse [EM(N)] may be generated with the gate-on voltage (VGL). During the emission period (Tem), the voltage of the EM pulse [EM(N)] may be inverted by a predetermined duty ratio. Accordingly, the EM pulse [EM(N)] may be generated at the gate-on voltage VGL during at least a portion of the light emission period Tem.
EM 펄스[EM(N)]가 게이트 온 전압(VGL)일 때 ELVDD와 발광 소자(OLED) 사이에 전류가 흘러 발광 소자(OLED)가 발광될 수 있다. 발광 기간(Tem) 동안, 제N-1 및 제N 스캔 펄스[SCAN(N-1), SCAN(N)]는 게이트 오프 전압(VGH)을 유지한다. 발광 기간(Tem) 동안, 제3 및 제4 스위치 소자들(M3, M4)은 EM 펄스(EM)의 게이트 온 전압 (VGL)에 따라 턴-온된다. EM 펄스[EM(N)]가 게이트 온 전압(VGL)일 때 제3 및 제4 스위치 소자들(M3, M4)이 턴-온되어 발광 소자(OLED)에 전류가 흐른다. 이 때, 구동 소자(DT)의 Vgs는 |Vgs| = ELVDD - (Vdata-|Vth|)이고, 발광 소자(OLED)에 흐르는 전류는 K(VDD-Vdata)2이다. K는 구동 소자(DT)의 전하 이동도, 기생 커패시턴스 및 채널 용량 등에 의해 결정되는 상수 값이다. When the EM pulse [EM(N)] is the gate-on voltage (VGL), current flows between the ELVDD and the light-emitting device (OLED), allowing the light-emitting device (OLED) to emit light. During the light emission period Tem, the N-1th and Nth scan pulses [SCAN(N-1), SCAN(N)] maintain the gate-off voltage VGH. During the light emission period Tem, the third and fourth switch elements M3 and M4 are turned on according to the gate-on voltage VGL of the EM pulse EM. When the EM pulse [EM(N)] is the gate-on voltage (VGL), the third and fourth switch elements (M3, M4) are turned on and current flows to the light emitting element (OLED). At this time, Vgs of the driving element (DT) is |Vgs| = ELVDD - (Vdata-|Vth|), and the current flowing through the light emitting device (OLED) is K(VDD-Vdata) 2 . K is a constant value determined by the charge mobility of the driving element (DT), parasitic capacitance, and channel capacity.
도 9는 슬라이더블 디스플레이의 활성화 영역의 크기가 가변되는 예를 보여 주는 도면이다. 도 10a 내지 도 10d는 슬라이더블 디스플레이의 다양한 화면 모드를 보여 주는 도면들이다.Figure 9 is a diagram showing an example in which the size of the active area of a slideable display is variable. FIGS. 10A to 10D are diagrams showing various screen modes of a slideable display.
도 9를 참조하면, 슬라이더블 디스플레이는 표시패널(100)과, 표시패널(100)이 감겨지는 롤러(101, 102)를 포함한다. 슬라이더블 디스플레이의 표시패널(100)은 유연한 기판으로 제작되어 쉽게 구부러질 수 있다. Referring to FIG. 9, the slideable display includes a display panel 100 and rollers 101 and 102 around which the display panel 100 is wound. The display panel 100 of the slideable display is made of a flexible substrate and can be easily bent.
롤러(101, 102)는 표시패널(100)의 상단 또는 하단에 연결되거나, 상단과 하단에 연결될 수 있다. 롤러들(101, 102) 중 적어도 하나는 모터에 의해 양방향으로 회전될 수 있다. 모터는 표시패널(100)을 롤러들(101, 102)에 감거나 롤러들(101, 102)로부터 표시패널을 풀어 표시패널의 화면 노출 영역을 가변할 수 있다. 따라서, 슬라이더블 디스플레이에서 표시패널(100)의 활성화 영역(100A)과 비활성화 영역(100B)이 확대되거나 축소될 수 있고 이 영역들(10OA, 100B)의 위치가 이동될 수 있다. The rollers 101 and 102 may be connected to the top or bottom of the display panel 100, or may be connected to the top and bottom. At least one of the rollers 101 and 102 may be rotated in both directions by a motor. The motor may change the screen exposure area of the display panel by winding the display panel 100 around the rollers 101 and 102 or unwinding the display panel from the rollers 101 and 102. Accordingly, in the slideable display, the active area 100A and the inactive area 100B of the display panel 100 can be enlarged or reduced, and the positions of these areas 10OA and 100B can be moved.
활성화 영역(100A)의 픽셀들에 입력 영상 또는 정보의 픽셀 데이터가 기입된다. 비활성화 영역(100B)의 픽셀들에 블랙 계조가 기입된다. 따라서, 입력 영상 또는 정보는 활성화 영역(100A) 상에 표시된다. 비활성화 영역(100B)은 검게 보인다. 비활성화 영역(100B)은 롤러(101, 102)가 내장된 케이스 내에서 롤러(101, 102)에 감겨져 사용자에게 노출되지 않거나 사용자에게 노출될 수 있다. Pixel data of the input image or information is written into the pixels of the active area 100A. A black gradation is written on the pixels of the inactive area 100B. Accordingly, the input image or information is displayed on the active area 100A. The inactive area (100B) appears black. The inactive area 100B may be wrapped around the rollers 101 and 102 in a case containing the rollers 101 and 102 and may not be exposed to the user or may be exposed to the user.
슬라이더블 디스플레이는 도 10a 내지 도 10d에 도시된 바와 같이 활성화 영역(100A)의 크기가 서로 다르게 설정된 다양한 화면 모드를 제공할 수 있다. 화면 내의 픽셀 어레이 크기가 고정되기 때문에 픽셀 어레이 내에서 활성화 영역(100A)이 커지면 그 만큼 비활성화 영역(100B)이 작아지고 반면에, 활성화 영역(100A)이 작아지면 그 만큼 비활성화 영역(100B)이 커진다. 도 10a는 화면의 픽셀 어레이 전체가 활성화 영역(100A)인 풀 스크린 모드(full screen mode 또는 액자 모드)를 보여 주는 도면이다. 도 10b 내지 도 10d는 활성화 영역이 화면의 일부로 작아지는 다양한 파셜 모드(partial mode)를 보여 주는 도면들이다. The slideable display can provide various screen modes in which the size of the active area 100A is set differently, as shown in FIGS. 10A to 10D. Since the size of the pixel array within the screen is fixed, as the active area (100A) becomes larger within the pixel array, the inactive area (100B) becomes smaller, and on the other hand, as the active area (100A) becomes smaller, the inactive area (100B) becomes larger. . FIG. 10A is a diagram showing a full screen mode (or picture frame mode) in which the entire pixel array of the screen is the active area 100A. FIGS. 10B to 10D are diagrams showing various partial modes in which the active area is reduced to a portion of the screen.
호스트 시스템은 롤러(101, 102)를 구동하는 모터의 회전 속도 및 방향을 센싱하여 활성화 영역(100A)과 비활성화 영역(100B)을 판단하고, 활성화 영역(100A)과 비활성화 영역(100B)을 지시하는 위치 정보를 타이밍 콘트롤러(130)에 전송할 수 있다. 타이밍 콘트롤러(130)는 호스트 시스템으로부터의 위치 정보를 바탕으로 제어 신호와 인에이블 신호(도 18 및 도 22의 EN, EN1, MUX1, MUX2)를 발생하여 데이터 구동부(110), 디멀티플렉서(112), 및 보조 구동부(114)의 구동 타이밍을 제어할 수 있다. The host system senses the rotational speed and direction of the motor driving the rollers 101 and 102, determines the active area (100A) and the deactivated area (100B), and indicates the active area (100A) and the deactivated area (100B). Location information can be transmitted to the timing controller 130. The timing controller 130 generates control signals and enable signals (EN, EN1, MUX1, and MUX2 in FIGS. 18 and 22) based on location information from the host system to connect the data driver 110, the demultiplexer 112, And the driving timing of the auxiliary driver 114 can be controlled.
호스트 시스템은 영상 컨텐츠나 사용자 명령에 따라 다양한 파셜 모드를 제공할 수 있다. 활성화 영역(100A)의 화면 크기는 모터의 회전수에 따라 가변될 수 있다. 따라서, 호스트 시스템은 모터의 회전수를 카운트하여 활성화 영역(100A)의 크기 및 이동 위치를 판단할 수 있다. 호스트 시스템은 다양한 파셜 모드들의 모드 별로 노출 구동 영역(NA)의 화면 크기로 영상 데이터를 스케일링(scaling)하여 슬라이더블 디스플레이의 표시패널 구동부로 전송한다. The host system can provide various partial modes depending on video content or user commands. The screen size of the activation area 100A may vary depending on the number of rotations of the motor. Accordingly, the host system can determine the size and movement position of the activation area 100A by counting the number of rotations of the motor. The host system scales the image data to the screen size of the exposure driving area (NA) for each of the various partial modes and transmits it to the display panel driver of the slideable display.
호스트 시스템은 입력 영상의 컨텐츠나 사용자 명령에 따라 파셜 모드로 전환할 수 있다. 호스트 시스템은 TV 신호가 수신되거나 사용자가 TV 모드를 선택하면 따라 모터를 구동하여 도 10b에 도시된 바와 같이 TV 모드의 화면비(x : y)를 16:9로 자동으로 조절할 수 있다. TV 모드에서 활성화 영역(100A)은 전체 화면 대비 56.25% 일 수 있다. The host system can switch to partial mode according to the content of the input video or user commands. When a TV signal is received or a user selects a TV mode, the host system drives a motor to automatically adjust the screen ratio (x:y) of the TV mode to 16:9, as shown in FIG. 10B. In TV mode, the active area (100A) may be 56.25% of the entire screen.
호스트 시스템은 영상 컨텐츠가 영화이거나 사용자가 영화 모드를 선택하면 모터를 구동하여 도 10c에 도시된 바와 같이 화면비(x : y)를 영화 모드의 화면비 21:9로 자동으로 조절할 수 있다. 영화 모드에서 활성화 영역(100A)은 전체 화면 대비 42.86% 일 수 있다. When the video content is a movie or the user selects a movie mode, the host system can drive a motor to automatically adjust the aspect ratio (x:y) to the movie mode aspect ratio of 21:9, as shown in FIG. 10C. In movie mode, the active area (100A) may be 42.86% of the entire screen.
호스트 시스템은 입력 신호가 영상 신호 없이 텍스트 정보만을 포함하거나 사용자가 정보 표시 모드를 선택하면 모터를 구동하여 도 29d에 도시된 바와 같이 화면비(x : y)를 정보 표시 모드의 화면비 10:1로 자동으로 조절할 수 있다. 정보 표시 모드에서 활성화 영역(100A) 은 전체 화면 대비 10% 일 수 있다.When the input signal contains only text information without a video signal or the user selects the information display mode, the host system drives the motor to automatically change the screen ratio (x:y) to the 10:1 screen ratio of the information display mode, as shown in Figure 29d. It can be adjusted. In information display mode, the active area (100A) may be 10% of the entire screen.
도 11은 본 발명의 실시예에 따른 표시장치의 구동 방법을 보여 주는 순서도이다.Figure 11 is a flowchart showing a method of driving a display device according to an embodiment of the present invention.
도 11을 참조하면, 타이밍 콘트롤러(130)는 입력 영상의 픽셀 데이터를 카운트하여 이 픽셀 데이터가 표시될 활성화 영역을 정의할 수 있다. 타이밍 콘트롤러(130)는 입력 영상의 픽셀 데이터가 수신되어 활성화 영역의 구동을 판단한다(S01). 타이밍 콘트롤러(130)는 활성화 영역을 구동하기 위하여, 데이터 구동부(110), 디멀티플렉서(112), 및 게이트 구동부(120)를 구동하고 픽셀 데이터를 데이터 구동부(110)로 전송한다. Referring to FIG. 11, the timing controller 130 can count pixel data of an input image and define an activation area in which this pixel data will be displayed. The timing controller 130 receives pixel data of the input image and determines driving of the active area (S01). The timing controller 130 drives the data driver 110, the demultiplexer 112, and the gate driver 120 to drive the activation area and transmits pixel data to the data driver 110.
데이터 구동부(114)는 활성화 영역의 스캐닝 기간 동안 타이밍 콘트롤러(130)로부터 수신된 픽셀 데이터를 데이터 전압으로 변환하여 데이터 라인들에 공급한다. 디멀티플렉서(112)는 타이밍 콘트롤러(130)의 제어 하에 데이터 구동부(114)의 출력 채널들을 통해 입력된 데이터 전압을 복수의 데이터 라인들에 분배할 수 있다. The data driver 114 converts pixel data received from the timing controller 130 into a data voltage during the scanning period of the active area and supplies it to the data lines. The demultiplexer 112 may distribute the data voltage input through the output channels of the data driver 114 to a plurality of data lines under the control of the timing controller 130.
게이트 구동부(120)는 활성화 영역의 스캐닝 기간 동안 데이터 구동부(110)로부터의 데이터 전압에 동기되는 게이트 신호를 게이트 라인들에 순차적으로 인가하여 활성화 영역의 픽셀들을 1 라인씩 순차적으로 선택한다. 활성화 영역이 스캐닝되는 동안, 활성화 영역의 픽셀들이 구동되어 픽셀 데이터가 활성화 영역에 표시된다. 따라서, 입력 영상의 픽셀 데이터가 표시장치에 수신되면 데이터 구동부(110)가 구동되어 활성화 영역의 픽셀들에 픽셀 데이터가 기입된다(S02)The gate driver 120 sequentially applies a gate signal synchronized to the data voltage from the data driver 110 to the gate lines during the scanning period of the active region to sequentially select pixels in the active region line by line. While the active area is being scanned, pixels in the active area are driven so that pixel data is displayed in the active area. Therefore, when the pixel data of the input image is received by the display device, the data driver 110 is driven to write the pixel data to the pixels in the active area (S02)
타이밍 콘트롤러(130)는 픽셀 데이터가 기입되지 않는 픽셀들을 비활성화 영역의 픽셀들로 판단한다(S03). 타이밍 콘트롤러(130)는 비활성 영역의 픽셀들을 구동하기 위하여 보조 구동부(114)를 구동하기 위한 제어 신호를 발생한다. 이 제어 신호(114)는 보조 구동부(114)를 인에이블하기 위한 인에이블 신호를 포함한다. The timing controller 130 determines that pixels to which pixel data is not written are pixels in the inactive area (S03). The timing controller 130 generates a control signal to drive the auxiliary driver 114 to drive pixels in the inactive area. This control signal 114 includes an enable signal for enabling the auxiliary driver 114.
전원부(150)는 감마 기준 전압 중에서 블랙 계조 전압의 감마 기준 전압 즉, 블랙 계조 전압을 보조 구동부(114)에 공급한다. 보조 구동부(114)는 타이밍 콘트롤러(130)의 제어 하에 비활성화 영역의 스캐닝 기간 동안 블랙 계조 전압을 데이터 라인들에 공급한다. 비활성화 영역의 스캐닝 기간 동안, 데이터 구동부(110)는 타이밍 콘트롤러(130)의 제어 하에 구동하지 않고 데이터 전압을 출력하지 않는다. 따라서, 데이터 구동부(110)와 디멀티플렉서(112)는 비활성화 기간의 픽셀들이 구동되는 동안 소비 전력을 발생하지 않는다.The power supply unit 150 supplies the gamma reference voltage of the black gray level voltage, that is, the black gray level voltage, to the auxiliary driver 114 among the gamma reference voltages. The auxiliary driver 114 supplies black gray level voltage to the data lines during the scanning period of the deactivated area under the control of the timing controller 130. During the scanning period of the inactive area, the data driver 110 does not drive under the control of the timing controller 130 and does not output a data voltage. Accordingly, the data driver 110 and the demultiplexer 112 do not consume power while pixels in the inactive period are driven.
게이트 구동부(120)는 비활성화 영역의 스캐닝 기간 동안 타이밍 콘트롤러(130)의 제어 하에 블랙 계조 전압에 동기되는 게이트 신호를 비활성화 영역의 게이트 라인들에 순차적으로 인가하여 블랙 계조 전압이 인가될 비활성화 영역의 픽셀들을 1 라인씩 순차적으로 선택한다. 비활성화 영역이 스캐닝되는 동안, 비활성화 영역의 픽셀들에 블랙 계조가 기입되어 블랙 계조가 비활성화 영역에 표시된다(S04).The gate driver 120 sequentially applies a gate signal synchronized to the black gray-scale voltage to the gate lines in the deactivated area under the control of the timing controller 130 during the scanning period of the deactivated area, so that the pixel in the deactivated area to which the black gray-level voltage is to be applied is applied. Select them sequentially, one line at a time. While the inactive area is being scanned, a black gradation is written in the pixels of the inactive area and the black gradation is displayed in the inactive area (S04).
도 12는 보조 구동부(114)를 보여 주는 도면이다.FIG. 12 is a diagram showing the auxiliary driving unit 114.
도 12를 참조하면, 보조 구동부(114)는 제1 패드부(AP), 제2 패드부(BP), 및 복수의 스위치 소자들(TR)을 포함한다. Referring to FIG. 12 , the auxiliary driver 114 includes a first pad portion (AP), a second pad portion (BP), and a plurality of switch elements (TR).
스위치 소자들(TR) 각각은 트랜지스터 예를 들어, p 채널 트랜지스터로 구현될 수 있으나 이에 한정되지 않는다. 스위치 소자들(TR)은 오토 프로브 장비 또는 타이밍 콘트롤러(130)로부터의 인에이블 신호에 응답하여 보조 데이터 라인(32)을 데이터 라인들(DT)에 연결한다. 픽셀 어레이(AA)의 서브 픽셀들(SP)은 데이터 라인(DL)에 연결된다. Each of the switch elements TR may be implemented as a transistor, for example, a p-channel transistor, but is not limited thereto. The switch elements TR connect the auxiliary data line 32 to the data lines DT in response to an enable signal from the auto probe device or the timing controller 130. The subpixels SP of the pixel array AA are connected to the data line DL.
데이터 라인들(DL) 각각에 하나의 스위치 소자(TR)가 연결될 수 있다. 스위치 소자(TR)는 인에이블 신호가 인가되는 제어 라인(31)에 연결된 게이트, 보조 데이터 라인(32)에 연결된 제1 전극, 데이터 라인(DL)에 연결된 제2 전극을 포함한다. One switch element (TR) may be connected to each of the data lines (DL). The switch element TR includes a gate connected to the control line 31 to which the enable signal is applied, a first electrode connected to the auxiliary data line 32, and a second electrode connected to the data line DL.
제1 패드부(AP)는 인에이블 신호가 인가되는 제1 패드(11)와, 테스트 데이터 전압이 인가되는 제2 패드(12)를 포함한다.The first pad unit AP includes a first pad 11 to which an enable signal is applied and a second pad 12 to which a test data voltage is applied.
제1 패드부(AP)는 표시패널(14)의 제조 라인 상의 검사 공정에서 도 13에 도시된 바와 같이 오토 프로브(Auto-probe) 장비의 니들(needle)(40)이 접촉된다. 검사 공정에서 오토 프로브 장비는 제1 패드(11)에 인에이블 신호를 인가하고, 제2 패드(12)에 테스트 전압을 인가한다. 오토 프로브 장비는 제1 패드부(AP)에서 생략된 패드들을 통해 게이트 신호를 게이트 라인들에 인가할 수 있다. 스위치 소자들(TR)은 검사 공정에서 인에이블 신호의 게이트 온 전압에 따라 턴-온되어 테스트 데이터 전압을 데이터 라인들에 공급한다. 검사 공정에서 서브 픽셀들(SP)은 스위치 소자들(TR)과 데이터 라인들(DL)을 통해 인가되는 테스트 데이터 전압을 충전하여 발광한다. 제1 패드부(AP)는 검사 공정에서 이용되고 양품 판정된 표시패널이 표시장치에 조립되기 때문에 표시장치의 제품 출하 후에 이용되지 않는다.The first pad portion AP is contacted with a needle 40 of an auto-probe equipment as shown in FIG. 13 during an inspection process on the production line of the display panel 14. In the inspection process, the auto probe equipment applies an enable signal to the first pad 11 and a test voltage to the second pad 12. The auto probe equipment can apply the gate signal to the gate lines through pads omitted from the first pad portion (AP). The switch elements TR are turned on according to the gate-on voltage of the enable signal in the test process and supply the test data voltage to the data lines. In the inspection process, the subpixels SP emit light by charging the test data voltage applied through the switch elements TR and the data lines DL. The first pad portion (AP) is used in the inspection process and is not used after the display device is shipped because the display panel that has been judged as good is assembled into the display device.
제2 패드부(BP)는 표시장치의 제품 출하 후 픽셀 어레이(AA)의 비활성화 영역이 구동될 때 이용될 수 있다. 제2 패드부(BP)는 인에이블 신호가 인가되는 제3 패드(21)와, 블랙 계조 전압이 인가되는 제4 패드(22)를 포함한다. 제2 패드부(BP)의 패드들(21, 22)은 연성 회로 기판 예를 들어, COF(Chip On Film), FPC(Flexible Printed Circuit) 등의 배선을 통해 전원부(150)와 타이밍 콘트롤러(130)에 연결되어 타이밍 콘트롤러(130)로부터 인에이블 신호를 수신하고, 전원부(150)로부터 블랙 계조 전압을 수신 받을 수 있다. 타이밍 콘트롤러(130)로부터 출력된 제어 신호는 도 16에 도시된 바와 같이 레벨 시프터(132)를 통해 COF의 패드(51)에 연결될 수 있다. The second pad portion BP may be used when the deactivated area of the pixel array AA is driven after the display device is shipped. The second pad portion BP includes a third pad 21 to which an enable signal is applied and a fourth pad 22 to which a black grayscale voltage is applied. The pads 21 and 22 of the second pad unit BP are connected to the power supply unit 150 and the timing controller 130 through wiring on a flexible circuit board, such as COF (Chip On Film) or FPC (Flexible Printed Circuit). ) to receive an enable signal from the timing controller 130 and a black gray level voltage from the power supply unit 150. The control signal output from the timing controller 130 may be connected to the pad 51 of the COF through the level shifter 132, as shown in FIG. 16.
제1 및 제3 패드들(11, 21)은 제어 라인(31)에 연결된다. 제2 및 제4 패드들(12, 22)은 보조 데이터 라인(32)에 연결된다. 보조 데이터 라인(32)은 게이트 라인 방향(또는 X축 방향)을 따라 길게 형성되어 데이터 라인들(DL)을 가로 지를 수 있다. The first and third pads 11 and 21 are connected to the control line 31. The second and fourth pads 12 and 22 are connected to the auxiliary data line 32. The auxiliary data line 32 may be formed to be long along the gate line direction (or X-axis direction) and cross the data lines DL.
데이터 구동부(110)가 집적된 드라이브 IC는 COF 상에 실장되어 표시패널(100)의 데이터 패드들(DPAD)에 연결될 수 있다. 데이터 구동부(110)의 출력 채널들은 데이터 패드(DPAD)를 통해 데이터 라인들(DL)에 연결되거나 디멀티플렉서(112)의 입력 노드에 연결될 수 있다. 데이터 패드(DPAD)는 데이터 라인들(DL)에 1:1로 연결된다.The drive IC in which the data driver 110 is integrated may be mounted on the COF and connected to the data pads DPAD of the display panel 100. The output channels of the data driver 110 may be connected to the data lines DL through the data pad DPAD or may be connected to the input node of the demultiplexer 112. The data pad DPAD is connected 1:1 to the data lines DL.
비활성화 영역의 스캐닝 기간 동안, 타이밍 콘트롤러(130)로부터의 인에이블 신호가 제3 패드(21)를 통해 제어 라인에 인가된다. 전원부(150)로부터 출력된 블랙 계조 전압은 인에이블 신호와 동기되어 제4 패드(22)를 통해 보조 데이터 라인(32)에 인가된다. 스위치 소자들(TR)은 비활성화 영역의 스캐닝 기간 동안 인에이블 신호의 게이트 온 전압에 따라 턴-온되어 보조 데이터 라인(32)으로부터의 블랙 계조 전압을 데이터 라인들(DL)에 공급한다.During the scanning period of the deactivated area, an enable signal from the timing controller 130 is applied to the control line through the third pad 21. The black gray level voltage output from the power unit 150 is synchronized with the enable signal and is applied to the auxiliary data line 32 through the fourth pad 22. The switch elements TR are turned on according to the gate-on voltage of the enable signal during the scanning period of the deactivated area and supply the black gray level voltage from the auxiliary data line 32 to the data lines DL.
도 13은 검사 공정에서 보조 구동부의 패드들을 통해 테스트 데이터 전압이 데이터 라인들에 인가되는 예를 보여 주는 도면이다. 도 14는 데이터 패드를 통해 활성화 영역에 표시될 데이터 전압이 데이터 라인들에 인가되는 예를 보여 주는 도면이다. 도 13 및 도 4에서, 화살표는 보조 구동부를 통해 인가되는 인에이블 신호와 데이터 전압의 경로를 나타낸다. FIG. 13 is a diagram showing an example in which a test data voltage is applied to data lines through pads of an auxiliary driver in an inspection process. FIG. 14 is a diagram showing an example in which a data voltage to be displayed in an active area is applied to data lines through a data pad. In Figures 13 and 4, arrows indicate paths of the enable signal and data voltage applied through the auxiliary driver.
활성화 영역의 스캐닝 기간 동안, 도 15에 도시된 바와 같이 데이터 구동부(110)의 출력 채널들을 통해 출력된 픽셀 데이터의 데이터 전압이 데이터 라인들(DL)에 공급된다. 활성화 영역의 스캐닝 기간 동안, 보조 구동부(114)의 스위치 소자들(TR)은 인에이블 신호가 입력되지 않기 때문에 오프 상태를 유지한다. During the scanning period of the active area, the data voltage of the pixel data output through the output channels of the data driver 110 is supplied to the data lines DL, as shown in FIG. 15. During the scanning period of the active area, the switch elements TR of the auxiliary driver 114 remain in an off state because an enable signal is not input.
도 16은 본 발명의 실시예에 따른 표시장치에서 타이밍 콘트롤러, 프로그래머블 감마 IC, 및 드라이브 IC의 연결 관계를 보여 주는 도면이다.FIG. 16 is a diagram showing the connection relationship between a timing controller, a programmable gamma IC, and a drive IC in a display device according to an embodiment of the present invention.
도 16을 참조하면, 타이밍 콘트롤러(130)는 레벨 시프터(132)와 스위칭부(153)에 연결된다. 전원부(150)의 프로그래머블 감마 IC(151)는 버퍼(152)를 통해 스위칭부(153)에 연결된다.Referring to FIG. 16, the timing controller 130 is connected to the level shifter 132 and the switching unit 153. The programmable gamma IC 151 of the power unit 150 is connected to the switching unit 153 through the buffer 152.
타이밍 콘트롤러(130)는 보조 구동부(114)를 구동하기 위한 인에이블 신호(EN)를 발생한다. 레벨 시프터(132)는 인에이블 신호(EN)의 전압을 게이트 하이 전압과 게이트 로우 전압으로 변환하여 연성 회로 기판의 제1 패드(51)에 공급한다.The timing controller 130 generates an enable signal (EN) to drive the auxiliary driver 114. The level shifter 132 converts the voltage of the enable signal EN into a gate high voltage and a gate low voltage and supplies them to the first pad 51 of the flexible circuit board.
프로그래머블 감마 IC(151)는 감마 기준 전압(GMA1~GMA10)을 출력한다. 제10 감마 기준 전압(GMA10)은 블랙 계조 전압(Vblack)과 같은 전압 레벨을 갖는다. 따라서, 프로그래머블 감마 IC(151)는 블랙 계조 전압(Vblack)을 발생한다. The programmable gamma IC 151 outputs gamma reference voltages (GMA1 to GMA10). The tenth gamma reference voltage GMA10 has the same voltage level as the black grayscale voltage Vblack. Accordingly, the programmable gamma IC 151 generates a black grayscale voltage (Vblack).
프로그래머블 감마 IC(151)로부터 출력된 감마 기준 전압(GMA1~10)은 연성 회로 기판의 감마 기준 전압 패드들(53)을 통해 드라이브 IC(D-IC)에 공급됨과 동시에 스위칭부(153)에 공급된다. 데이터 구동부(110)는 드라이브 IC(D-IC)에 집적된다. 데이터 구동부(110)의 채널들 각각은 DAC와 출력 버퍼를 포함한다. 감마 기준 전압(GMA1~10)은 드라이브 IC(D-IC)의 분압 회로에 의해 계조별 감마 보상 전압으로 분압된다. 계조별 감마 보상 전압은 데이터 구동부(110)의 채널들 각각의 DAC에 공급된다. DAC는 픽셀 데이터를 계조별 감마 보상 전압으로 변환하여 데이터 전압을 출력하고, 이 데이터 전압은 버퍼를 통해 표시패널의 데이터 라인들 또는 디멀티플렉서에 공급된다. The gamma reference voltages (GMA1 to 10) output from the programmable gamma IC 151 are supplied to the drive IC (D-IC) through the gamma reference voltage pads 53 of the flexible circuit board and simultaneously supplied to the switching unit 153. do. The data driver 110 is integrated into a drive IC (D-IC). Each channel of the data driver 110 includes a DAC and an output buffer. The gamma reference voltages (GMA1 to 10) are divided into gamma compensation voltages for each gray level by the voltage dividing circuit of the drive IC (D-IC). The gamma compensation voltage for each gray level is supplied to the DAC of each channel of the data driver 110. The DAC converts pixel data into a gamma compensation voltage for each gray level and outputs a data voltage, and this data voltage is supplied to the data lines of the display panel or the demultiplexer through a buffer.
프로그래머블 감마 IC(151)로부터 출력된 제10 감마 기준 전압(GMA10)은 블랙 계조 전압(Vlack)으로서 스위칭부(151)에 공급된다. 스위칭부(153)는 버퍼(152)를 통해 입력된 블랙 계조 전압(Vlack)을 인에이블 신호(EN)와 동기하여 연성 회로 기판의 제2 패드(52)에 공급한다. The tenth gamma reference voltage GMA10 output from the programmable gamma IC 151 is supplied to the switching unit 151 as a black grayscale voltage Vlack. The switching unit 153 supplies the black grayscale voltage Vlack input through the buffer 152 to the second pad 52 of the flexible circuit board in synchronization with the enable signal EN.
연성 회로 기판의 제1 패드(51)는 연성 회로 기판 상의 배선과 제1 출력 패드를 통해 표시패널(100) 상의 제3 패드(21)에 연결되어 제3 패드(21)에 인에이블 신호(EN)를 인가한다. 연성 회로 기판의 제2 패드(52)는 연성 회로 기판 상의 배선과 제2 출력 패드를 통해 표시패널(100) 상의 제3 패드(21)에 연결되어 제3 패드(21)에 인에이블 신호(EN)를 인가한다. 연성 회로 기판의 제1 및 제2 출력 패드들(51, 52)은 ACF(anisotropic conductive film)은 표시패널(100)의 제3 및 제4 패드들(21, 22)에 전기적으로 연결된다. 도면에서 생략된 연성 회로 기판의 데이터 출력 패드들은 ACF를 통해 표시패널(100) 상의 데이터 패드들(DPAD)에 전기적으로 연결되어 데이터 구동부의 출력 채널들로부터 출력된 데이터 전압을 데이터 패드들(DPAD)에 공급한다. 데이터 패드들(DPAD)은 디멀티플렉서(112)의 입력 노드에 연결되거나 데이터 라인들(DL)에 직접 연결될 수 있다. The first pad 51 of the flexible circuit board is connected to the third pad 21 on the display panel 100 through the wiring on the flexible circuit board and the first output pad, and sends an enable signal (EN) to the third pad 21. ) is approved. The second pad 52 of the flexible circuit board is connected to the third pad 21 on the display panel 100 through the wiring on the flexible circuit board and the second output pad, and sends an enable signal (EN) to the third pad 21. ) is approved. The first and second output pads 51 and 52 of the flexible circuit board are electrically connected to the third and fourth pads 21 and 22 of the display panel 100 using an anisotropic conductive film (ACF). The data output pads of the flexible circuit board, omitted in the drawing, are electrically connected to the data pads DPAD on the display panel 100 through the ACF and transmit the data voltage output from the output channels of the data driver to the data pads DPAD. supply to. The data pads DPAD may be connected to the input node of the demultiplexer 112 or directly connected to the data lines DL.
도 17은 본 발명의 제1 실시예에 따른 표시장치에서 보조 구동부(114)와 디멀티플렉서(112)의 스위치 소자들을 보여 주는 회로도이다. 도 18은 도 17에 도시된 보조 구동부, 디멀티플렉서, 및 데이터 구동부의 출력을 보여 주는 파형도이다. 도 18에서, "D-IC 출력 DATA"는 데이터 구동부(110)의 채널들로부터 출력되는 데이터 전압이다. "TR 출력"은 보조 구동부(114)의 스위치 소자들(TR)로부터 출력되는 블랙 계조 전압이다. FIG. 17 is a circuit diagram showing switch elements of the auxiliary driver 114 and the demultiplexer 112 in the display device according to the first embodiment of the present invention. FIG. 18 is a waveform diagram showing the output of the auxiliary driver, demultiplexer, and data driver shown in FIG. 17. In FIG. 18, “D-IC output DATA” is the data voltage output from the channels of the data driver 110. “TR output” is a black gray level voltage output from the switch elements (TR) of the auxiliary driver 114.
도 17 및 도 18을 참조하면, 디멀티플렉서(112)은 데이터 구동부(110)의 채널들(CH1, CH2, CH3)과, 보조 구동부(114)의 스위치 소자들(TR) 사이에 연결된 다수의 스위치 소자들(DM1, DM2)을 포함한다. 스위치 소자들(DM1, DM2) 각각은 p 채널 트랜지스터로 구현될 수 있으나 이에 한정되지 않는다. 17 and 18, the demultiplexer 112 is a plurality of switch elements connected between the channels (CH1, CH2, CH3) of the data driver 110 and the switch elements (TR) of the auxiliary driver 114. Includes (DM1, DM2). Each of the switch elements DM1 and DM2 may be implemented as a p-channel transistor, but is not limited thereto.
디멀티플렉서(112)는 도 17에서 1:2 디멀티플렉서를 예시하였으나 이에 한정되지 않는다. 예를 들어, 디멀티플렉서(112)는 데이터 구동부의 한 채널을 N(N은 2 이상의 양의 정수) 개의 데이터 라인들로 시분할 분배하는 1:N 디멀티플렉서로 구현될 수 있다. The demultiplexer 112 is illustrated as a 1:2 demultiplexer in FIG. 17, but is not limited thereto. For example, the demultiplexer 112 may be implemented as a 1:N demultiplexer that time-divisionally distributes one channel of the data driver to N (N is a positive integer of 2 or more) data lines.
1:2 디멀티플렉서의 경우, 디멀티플렉서(112)의 스위치 소자들(DM1, DM2)은 활성화 영역(100A)의 스캐닝 기간(P1) 동안 데이터 구동부의 한 채널을 두 개의 데이터 라인들에 순차적으로 연결한다. 제1 스위치 소자(DM1)는 제1 제어 신호(MUX1)의 게이트 온 전압에 따라 턴-온되어 디멀티플렉서(112)의 입력 노드를 기수 번째 데이터 라인(DL1, DL3, DL5)에 공급한다. 제1 스위치 소자(DM1)는 제1 제어 신호(MUX1)의 게이트 오프 전압에 응답하여 턴-오프된다. 이어서, 제2 스위치 소자(DM2)는 제2 제어 신호(MUX2)의 게이트 온 전압에 따라 턴-온되어 디멀티플렉서(112)의 입력 노드를 우수 번째 데이터 라인(DL2, DL4, DL6)에 공급한다. 제1 스위치 소자(DM1)는 제1 제어 신호(MUX1)의 게이트 오프 전압에 응답하여 턴-오프된다. 제1 및 제2 제어 신호(MUX1, MUX2)의 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다. In the case of the 1:2 demultiplexer, the switch elements DM1 and DM2 of the demultiplexer 112 sequentially connect one channel of the data driver to two data lines during the scanning period P1 of the active area 100A. The first switch element DM1 is turned on according to the gate-on voltage of the first control signal MUX1 and supplies the input node of the demultiplexer 112 to the odd-numbered data lines DL1, DL3, and DL5. The first switch element DM1 is turned off in response to the gate-off voltage of the first control signal MUX1. Subsequently, the second switch element DM2 is turned on according to the gate-on voltage of the second control signal MUX2 and supplies the input node of the demultiplexer 112 to the even-th data lines DL2, DL4, and DL6. The first switch element DM1 is turned off in response to the gate-off voltage of the first control signal MUX1. The gate-on voltage of the first and second control signals MUX1 and MUX2 may be the gate low voltage (VGL), and the gate-off voltage may be the gate high voltage (VGH).
드라이브 IC(D-IC)에 내장된 데이터 구동부(110)는 채널들(CH1, CH2, CH3) 각각에서 DAC로부터 출력된 데이터 전압(Vdata)을 버퍼(AMP)를 통해 출력한다. 데이터 구동부(110)의 채널들 각각에서 버퍼(AMP)는 DAC의 출력단에 연결된다. 데이터 구동부(110)의 채널들(CH1, CH2, CH3) 각각은 버퍼(AMP)와 디멀티플렉서(112)의 스위치 소자들 사이에 연결된 복수의 데이터 데이터 스위치 소자들(ST)을 더 포함할 수 있다. 데이터 스위치 소자들(ST) 각각은 버퍼(AMP)와 디멀티플렉서(112)의 입력 노드 사이에 1:1로 연결된다. 데이터 스위치 소자들(ST)은 타이밍 콘트롤러(130)로부터의 제2 인에이블 신호(EN2)에 응답하여 데이터 구동부(110)의 채널들(CH1, CH2, CH3) 각각에서 데이터 전압(Vdata)의 출력 경로를 연결하거나 차단한다. 데이터 스위치 소자들(ST)은 활성화 영역(100A)의 스캐닝 기간(P1) 동안, 제2 인에이블 신호(EN2)의 게이트 온 전압에 따라 턴-온되어 버퍼(AMP)를 디멀티플렉서(112)의 입력 노드에 연결한다. 이 때, 디멀티플렉서(112)의 스위치 소자들(DM1, DM2)이 순차적으로 턴-온되어 데이터 전압(Vdata)을 데이터 라인들(DL1~DL6)에 공급한다. The data driver 110 built into the drive IC (D-IC) outputs the data voltage (Vdata) output from the DAC in each of the channels (CH1, CH2, and CH3) through a buffer (AMP). A buffer (AMP) in each channel of the data driver 110 is connected to the output terminal of the DAC. Each of the channels CH1, CH2, and CH3 of the data driver 110 may further include a plurality of data switch elements ST connected between the buffer AMP and the switch elements of the demultiplexer 112. Each of the data switch elements (ST) is connected 1:1 between the buffer (AMP) and the input node of the demultiplexer (112). The data switch elements ST output the data voltage Vdata from each of the channels CH1, CH2, and CH3 of the data driver 110 in response to the second enable signal EN2 from the timing controller 130. Connect or block a path. The data switch elements ST are turned on according to the gate-on voltage of the second enable signal EN2 during the scanning period P1 of the activation area 100A to connect the buffer AMP to the input of the demultiplexer 112. Connect to the node. At this time, the switch elements DM1 and DM2 of the demultiplexer 112 are sequentially turned on to supply the data voltage Vdata to the data lines DL1 to DL6.
데이터 스위치 소자들(ST)은 비활성화 영역(100B)의 스캐닝 기간(P2) 동안, 제2 인에이블 신호(EN2)의 게이트 오프 전압에 따라 턴-온되어 버퍼(AMP)와 디멀티플렉서(112)의 입력 노드 사이의 전류 패스(current path)를 차단한다. 따라서, 비활성화 영역(100B)의 스캐닝 기간(P2) 동안 데이터 구동부(110)의 채널들(CH1, CH2, CH3)에서 전류가 흐르지 않으므로 소비 전력이 발생되지 않는다. The data switch elements (ST) are turned on according to the gate-off voltage of the second enable signal (EN2) during the scanning period (P2) of the deactivation area (100B) to input the buffer (AMP) and the demultiplexer (112). Blocks the current path between nodes. Accordingly, since no current flows in the channels CH1, CH2, and CH3 of the data driver 110 during the scanning period P2 of the inactive area 100B, no power consumption is generated.
데이터 구동부(110)의 출력 채널들은 비활성화 영역(100B)의 스캐닝 기간(P2) 동안 데이터 라인들(DL)과 연결되지 않기 때문에 플로팅(floating) 상태이다. The output channels of the data driver 110 are in a floating state because they are not connected to the data lines DL during the scanning period P2 of the inactive area 100B.
보조 구동부(114)의 스위치 소자들(TR)은 활성화 영역(100A)의 스캐닝 기간(P1) 동안 오프 상태를 유지하고, 비활성화 영역(100B)의 스캐닝 기간(P2) 동안 턴-온되어 보조 데이터 라인(32)을 데이터 라인들(DL1~DL6)에 연결하여 블랙 계조 전압(Vblack)을 데이터 라인들(DL1~DL6)에 공급한다. 보조 데이터 라인(32)에 인가되는 데이터(AP_DATA)는 표시패널(100)의 검사 공정에서 AP 검사 장비를 통해 인가되는 테스트 데이터 전압이고, 표시장치의 제품 출하후 정상 구동시에 비활성화 영역(100B)의 스캐닝 기간(P2) 동안 전원부(150)로부터의 블랙 계조 전압(Vblack)이다.The switch elements TR of the auxiliary driver 114 remain off during the scanning period P1 of the active area 100A, and are turned on during the scanning period P2 of the deactivated area 100B to operate the auxiliary data line. (32) is connected to the data lines (DL1 to DL6) to supply a black gray scale voltage (Vblack) to the data lines (DL1 to DL6). The data (AP_DATA) applied to the auxiliary data line 32 is a test data voltage applied through AP inspection equipment in the inspection process of the display panel 100, and the This is the black gray scale voltage (Vblack) from the power supply unit 150 during the scanning period (P2).
보조 구동부(114)의 스위치 소자들(TR)이 활성화 영역(100A)의 스캐닝 기간(P1) 동안 턴-오프되기 때문에 활성화 영역(100A)의 스캐닝 기간(P2) 동안 스위치 소자들(TR)의 채널이 플로팅 상태이다. Since the switch elements (TR) of the auxiliary driver 114 are turned off during the scanning period (P1) of the activation area (100A), the channels of the switch elements (TR) during the scanning period (P2) of the activation area (100A) This is a floating state.
활성화 영역(100A)의 스캐닝 기간(P1)과 비활성화 영역(100B)의 스캐닝 기간(P2)은 1 프레임 기간 내에서 가변될 수 있다. 예를 들어, 화면의 상반부가 입력 영상의 픽셀 데이터가 기입되는 활성화 영역(100A)인 경우, 1/2 프레임 기간이 활성화 영역(100A)의 스캐닝 기간(P1)이고, 그 이후 1/2 프레임 기간이 비활성화 영역(100B)의 스캐닝 기간(P2)이다. The scanning period (P1) of the active area (100A) and the scanning period (P2) of the deactivated area (100B) may be varied within one frame period. For example, if the upper half of the screen is the active area (100A) where the pixel data of the input image is written, the 1/2 frame period is the scanning period (P1) of the active area (100A), and the subsequent 1/2 frame period is the scanning period (P1) of the active area (100A). This is the scanning period (P2) of the deactivated area (100B).
도 19는 도 17에 도시된 표시장치에서 활성화 영역(100A)의 스캐닝 기간(P1) 동안 데이터 라인들(DL1~DL6)에 인가되는 신호의 경로를 보여 주는 회로도이다. 활성화 영역(100A)의 스캐닝 기간(P1) 동안 데이터 구동부(110)의 채널들(CH1, CH2, CH3) 각각에서 DAC로부터의 데이터 전압(Vdata)이 출력된다. 이 데이터 전압(Vdata)은 디멀티플렉서(112)의 스위치 소자들(DM1, DM2)를 통해 데이터 라인들(DL1~DL6)에 인가된다. 데이터 전압(Vdata)에 동기되는 게이트 신호(GATE1, GATE2)가 활성화 영역(100A)의 서브 픽셀들(SP)에 연결된 게이트 라인들에 인가되어 그 서브 픽셀들(SP)에 데이터 전압(Vdata)이 충전된다.FIG. 19 is a circuit diagram showing the path of a signal applied to the data lines DL1 to DL6 during the scanning period P1 of the active area 100A in the display device shown in FIG. 17. During the scanning period P1 of the active area 100A, the data voltage Vdata from the DAC is output from each of the channels CH1, CH2, and CH3 of the data driver 110. This data voltage Vdata is applied to the data lines DL1 to DL6 through the switch elements DM1 and DM2 of the demultiplexer 112. Gate signals (GATE1, GATE2) synchronized with the data voltage (Vdata) are applied to the gate lines connected to the subpixels (SP) of the activation area (100A), so that the data voltage (Vdata) is applied to the subpixels (SP). It is charged.
도 20은 도 17에 도시된 표시장치에서 비활성화 영역(100B)의 스캐닝 기간(P2) 동안 데이터 라인들(DL1~DL6)에 인가되는 신호의 경로를 보여 주는 회로도이다. 비활성화 영역(100B)의 스캐닝 기간(P2) 동안 데이터 구동부(110)의 채널들(CH1, CH2, CH3) 각각에 연결된 데이터 스위치 소자들(ST)과, 디멀티플렉서(112)의 스위치 소자들(DM1, DM2)이 턴-오프되어 데이터 구동부(110)에서 데이터 전압(Vdata)이 출력되지 않는다. 비활성화 영역(100B)의 스캐닝 기간(P2) 동안 보조 구동부(114)의 스위치 소자들(TR)이 인에이블 신호(EN)에 응답하여 턴-온되어 블랙 계조 전압(Vblack)을 데이터 라인들(DL1~DL6)에 공급한다. 블랙 계조 전압(Vdata)에 동기되는 게이트 신호(GATE3, GATE4)가 비활성화 영역(100B)의 서브 픽셀들(SP)에 연결된 게이트 라인들에 인가되어 그 서브 픽셀들(SP)에 블랙 계조 전압(Vblack)이 충전된다.FIG. 20 is a circuit diagram showing the path of a signal applied to the data lines DL1 to DL6 during the scanning period P2 of the inactive area 100B in the display device shown in FIG. 17. During the scanning period (P2) of the inactive area (100B), data switch elements (ST) connected to each of the channels (CH1, CH2, CH3) of the data driver 110, and switch elements (DM1, DM2) is turned off and the data voltage (Vdata) is not output from the data driver 110. During the scanning period (P2) of the inactive area (100B), the switch elements (TR) of the auxiliary driver 114 are turned on in response to the enable signal (EN) to transmit the black grayscale voltage (Vblack) to the data lines (DL1). ~DL6). Gate signals (GATE3, GATE4) synchronized with the black gray-scale voltage (Vdata) are applied to the gate lines connected to the sub-pixels (SP) of the inactive area (100B), and the black gray-scale voltage (Vblack) is applied to the sub-pixels (SP). ) is charged.
도 21은 본 발명의 제2 실시예에 따른 표시장치에서 데이터 구동부의 채널들이 데이터 라인들에 직접 연결된 예를 보여 주는 회로도이다. 도 22는 도 21에 도시된 보조 구동부, 디멀티플렉서, 및 데이터 구동부의 출력을 보여 주는 파형도이다.Figure 21 is a circuit diagram showing an example in which channels of the data driver are directly connected to data lines in the display device according to the second embodiment of the present invention. FIG. 22 is a waveform diagram showing the output of the auxiliary driver, demultiplexer, and data driver shown in FIG. 21.
도 21 및 도 22를 참조하면, 드라이브 IC(D-IC)에 내장된 데이터 구동부(110)는 채널들(CH1~CH6) 각각은 데이터 라인들(DL1~DL6)에 연결된다. 따라서, 데이터 구동부(110)의 채널들(CH1~CH6)로부터 출력된 데이터 전압(Vdata)은 데이터 라인들(DL1~DL6)에 직접 인가된다. Referring to FIGS. 21 and 22, the data driver 110 built into the drive IC (D-IC) has channels CH1 to CH6 each connected to data lines DL1 to DL6. Accordingly, the data voltage Vdata output from the channels CH1 to CH6 of the data driver 110 is directly applied to the data lines DL1 to DL6.
데이터 구동부(110)의 채널들(CH1~CH6) 각각은 버퍼(AMP)와 데이터 라인들(DL1~DL6) 사이에 연결된 복수의 데이터 스위치 소자들(ST)을 더 포함할 수 있다. 데이터 스위치 소자들(ST) 각각은 버퍼(AMP)와 데이터 라인들(DL1~DL6) 사이에 1:1로 연결된다. 데이터 스위치 소자들(ST)은 활성화 영역(100A)의 스캐닝 기간(P1) 동안, 제2 인에이블 신호(EN2)의 게이트 온 전압에 따라 턴-온되어 버퍼(AMP)를 데이터 라인들(DL1~DL6)에 연결한다. 이 때, 디멀티플렉서(112)의 스위치 소자들(DM1, DM2)이 순차적으로 턴-온되어 데이터 전압(Vdata)을 데이터 라인들(DL1~DL6)에 공급한다.Each of the channels CH1 to CH6 of the data driver 110 may further include a plurality of data switch elements ST connected between the buffer AMP and the data lines DL1 to DL6. Each of the data switch elements (ST) is connected 1:1 between the buffer (AMP) and the data lines (DL1 to DL6). The data switch elements ST are turned on according to the gate-on voltage of the second enable signal EN2 during the scanning period P1 of the activation area 100A to connect the buffer AMP to the data lines DL1 to DL1. Connect to DL6). At this time, the switch elements DM1 and DM2 of the demultiplexer 112 are sequentially turned on to supply the data voltage Vdata to the data lines DL1 to DL6.
데이터 스위치 소자들(ST)은 비활성화 영역(100B)의 스캐닝 기간(P2) 동안, 제2 인에이블 신호(EN2)의 게이트 오프 전압에 따라 턴-온되어 버퍼(AMP)와 데이터 라인들(DL1~DL6) 사이의 전류 패스를 차단한다. 따라서, 비활성화 영역(100B)의 스캐닝 기간(P2) 동안 데이터 구동부(110)의 채널들(CH1~CH6)에서 전류가 흐르지 않으므로 소비 전력이 발생되지 않는다. The data switch elements (ST) are turned on according to the gate-off voltage of the second enable signal (EN2) during the scanning period (P2) of the deactivation area (100B) to operate the buffer (AMP) and the data lines (DL1 to DL1). DL6) blocks the current path between Accordingly, since no current flows in the channels CH1 to CH6 of the data driver 110 during the scanning period P2 of the inactive area 100B, no power consumption is generated.
보조 구동부(114)의 스위치 소자들(TR)은 활성화 영역(100A)의 스캐닝 기간(P1) 동안 오프 상태를 유지하고, 비활성화 영역(100B)의 스캐닝 기간(P2) 동안 턴-온되어 보조 데이터 라인(32)을 데이터 라인들(DL1~DL6)에 연결하여 블랙 계조 전압(Vblack)을 데이터 라인들(DL1~DL6)에 공급한다. 보조 데이터 라인(32)에 인가되는 데이터(AP_DATA)는 표시패널(100)의 검사 공정에서 AP 검사 장비를 통해 인가되는 테스트 데이터 전압이고, 표시장치의 제품 출하후 정상 구동시에 비활성화 영역(100B)의 스캐닝 기간(P2) 동안 전원부(150)로부터의 블랙 계조 전압(Vblack)이다.The switch elements TR of the auxiliary driver 114 remain off during the scanning period P1 of the active area 100A, and are turned on during the scanning period P2 of the deactivated area 100B to operate the auxiliary data line. (32) is connected to the data lines (DL1 to DL6) to supply a black gray scale voltage (Vblack) to the data lines (DL1 to DL6). The data (AP_DATA) applied to the auxiliary data line 32 is a test data voltage applied through AP inspection equipment in the inspection process of the display panel 100, and the This is the black gray scale voltage (Vblack) from the power supply unit 150 during the scanning period (P2).
활성화 영역(100A)의 스캐닝 기간(P1)과 비활성화 영역(100B)의 스캐닝 기간(P2)은 1 프레임 기간 내에서 가변될 수 있다. The scanning period (P1) of the active area (100A) and the scanning period (P2) of the deactivated area (100B) may be varied within one frame period.
도 23은 도 21에 도시된 표시장치에서 활성화 영역(100A)의 스캐닝 기간(P1) 동안 데이터 라인들(DL1~DL6)에 인가되는 신호의 경로를 보여 주는 회로도이다. 활성화 영역(100A)의 스캐닝 기간(P1) 동안 데이터 구동부(110)의 채널들(CH1~CH6) 각각에서 DAC로부터의 데이터 전압(Vdata)이 출력된다. 이 데이터 전압(Vdata)은 데이터 라인들(DL1~DL6)에 인가된다. 데이터 전압(Vdata)에 동기되는 게이트 신호(GATE1, GATE2)가 활성화 영역(100A)의 서브 픽셀들(SP)에 연결된 게이트 라인들에 인가되어 그 서브 픽셀들(SP)에 데이터 전압(Vdata)이 충전된다.FIG. 23 is a circuit diagram showing the path of a signal applied to the data lines DL1 to DL6 during the scanning period P1 of the active area 100A in the display device shown in FIG. 21. During the scanning period P1 of the active area 100A, the data voltage Vdata from the DAC is output from each of the channels CH1 to CH6 of the data driver 110. This data voltage (Vdata) is applied to the data lines (DL1 to DL6). Gate signals (GATE1, GATE2) synchronized with the data voltage (Vdata) are applied to the gate lines connected to the subpixels (SP) of the activation area (100A), so that the data voltage (Vdata) is applied to the subpixels (SP). It is charged.
도 24는 도 23에 도시된 표시장치에서 비활성화 영역(100B)의 스캐닝 기간(P2) 동안 데이터 라인들(DL1~DL6)에 인가되는 신호의 경로를 보여 주는 회로도이다. 비활성화 영역(100B)의 스캐닝 기간(P2) 동안 데이터 구동부(110)의 채널들(CH1~CH6) 각각에 연결된 스위치 소자들(ST)이 턴-오프되어 데이터 구동부(110)에서 데이터 전압(Vdata)이 출력되지 않는다. 비활성화 영역(100B)의 스캐닝 기간(P2) 동안 보조 구동부(114)의 스위치 소자들(TR)이 인에이블 신호(EN)에 응답하여 턴-온되어 블랙 계조 전압(Vblack)을 데이터 라인들(DL1~DL6)에 공급한다. 블랙 계조 전압(Vdata)에 동기되는 게이트 신호(GATE3, GATE4)가 비활성화 영역(100B)의 서브 픽셀들(SP)에 연결된 게이트 라인들에 인가되어 그 서브 픽셀들(SP)에 블랙 계조 전압(Vblack)이 충전된다.FIG. 24 is a circuit diagram showing the path of a signal applied to the data lines DL1 to DL6 during the scanning period P2 of the inactive area 100B in the display device shown in FIG. 23. During the scanning period (P2) of the inactive area (100B), the switch elements (ST) connected to each of the channels (CH1 to CH6) of the data driver 110 are turned off to generate a data voltage (Vdata) in the data driver 110. This is not output. During the scanning period (P2) of the inactive area (100B), the switch elements (TR) of the auxiliary driver 114 are turned on in response to the enable signal (EN) to transmit the black grayscale voltage (Vblack) to the data lines (DL1). ~DL6). Gate signals (GATE3, GATE4) synchronized with the black gray-scale voltage (Vdata) are applied to the gate lines connected to the sub-pixels (SP) of the inactive area (100B), and the black gray-scale voltage (Vblack) is applied to the sub-pixels (SP). ) is charged.
본 발명의 표시장치는 도 25에 도시된 아웃 폴딩(out folding) 방식의 폴더블 디스플레이에 적용 가능하다. 이 폴더블 디스플레이의 표시패널(100)은 표시패널(100)이 접혔을 때 영상이 표시되는 화면이 밖으로 노출된다. 사용자가 바라 보는 화면의 일부는 활성화 영역(100A)이고, 반대측 화면이 비활성화 영역(100B)이다. The display device of the present invention is applicable to the out folding type foldable display shown in FIG. 25. When the display panel 100 of this foldable display is folded, the screen on which the image is displayed is exposed. The part of the screen that the user looks at is the active area 100A, and the opposite side of the screen is the inactive area 100B.
본 발명의 실시예는 전계 발광 표시장치를 중심으로 설명되었으나, 본 발명은 이에 한정되지 않는다. 예컨대, 본 발명의 보조 구동부와 데이터 구동부의 조합은 LCD 등 다른 평판 표시장치에 적용 가능하다.Embodiments of the present invention have been described focusing on electroluminescent display devices, but the present invention is not limited thereto. For example, the combination of the auxiliary driver and the data driver of the present invention can be applied to other flat panel displays such as LCDs.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.Since the contents of the specification described in the problem to be solved, the means to solve the problem, and the effect described above do not specify the essential features of the claim, the scope of the claim is not limited by the matters described in the content of the specification.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made without departing from the technical spirit of the present invention. . Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but are for illustrative purposes, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. The scope of protection of the present invention should be interpreted in accordance with the claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of rights of the present invention.
100: 표시패널
100A: 활성화 영역
100B: 비활성화 영역
110: 데이터 구동부
112: 디멀티플렉서
114: 보조 구동부
120: 게이트 구동부
130: 타이밍 콘트롤러
132: 레벨 시프터
150: 전원부
151: 프로그래머블 감마 IC
152: 버퍼
153: 스위칭부
AA: 픽셀 어레이
DL: 데이터 라인
GL: 게이트 라인
AP: 제1 패드부의 패드들
BP: 제2 패드부의 패드들
DPAD: 데이터 패드
EN, EN2: 인에이블 신호
P1: 활성화 영역의 스캐닝 기간
P2: 비활성화 영역의 스캐닝 기간
Vdata: 데이터 전압
Vlack: 블랙 계조 전압100: Display panel 100A: Activation area
100B: Deactivation area 110: Data driving unit
112: demultiplexer 114: auxiliary driving unit
120: Gate driver 130: Timing controller
132: level shifter 150: power unit
151: Programmable Gamma IC 152: Buffer
153: Switching unit AA: Pixel array
DL: data line GL: gate line
AP: Pads of the first pad section BP: Pads of the second pad section
DPAD: data pad EN, EN2: enable signal
P1: Scanning period of active area P2: Scanning period of inactive area
Vdata: data voltage Vlack: black gradation voltage
Claims (14)
픽셀 데이터를 수신하여 복수의 채널들 각각을 통해 데이터 전압을 출력하는 데이터 구동부; 및
상기 데이터 구동부의 구동 기간 동안 비구동 상태를 유지하고, 상기 데이터 구동부의 비구동 기간 동안 구동되어 블랙 계조 전압을 출력하는 보조 구동부를 포함하고,
상기 데이터 구동부의 구동 기간 동안 상기 데이터 전압이 상기 데이터 라인들에 인가되고, 상기 보조 구동부의 구동 기간 동안 상기 블랙 계조 전압이 상기 데이터 라인들에 인가되는 표시장치. A display panel having a pixel array in which a plurality of data lines and a plurality of gate lines intersect and a plurality of pixels are arranged;
a data driver that receives pixel data and outputs a data voltage through each of a plurality of channels; and
An auxiliary driver that maintains a non-driving state during a driving period of the data driver and is driven during a non-driving period of the data driver to output a black grayscale voltage,
A display device wherein the data voltage is applied to the data lines during a driving period of the data driver, and the black gray level voltage is applied to the data lines during a driving period of the auxiliary driver.
상기 픽셀 어레이는,
상기 데이터 전압이 인가되는 픽셀들에 입력 영상이 표시되는 활성화 영역과,
상기 블랙 계조 전압이 인가되는 픽셀들에 블랙 계조가 표시되는 비활성화 영역을 포함하고,
상기 활성화 영역과 상기 비활성화 영역 각각의 크기가 상기 입력 영상의 픽셀 데이터 또는 미리 설정된 화면 모드에 따라 가변되는 표시장치.According to claim 1,
The pixel array is,
an activation area where an input image is displayed in pixels to which the data voltage is applied;
A deactivated area in which a black grayscale is displayed on pixels to which the black grayscale voltage is applied,
A display device in which the size of each of the active area and the inactive area varies depending on pixel data of the input image or a preset screen mode.
상기 데이터 구동부의 구동 기간은,
상기 활성화 영역의 스캐닝 기간을 포함하고,
상기 보조 구동부의 구동 기간은,
상기 비활성화 영역의 스캐닝 기간을 포함하는 표시장치.According to claim 2,
The driving period of the data driver is,
Including a scanning period of the activation area,
The driving period of the auxiliary driving unit is,
A display device comprising a scanning period of the inactive area.
상기 게이트 라인들에 게이트 신호를 인가하는 게이트 구동부를 더 포함하고,
상기 게이트 구동부는,
상기 활성화 영역의 스캐닝 기간 동안, 상기 활성화 영역의 픽셀들에 연결된 게이트 라인들에 상기 데이터 전압에 동기되는 게이트 신호를 순차적으로 인가하고,
상기 비활성화 영역의 스캐닝 기간 동안, 상기 비활성화 영역의 픽셀들에 연결된 게이트 라인들에 상기 블랙 계조 전압에 동기되는 게이트 신호를 순차적으로 인가하는 표시장치.According to claim 2,
It further includes a gate driver that applies a gate signal to the gate lines,
The gate driver,
During the scanning period of the active area, sequentially applying a gate signal synchronized to the data voltage to gate lines connected to pixels of the active area,
A display device that sequentially applies a gate signal synchronized to the black gray level voltage to gate lines connected to pixels in the inactive area during a scanning period of the inactive area.
상기 데이터 구동부에 감마 기준 전압을 공급하고 상기 블랙 계조 전압을 출력하는 전원부; 및
상기 픽셀 데이터를 상기 데이터 구동부로 전송하고, 상기 데이터 구동부와 상기 보조 구동부의 동작 타이밍을 제어하는 타이밍 콘트롤러를 더 포함하는 표시장치.According to claim 4,
a power supply unit that supplies a gamma reference voltage to the data driver unit and outputs the black gray scale voltage; and
The display device further includes a timing controller that transmits the pixel data to the data driver and controls operation timing of the data driver and the auxiliary driver.
상기 보조 구동부는,
상기 표시패널의 검사 공정에서 검사 장비로부터 인에이블 신호가 인가되는 제1 패드, 상기 검사 정비로부터 테스트 데이터 전압이 인가되는 제2 패드를 포함한 제1 패드부;
상기 보조 구동부의 구동 기간 동안 상기 타이밍 콘트롤러로부터의 제1 인에이블 신호가 인가되는 제3 패드, 상기 전원부로부터의 상기 블랙 계조 전압이 상기 블랙 검사 정비로부터 테스트 데이터 전압이 인가되는 제4 패드를 제2 패드부;
상기 제1 및 제3 패드들에 연결되어 상기 제1 인에이블 신호가 인가되는 제어 라인;
상기 제2 및 제4 패드들에 연결되어 상기 테스트 데이터 전압 또는 상기 블랙 계조 전압이 인가되는 보조 데이터 라인; 및
상기 보조 데이터 라인과 상기 데이터 라인들 사이에 연결되어 상기 제어 라인으로부터의 인에이이블 신호에 응답하여 상기 테스트 데이터 전압 또는 상기 블랙 계조 전압을 상기 데이터 라인들에 공급하는 복수의 스위치 소자들을 포함하는 표시장치.According to claim 5,
The auxiliary driving unit,
A first pad unit including a first pad to which an enable signal is applied from an inspection equipment in the inspection process of the display panel and a second pad to which a test data voltage is applied from the inspection maintenance;
A third pad to which the first enable signal from the timing controller is applied during the driving period of the auxiliary driver, and a fourth pad to which the black gradation voltage from the power supply unit receives the test data voltage from the black inspection maintenance. pad part;
a control line connected to the first and third pads to which the first enable signal is applied;
an auxiliary data line connected to the second and fourth pads to which the test data voltage or the black grayscale voltage is applied; and
A display including a plurality of switch elements connected between the auxiliary data line and the data lines to supply the test data voltage or the black gray level voltage to the data lines in response to an enable signal from the control line. Device.
상기 스위치 소자들은,
상기 데이터 구동부의 비구동 기간 동안 상기 보조 데이터 라인으로부터의 상기 블랙 계조 전압을 상기 데이터 라인들에 인가하는 표시장치.According to claim 6,
The switch elements are,
A display device that applies the black gray scale voltage from the auxiliary data line to the data lines during a non-driving period of the data driver.
상기 데이터 구동부의 채널들 각각,
상기 픽셀 데이터를 상기 데이터 전압으로 변환하는 디지털-아날로그 변환기;
상기 디지털-아날로그 변환기의 출력단에 연결된 버퍼; 및
상기 버퍼의 출력단에 연결되어 상기 타이밍 콘트롤러로부터의 제2 인에이블 신호에 응답하여 상기 데이터 구동부의 구동 기간 동안 턴-온되어 상기 데이터 전압을 출력하고, 상기 보조 구동부의 구동 기간 동안 턴-오프되는 데이터 스위치 소자를 포함하는 표시장치.According to claim 7,
Each of the channels of the data driver,
a digital-to-analog converter that converts the pixel data into the data voltage;
A buffer connected to the output terminal of the digital-to-analog converter; and
Data connected to the output terminal of the buffer and turned on during the driving period of the data driver to output the data voltage in response to a second enable signal from the timing controller, and turned off during the driving period of the auxiliary driver. A display device including a switch element.
상기 표시패널의 상단과 하단 중 적어도 어느 하나에 연결되는 롤러;
상기 롤러를 회전시키는 모터;
상기 모터의 회전 속도 및 방향을 실기간 센싱하여 상기 활성화 영역과 상기 비활성화 영역의 위치 정보를 상기 타이밍 콘트롤러에 전송하고,
상기 타이밍 콘트롤러는 상기 위치 정보를 바탕으로 상기 제1 인에이블 신호와 상기 제2 인에이블 신호를 발생하는 표시장치.According to claim 8,
a roller connected to at least one of the top and bottom of the display panel;
a motor that rotates the roller;
Sensing the rotational speed and direction of the motor in real time and transmitting location information of the active area and the deactivated area to the timing controller,
The timing controller is a display device that generates the first enable signal and the second enable signal based on the location information.
상기 데이터 구동부의 채널들과 상기 데이터 라인들 사이에 연결된 복수의 디멀티플렉서들을 더 포함하고,
상기 디멀티플렉서는 상기 데이터 구동부의 구동 기간 동안 상기 데이터 구동부로부터의 상기 데이터 전압을 상기 데이터 라인들에 공급하고, 상 보조 구동부의 구동 기간 동안 턴-오프되어 상기 데이터 구동부의 채널들과 상기 데이터 라인들 사이의 전류 패스를 차단하는 표시장치. According to claim 1,
Further comprising a plurality of demultiplexers connected between the channels of the data driver and the data lines,
The demultiplexer supplies the data voltage from the data driver to the data lines during the driving period of the data driver, and is turned off during the driving period of the phase auxiliary driver so as to be connected between the channels of the data driver and the data lines. A display device that blocks the current path.
상기 타이밍 콘트롤러로부터의 상기 제1 인에이블 신호에 동기하여 상기 블랙 계조 전압을 출력하는 스위칭부;
상기 타이밍 콘트롤러로부터의 상기 제1 인에이블 신호의 전압을 게이트 온 전압과 게이트 오프 전압으로 변환하는 레벨 시프터; 및
상기 레벨 시프터로부터의 상기 제1 인에이블 신호가 인가되는 제1 패드, 상기 스위칭부로부터의 상기 블랙 계조 전압이 인가되는 제2 패드, 및 상기 블랙 계조 전압과 같은 전압을 갖는 감마 기준 전압이 인가되는 제3 패드를 포함하는 연성 회로 기판을 더 포함하고,
상기 연상 회로 기판은 상기 제1 패드에 인가되는 상기 제1 인에이블 신호를 상기 제3 패드에 공급하고, 상기 제2 패드에 인가되는 상기 블랙 계조 전압을 상기 제4 패드에 공급하는 표시장치.According to claim 6,
a switching unit outputting the black grayscale voltage in synchronization with the first enable signal from the timing controller;
a level shifter that converts the voltage of the first enable signal from the timing controller into a gate-on voltage and a gate-off voltage; and
A first pad to which the first enable signal from the level shifter is applied, a second pad to which the black gray-scale voltage from the switching unit is applied, and a gamma reference voltage having the same voltage as the black gray-scale voltage is applied. Further comprising a flexible circuit board including a third pad,
The display device wherein the associative circuit board supplies the first enable signal applied to the first pad to the third pad and the black gray level voltage applied to the second pad to the fourth pad.
상기 데이터 구동부가 집적된 드라이브 IC가 상기 연성 회로 기판 상에 실장되는 표시장치.According to claim 11,
A display device in which a drive IC in which the data driver is integrated is mounted on the flexible circuit board.
상기 데이터 구동부의 구동 기간 동안 상기 데이터 구동부로부터 출력되는 상기 데이터 전압을 상기 데이터 라인들에 공급하는 단계; 및
상기 데이터 구동부의 비구동 기간 동안 보조 데이터 라인으로부터의 블랙 계조 전압을 상기 데이터 라인들에 공급하는 단계를 포함하는 표시장치의 구동 방법.A display device including a display panel having a pixel array in which a plurality of data lines and a plurality of gate lines intersect and a plurality of pixels are arranged, and a data driver that receives pixel data and outputs a data voltage through each of a plurality of channels. Because,
supplying the data voltage output from the data driver to the data lines during a driving period of the data driver; and
A method of driving a display device comprising supplying a black gray scale voltage from an auxiliary data line to the data lines during a non-driving period of the data driver.
상기 데이터 전압을 상기 데이터 라인들에 공급하는 단계는,
입력 영상이 표시되는 활성화 영역의 픽셀들에 상기 데이터 전압을 공급하고,
상기 블랙 계조 전압을 상기 데이터 라인들에 공급하는 단계는,
블랙 계조가 표시되는 비활성화 영역의 픽셀들에 상기 블랙 계조 전압을 공급하는 표시장치의 구동 방법.According to claim 13,
The step of supplying the data voltage to the data lines includes:
Supplying the data voltage to pixels in an active area where an input image is displayed,
The step of supplying the black gray level voltage to the data lines includes:
A method of driving a display device that supplies the black grayscale voltage to pixels in an inactive area where the black grayscale is displayed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200118434A KR20220036174A (en) | 2020-09-15 | 2020-09-15 | Display device and driving method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200118434A KR20220036174A (en) | 2020-09-15 | 2020-09-15 | Display device and driving method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220036174A true KR20220036174A (en) | 2022-03-22 |
Family
ID=80992059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200118434A KR20220036174A (en) | 2020-09-15 | 2020-09-15 | Display device and driving method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20220036174A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118248038A (en) * | 2022-12-23 | 2024-06-25 | 荣耀终端有限公司 | Display method of folding screen and electronic equipment |
-
2020
- 2020-09-15 KR KR1020200118434A patent/KR20220036174A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118248038A (en) * | 2022-12-23 | 2024-06-25 | 荣耀终端有限公司 | Display method of folding screen and electronic equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102645798B1 (en) | Display device and driving method thereof | |
KR20220068537A (en) | Display device and driving method thereof | |
KR102715341B1 (en) | Channel control device and display device using the gate | |
KR102708859B1 (en) | Display device and image processing method thereof | |
US20230178033A1 (en) | Data driving circuit and display device including the same | |
KR20220048220A (en) | Display panel and display device using the same | |
CN113129821B (en) | Display device and compensation method | |
KR102625961B1 (en) | Electroluminescence display using the same | |
KR102577468B1 (en) | Pixel circuit and display using the same | |
JP7381527B2 (en) | Display panel and display device using the same | |
KR20220096666A (en) | Display device and compensation method | |
US11854480B2 (en) | Pixel circuit, method for driving pixel circuit and display device | |
KR20220036174A (en) | Display device and driving method thereof | |
US11862086B2 (en) | Pixel circuit and display device including the same | |
KR20240102184A (en) | Display device | |
KR102626531B1 (en) | Pixel circuit and display device using the same | |
KR20240094464A (en) | Pixel circuit and display device including the same | |
KR102618390B1 (en) | Display device and driving method thereof | |
KR20230046712A (en) | Gate driving circuit and display device including the same | |
KR20210144401A (en) | Display device and driving method thereof | |
KR102670243B1 (en) | Pixel circuit and display device including the same | |
KR102665082B1 (en) | Pixel circuit and display device using the same | |
US20240212612A1 (en) | Display panel and display device including the same | |
US20240265869A1 (en) | Display apparatus | |
KR20240105769A (en) | Display device and mobile terminal including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal |