Nothing Special   »   [go: up one dir, main page]

KR20210004231A - 집적회로 소자 및 이의 제조 방법 - Google Patents

집적회로 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210004231A
KR20210004231A KR1020190080311A KR20190080311A KR20210004231A KR 20210004231 A KR20210004231 A KR 20210004231A KR 1020190080311 A KR1020190080311 A KR 1020190080311A KR 20190080311 A KR20190080311 A KR 20190080311A KR 20210004231 A KR20210004231 A KR 20210004231A
Authority
KR
South Korea
Prior art keywords
layer
etch stop
wiring structure
stop layer
insulating
Prior art date
Application number
KR1020190080311A
Other languages
English (en)
Inventor
이우진
신정후
안상훈
임준혁
김대한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190080311A priority Critical patent/KR20210004231A/ko
Priority to US16/742,233 priority patent/US11069613B2/en
Publication of KR20210004231A publication Critical patent/KR20210004231A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 기술적 사상에 따른 집적회로 소자는, 기판 상에 형성된 제1 절연막, 제1 절연막을 관통하고 금속막과 금속막을 포위하는 도전성 배리어막을 가지는 하부 배선 구조, 제1 절연막의 상면 및 도전성 배리어막의 상면을 덮고 제1 두께를 가지는 식각 저지막, 금속막의 상면의 일부를 덮고 제1 두께보다 작은 제2 두께를 가지는 캡핑막, 식각 저지막과 캡핑막을 덮는 제2 절연막, 및 제2 절연막을 관통하여 캡핑막이 덮지 않는 금속막의 상면의 다른 일부에 연결되는 상부 배선 구조를 포함하고, 상부 배선 구조는 식각 저지막의 상면의 일부, 식각 저지막의 측벽, 및 금속막의 상면과 맞닿는 요철 구조를 가진다.

Description

집적회로 소자 및 이의 제조 방법{INTEGRATED CIRCUIT DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명의 기술적 사상은 집적회로 소자 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는, 다층 배선 구조를 포함하는 집적회로 소자 및 이의 제조 방법에 관한 것이다.
전자 산업의 비약적인 발전 및 사용자의 요구에 따라 전자기기는 더욱 소형화 및 다기능화되고 있다. 따라서, 집적회로 소자의 다운 스케일링(down scaling)도 급속도로 진행되고 있으며, 집적회로 소자에 포함되는 다층 배선 구조의 선폭 및 피치도 미세화되고 있다. 이에 따라, 다층 배선 구조의 누설 전류를 억제하여 집적회로 소자의 TDDB(time dependent dielectric breakdown)를 방지함으로써, 전기적 특성 및 신뢰성이 향상된 집적회로 소자의 연구 필요성이 증가하고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 다층 배선 구조의 누설 전류를 억제하여 집적회로 소자의 TDDB를 방지함으로써, 전기적 특성 및 신뢰성이 향상된 집적회로 소자 및 이의 제조 방법을 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 상부 배선 구조의 형성 공정을 진행 시 공정 마진의 부족으로 인하여 예상치 않은 오정렬이 발생하여도 이웃하는 하부 배선 구조와 단락이 발생할 가능성을 현저하게 낮출 수 있는 구조를 가짐으로써, 전기적 특성 및 신뢰성이 향상된 집적회로 소자 및 이의 제조 방법을 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상에 따른 집적회로 소자는, 기판 상에 형성된 제1 절연막; 상기 제1 절연막을 관통하고, 금속막과 상기 금속막을 포위하는 도전성 배리어막을 가지는 하부 배선 구조; 상기 제1 절연막의 상면 및 상기 도전성 배리어막의 상면을 덮고, 제1 두께를 가지는 식각 저지막; 상기 금속막의 상면의 일부를 덮고, 상기 제1 두께보다 작은 제2 두께를 가지는 캡핑막; 상기 식각 저지막과 상기 캡핑막을 덮는 제2 절연막; 및 상기 제2 절연막을 관통하여, 상기 캡핑막이 덮지 않는 상기 금속막의 상면의 다른 일부에 연결되는 상부 배선 구조;를 포함하고, 상기 상부 배선 구조는 상기 식각 저지막의 상면의 일부, 상기 식각 저지막의 측벽, 및 상기 금속막의 상면과 맞닿는 요철 구조를 가진다.
본 발명의 기술적 사상에 따른 집적회로 소자는, 기판 상에 형성된 제1 절연막; 상기 제1 절연막을 관통하고, 금속막과 상기 금속막을 포위하는 도전성 배리어막을 가지는 제1 배선 구조; 상기 제1 절연막의 상면 및 상기 도전성 배리어막의 상면을 덮고, 제1 두께를 가지는 식각 저지막; 상기 금속막의 상면의 일부를 덮고, 상기 제1 두께보다 작은 제2 두께를 가지는 캡핑막; 상기 식각 저지막과 상기 캡핑막을 덮는 제2 절연막; 상기 제2 절연막에 형성되는 제2 배선 구조; 상기 제2 절연막과 상기 제2 배선 구조 상에, 차례로 적층되는 제N 절연막(N은 3 이상의 정수)과 제N 배선 구조; 및 상기 제2 내지 제N 절연막을 관통하여, 상기 캡핑막이 덮지 않는 상기 금속막의 상면의 다른 일부에 연결되는 비아 구조;를 포함하고, 상기 비아 구조는 상기 식각 저지막의 상면의 일부, 상기 식각 저지막의 측벽, 및 상기 금속막의 상면과 맞닿는 요철 구조를 가진다.
본 발명의 기술적 사상에 따른 집적회로 소자는, 기판 상에 형성된 제1 절연막; 상기 제1 절연막을 관통하고, 금속막과 상기 금속막을 포위하는 도전성 배리어막을 가지는 하부 배선 구조; 제1 두께의 제1 영역과 상기 제1 두께보다 작은 제2 두께의 제2 영역으로 구성되고, 상기 제1 영역은 상기 제1 절연막의 상면 및 상기 도전성 배리어막의 상면을 덮고, 상기 제2 영역은 상기 금속막의 상면의 일부를 덮는 제1 식각 저지막; 상기 제1 식각 저지막을 덮는 제2 식각 저지막; 상기 제2 식각 저지막을 덮는 제2 절연막; 및 상기 제2 절연막을 관통하여, 상기 제1 식각 저지막과 상기 제2 식각 저지막이 덮지 않는 상기 금속막의 상면의 다른 일부에 연결되는 상부 배선 구조;를 포함하고, 상기 상부 배선 구조는 상기 하부 배선 구조와 직교하는 방향으로 연장하는 배선 라인 및 상기 배선 라인과 상기 하부 배선 구조가 교차하는 위치에 배치되는 비아로 구성되고, 상기 비아의 상면은 라운드진 코너를 가지고, 상기 비아의 하면은 상기 제1 식각 저지막의 상면의 일부, 상기 제1 식각 저지막의 측벽, 상기 제2 식각 저지막의 측벽, 및 상기 금속막의 상면과 맞닿는 요철 구조를 가진다.
본 발명의 기술적 사상에 따르면, 집적회로 소자는 다층 배선 구조의 누설 전류가 억제될 수 있으므로, TDDB를 방지할 수 있다. 또한, 집적회로 소자는 상부 배선 구조의 형성 공정을 진행 시 공정 마진의 부족으로 인하여 예상치 않은 오정렬이 발생하여도 이웃하는 하부 배선 구조와 단락이 발생할 가능성을 현저하게 낮출 수 있는 구조를 가질 수 있다. 결과적으로, 집적회로 소자의 전기적 특성 및 신뢰성이 향상될 수 있다.
도 1a 내지 도 1d는 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자를 나타내는 도면들이다.
도 2 내지 도 4는 각각 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자를 나타내는 단면도이다.
도 5a 내지 도 5c는 본 발명의 기술적 사상의 다른 실시예에 따른 집적회로 소자를 나타내는 도면들이다.
도 6은 본 발명의 기술적 사상의 다른 실시예에 따른 집적회로 소자를 나타내는 단면도이다.
도 7은 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자의 제조 방법을 나타내는 블록도이다.
도 8a 내지 도 8g는 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자의 제조 방법을 공정 순서에 따라 나타내는 단면도들이다.
도 9는 본 발명의 기술적 사상의 다른 실시예에 따른 집적회로 소자의 제조 방법을 나타내는 블록도이다.
도 10a 내지 도 10h는 본 발명의 기술적 사상의 다른 실시예에 따른 집적회로 소자의 제조 방법을 공정 순서에 따라 나타내는 단면도들이다.
도 11은 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자의 시스템을 나타내는 구성도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 기술적 사상의 실시예에 대해 상세히 설명하기로 한다.
도 1a 내지 도 1d는 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자를 나타내는 도면들이다.
구체적으로, 도 1a는 집적회로 소자(10)의 단면도이고, 도 1b는 도 1a의 BB 부분을 확대한 확대 단면도이고, 도 1c는 도 1a의 CC 부분을 확대한 확대 단면도이고, 도 1d는 도 1a의 BB 부분을 확대한 다른 확대 단면도이다.
도 1a 내지 도 1d를 같이 참조하면, 집적회로 소자(10)는, 기판(100) 상에 형성된 제1 절연막(110)과 이를 관통하는 하부 배선 구조(210), 상기 제1 절연막(110)의 상면을 덮는 식각 저지막(310)과 상기 하부 배선 구조(210)의 상면을 덮는 캡핑막(320), 및 상기 제1 절연막(110) 상에 형성된 제2 절연막(120)과 이를 관통하는 상부 배선 구조(220)를 포함한다.
기판(100)은 실리콘(Si)을 포함하는 웨이퍼일 수 있다. 또는, 상기 기판(100)은 저머늄(Ge)과 같은 반도체 원소, 또는 SiC(silicon carbide), GaAs(gallium arsenide), InAs(indium arsenide), InP(indium phosphide)와 같은 화합물 반도체를 포함하는 웨이퍼일 수 있다. 한편, 상기 기판(100)은 SOI(silicon on insulator) 구조를 가질 수 있다. 또한, 상기 기판(100)은 트랜지스터(TR), 활성 영역, 필드 영역 등을 포함하는 소자 영역을 가질 수 있다.
상기 기판(100) 상에는, 층간 절연막(101)과 이를 관통하는 컨택 플러그(201)가 배치될 수 있다. 일부 실시예들에서, 상기 층간 절연막(101)은 실리콘산화물, 실리콘질화물, 실리콘산질화물 등의 실리콘 계열의 물질로 이루어질 수 있다. 상기 컨택 플러그(201)는 금속을 포함하는 도전성 구조일 수 있다. 상기 금속은 구리(Cu), 텅스텐(W), 알루미늄(Al), 코발트(Co), 루테늄(Ru) 등으로 이루어질 수 있다. 일부 실시예들에서, 상기 컨택 플러그(201)는 기판(100)에 형성된 활성 영역과 전기적으로 연결될 수 있다. 예를 들어, 상기 컨택 플러그(201)는 기판(100)에 형성된 트랜지스터(TR)의 소스/드레인 또는 게이트 전극에 연결될 수 있다.
제1 절연막(110)이 상기 층간 절연막(101) 상에 배치될 수 있다. 일부 실시예들에서, 상기 제1 절연막(110)은 실리콘산화물 계열의 물질로 이루어질 수 있다. 예를 들어, 상기 제1 절연막(110)은 PEOX(plasma enhanced oxide), TEOS(tetraethyl orthosilicate), BTEOS(boro TEOS), PTEOS(phosphorous TEOS), BPTEOS(boro phospho TESO), BSG(boro silicate glass), PSG(phospho silicate glass), BPSG(boro phospho silicate glass) 등으로 이루어질 수 있다. 다른 실시예들에서, 상기 제1 절연막(110)은 약 2.2 내지 약 3.0의 저 유전 상수(low dielectric constant)를 가지는 저 유전 막, 예를 들어, SiOC 막 또는 SiCOH 막으로 이루어질 수 있다.
하부 배선 구조(210)가 상기 제1 절연막(110)을 관통하도록 배치될 수 있다. 상기 하부 배선 구조(210)는 금속막(213)과 상기 금속막(213)을 포위하는 도전성 배리어막(211)을 포함할 수 있다. 상기 금속막(213)은 구리(Cu), 텅스텐(W), 알루미늄(Al), 코발트(Co), 루테늄(Ru), 또는 이들의 조합으로 이루어질 수 있다. 상기 도전성 배리어막(211)은 탄탈륨(Ta), 탄탈륨질화물(TaN), 티타늄(Ti), 티타늄질화물(TiN), 또는 이들의 조합으로 이루어질 수 있다. 상기 하부 배선 구조(210)는 상기 컨택 플러그(201)에 연결될 수 있다.
상기 제1 절연막(110)의 상면(110T)과 상기 도전성 배리어막(211)의 상면은 식각 저지막(310)으로 덮여 있다. 다시 말해, 상기 식각 저지막(310)은 선택적으로 상기 제1 절연막(110)의 상면(110T) 및 상기 도전성 배리어막(211)의 상면 상에만 배치될 수 있다. 상기 식각 저지막(310)은 제1 절연막(110) 및 제2 절연막(120)과는 다른 식각 선택비를 가지는 물질로 이루어질 수 있다. 또한, 상기 식각 저지막(310)을 구성하는 물질의 유전 상수는, 제1 절연막(110) 및 제2 절연막(120) 각각을 구성하는 물질의 유전 상수보다 클 수 있다. 이러한 조건을 만족시키기 위하여, 상기 식각 저지막(310)은, 예를 들어, 알루미늄산화물(AlxOy), 지르코늄산화물(ZrxOy), 및 하프늄산화물(HfxOy) 중 선택된 적어도 하나를 포함할 수 있다.
상기 하부 배선 구조(210)의 상면(210T)은 캡핑막(320)으로 덮여 있다. 다시 말해, 상기 캡핑막(320)은 선택적으로 상기 하부 배선 구조(210)의 상면(210T), 그 중에서도 상기 금속막(213)의 상면 상에만 배치될 수 있다. 상기 캡핑막(320)은 절연성 캡핑막, 도전성 캡핑막, 또는 이들의 조합으로 이루어질 수 있다. 상기 캡핑막(320)은, 예를 들어, 티타늄(Ti), 몰리브덴(Mo), 탄탈륨(Ta), 망간(Mn), 코발트(Co), 및 루테늄(Ru) 중 선택된 적어도 하나 및/또는 탄소 함유막을 포함할 수 있다.
상기 식각 저지막(310)은 제1 두께(310H)를 가지며, 상기 캡핑막(320)은 제1 두께(310H)보다 작은 제2 두께(320H)를 가진다. 또한, 상기 식각 저지막(310)의 측벽(310S) 및 상기 캡핑막(320)의 측벽(320S)은 서로 맞닿도록 배치될 수 있다. 즉, 상기 식각 저지막(310) 및 상기 캡핑막(320)은 단차를 가지는 요철 구조로 형성될 수 있다. 또한, 도 1d에 도시된 바와 같이, 상기 식각 저지막(310)의 상면(310T)은 라운드진 코너를 가질 수 있다. 이는, 상기 하부 배선 구조(210)의 상면(210T)을 노출시키기 위한 식각 공정에서, 상기 식각 저지막(310)의 상면(310T)의 일부가 같이 식각되어 발생될 수 있는 현상이다.
제2 절연막(120)이 상기 식각 저지막(310) 및 상기 캡핑막(320) 상에 배치될 수 있다. 일부 실시예들에서, 상기 제2 절연막(120)은 실리콘산화물 계열의 물질로 이루어질 수 있다. 다른 실시예들에서, 상기 제2 절연막(120)은 저 유전 상수를 가지는 물질로 이루어질 수 있다. 상기 실리콘산화물 계열의 물질 및 상기 저 유전 상수를 가지는 물질은 앞서 제1 절연막(110)에서 설명한 바와 실질적으로 동일하다.
상기 제2 절연막(120)의 하면은 상기 식각 저지막(310)의 상면(310T) 및 상기 캡핑막(320)의 상면(320T)을 컨포멀하게(conformally) 덮도록 배치될 수 있다. 즉, 상기 제2 절연막(120)의 하면은, 상기 식각 저지막(310) 및 상기 캡핑막(320)이 형성하는 요철 구조와 반대되는 위상을 가지는 요철 구조를 형성할 수 있다.
상부 배선 구조(220)가 상기 제2 절연막(120)을 관통하도록 배치될 수 있다. 상기 상부 배선 구조(220)는 금속막(223)과 상기 금속막(223)을 포위하는 도전성 배리어막(221)을 포함할 수 있다. 상기 금속막(223) 및 상기 도전성 배리어막(221)을 구성하는 물질은 상기 하부 배선 구조(210)를 구성하는 물질과 실질적으로 동일하다.
상기 상부 배선 구조(220)는 상부 구조 및 하부 구조로 구성될 수 있다. 상기 상부 구조는 상기 하부 배선 구조(210)와 직교하는 방향으로 연장하는 배선 라인(220L)이고, 상기 하부 구조는 상기 배선 라인(220L)과 상기 하부 배선 구조(210)가 교차하는 위치에 배치되는 비아(220V)일 수 있다.
상기 상부 배선 구조(220)는 상기 하부 배선 구조(210)와 직접적으로 맞닿도록 배치될 수 있다. 즉, 상기 상부 배선 구조(220)와 연결되는 상기 금속막(213)의 상면에는, 상기 식각 저지막(310) 및 상기 캡핑막(320)이 형성되지 않을 수 있다.
또한, 상기 상부 배선 구조(220)는 상기 식각 저지막(310)의 상면(310T)의 일부, 상기 식각 저지막(310)의 측벽(310S), 및 상기 금속막(213)의 상면과 맞닿는 요철 구조로 형성될 수 있다. 측단면에서 보았을 때, 상기 식각 저지막(310)은 상기 금속막(213)을 사이에 두고, 서로 이격되는 복수로 구성되고, 상기 비아(220V)의 하면은 서로 이웃하는 식각 저지막들(310)의 상면(310T)의 일부에 각각 접촉하도록 배치될 수 있다.
일반적으로, 초미세 소자를 포함하는 집적회로 소자에 있어서, 리소그래피(lithography) 공정을 진행할 시, 하부 배선 구조 및 상부 배선 구조의 공정 마진(margin)이 현저하게 감소하여, 신뢰성 확보에 어려움이 따른다. 이를 해결하기 위하여, FAV(Fully Aligned Via) 공정이 제안되었으나, 상기 FAV 공정은 하부 배선 구조의 상면을 리세스하는 공정 또는 절연막 상에 선택적으로 절연성 배리어막을 형성하는 공정과 형성된 요철 구조 상에 식각 저지막을 형성하는 공정이 추가로 필요하다. 이러한 추가 공정들은 제조 공정의 난이도를 증가시키므로, 그에 따른 집적회로 소자의 생산성 하락과 비용 증가를 수반하게 된다.
이를 해결하기 위하여, 본 발명의 기술적 사상의 집적회로 소자(10)는, 제1 절연막(110)의 상면(110T)과 도전성 배리어막(211)의 상면은 식각 저지막(310)으로 덮여 있고, 금속막(213)의 상면은 캡핑막(320)으로 덮여 있는 요철 구조를 포함한다. 다시 말해, 상기 식각 저지막(310)은 선택적으로 상기 제1 절연막(110)의 상면(110T)과 도전성 배리어막(211)의 상면 상에만 배치되고, 상기 캡핑막(320)은 선택적으로 상기 금속막(213)의 상면 상에만 배치된다. 이에 따라, 집적회로 소자(10)는 아래와 같은 장점을 가질 수 있다.
먼저, 상기 캡핑막(320)에 의해 하부 배선 구조(210)의 누설 전류가 억제될 수 있으므로, 집적회로 소자(10)의 TDDB(time dependent dielectric breakdown)를 방지할 수 있다.
또한, 하부 배선 구조(210)의 선폭 및 피치가 초미세화되고 있는 상황에서, 상기 식각 저지막(310)이 상기 하부 배선 구조(210)를 사이에 두고, 상기 캡핑막(320)보다 두껍게 형성되므로, 하부 배선 구조(210)와 소정 거리만큼의 이격이 보장될 수 있다. 즉, 상부 배선 구조(220)의 형성을 위한 리소그래피 공정을 진행 시, 공정 마진의 부족으로 인하여 예상치 않은 오정렬이 발생하여도, 이웃하는 하부 배선 구조(210)와 단락이 발생할 가능성을 현저하게 낮출 수 있다.
위와 같은 장점을 바탕으로 결과적으로, 집적회로 소자(10)의 전기적 특성 및 신뢰성이 향상될 수 있다.
도 2 내지 도 4는 각각 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자를 나타내는 단면도이다.
이하에서 설명하는 집적회로 소자들(20, 30, 40)을 구성하는 대부분의 구성 요소 및 상기 구성 요소를 이루는 물질은, 앞서 도 1a 내지 도 1d에서 설명한 바와 실질적으로 동일하거나 유사하다. 따라서, 설명의 편의를 위하여, 앞서 설명한 집적회로 소자(10, 도 1a 참조)와 차이점을 중심으로 설명하도록 한다.
도 2를 참조하면, 집적회로 소자(20)는, 기판(100) 상에 형성된 제1 절연막(110)과 이를 관통하는 하부 배선 구조(210), 상기 제1 절연막(110)의 상면을 덮는 복합막의 식각 저지막(310)과 상기 하부 배선 구조(210)의 상면을 덮는 복합막의 캡핑막(320), 및 상기 제1 절연막(110) 상에 형성된 제2 절연막(120)과 이를 관통하는 상부 배선 구조(220)를 포함한다.
식각 저지막(310)은 제1 물질막(311) 및 제2 물질막(313)의 복합막으로 구성될 수 있다. 일부 실시예들에서, 제1 절연막(110) 상에 상기 제1 물질막(311)이 배치되고, 상기 제1 물질막(311) 상에 상기 제2 물질막(313)이 차례로 형성될 수 있다. 물론, 상기 식각 저지막(310)은 세 개 이상의 복합막으로 구성될 수도 있다.
상기 제1 물질막(311)의 물질과 상기 제2 물질막(313)의 물질은 서로 다를 수 있다. 예를 들어, 상기 제1 물질막(311)은 실리콘질화물, 탄소 도핑된 실리콘질화물, 또는 탄소 도핑된 실리콘산화질화물로 이루어질 수 있다. 또한, 상기 제2 물질막(313)은 금속질화물 또는 금속산화물, 예를 들어, 알루미늄산화물(AlxOy), 지르코늄산화물(ZrxOy), 하프늄산화물(HfxOy) 등으로 이루어질 수 있다.
상기 제1 물질막(311)의 두께와 상기 제2 물질막(313)의 두께는 서로 다를 수 있다. 또한, 상기 제1 물질막(311)의 유전 상수와 상기 제2 물질막(313)의 유전 상수는 서로 다를 수 있다. 즉, 하부 배선 구조(210)와 상부 배선 구조(220) 사이의 캐패시턴스(capacitance)를 최소화할 수 있도록, 상기 제1 물질막(311) 및 상기 제2 물질막(313) 각각의 두께 및 유전 상수가 소정의 수치를 가지도록 설계될 수 있다.
캡핑막(320)은 제3 물질막(321) 및 제4 물질막(323)의 복합막으로 구성될 수 있다. 일부 실시예들에서, 하부 배선 구조(210) 상에 상기 제3 물질막(321)이 배치되고, 상기 제3 물질막(321) 상에 상기 제4 물질막(323)이 차례로 형성될 수 있다. 물론, 상기 캡핑막(320)은 세 개 이상의 복합막으로 구성될 수도 있다.
상기 제3 물질막(321)의 물질과 상기 제4 물질막(323)의 물질은 서로 다를 수 있다. 예를 들어, 상기 제3 물질막(321)은 티타늄(Ti), 몰리브덴(Mo), 탄탈륨(Ta), 망간(Mn), 코발트(Co), 및 루테늄(Ru) 중 선택된 적어도 하나로 이루어질 수 있다. 또한, 상기 제4 물질막(323)은 실리콘탄화물, 질소 도핑된 실리콘탄화물, 그래핀과 같은 탄소 함유막 등으로 이루어질 수 있다. 즉, 상기 제3 물질막(321)은 도전성 물질막으로 이루어질 수 있고, 상기 제4 물질막(323)은 절연성 물질막으로 이루어질 수 있다. 물론, 이와 반대로 구성될 수도 있다.
상기 제3 물질막(321)의 두께와 상기 제4 물질막(323)의 두께는 서로 다를 수 있다. 즉, 하부 배선 구조(210)의 누설 전류가 억제될 수 있도록, 상기 제3 물질막(321) 및 상기 제4 물질막(323) 각각의 두께가 소정의 수치를 가지도록 설계될 수 있다.
도 3을 참조하면, 집적회로 소자(30)는, 기판(100) 상에 형성된 제1 절연막(110)과 이를 관통하는 제1 배선 구조(210), 상기 제1 절연막(110)의 상면을 덮는 식각 저지막(310)과 상기 제1 배선 구조(210)의 상면을 덮는 캡핑막(320), 상기 제1 절연막(110) 상에 형성된 제2 절연막(120)과 이를 관통하는 제2 배선 구조(220), 상기 제2 절연막(120) 상에 형성된 제3 절연막(130)과 이를 관통하는 제3 배선 구조(230), 및 비아 구조(SV)를 포함한다.
도면에는 제1 내지 제3 절연막(110, 120, 130)과 제1 내지 제3 배선 구조(210, 220, 230)만이 도시되었으나, 이는 예시에 불과하다. 일부 실시예들에서, 상기 제2 절연막(120)과 상기 제2 배선 구조(220) 상에, 차례로 제N 절연막(N은 3 이상의 정수)과 제N 배선 구조가 배치될 수 있다. 즉, 절연막 및 배선 구조는 4층 이상으로 형성될 수 있다.
제1 배선 구조(210)는 하부 배선 구조(210, 도 1a 참조)와 실질적으로 동일할 수 있다. 제2 및 제3 배선 구조(220, 230)는 상기 제1 배선 구조(210)와 직교 또는 평행하는 방향으로 연장하는 배선 라인일 수 있다.
제2 절연막(120) 및 제2 배선 구조(220) 상에 상층 식각 저지막(330)이 배치될 수 있다. 상기 상층 식각 저지막(330)의 측벽은 비아 구조(SV)의 측벽과 맞닿을 수 있다. 상기 상층 식각 저지막(330)을 구성하는 물질은 상기 식각 저지막(310)을 구성하는 물질과 동일할 수 있다.
상기 제N 절연막의 하면은 상기 제N-1 절연막의 상면 및 상기 제N-1 배선 구조의 상면을 덮는 평탄 면일 수 있다.
비아 구조(SV)가 상기 제2 및 제3 절연막(120, 130)을 관통하여 배치될 수 있다. 상기 비아 구조(SV)는 금속막(SV3)과 상기 금속막(SV3)을 포위하는 도전성 배리어막(SV1)을 포함할 수 있다. 상기 금속막(SV3) 및 상기 도전성 배리어막(SV1)을 구성하는 물질은 상기 하부 배선 구조(210, 도 1a 참조)를 구성하는 물질과 실질적으로 동일할 수 있다. 상기 비아 구조(SV)는 2층 이상의 절연막들(제2 내지 제N 절연막)을 관통하여 형성되므로, 일반적인 비아와 구분하기 위하여, 이를 슈퍼 비아로 지칭할 수 있다.
상기 비아 구조(SV)는 상기 제1 배선 구조(210)와 직접적으로 맞닿도록 배치될 수 있다. 즉, 상기 비아 구조(SV)와 연결되는 상기 금속막(213)의 상면에는 상기 식각 저지막(310) 및 상기 캡핑막(320)이 형성되지 않을 수 있다.
또한, 상기 비아 구조(SV)는 상기 식각 저지막(310)의 상면(310T)의 일부, 상기 식각 저지막(310)의 측벽(310S), 및 상기 금속막(213)의 상면과 맞닿는 요철 구조로 형성될 수 있다. 측단면에서 보았을 때, 상기 식각 저지막(310)은 상기 금속막(213)을 사이에 두고, 서로 이격되는 복수로 구성되고, 상기 비아 구조(SV)의 하면은 서로 이웃하는 식각 저지막들(310)의 상면(310T)의 일부에 각각 접촉하도록 배치될 수 있다.
도 4를 참조하면, 집적회로 소자(40)는, 기판(100) 상에 형성된 제1 절연막(110)과 이를 관통하는 제1 배선 구조(210), 상기 제1 절연막(110)의 상면을 덮는 복합막의 식각 저지막(310)과 상기 제1 배선 구조(210)의 상면을 덮는 복합막의 캡핑막(320), 상기 제1 절연막(110) 상에 형성된 제2 절연막(120)과 이를 관통하는 제2 배선 구조(220), 상기 제2 절연막(120) 상에 형성된 제3 절연막(130)과 이를 관통하는 제3 배선 구조(230), 및 비아 구조(SV)를 포함한다.
집적회로 소자(40)는 도 3에서 설명한 집적회로 소자(30)와 구조가 유사하다. 따라서, 차이점을 중심으로 설명하도록 한다.
식각 저지막(310)은 제1 물질막(311) 및 제2 물질막(313)의 복합막으로 구성될 수 있다. 상기 제1 물질막(311)과 상기 제2 물질막(313)은 앞서 도 2에서 설명한 바와 실질적으로 동일하다.
일부 실시예들에서, 제1 절연막(110) 상에 상기 제1 물질막(311) 및 상기 제2 물질막(313)이 차례로 형성될 수 있다. 물론, 상기 식각 저지막(310)은 세 개 이상의 복합막으로 구성될 수도 있다.
상기 제1 물질막(311)의 물질과 상기 제2 물질막(313)의 물질은 서로 다를 수 있다. 상기 제1 물질막(311)의 두께와 상기 제2 물질막(313)의 두께는 서로 다를 수 있다. 또한, 상기 제1 물질막(311)의 유전 상수와 상기 제2 물질막(313)의 유전 상수는 서로 다를 수 있다.
캡핑막(320)은 제3 물질막(321) 및 제4 물질막(323)의 복합막으로 구성될 수 있다. 상기 제3 물질막(321)과 상기 제4 물질막(323)은 앞서 도 2에서 설명한 바와 실질적으로 동일하다.
일부 실시예들에서, 제1 배선 구조(210) 상에 상기 제3 물질막(321) 및 상기 제4 물질막(323)이 차례로 형성될 수 있다. 물론, 상기 캡핑막(320)은 세 개 이상의 복합막으로 구성될 수도 있다.
상기 제3 물질막(321)의 물질과 상기 제4 물질막(323)의 물질은 서로 다를 수 있다. 상기 제3 물질막(321)의 두께와 상기 제4 물질막(323)의 두께는 서로 다를 수 있다.
도 5a 내지 도 5c는 본 발명의 기술적 사상의 다른 실시예에 따른 집적회로 소자를 나타내는 도면들이다.
이하에서 설명하는 집적회로 소자(50)를 구성하는 대부분의 구성 요소 및 상기 구성 요소를 이루는 물질은, 앞서 도 1a 내지 도 1d에서 설명한 바와 실질적으로 동일하거나 유사하다. 따라서, 설명의 편의를 위하여, 앞서 설명한 집적회로 소자(10, 도 1a 참조)와 차이점을 중심으로 설명하도록 한다.
구체적으로, 도 5a는 집적회로 소자(50)의 단면도이고, 도 5b는 도 5a의 BBB 부분을 확대한 확대 단면도이고, 도 5c는 도 5a의 CCC 부분을 확대한 확대 단면도이다.
도 5a 내지 도 5c를 같이 참조하면, 집적회로 소자(50)는, 기판(100) 상에 형성된 제1 절연막(110)과 이를 관통하는 하부 배선 구조(210), 상기 제1 절연막(110)의 상면과 상기 하부 배선 구조(210)의 상면을 차례로 덮는 제1 식각 저지막(410)과 제2 식각 저지막(420), 및 상기 제1 절연막(110) 상에 형성된 제2 절연막(120)과 이를 관통하는 상부 배선 구조(220)를 포함한다.
제1 식각 저지막(410)은 제1 두께(410H1)의 제1 영역과 상기 제1 두께(410H1)보다 작은 제2 두께(410H2)의 제2 영역으로 구성될 수 있다. 상기 제1 영역은 상기 제1 절연막(110)의 상면(110T)과 상기 도전성 배리어막(211)의 상면을 덮고, 상기 제2 영역은 상기 금속막(213)의 상면을 덮도록 배치될 수 있다.
다시 말해, 상기 제1 절연막(110)의 상면(110T)과 상기 도전성 배리어막(211)의 상면에 형성되는 제1 식각 저지막(410)의 두께와 상기 금속막(213)의 상면에 형성되는 제1 식각 저지막(410)의 두께가 서로 다를 수 있다. 상기 제1 식각 저지막(410)은 상기 제1 절연막(110)의 상면(110T)과 상기 도전성 배리어막(211) 상에만 상대적으로 두껍게 배치될 수 있다.
즉, 상기 제1 식각 저지막(410)의 상면(410T)은 단차를 가지는 요철 구조로 형성될 수 있고, 상기 제1 식각 저지막(410)의 하면은 평탄 면일 수 있다.
상기 제1 식각 저지막(410)은 제1 절연막(110) 및 제2 절연막(120)과는 다른 식각 선택비를 가지는 물질로 이루어질 수 있다. 상기 제1 식각 저지막(410)은, 예를 들어, 실리콘산화물(SixOy), 실리콘산질화물(SixOyNz), 및 실리콘산탄화물(SixOyCz) 중 선택된 적어도 하나를 포함할 수 있다.
제2 식각 저지막(420)은 상기 제1 식각 저지막(410)을 컨포멀하게 덮도록 배치될 수 있다. 상기 제2 식각 저지막(420)은 상기 제1 식각 저지막(410)을 컨포멀하게 덮으므로, 상기 제2 식각 저지막(420)은 상기 제1 식각 저지막(410)의 요철 구조와 동일한 위상을 가지는 요철 구조를 가질 수 있다. 즉, 상기 제2 식각 저지막(420)의 상면(420T) 및 하면은 모두 요철 구조로 형성될 수 있다.
상기 제2 식각 저지막(420)은 상기 제1 식각 저지막(410)과는 다른 식각 선택비를 가지는 물질로 이루어질 수 있다. 또한, 상기 제2 식각 저지막(420)을 구성하는 물질의 유전 상수는 상기 제1 식각 저지막(410)을 구성하는 물질의 유전 상수보다 클 수 있다. 상기 제2 식각 저지막(420)은, 예를 들어, 알루미늄산화물(AlxOy), 지르코늄산화물(ZrxOy), 및 하프늄산화물(HfxOy) 중 선택된 적어도 하나를 포함할 수 있다.
제2 절연막(120)의 하면은 상기 제2 식각 저지막(420)의 상면(420T)을 컨포멀하게 덮으므로, 상기 제2 절연막(120)의 하면은, 상기 제2 식각 저지막(420)의 요철 구조와 반대되는 위상을 가지는 요철 구조를 형성할 수 있다.
상부 배선 구조(220)가 상기 제2 절연막(120)을 관통하도록 배치될 수 있다. 상기 상부 배선 구조(220)는 금속막(223)과 상기 금속막(223)을 포위하는 도전성 배리어막(221)을 포함할 수 있다. 상기 금속막(223) 및 상기 도전성 배리어막(221)을 구성하는 물질은 상기 하부 배선 구조(210)를 구성하는 물질과 실질적으로 동일할 수 있다. 상기 상부 배선 구조(220)는 상부 구조 및 하부 구조로 구성될 수 있다. 상기 상부 구조는 상기 하부 배선 구조(210)와 직교하는 방향으로 연장하는 배선 라인(220L)이고, 상기 하부 구조는 상기 배선 라인(220L)과 상기 하부 배선 구조(210)가 교차하는 위치에 배치되는 비아(220V)일 수 있다.
상기 비아(220V)의 상면은 라운드진 코너(220R)를 가질 수 있다. 즉, 상기 배선 라인(220L)과 상기 비아(220V)가 만나는 부분에 라운드진 코너(220R)가 배치됨으로써, 상기 금속막(223) 및 상기 도전성 배리어막(221)을 형성하기 위한 필(fill) 공정이 보다 효율적으로 이루어질 수 있다.
상기 상부 배선 구조(220)는 상기 하부 배선 구조(210)와 직접적으로 맞닿도록 배치될 수 있다. 즉, 상기 상부 배선 구조(220)와 연결되는 상기 금속막(213)의 상면에는 상기 제1 식각 저지막(410) 및 상기 제2 식각 저지막(420)이 형성되지 않을 수 있다.
또한, 상기 상부 배선 구조(220)는 상기 제1 식각 저지막(410)의 상면(410T)의 일부, 상기 제1 식각 저지막(410)의 측벽(410S), 상기 제2 식각 저지막(420)의 측벽(420S), 및 상기 금속막(213)의 상면과 맞닿는 요철 구조로 형성될 수 있다. 다시 말해, 상기 상부 배선 구조(220)는 상기 제1 식각 저지막(410) 및 상기 제2 식각 저지막(420)과 계단 형태로 접촉하도록 배치될 수 있다.
도 6은 본 발명의 기술적 사상의 다른 실시예에 따른 집적회로 소자를 나타내는 단면도이다.
이하에서 설명하는 집적회로 소자(60)를 구성하는 대부분의 구성 요소 및 상기 구성 요소를 이루는 물질은, 앞서 도 5a 내지 도 5c에서 설명한 바와 실질적으로 동일하거나 유사하다. 따라서, 설명의 편의를 위하여, 앞서 설명한 집적회로 소자(50, 도 5a 참조)와 차이점을 중심으로 설명하도록 한다.
도 6을 참조하면, 집적회로 소자(60)는, 기판(100) 상에 형성된 제1 절연막(110)과 이를 관통하는 하부 배선 구조(210), 상기 제1 절연막(110)의 상면과 상기 하부 배선 구조(210)의 상면을 차례로 덮는 제1 내지 제3 식각 저지막(410 내지 430), 및 상기 제1 절연막(110) 상에 형성된 제2 절연막(120)과 이를 관통하는 상부 배선 구조(220)를 포함한다.
제3 식각 저지막(430)은 상기 제2 식각 저지막(420)을 컨포멀하게 덮도록 배치될 수 있다. 상기 제3 식각 저지막(430)은 상기 제2 식각 저지막(420)을 컨포멀하게 덮으므로, 상기 제3 식각 저지막(430)은 상기 제2 식각 저지막(420)의 요철 구조와 동일한 위상을 가지는 요철 구조를 가질 수 있다. 즉, 상기 제3 식각 저지막(430)의 상면 및 하면은 모두 요철 구조로 형성될 수 있다.
상기 제3 식각 저지막(430)은 상기 제2 식각 저지막(420)과는 다른 식각 선택비를 가지는 물질로 이루어질 수 있다. 또한, 상기 제3 식각 저지막(430)을 구성하는 물질의 유전 상수는 상기 제2 식각 저지막(420)을 구성하는 물질의 유전 상수보다 클 수 있다. 상기 제3 식각 저지막(430)은, 예를 들어, 알루미늄산화물(AlxOy), 지르코늄(Zr)이 도핑된 알루미늄산화물(AlxOy), 하프늄(Hf)이 도핑된 알루미늄산화물(AlxOy), 알루미늄질화물(AlxNy), 실리콘탄질화물(SixCyNz), 지르코늄산화물(ZrxOy), 및 하프늄산화물(HfxOy) 중 선택된 적어도 하나를 포함할 수 있다.
도 7은 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자의 제조 방법을 나타내는 블록도이다.
도 7을 참조하면, 집적회로 소자의 제조 방법(S10)은, 제1 절연막과 이를 관통하는 하부 배선 구조를 포함하는 기판을 준비하는 제1 단계(S110), 식각 저지막을 제1 절연막의 상면에 선택적으로 형성하는 제2 단계(S120), 캡핑막을 하부 배선 구조의 상면에 선택적으로 형성하는 제3 단계(S130), 제2 절연막을 식각 저지막 및 캡핑막 상에 형성하는 제4 단계(S140), 제2 절연막을 식각하는 제5 단계(S150), 노출된 캡핑막을 식각하는 제6 단계(S160), 및 도전성 배리어막 및 금속막을 형성하는 제7 단계(S170)를 포함한다.
집적회로 소자의 제조 방법(S10)은 상기와 같은 공정 단계(S110 내지 S170)를 포함할 수 있다. 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 단계는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
상기 제1 내지 제7 단계(S110 내지 S170) 각각에 대한 기술적 특징은 후술하는 도 8a 내지 도 8g를 통하여 상세히 설명하도록 한다.
도 8a 내지 도 8g는 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자의 제조 방법을 공정 순서에 따라 나타내는 단면도들이다.
도 8a를 참조하면, 제1 절연막(110)과 이를 관통하는 하부 배선 구조(210)를 포함하는 기판(100)을 준비한다.
기판(100)은 실리콘(Si)을 포함하는 웨이퍼일 수 있다. 또한, 상기 기판(100)은 트랜지스터(TR), 활성 영역, 필드 영역 등을 포함하는 소자 영역을 가질 수 있다.
상기 기판(100) 상에는 층간 절연막(101)과 이를 관통하는 컨택 플러그(201)가 배치될 수 있다. 일부 실시예들에서, 상기 컨택 플러그(201)는 기판(100)에 형성된 트랜지스터(TR)의 소스/드레인 또는 게이트 전극에 연결될 수 있다.
제1 절연막(110)이 상기 층간 절연막(101) 상에 배치될 수 있다. 하부 배선 구조(210)가 상기 제1 절연막(110)을 관통하도록 배치될 수 있다. 상기 하부 배선 구조(210)는 금속막(213)과 상기 금속막(213)을 포위하는 도전성 배리어막(211)을 포함할 수 있다. 상기 하부 배선 구조(210)는 상기 컨택 플러그(201)에 연결될 수 있다.
도 8b를 참조하면, 식각 저지막(310)을 제1 절연막(110)의 상면(110T)에 선택적으로 형성한다.
식각 저지막(310)으로 제1 절연막(110)의 상면(110T)과 도전성 배리어막(211)의 상면을 덮을 수 있다. 다시 말해, 상기 식각 저지막(310)을 선택적으로 상기 제1 절연막(110)의 상면(110T)과 도전성 배리어막(211)의 상면 상에만 배치되도록 형성한다. 상기 식각 저지막(310)은 제1 절연막(110) 및 제2 절연막(120)과는 다른 식각 선택비를 가지는 물질로 이루어질 수 있다. 또한, 상기 식각 저지막(310)을 구성하는 물질의 유전 상수는, 제1 절연막(110) 및 제2 절연막(120) 각각을 구성하는 물질의 유전 상수보다 클 수 있다.
상기 식각 저지막(310)을 형성하는 공정은, 제1 절연막(110)과 도전성 배리어막(211)을 구성하는 물질과 반응하고, 금속막(213)을 구성하는 물질과는 반응하지 않는 조건에서 수행될 수 있다. 예를 들어, 상기 제1 절연막(110)을 구성하는 물질의 계면 에너지와 상기 하부 배선 구조(210)를 구성하는 물질의 계면 에너지의 차이를 이용하여, 상기 식각 저지막(310)을 선택적으로 형성한다.
상기 식각 저지막(310)을 제1 두께(310H)를 가지도록 형성한다. 즉, 상기 식각 저지막(310)의 형성 공정은 후속 공정을 고려하여 소정의 두께를 가지도록 수행될 수 있다.
도 8c를 참조하면, 캡핑막(320)을 하부 배선 구조(210)의 상면(210T)에 선택적으로 형성한다.
캡핑막(320)으로 금속막(213)의 상면을 덮을 수 있다. 다시 말해, 상기 캡핑막(320)을 선택적으로 상기 금속막(213)의 상면 상에만 배치되도록 형성한다. 상기 캡핑막(320)의 형성에 의해, 하부 배선 구조(210)의 누설 전류가 억제될 수 있다.
상기 캡핑막(320)을 형성하는 공정은, 금속막(213)을 구성하는 물질과 반응하고, 식각 저지막(310)을 구성하는 물질과는 반응하지 않는 조건에서 수행될 수 있다. 예를 들어, 상기 금속막(213)을 구성하는 물질의 계면 에너지와 상기 식각 저지막(310)을 구성하는 물질의 계면 에너지의 차이를 이용하여, 상기 캡핑막(320)을 선택적으로 형성한다.
상기 캡핑막(320)을 제2 두께(320H)를 가지도록 형성한다. 상기 식각 저지막(310)은 제1 두께(310H)를 가지며, 상기 캡핑막(320)은 제1 두께(310H)보다 작은 제2 두께(320H)를 가진다. 즉, 상기 식각 저지막(310)의 두께가 상기 캡핑막(320)의 두께보다 클 수 있다. 또한, 상기 식각 저지막(310)의 측벽(310S)과 상기 캡핑막(320)의 측벽(320S)이 서로 맞닿도록 형성한다. 즉, 상기 식각 저지막(310)과 상기 캡핑막(320)을 단차를 가지는 요철 구조로 형성한다.
도 8d를 참조하면, 제2 절연막(120)이 식각 저지막(310) 및 캡핑막(320) 상에 형성한다.
제2 절연막(120)의 하면이 상기 식각 저지막(310)의 상면(310T) 및 상기 캡핑막(320)의 상면(320T)을 컨포멀하게 덮도록 형성한다. 따라서, 상기 제2 절연막(120)의 하면이, 상기 식각 저지막(310) 및 상기 캡핑막(320)의 요철 구조와 반대되는 위상을 가지는 요철 구조를 가지도록 형성한다.
상기 제2 절연막(120) 상에 마스크 패턴(M1)을 리소그래피 공정으로 형성한다. 포토레지스트를 도포하고 노광 및 현상으로 상기 포토레지스트를 패터닝하여 마스크 패턴(M1)을 형성한다. 여기서, 마스크 패턴(M1)에 의해 상부 배선 구조(220, 도 8g 참조)가 형성될 영역이 정의될 수 있다.
도 8e를 참조하면, 마스크 패턴(M1)을 식각 마스크로 이용하여, 제2 절연막(120)을 식각한다.
식각 조건을 조절하여, 식각 저지막(310)에 의하여 식각 공정이 저지될 수 있도록 한다. 이에 따라, 식각 저지막(310)의 상면(310T) 및 캡핑막(320)의 상면(320T)이 노출될 때까지 식각 공정이 수행될 수 있다. 즉, 제2 절연막(120)에 제1 그루브(120G1)가 형성될 수 있다.
이 후, 상기 마스크 패턴(M1)은 애싱(ashing) 및 스트립(strip) 공정을 이용하여 제거할 수 있다. 상기 마스크 패턴(M1)의 제거 공정은 상기 제2 절연막(120), 상기 식각 저지막(310), 및 상기 캡핑막(320)의 손상이 억제되는 조건에서 수행될 수 있다.
도 8f를 참조하면, 제2 절연막(120) 및 식각 저지막(310)을 식각 마스크로 이용하여, 노출된 캡핑막(320)을 식각한다.
식각 조건을 조절하여, 제2 절연막(120) 및 식각 저지막(310)은 식각되지 않으면서 노출된 캡핑막(320)만을 식각할 수 있다. 이에 따라, 금속막(213)의 상면이 노출될 때까지 식각 공정이 수행될 수 있다. 즉, 제2 절연막(120)에 제2 그루브(120G2)가 형성될 수 있다.
도 8g를 참조하면, 제2 그루브(120G2)의 내벽 및 제2 절연막(120)의 상면 상에 도전성 배리어막(221)을 형성하고, 상기 도전성 배리어막(221) 상에 상기 제2 그루브(120G2)의 내부를 채우는 금속막(223)을 형성한다.
도전성 배리어막(221)은 제2 그루브(120G2)로 노출되는 제2 절연막(120), 식각 저지막(310), 및 하부 배선 구조(210)를 커버하도록 컨포멀하게 형성될 수 있다. 상기 도전성 배리어막(221) 상에 제2 그루브(120G2)의 내부를 채우는 금속막(223)을 형성한다. 상기 도전성 배리어막(221) 및 상기 금속막(223)은 듀얼 다마신(dual damascene) 공정으로 진행될 수 있다.
다시 도 1a를 같이 참조하면, 이 후, 제2 절연막(120)의 상면이 노출될 때까지 상기 도전성 배리어막(221) 및 상기 금속막(223)을 포함하는 결과물을 화학적 기계적 연마(chemical mechanical polishing, CMP) 공정에 의해 연마하여, 상기 도전성 배리어막(221) 및 상기 금속막(223)이 제2 그루브(120G2)의 내부에만 잔류하도록 한다. 그 결과, 제2 그루브(120G2)를 채우는 상부 배선 구조(220)가 형성될 수 있다.
도 9는 본 발명의 기술적 사상의 다른 실시예에 따른 집적회로 소자의 제조 방법을 나타내는 블록도이다.
도 9를 참조하면, 집적회로 소자의 제조 방법(S20)은, 제1 절연막과 이를 관통하는 하부 배선 구조를 포함하는 기판을 준비하는 제1 단계(S210), 제1 식각 저지막을 제1 절연막 및 하부 배선 구조 상에 형성하는 제2 단계(S220), 제2 식각 저지막을 제1 식각 저지막 상에 형성하는 제3 단계(S230), 제2 절연막을 제2 식각 저지막 상에 형성하는 제4 단계(S240), 제2 절연막을 식각하는 제5 단계(S250), 노출된 제2 식각 저지막을 식각하는 제6 단계(S260), 노출된 제1 식각 저지막의 일부를 식각하는 제7 단계(S270), 및 도전성 배리어막 및 금속막을 형성하는 제8 단계(S280)를 포함한다.
집적회로 소자의 제조 방법(S20)은 상기와 같은 공정 단계(S210 내지 S280)를 포함할 수 있다. 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 단계는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
상기 제1 내지 제8 단계(S210 내지 S280) 각각에 대한 기술적 특징은 후술하는 도 10a 내지 도 10h를 통하여 상세히 설명하도록 한다.
도 10a 내지 도 10h는 본 발명의 기술적 사상의 다른 실시예에 따른 집적회로 소자의 제조 방법을 공정 순서에 따라 나타내는 단면도들이다.
도 10a를 참조하면, 제1 절연막(110)과 이를 관통하는 하부 배선 구조(210)를 포함하는 기판(100)을 준비한다.
기판(100)은 실리콘(Si)을 포함하는 웨이퍼일 수 있다. 또한, 상기 기판(100)은 트랜지스터(TR), 활성 영역, 필드 영역 등을 포함하는 소자 영역을 가질 수 있다.
상기 기판(100) 상에는 층간 절연막(101)과 이를 관통하는 컨택 플러그(201)가 배치될 수 있다. 일부 실시예들에서, 상기 컨택 플러그(201)는 기판(100)에 형성된 트랜지스터(TR)의 소스/드레인 또는 게이트 전극에 연결될 수 있다.
제1 절연막(110)이 상기 층간 절연막(101) 상에 배치될 수 있다. 하부 배선 구조(210)가 상기 제1 절연막(110)을 관통하도록 배치될 수 있다. 상기 하부 배선 구조(210)는 금속막(213)과 상기 금속막(213)을 포위하는 도전성 배리어막(211)을 포함할 수 있다. 상기 하부 배선 구조(210)는 상기 컨택 플러그(201)에 연결될 수 있다.
도 10b를 참조하면, 제1 식각 저지막(410)을 제1 절연막(110)의 상면(110T) 및 하부 배선 구조(210)의 상면(210T)에 형성한다.
제1 식각 저지막(410)을 제1 두께(410H1)의 제1 영역과 상기 제1 두께(410H1)보다 작은 제2 두께(410H2)의 제2 영역으로 형성하고, 상기 제1 영역이 상기 제1 절연막(110)의 상면(110T)과 도전성 배리어막(211)의 상면을 덮고, 상기 제2 영역이 상기 금속막(213)의 상면을 덮도록 형성한다.
다시 말해, 상기 제1 절연막(110)의 상면(110T)과 도전성 배리어막(211)의 상면에 형성되는 제1 식각 저지막(410)의 두께와 상기 금속막(213)의 상면에 형성되는 제1 식각 저지막(410)의 두께가 서로 다르도록 형성한다. 상기 제1 식각 저지막(410)은 선택적으로 상기 제1 절연막(110)의 상면(110T)과 도전성 배리어막(211)의 상면 상에만 상대적으로 두껍게 형성한다.
즉, 상기 제1 식각 저지막(410)의 상면(410T)을 단차를 가지는 요철 구조로 형성하고, 상기 제1 식각 저지막(410)의 하면을 평탄 면으로 형성한다.
도 10c를 참조하면, 제2 식각 저지막(420)을 제1 식각 저지막(410)의 상면을 컨포멀하게 덮도록 형성한다.
제2 식각 저지막(420)을 상기 제1 식각 저지막(410)을 컨포멀하게 덮도록 형성함으로써, 상기 제2 식각 저지막(420)을 상기 제1 식각 저지막(410)의 요철 구조와 동일한 위상을 가지는 요철 구조로 형성한다.
즉, 상기 제2 식각 저지막(420)의 상면 및 하면을 단차를 가지는 요철 구조로 형성한다. 또한, 상기 제2 식각 저지막(420)은 상기 제1 식각 저지막(410)과는 다른 식각 선택비를 가지는 물질로 이루어질 수 있다.
도 10d를 참조하면, 제2 절연막(120)을 제2 식각 저지막(420) 상에 형성한다.
제2 절연막(120)의 하면을 상기 제2 식각 저지막(420)의 상면을 컨포멀하게 덮도록 형성함으로써, 상기 제2 절연막(120)의 하면을 상기 제2 식각 저지막(420)의 요철 구조와 반대되는 위상을 가지는 요철 구조로 형성한다.
상기 제2 절연막(120) 상에 마스크 패턴(M2)을 리소그래피 공정으로 형성한다. 포토레지스트를 도포하고 노광 및 현상으로 상기 포토레지스트를 패터닝하여 마스크 패턴(M2)을 형성한다. 여기서, 마스크 패턴(M2)에 의해 상부 배선 구조(220, 도 10h 참조)가 형성될 영역이 정의될 수 있다.
도 10e를 참조하면, 마스크 패턴(M2)을 식각 마스크로 이용하여, 제2 절연막(120)을 식각한다.
식각 조건을 조절하여, 제2 식각 저지막(420)에 의하여 식각 공정이 저지될 수 있도록 한다. 이에 따라, 제2 식각 저지막(420)의 상면이 노출될 때까지 식각 공정이 수행될 수 있다. 즉, 제2 절연막(120)에 제1 그루브(120G1)가 형성될 수 있다.
이 후, 상기 마스크 패턴(M2)은 애싱 및 스트립 공정을 이용하여 제거할 수 있다. 상기 마스크 패턴(M2)의 제거 공정은 상기 제2 절연막(120) 및 상기 제2 식각 저지막(420)의 손상이 억제되는 조건에서 수행될 수 있다.
도 10f를 참조하면, 제2 절연막(120)을 식각 마스크로 이용하여, 노출된 제2 식각 저지막(420)을 식각한다.
식각 조건을 조절하여, 제2 절연막(120)은 식각되지 않으면서 노출된 제2 식각 저지막(420)만을 식각할 수 있다. 이에 따라, 제1 식각 저지막(410)의 상면이 노출될 때까지 식각 공정이 수행될 수 있다. 즉, 제2 절연막(120)에 제2 그루브(120G2)가 형성될 수 있다.
도 10g를 참조하면, 제2 절연막(120)을 식각 마스크로 이용하여, 노출된 제1 식각 저지막(410)의 일부를 식각한다.
식각 조건을 조절하여, 노출된 제1 식각 저지막(410)의 일부만을 식각할 수 있다. 이에 따라, 금속막(213)의 상면이 노출될 때까지 식각 공정이 수행될 수 있다. 또한, 식각 조건을 조절하여, 제2 절연막(120)에 라운드진 코너(120R)를 형성한다. 즉, 제2 절연막(120)에 제3 그루브(120G3)가 형성될 수 있다.
도 10h를 참조하면, 제3 그루브(120G3)의 내벽 및 제2 절연막(120)의 상면 상에 도전성 배리어막(221)을 형성하고, 상기 도전성 배리어막(221) 상에 상기 제3 그루브(120G3)의 내부를 채우는 금속막(223)을 형성한다.
도전성 배리어막(221)은 제3 그루브(120G3)로 노출되는 제2 절연막(120), 제1 식각 저지막(410), 제2 식각 저지막(420), 및 금속막(213)의 상면을 커버하도록 컨포멀하게 형성될 수 있다. 도전성 배리어막(221) 상에 제3 그루브(120G3)의 내부를 채우는 금속막(223)을 형성한다. 상기 도전성 배리어막(221) 및 상기 금속막(223)은 듀얼 다마신 공정으로 진행될 수 있다. 이 때, 제2 절연막(120)의 라운드진 코너(120R)로 인해, 상기 금속막(223) 및 상기 도전성 배리어막(221)을 채우는 필 공정이 효율적으로 이루어질 수 있다.
다시 도 5a를 같이 참조하면, 이 후, 제2 절연막(120)의 상면이 노출될 때까지 상기 도전성 배리어막(221) 및 상기 금속막(223)을 포함하는 결과물을 화학적 기계적 연마 공정에 의해 연마하여, 상기 도전성 배리어막(221) 및 상기 금속막(223)이 제3 그루브(120G3)의 내부에만 잔류하도록 한다. 그 결과, 제3 그루브(120G3)를 채우는 상부 배선 구조(220)가 형성될 수 있다. 상기 상부 배선 구조(220)는 라운드진 코너(220R)를 가질 수 있다.
도 11은 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자의 시스템을 나타내는 구성도이다.
도 11을 참조하면, 시스템(1000)은 제어기(1010), 입/출력 장치(1020), 메모리(1030), 인터페이스(1040), 및 버스(1050)를 포함한다.
시스템(1000)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 일부 실시예들에서, 상기 모바일 시스템은 휴대용 컴퓨터, 태블릿(tablet), 모바일 폰, 디지털 뮤직 플레이어, 메모리 카드 등일 수 있다.
제어기(1010)는 시스템(1000)에서의 실행 프로그램을 제어하기 위한 것으로, 마이크로 프로세서, 디지털 신호 처리기, 마이크로 컨트롤러, 또는 이와 유사한 장치로 이루어질 수 있다.
입/출력 장치(1020)는 시스템(1000)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(1000)은 입/출력 장치(1020)를 이용하여 외부 장치, 예를 들어, 컴퓨터 또는 네트워크에 연결되고, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(1020)는, 예를 들어, 터치 패드, 키보드, 마우스, 또는 표시장치(display)일 수 있다.
메모리(1030)는 제어기(1010)의 동작을 위한 데이터를 저장하거나, 제어기(1010)에서 처리된 데이터를 저장할 수 있다. 상기 메모리(1030)는 도 1a 내지 도 6을 참조하여 설명한, 본 발명의 기술적 사상에 따른 집적회로 소자들(10 내지 60) 중 어느 하나를 포함할 수 있다.
인터페이스(1040)는 상기 시스템(1000)과 외부 장치 사이의 데이터 전송 통로일 수 있다. 제어기(1010), 입/출력 장치(1020), 메모리(1030), 및 인터페이스(1040)는 버스(1050)를 통하여 서로 통신할 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 기술적 사상의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10, 20, 30, 40, 50, 60: 집적회로 소자
110: 제1 절연막 120: 제2 절연막
210: 하부 배선 구조 220: 상부 배선 구조
310: 식각 저지막 320: 캡핑막
410: 제1 식각 저지막 420: 제2 식각 저지막
430: 제3 식각 저지막

Claims (10)

  1. 기판 상에 형성된 제1 절연막;
    상기 제1 절연막을 관통하고, 금속막과 상기 금속막을 포위하는 도전성 배리어막을 가지는 하부 배선 구조;
    상기 제1 절연막의 상면 및 상기 도전성 배리어막의 상면을 덮고, 제1 두께를 가지는 식각 저지막;
    상기 금속막의 상면의 일부를 덮고, 상기 제1 두께보다 작은 제2 두께를 가지는 캡핑막;
    상기 식각 저지막과 상기 캡핑막을 덮는 제2 절연막; 및
    상기 제2 절연막을 관통하여, 상기 캡핑막이 덮지 않는 상기 금속막의 상면의 다른 일부에 연결되는 상부 배선 구조;를 포함하고,
    상기 상부 배선 구조는 상기 식각 저지막의 상면의 일부, 상기 식각 저지막의 측벽, 및 상기 금속막의 상면과 맞닿는 요철 구조를 가지는,
    집적회로 소자.
  2. 제1항에 있어서,
    상기 제2 절연막의 하면은,
    상기 식각 저지막 및 상기 캡핑막을 컨포멀하게 덮는 요철 구조인 것을 특징으로 하는 집적회로 소자.
  3. 제1항에 있어서,
    상기 식각 저지막을 구성하는 물질의 유전 상수는 상기 제2 절연막을 구성하는 물질의 유전 상수보다 큰 것을 특징으로 하는 집적회로 소자.
  4. 제3항에 있어서,
    상기 식각 저지막은 알루미늄산화물(AlxOy), 지르코늄산화물(ZrxOy), 및 하프늄산화물(HfxOy) 중 선택된 적어도 하나를 포함하여, 단일막 또는 복합막으로 형성되는 것을 특징으로 하는 집적회로 소자.
  5. 제1항에 있어서,
    상기 캡핑막은 티타늄(Ti), 몰리브덴(Mo), 탄탈륨(Ta), 망간(Mn), 코발트(Co), 및 루테늄(Ru) 중 선택된 적어도 하나 및/또는 탄소 함유막을 포함하여, 단일막 또는 복합막으로 형성되는 것을 특징으로 하는 집적회로 소자.
  6. 제1항에 있어서,
    상기 상부 배선 구조는 상부 구조 및 하부 구조로 구성되고,
    상기 상부 구조는 상기 하부 배선 구조와 직교하는 방향으로 연장하는 배선 라인이고,
    상기 하부 구조는 상기 배선 라인과 상기 하부 배선 구조가 교차하는 위치에 배치되는 비아인 것을 특징으로 하는 집적회로 소자.
  7. 제6항에 있어서,
    측단면에서 보았을 때,
    상기 식각 저지막은 상기 금속막을 사이에 두고 서로 이격되고,
    상기 비아의 하면은 서로 이웃하는 식각 저지막들의 상면의 일부에 각각 접촉하도록 배치되는 것을 특징으로 하는 집적회로 소자.
  8. 제1항에 있어서,
    상기 상부 배선 구조와 연결되는 상기 금속막의 상면에는, 상기 식각 저지막 및 상기 캡핑막이 형성되지 않는 것을 특징으로 하는 집적회로 소자.
  9. 기판 상에 형성된 제1 절연막;
    상기 제1 절연막을 관통하고, 금속막과 상기 금속막을 포위하는 도전성 배리어막을 가지는 제1 배선 구조;
    상기 제1 절연막의 상면 및 상기 도전성 배리어막의 상면을 덮고, 제1 두께를 가지는 식각 저지막;
    상기 금속막의 상면의 일부를 덮고, 상기 제1 두께보다 작은 제2 두께를 가지는 캡핑막;
    상기 식각 저지막과 상기 캡핑막을 덮는 제2 절연막;
    상기 제2 절연막에 형성되는 제2 배선 구조;
    상기 제2 절연막과 상기 제2 배선 구조 상에, 차례로 적층되는 제N 절연막(N은 3 이상의 정수)과 제N 배선 구조; 및
    상기 제2 내지 제N 절연막을 관통하여, 상기 캡핑막이 덮지 않는 상기 금속막의 상면의 다른 일부에 연결되는 비아 구조;를 포함하고,
    상기 비아 구조는 상기 식각 저지막의 상면의 일부, 상기 식각 저지막의 측벽, 및 상기 금속막의 상면과 맞닿는 요철 구조를 가지는,
    집적회로 소자.
  10. 기판 상에 형성된 제1 절연막;
    상기 제1 절연막을 관통하고, 금속막과 상기 금속막을 포위하는 도전성 배리어막을 가지는 하부 배선 구조;
    제1 두께의 제1 영역과 상기 제1 두께보다 작은 제2 두께의 제2 영역으로 구성되고, 상기 제1 영역은 상기 제1 절연막의 상면 및 상기 도전성 배리어막의 상면을 덮고, 상기 제2 영역은 상기 금속막의 상면의 일부를 덮는 제1 식각 저지막;
    상기 제1 식각 저지막을 덮는 제2 식각 저지막;
    상기 제2 식각 저지막을 덮는 제2 절연막; 및
    상기 제2 절연막을 관통하여, 상기 제1 식각 저지막과 상기 제2 식각 저지막이 덮지 않는 상기 금속막의 상면의 다른 일부에 연결되는 상부 배선 구조;를 포함하고,
    상기 상부 배선 구조는 상기 하부 배선 구조와 직교하는 방향으로 연장하는 배선 라인 및 상기 배선 라인과 상기 하부 배선 구조가 교차하는 위치에 배치되는 비아로 구성되고,
    상기 비아의 상면은 라운드진 코너를 가지고,
    상기 비아의 하면은 상기 제1 식각 저지막의 상면의 일부, 상기 제1 식각 저지막의 측벽, 상기 제2 식각 저지막의 측벽, 및 상기 금속막의 상면과 맞닿는 요철 구조를 가지는,
    집적회로 소자.
KR1020190080311A 2019-07-03 2019-07-03 집적회로 소자 및 이의 제조 방법 KR20210004231A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190080311A KR20210004231A (ko) 2019-07-03 2019-07-03 집적회로 소자 및 이의 제조 방법
US16/742,233 US11069613B2 (en) 2019-07-03 2020-01-14 Integrated circuit device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190080311A KR20210004231A (ko) 2019-07-03 2019-07-03 집적회로 소자 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210004231A true KR20210004231A (ko) 2021-01-13

Family

ID=74066465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190080311A KR20210004231A (ko) 2019-07-03 2019-07-03 집적회로 소자 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US11069613B2 (ko)
KR (1) KR20210004231A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220130756A1 (en) * 2019-09-16 2022-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210043500A1 (en) * 2019-08-07 2021-02-11 Intel Corporation Multi-height interconnect trenches for resistance and capacitance optimization
US11189560B2 (en) * 2019-08-27 2021-11-30 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device comprising etch stop layer over dielectric layer and method of manufacture
US20210125862A1 (en) * 2019-10-25 2021-04-29 Qualcomm Incorporated Super via integration in integrated circuits
US11227794B2 (en) * 2019-12-19 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for making self-aligned barrier for metal vias In-Situ during a metal halide pre-clean and associated interconnect structure
US11538749B2 (en) * 2020-11-13 2022-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure
US11532549B2 (en) * 2020-11-13 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Two 2D capping layers on interconnect conductive structure to increase interconnect structure reliability
KR20220105189A (ko) * 2021-01-18 2022-07-27 삼성전자주식회사 반도체 장치 및 제조방법
KR20220161789A (ko) 2021-05-31 2022-12-07 삼성전자주식회사 반도체 집적회로 소자 및 이의 제조 방법
KR20230022707A (ko) * 2021-08-09 2023-02-16 삼성전자주식회사 인터커넥트 구조체 및 이를 포함하는 전자 소자
US20230061501A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure having air gap and methods of forming the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3979791B2 (ja) 2000-03-08 2007-09-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US9153538B2 (en) 2013-08-22 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9318439B2 (en) 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and manufacturing method thereof
US9627318B2 (en) * 2014-06-16 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure with footing region
US9324650B2 (en) 2014-08-15 2016-04-26 International Business Machines Corporation Interconnect structures with fully aligned vias
US9553017B2 (en) 2015-01-23 2017-01-24 GlobalFoundries, Inc. Methods for fabricating integrated circuits including back-end-of-the-line interconnect structures
US9496169B2 (en) 2015-02-12 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure having an air gap and structure thereof
US9659864B2 (en) 2015-10-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for forming self-aligned via with selectively deposited etching stop layer
US9818690B2 (en) 2015-10-30 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned interconnection structure and method
US10020224B2 (en) 2015-12-28 2018-07-10 Globalfoundries Inc. Self-aligned via forming to conductive line and related wiring structure
US10211097B2 (en) 2015-12-30 2019-02-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9953865B1 (en) 2016-10-26 2018-04-24 International Business Machines Corporation Structure and method to improve FAV RIE process margin and electromigration
US9966337B1 (en) 2017-03-15 2018-05-08 International Business Machines Corporation Fully aligned via with integrated air gaps
US10181421B1 (en) 2017-07-12 2019-01-15 Globalfoundries Inc. Liner recess for fully aligned via

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220130756A1 (en) * 2019-09-16 2022-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure
US12002750B2 (en) * 2019-09-16 2024-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure

Also Published As

Publication number Publication date
US20210005548A1 (en) 2021-01-07
US11069613B2 (en) 2021-07-20

Similar Documents

Publication Publication Date Title
KR20210004231A (ko) 집적회로 소자 및 이의 제조 방법
US11127630B2 (en) Contact plug without seam hole and methods of forming the same
KR102036345B1 (ko) 반도체 소자
US6734489B2 (en) Semiconductor element and MIM-type capacitor formed in different layers of a semiconductor device
US11862514B2 (en) Integrated circuit device including air gaps and method of manufacturing the same
CN109166837B (zh) 半导体器件和制造方法
TW201801278A (zh) 半導體元件及其製造方法
KR102201092B1 (ko) 반도체 장치 제조 방법
KR20160113467A (ko) 반도체 장치 및 이의 제조방법
TW201227879A (en) Semiconductor device with MIM capacitor and method for manufacturing the same
US11437312B2 (en) High performance metal insulator metal capacitor
US12080596B2 (en) Semiconductor structure and forming method thereof
US10043744B2 (en) Avoiding gate metal via shorting to source or drain contacts
CN111863709B (zh) 半导体结构及其形成方法
KR100475118B1 (ko) 2중 콘택 스페이서를 포함하는 반도체 소자의 제조방법
US8946045B2 (en) Metal-insulator-metal (MIM) capacitor with deep trench (DT) structure and method in a silicon-on-insulator (SOI)
CN113838834B (zh) 半导体器件、半导体器件的形成方法以及三维存储器
CN113113349B (zh) 半导体结构的形成方法
KR20220100383A (ko) 배선 구조물의 형성 방법
CN116564884A (zh) 穿过至少两个金属层的气隙以及相关方法
KR20040043931A (ko) 반도체 소자의 층간 절연막 형성 방법
CN113871345A (zh) 半导体结构的形成方法
KR20140071031A (ko) 반도체 장치 및 그 제조방법
KR20090070442A (ko) 반도체 소자의 제조 방법
KR20140072358A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal