Nothing Special   »   [go: up one dir, main page]

KR20170112776A - 발광소자, 어레이 기판, 패널, 및 이를 포함하는 표시장치 - Google Patents

발광소자, 어레이 기판, 패널, 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR20170112776A
KR20170112776A KR1020160040351A KR20160040351A KR20170112776A KR 20170112776 A KR20170112776 A KR 20170112776A KR 1020160040351 A KR1020160040351 A KR 1020160040351A KR 20160040351 A KR20160040351 A KR 20160040351A KR 20170112776 A KR20170112776 A KR 20170112776A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
lead
electrodes
pixel
Prior art date
Application number
KR1020160040351A
Other languages
English (en)
Other versions
KR102472353B1 (ko
Inventor
문영섭
권용재
김영운
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160040351A priority Critical patent/KR102472353B1/ko
Publication of KR20170112776A publication Critical patent/KR20170112776A/ko
Application granted granted Critical
Publication of KR102472353B1 publication Critical patent/KR102472353B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/3413—Details of control of colour illumination sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는 제1발광부, 제2발광부, 및 제3발광부; 상기 제1 내지 제3발광부를 지지하는 하우징; 상기 제1 내지 제3발광부와 전기적으로 연결되고 상기 하우징의 바닥면으로 노출되는 제1전극; 상기 제1발광부와 전기적으로 연결되고 상기 하우징의 바닥면으로 노출되는 제2-1전극; 상기 제2발광부와 전기적으로 연결되고 상기 하우징의 바닥면으로 노출되는 제2-2전극; 및 상기 제3발광부와 전기적으로 연결되고 상기 하우징의 바닥면으로 노출되는 제2-3전극을 포함하고, 상기 제1전극, 제2-1 내지 제2-3전극은 서로 전기적으로 절연되고, 상기 바닥면의 중심을 관통하는 중심축을 기준으로 회전 대칭되는 형상을 갖는 발광소자, 어레이 기판, 패널, 및 이를 포함하는 표시장치를 개시한다.

Description

발광소자, 어레이 기판, 패널, 및 이를 포함하는 표시장치{LIGHT EMITTING DEVICE, ARRAY SUBSTRATE, PANEL, AND DISPLAY DEVICE INCLUDING THE SAME}
실시 예는 발광소자, 어레이 기판, 패널, 및 이를 포함하는 표시장치에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광소자 중 하나이다. 발광 다이오드는 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다. 최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정표시장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.
일반적인 액정표시장치는 발광 다이오드로부터 방출된 광과 액정의 투과율을 제어하여 컬러필터를 통과하는 빛으로 이미지 또는 영상을 표시한다. 최근에는 HD 이상의 고화질 및 대 화면의 표시장치가 요구되고 있으나, 일반적으로 주로 사용되고 있는 복잡한 구성들을 갖는 액정표시장치 및 유기 전계 표시장치는 수율 및 비용에 의해 고화질의 대화면 표시장치를 구현하기에 어려움이 있다.
실시 예는 회로 패턴이 단순화된 기판, 패널 및 표시장치를 제공할 수 있다.
실시 예는 칩 레벨에서 복수 개의 색을 각각 구현할 수 있는 발광소자 패널 및 표시장치를 제공한다.
실시 예는 복수의 픽셀 영역 각각에 서로 다른 컬러를 발광하는 복수의 발광소자가 배치되는 기판, 패널 및 표시장치를 제공할 수 있다.
실시 예는 생산성 및 수율을 개선할 수 있는 기판, 패널 및 표시장치를 제공할 수 있다.
실시 예는 고해상도의 대형 표시장치를 구현할 수 있는 표시장치를 제공할 수 있다.
본 발명의 일 실시 예에 따른 발광소자는, 제1발광부, 제2발광부, 및 제3발광부; 상기 제1 내지 제3발광부를 지지하는 하우징; 상기 제1 내지 제3발광부와 전기적으로 연결되고 상기 하우징의 바닥면으로 노출되는 제1전극; 상기 제1발광부와 전기적으로 연결되고 상기 하우징의 바닥면으로 노출되는 제2-1전극; 상기 제2발광부와 전기적으로 연결되고 상기 하우징의 바닥면으로 노출되는 제2-2전극; 및 상기 제3발광부와 전기적으로 연결되고 상기 하우징의 바닥면으로 노출되는 제2-3전극을 포함하고, 상기 제1전극, 제2-1 내지 제2-3전극은 서로 전기적으로 절연되고, 상기 바닥면의 중심을 관통하는 중심축을 기준으로 회전 대칭되는 형상을 갖는다.
상기 제1발광부는 청색 파장대의 광을 방출하고, 상기 제2발광부는 녹색 파장대의 광을 방출하고, 상기 제3발광부는 적색 파장대의 광을 방출할 수 있다.
상기 제1전극은 상기 바닥면의 중앙에 배치되고, 상기 제2-1전극은 상기 제1전극을 감싸는 형상을 갖고, 상기 제2-2전극은 상기 제2-1전극을 감싸는 형상을 갖고, 상기 제2-3전극은 상기 제2-2전극을 감싸는 형상을 가질 수 있다.
본 발명의 일 실시 예에 따른 어레이 기판은, 복수 개의 픽셀 영역을 정의하는 복수 개의 공통배선 및 구동배선; 및 상기 복수 개의 픽셀 영역에 배치되는 픽셀전극을 포함하고, 상기 픽셀전극은 서로 전기적으로 절연된 제1 내지 제4리드전극을 포함하고, 상기 각각의 공통배선은 제1방향으로 배치된 복수 개의 픽셀전극의 제1리드전극들을 전기적으로 연결하고, 상기 제1방향은 상기 공통배선의 연장방향과 평행하고, 상기 제2 내지 제4리드전극들은 상기 공통배선에서 이격 배치된다.
상기 제2 내지 제4리드전극들은 상기 공통배선을 기준으로 분리될 수 있다.
상기 제2 내지 제4리드전극들은 상기 공통배선을 기준으로 일측에 배치된 제2-1 내지 제4-1리드전극 및 타측에 배치된 제2-2 내지 제4-2리드전극을 포함할 수 있다.
상기 픽셀전극은 상기 공통배선에 수직하고 상기 제1리드전극의 중심을 통과하는 제1가상선을 기준으로 대칭일 수 있다.
상기 픽셀전극은 상기 공통배선에 수평하고 상기 제1리드전극의 중심을 통과하는 제2가상선을 기준으로 대칭일 수 있다.
상기 픽셀전극은 중앙에 배치된 제1리드전극; 상기 제1리드전극을 감싸는 제2리드전극; 상기 제2리드전극을 감싸는 제3리드전극; 및 상기 제3리드전극을 감싸는 제4리드전극을 포함할 수 있다.
상기 어레이 기판은 제1절연층; 상기 제1절연층상에 배치된 제1 내지 제3구동배선; 상기 제1 내지 제3구동배선을 덮는 제2절연층; 상기 제2절연층상에 배치된 상기 복수 개의 픽셀전극 및 공통배선; 및 상기 공통배선을 덮고 상기 복수 개의 픽셀전극을 노출시키는 제3절연층을 포함할 수 있다.
상기 제1구동배선은 상기 픽셀전극의 제2리드전극과 전기적으로 연결되고, 제2구동배선은 상기 픽셀전극의 제3리드전극과 전기적으로 연결되고, 제3구동배선은 상기 픽셀전극의 제4리드전극과 전기적으로 연결될 수 있다.
본 발명의 일 실시 예에 따른 패널은, 어레이 기판; 및 상기 어레이 기판에 배치되는 복수 개의 발광소자를 포함하고, 상기 어레이 기판은, 복수 개의 픽셀 영역을 정의하는 복수 개의 공통배선 및 구동배선; 및 상기 복수 개의 픽셀 영역에 각각 배치되는 복수 개의 픽셀전극을 포함하고, 상기 픽셀전극은 서로 전기적으로 절연된 제1 내지 제4리드전극을 포함하고, 상기 각각의 공통배선은 제1방향으로 배치된 복수 개의 픽셀전극의 제1리드전극들을 전기적으로 연결하고, 상기 제1방향은 상기 공통배선의 연장방향이고, 상기 제2 내지 제4리드전극들은 상기 공통배선에서 이격 배치된다.
상기 복수 개의 발광소자는, 제1발광부, 제2발광부, 및 제3발광부; 상기 제1 내지 제3발광부를 지지하는 하우징; 상기 제1 내지 제3발광부와 전기적으로 연결되고 상기 하우징의 바닥면으로 노출되는 제1전극; 상기 제1발광부와 각각 전기적으로 연결되고 상기 하우징의 바닥면으로 노출되는 복수 개의 제2-1전극; 상기 제2발광부와 전기적으로 연결되고 상기 하우징의 바닥면으로 노출되는 제2-2전극; 및 상기 제3발광부와 전기적으로 연결되고 상기 하우징의 바닥면으로 노출되는 제2-3전극을 포함하고, 상기 제1전극, 제2-1 내지 제2-3전극은 서로 전기적으로 절연되고, 상기 바닥면의 중심을 관통하는 중심축을 기준으로 회전 대칭일 수 있다.
상기 발광소자의 제1전극은 상기 픽셀전극의 제1리드전극과 전기적으로 연결되고, 상기 발광소자의 제2-1전극은 상기 픽셀전극의 제2리드전극과 전기적으로 연결되고, 상기 발광소자의 제2-2전극은 상기 픽셀전극의 제3리드전극과 전기적으로 연결되고, 상기 발광소자의 제2-3전극은 상기 픽셀전극의 제4리드전극과 전기적으로 연결될 수 있다.
상기 발광소자의 제1전극, 제2-1 내지 제2-3전극 중 적어도 어느 하나는 강자성 물질을 포함할 수 있다.
상기 어레이 기판의 제1 내지 제4리드전극 중 적어도 어느 하나는 강자성 물질을 포함할 수 있다.
상기 바닥면으로 노출된 제1전극의 면적은 상기 제1리드전극의 면적보다 작을 수 있다.
상기 바닥면으로 노출된 제2-1 내지 제2-3전극의 면적은 상기 제2 내지 제4리드전극의 면적보다 클 수 있다.
상기 하우징은 상기 제1 내지 제3발광부의 사이에 배치되고, 상기 하우징은 카본 블랙(carbon black), 그라파이트(Graphite) 또는 폴리 피롤(poly pyrrole)을 포함할 수 있다.
실시 예에 따르면, 하나의 발광소자가 칩 레벨에서 복수 개의 색을 동시에 구현할 수 있다. 발광소자는 표시장치의 픽셀로 기능할 수 있다. 따라서, 표시장치의 컬러필터 등을 생략할 수 있다.
또한, 칩 레벨의 발광소자를 픽셀로 사용하면 동일한 크기의 표시장치에서 픽셀 밀도를 높일 수 있다. 따라서, 고해상도의 대형 표시장치를 구현할 수 있다.
실시 예는 자력을 이용하여 발광소자를 기판에 정렬할 수 있어, 발광소자의 정렬 시간 및 본딩 시간을 단축할 수 있다.
실시 예에 따르면, 복수 개의 리드전극이 공통배선을 공유하여 어레이 기판의 회로 패턴을 단순화할 수 있다.
실시 예에 따르면, 리드전극과 공통배선이 동일 평면상에 배치되어 기판을 박막으로 제작할 수 있다.
실시 예는 하나의 픽셀에 서로 다른 컬러를 발광하는 발광 다이오드를 서브 픽셀로 배치하여, 고휘도 및 고재현성의 표시 장치를 구현할 수 있다.
실시 예는 생산성을 향상시킬 수 있고, 수율을 향상시킬 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 표시장치의 개념도이고,
도 2는 도 1의 픽셀 영역의 발광부가 분할 구동되는 구조를 보여주는 회로도이고,
도 3은 픽셀 영역에 배치된 복수 개의 발광부가 어레이 기판에 전기적으로 연결된 상태를 보여주는 도면이고,
도 4는 복수 개의 발광부가 일체로 형성된 구조를 설명하기 위한 도면이고,
도 5는 본 발명의 일 실시 예에 따른 발광소자의 개념도이고,
도 6은 본 발명의 일 실시 예에 따른 발광소자의 전극구조를 설명하기 위한 도면이고,
도 7은 도 6의 변형예이고,
도 8은 본 발명의 일 실시 예에 따른 어레이 기판을 보여주는 도면이고,
도 9는 픽셀 영역에 복수 개의 리드전극이 배치된 상태를 보여주는 도면이고,
도 10은 도 9의 제4리드전극의 확대도이고,
도 11은 어레이 기판의 리드전극에 발광소자가 전기적으로 연결되는 상태를 보여주는 도면이고,
도 12는 공통배선과 리드전극의 배치 관계를 보여주는 도면이고,
도 13은 도 12의 A-A 방향 단면도이고,
도 14는 구동배선과 리드전극의 배치 관계를 보여주는 도면이고,
도 15는 도 14의 B-B 방향 단면도이고,
도 16은 본 발명의 일 실시 예에 따른 어레이 기판의 제1변형예이고,
도 17은 본 발명의 일 실시 예에 따른 어레이 기판의 제2변형예이고,
도 18은 본 발명의 일 실시 예에 따른 어레이 기판의 제3변형예이고,
도 19는 본 발명의 일 실시 예에 따른 어레이 기판의 제4변형예이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 표시장치의 개념도이다.
도 1을 참고하면, 표시장치는 복수 개의 공통배선(241)과 구동배선(242)이 교차하는 패널(40), 픽셀영역(P)에 각각 배치되는 제1 내지 제3발광부(100A, 100B, 100C), 공통배선(241)에 구동신호를 인가하는 제1드라이버(20), 구동배선(242)에 구동신호를 인가하는 제2드라이버(30), 및 제1드라이버(20)와 제2드라이버(30)를 제어하는 컨트롤러(50)를 포함할 수 있다.
픽셀영역(P)은 복수 개의 공통배선(241)과 구동배선(242)이 교차하는 영역으로 정의할 수 있으며, 픽셀영역(P)은 RGB 서브 픽셀을 포함하는 개념일 수 있다. 픽셀영역(P)에는 제1 내지 제3발광부(100A, 100B, 100C)가 배치되어 RGB 서브 픽셀 역할을 수행할 수 있다. 필요에 따라 발광부의 개수는 조절될 수 있다.
제1발광부(100A)는 청색 파장대의 광을 출력하는 제1서브픽셀의 역할을 수행할 수 있다. 제2발광부(100B)는 녹색 파장대의 광을 출력하는 제2서브픽셀의 역할을 수행할 수 있다. 제3발광부(100C)는 적색 파장대의 광을 출력하는 제3서브픽셀의 역할을 수행할 수 있다.
제2발광부(100B)와 제3발광부(100C)는 청색 발광다이오드에 파장변환층을 배치하여 녹색광 및 적생광으로 변환할 수도 있다. 파장변환층은 형광체 또는 양자점(QD) 등을 모두 포함할 수 있다.
공통배선(241)은 제1방향(X방향)으로 연장되어 제1방향으로 배치된 복수 개의 발광소자(100)와 전기적으로 연결될 수 있다.
공통배선(241)과 발광소자(100)의 전기적 연결 방법은 특별히 제한되지 않는다. 예시적으로, 관통전극을 이용하거나 기판의 리드전극을 이용하여 공통배선(241)과 발광소자(100)를 전기적으로 연결할 수도 있다.
제1 내지 제3구동배선(243, 244, 245)은 제2방향(Y방향)으로 배치된 복수 개의 발광소자(100)와 전기적으로 연결될 수 있다.
예시적으로, 제1구동배선(243)은 제1발광부(100A)와 전기적으로 연결되고, 제2구동배선(244)은 제2발광부(100B)와 전기적으로 연결되고, 제3구동배선은 제3발광부(100C)와 전기적으로 연결될 수 있다.
구동배선(242)과 발광소자(100)의 전기적 연결 방법은 제한되지 않는다. 예시적으로, 관통전극을 이용하거나 기판의 리드전극을 이용하여 구동배선(242)과 발광소자를 전기적으로 연결할 수도 있다.
컨트롤러(50)는 공통배선(241)과 제1 내지 제3구동배선(243, 244, 245)에 선택적으로 전원이 인가되도록 제1, 2드라이버(20, 30)에 제어신호를 출력함으로써 하나의 픽셀(P) 내의 제1 내지 제3발광부(100A, 100B, 100C)를 개별적으로 제어할 수 있다.
표시 장치는 SD(Standard Definition)급 해상도(760ⅹ480), HD(High definition)급 해상도(1180ⅹ720), FHD(Full HD)급 해상도(1920ⅹ1080), UH(Ultra HD)급 해상도(3480ⅹ2160), 또는 UHD급 이상의 해상도(예: 4K(K=1000), 8K 등)으로 구현될 수 있다. 이때, 실시 예에 따른 제1 내지 제3발광부(100A, 100B, 100C)는 해상도에 맞게 복수로 배열되고 연결될 수 있다.
표시 장치는 대각선 크기가 100인치 이상의 전광판이나 TV일 수 있으며, 픽셀을 발광다이오드(LED)로 구현할 수 있다. 따라서, 전력 소비가 낮아지며 낮은 유지 비용으로 긴 수명으로 제공될 수 있고, 고휘도의 자발광 디스플레이로 제공될 수 있다.
어레이 기판(200)은 복수 개의 발광소자(100)가 실장되는 회로기판일 수 있다. 어레이 기판(200)은 단층 또는 다층의 리지드(rigid) 기판이거나 연성 기판일 수 있다. 어레이 기판(200)에는 복수 개의 리드전극이 공통배선(241)과 구동배선(242)에 전기적으로 연결될 수 있다.
도 2는 도 1의 픽셀 영역의 발광부가 분할 구동되는 구조를 보여주는 회로도이고, 도 3은 픽셀 영역에 배치된 발광소자가 어레이 기판에 전기적으로 연결된 상태를 보여주는 도면이다.
도 2를 참고하면, 제1 내지 제3발광부(100A, 100B, 100C)의 일단은 하나의 공통배선(241)에 연결되고, 타단은 각 구동배선(243, 244, 245)에 연결될 수 있다. 여기서, 공통배선(241)은 애노드 또는 캐소드일 수 있으나 이에 대해 한정하지는 않는다. 제1 내지 제3발광부(100A, 100B, 100C)는 각 구동배선(243, 244, 245)에 인가되는 신호에 따라 개별 구동될 수 있다.
도 3을 참고하면, 발광소자(100)는 복수 개의 발광다이오드가 배치된 공지된 형태의 패키지일 수 있다. 예시적으로 발광소자(100)는 청색 발광다이오드, 녹색 발광다이오드, 및 적색 발광다이오드가 하우징에 본딩된 패키지일 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 발광소자(100)는 칩 레벨에서 제1 내지 제3발광부(100A, 100B, 100C)를 갖는 구조(예: 웨이퍼 레벨 패키지)일 수도 있다.
발광소자(100)는 제1전극(191) 및 제2-1전극 내지 제2-3전극(192, 193, 194)을 포함한다. 제1전극(191)은 공통배선(241)에 연결되고, 제2-1 내지 제2-3전극(192, 193, 194)은 각 구동배선(243, 244, 245)에 연결될 수 있다. 이하에서는 칩 레벨에서 제1 내지 제3발광부(100A, 100B, 100C)를 갖는 구조로 설명한다.
제1전극(191)은 어레이 기판(200)의 제1리드전극(211)과 연결되고, 제2-1전극(192)은 제2리드전극(212)과 연결되고, 2-2전극(193)은 제3리드전극(213)과 연결되고, 2-3전극(194)은 제4리드전극(214)과 연결될 수 있다. 발광소자의 전극과 기판의 리드전극은 금속 본딩 또는 유테틱 본딩(Eutectic bonding)될 수 있으나 이에 한정하지 않는다.
발광소자(100)의 제1전극(191) 및 제2-1전극 내지 제2-3전극(192, 193, 194) 중 적어도 하나 또는 모두는 강자성을 띄는 물질을 갖는 전극을 포함하며, 어레이 기판(200)의 제1 내지 제4리드전극(211, 212, 213, 214) 중 적어도 하나 또는 모두는 강자성을 띄는 물질을 포함할 수 있다.
여기서, 강자성(ferromagnetism)을 띄는 물질은 자기장이 가해지면, 자기장의 방향으로 강하게 자화되는 물질로서, 니켈(Ni), 철(Fe) 및 코발트(Co)를 포함할 수 있다.
실시 예에 따르면, 어레이 기판(200)상에 복수 개의 발광소자를 놓고 자기장을 인가하면, 자력에 의하여 복수 개의 발광소자가 각 리드전극에 자가 정렬(self-align)될 수 있다. 따라서, 발광소자의 배치 시간 및 본딩 시간을 단축할 수 있다. 하나의 발광소자 칩이 제1 내지 제3발광부를 포함하고 있는 경우 발광소자의 배치 및 본딩 시간은 1/3로 단축될 수 있다.
리드전극은 강자성 물질을 갖는 금속층을 단층으로 포함한 경우, 30nm 이상의 두께를 가질 수 있다. 리드전극 내에서 강자성 물질을 갖는 층(들)의 두께가 30nm 이하이면 자력이 약해져 상호 끌어당기는 힘이 저하될 수 있고, 발광소자의 정렬 위치가 틀어질 수 있는 문제가 있다.
보호층(46)은 발광소자(100) 사이에 배치될 수 있다. 보호층(46)은 발광소자(100) 및 어레이 기판(200)의 회로 패턴을 보호할 수 있다.
보호층(46)은 솔더 레지스트와 같은 재질로 형성되거나 절연 재질로 형성될 수 있다. 보호층(46)은 SiO2, Si3N4, TiO2, Al2O3, 및 MgO 중 적어도 하나를 포함할 수 있다.
보호층(46)은 블랙 매트릭스 재질을 포함할 수도 있다. 보호층(46)이 블랙 매트릭스 재질인 경우, 예컨대 카본 블랙(carbon black), 그라파이트(Graphite) 또는 폴리 피롤(poly pyrrole)로 구현될 수 있다.
투광층(47)은 발광소자로부터 방출된 광을 투과시킬 수 있다. 투광층(47)은 상면 또는 상면 및 측면들로 광이 방출될 수 있다. 여기서, 발광소자의 둘레에는 광 추출을 위해 반사 부재 예컨대, 수지물 내에 금속 화합물이 첨가된 부재가 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.
투광층(47)에는 확산제와 같은 불순물이 첨가될 수 있으며, 이에 대해 한정하지는 않는다. 투광층(47)은 수지 재질 예컨대, 실리콘 또는 에폭시와 같은 투명한 재질을 포함할 수 있다. 투광층(47)은 투명한 필름으로 구현될 수 있으며, 이에 대해 한정하지는 않는다.
도 4는 복수 개의 발광부가 일체로 형성된 구조를 설명하기 위한 도면이고, 도 5는 본 발명의 일 실시 예에 따른 발광소자의 개념도이고, 도 6은 본 발명의 일 실시 예에 따른 발광소자의 전극구조를 설명하기 위한 도면이고, 도 7은 도 6의 변형예이다.
도 4를 참고하면, 복수 개의 발광부(100A, 100B, 100C)는 하나의 발광 구조물일 수 있다. 복수 개의 발광부(100A, 100B, 100C)는 일방향으로 이격 배치된 제1활성층(121), 제2활성층(122), 및 제3활성층(123)을 각각 포함할 수 있다. 일방향은 제1도전형 반도체층(110)의 두께 방향과 수직한 방향일 수 있다.
칩의 반사구조에 따라 복수 개의 활성층(121, 122, 123)에서 출사된 광은 도면을 기준으로 상부 또는 하부로 출사될 수 있다.
예시적으로, 제1활성층(121)은 청색 파장대의 광을 발광할 수 있으며, 제2활성층(122)은 녹색 파장대의 광을 발광할 수 있다. 이하에서는 청색 파장대의 광을 청색광일 수 있고, 녹색 파장대의 광을 녹색광으로 정의하고 적색 파장대의 광을 적색광으로 정의한다.
제3활성층(123)은 청색광을 발광할 수 있다. 제3활성층(123)에서 발광한 청색광은 파장변환층(131)에 의해 적색광으로 변환될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 제3활성층(123)은 적색광을 발광할 수도 있다.
제1 내지 제3발광부(100A, 100B, 100C)는 각각 독립적으로 활성층(121, 122, 123), 및 제2도전형 반도체층(131, 132, 133)을 포함하고, 제1도전형 반도체층(110)을 공유할 수 있다. 이러한 구성에 의하면 상대적으로 두꺼운 제1도전형 반도체층(110)에 의해 발광구조물(100)에 크랙이 발생하는 것을 방지할 수 있다. 또한, 전류 분산 효과도 가질 수 있다.
제1도전형 반도체층(110)에는 공통전원이 인가되고, 복수 개의 제2도전형 반도체층(131, 132, 133)에는 구동전원이 선택적으로 인가될 수 있다. 실시 예에 따르면 구동전압이 인가되는 활성층만 개별적으로 발광 가능하다.
예시적으로, 제1도전형 반도체층(110)에 전원이 입력된 상태에서 제1발광부(100A)의 제2도전형 반도체층(131)에만 전원이 입력되면 제1발광부(100A)는 청색광을 발광할 수 있다. 동일하게 제1발광부(100A)와 제2발광부(100B)의 제2도전형 반도체층(131, 132)에 전원이 입력되면 청색광과 녹색광이 동시에 발광할 수 있다.
이러한 발광구조물은 디스플레이의 픽셀을 구성할 수 있으며, 제1 내지 제3발광부(100A, 100B, 100C)는 RGB 서브 픽셀로 기능할 수 있다. 예시적으로 제1발광부(100A)는 Blue 픽셀로 기능할 수 있고, 제2발광부(100B)는 Green 픽셀로 기능할 수 있고, 제3발광부(100C는 Red 픽셀로 기능할 수 있다.
실시 예에 따른 발광구조물(100)을 이용하여 픽셀을 구현하는 경우 컬러필터를 생략할 수도 있다. 또한, 각각의 RGB 픽셀을 구성하기 위해 3개의 발광다이오드를 패키징하는 공정을 생략할 수 있다. 또한, RGB 패키지에 비해 소형인 발광다이오드 칩을 픽셀로 사용하므로 해상도가 높은 패널을 제작할 수 있다.
제1도전형 반도체층(110)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1도전형 반도체층(110)에 제1도펀트가 도핑될 수 있다.
제1도전형 반도체층(110)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있으나, 이에 한정하지 않는다.
제1도펀트가 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트인 경우, 제1도전형 반도체층(110)은 n형 질화물 반도체층일 수 있다.
복수 개의 활성층(121. 122, 123)은 제1도전형 반도체층(110)을 통해서 주입되는 전자(또는 정공)과 제2도전형 반도체층(130)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
복수 개의 활성층(121. 122, 123)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층의 구조는 이에 한정하지 않는다.
복수 개의 활성층(121. 122, 123)이 우물 구조로 형성되는 경우, 활성층의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
복수 개의 활성층(121. 122, 123)이 각각 복수 개의 우물층을 갖는 경우 각 우물층은 동일한 파장대의 광을 생성할 수 있다. 예를 들면, 제2활성층(122)에 배치된 복수 개의 우물층은 모두 녹색광을 생성하고, 제1활성층(121)에 배치된 복수 개의 우물층은 모두 청색광을 생성할 수 있다. 실시 예에 따른 발광소자(100)는 디스플레이의 픽셀을 구현하기 위한 것으로 RGB광을 혼합하여 백색광을 구현하는 구조와 구별된다.
복수 개의 제2도전형 반도체층(131, 132, 133)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2도전형 반도체층(131, 132, 133)에 제2도펀트가 도핑될 수 있다.
제2도전형 반도체층(131, 132, 133)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2도전형 반도체층(131, 132, 133)은 p형 반도체층일 수 있다.
제1도전형 반도체층(110)은 복수 개의 볼록부(111)와 오목부(113), 및 볼록부(111)를 전기적으로 연결하는 베이스부(112)를 포함할 수 있다. 제1 내지 제3발광부(100A, 100B, 100C)는 제1도전형 반도체층(110)의 볼록부(111), 활성층(121, 122, 123), 및 제2도전형 반도체층(131, 132, 133)을 각각 포함할 수 있다. 실시 예에 따르면, 제1도전형 반도체층(110)에 의해 전류 분산 효과를 얻을 수 있으며, 크랙을 방지할 수 있다.
실시 예에 따른 발광소자는 제1 내지 제3발광부(100A, 100B, 100C)가 독립적으로 점등될 수 있다. 그러나, 특정 발광부가 점등된 경우 일부 광은 제1도전형 반도체층(110)을 통해 다른 발광부로 방출될 수 있다. 따라서, 실제 점등되지 않아야 하는 발광부가 발광되는 광 간섭 문제가 발생할 수 있다.
제1도전형 반도체층(110)의 볼록부(111)와 오목부(113)는 제1 내지 제3발광부(100A, 100B, 100C)를 구획하기 위해 메사 식각하는 과정에서 형성될 수 있다. 제1 내지 제3발광부(100A, 100B, 100C)를 완전히 분리하여 광 간섭 문제를 해결할 수도 있다.
오목부(113)의 두께(d2)는 전체 발광구조물 두께(d1)의 10% 내지 60%일 수 있다. 오목부(113)의 두께(d2)가 10%미만인 경우에는 오목부(113)의 두께가 너무 얇아 제조과정에서 크랙이 쉽게 발생하는 문제가 있으며, 두께가 60%를 초과하는 경우에는 제1도전형 반도체층(110)을 통해 이웃한 발광부로 입사되는 광량이 높아져 서브 픽셀로 기능하기 어려운 문제가 있다. 오목부(113)의 두께(d2)가 10% 내지 33%인 경우 방출된 광(L3)의 대부분이 상부로 반사되어 광 간섭 문제를 효과적으로 개선할 수 있다. 여기서 오목부(113)의 두께(d2)는 제1도전형 반도체층(110)의 바닥면에서 오목부(113)까지의 두께이다.
제2활성층(122)의 높이(d4)는 제1활성층(121) 및 제3활성층(123)의 높이(d3, d5)보다 낮을 수 있다. 제2발광부(100B)는 발광구조물(100)을 식각한 후 재성장시켜 제작할 수 있다. 재성장시 발광구조물(100)이 손상될 수 있으므로 재성장 시간을 최소화하는 것이 바람직하다.
재성장된 제1도전형 반도체층의 두께를 최소화하면 재성장 시간을 줄일 수 있다. 이 과정에서 제2활성층(122)의 높이(d4)는 상대적으로 낮아질 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 제2활성층(122)의 높이(d4)는 제1활성층(121) 및 제3활성층(123)의 높이(d3, d5)보다 높을 수도 있다.
제3발광부(100C)는 파장변환층(131)을 이용하여 적색광을 구현할 수 있다. 파장변환층(131)은 적색 형광체일 수 있다. 적색 형광체는 청색광을 흡수하여 적색광으로 변환할 수 있다. 이때, 제1발광부(100A)와 제3발광부(100C)가 인접 배치되면 제1발광부(100A)에서 발광된 청색광이 적색광으로 변환되어 광 간섭이 악화될 수 있다.
일반적으로 적색 형광 물질은 청색광에 비해 녹색광(L4)의 흡수율이 낮다. 따라서, 녹색광을 방출하는 제2발광부(100B)가 제1발광부(100A)와 제3발광부(100C 사이에 배치되는 것이 광 간섭을 개선하는데 유리할 수 있다.
파장변환층(131)은 고분자 수지에 파장변환입자가 분산될 수 있다. 고분자 수지는 광 투과성 에폭시 수지, 실리콘 수지, 폴리이미드 수지, 요소 수지, 및 아크릴 수지 중 어느 하나 이상일 수 있다. 일 예로, 고분자 수지는 실리콘 수지일 수 있다.
파장변환입자는 제3활성층(123)에서 방출된 광을 흡수하여 백색광으로 변환할 수 있다. 예를 들면, 파장변환입자는 형광체, QD(Quantum Dot) 중 어느 하나 이상을 포함할 수 있다.
예시적으로 파장변환층(131)은 N(예, CaAlSiN3:Eu)을 포함하는 질화물(Nitride)계 형광체이거나 KSF(K2SiF6) 형광체를 포함할 수 있으나 반드시 이에 한정하지 않는다.
도 5를 참고하면, 실시 예에 따른 발광소자는 플립칩 타입일 수 있다. 발광소자(100)는 제1 내지 제3발광부(100A, 100B, 100C)와, 지지층(170), 제1전극(191), 및 제2-1 내지 제2-3전극(192, 193, 194)을 포함한다.
지지층(170)은 제1 내지 제3발광부(100A, 100B, 100C)의 측면 및 하부를 지지하는 하우징일 수 있다. 지지층(170)은 PC, PMMA 등의 레진으로 제작할 수 있다. 이때 지지층(170)은 SiO2, Si3N4, TiO2, Al2O3, 및 MgO 중 적어도 하나를 포함할 수 있다.
지지층(170)은 광반사층 및/또는 광흡수층의 역할을 수행할 수 있다. 지지층(170)은 광반사층의 역할을 수행하기 위해 광반사 입자를 포함할 수 있으며, 광흡수층의 역할을 수행하기 위해 카본 블랙(carbon black), 그라파이트(Graphite) 등을 포함할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 별도의 광반사층(171)을 더 구비할 수도 있다.
제1전극(191)은 지지층(170)을 관통하여 제1도전형 반도체층(110)과 전기적으로 연결될 수 있다. 이때, 제1도전형 반도체층(110)과 제1전극(191) 사이에는 제1오믹전극(164)이 배치될 수 있다.
제2-1 내지 제2-3전극(192, 193, 194)은 지지층(170)을 관통하여 복수 개의 제2오믹전극(161, 162, 163)과 전기적으로 연결될 수 있다.
도 6을 참고하면, 발광소자의 바닥면(bottom surface, 170a)은 서로 마주보는 제1면(S1)과 제2면(S2) 및 서로 마주보는 제3면(S3) 및 제4면(S4)을 갖는 정사각형 형상일 수 있다.
바닥면상에 형성된 제1전극(191) 및 제2-1 내지 제2-3전극(192, 193, 194)은 바닥면 중심(C)을 축으로 회전 대칭인 형상을 가질 수 있다. 또한, 제1전극(191) 및 제2-1 내지 제2-3전극(192, 193, 194)의 중심을 통과하는 제1가상선(A1)과 제2가상선(A2)을 기준으로 대칭인 형상을 가질 수 있다. 여기서 제1가상선(A1)은 제1면(S1)과 평행할 수 있고, 제2가상선(A2)은 제3면(S3)과 평행할 수 있다.
이러한 구조에 의하면, 발광소자를 실장시 칩이 바닥면 중심(C)을 기준으로 90도 또는 180도 회전하여도 정상적인 전극 연결이 가능해진다. 이러한 무방향성 전극구조는 발광소자를 어레이 기판(200)에 자가 정렬(self-align)시키는 경우 유리할 수 있다.
제1전극(191) 및 제2-1 내지 제2-3전극(192, 193, 194) 중 하나는 바닥면의 중앙(C)에 형성될 수 있으며, 나머지 전극은 중앙에 형성된 전극을 감싸는 형태로 형성될 수 있다.
일 예로, 발광소자의 전극구조는 중앙에 배치된 제1전극(191), 제1전극(191)을 감싸는 제2-1전극(192), 제2-1전극(192)을 감싸는 제2-2전극(193), 및 제2-2전극(193)을 감싸는 제2-3전극(194)을 포함할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 각 전극의 위치는 가변적일 수 있다.
예시적으로, 제2-3전극(194)이 중앙에 배치될 수 있고, 제2-2전극(193)이 제2-3전극(192)을 감싸고, 제2-1전극(192)이 제2-2전극(193)을 감싸고, 제1전극(191)이 제2-1전극(192)을 감싸는 구조일 수도 있다.
제1전극(191) 및 제2-1 내지 제2-3전극(192, 193, 194) 중 적어도 하나는 강자성체 물질을 포함할 수 있다. 일 예로, 제2-3전극(194)은 니켈(Ni), 코발트(Co), 철(Fe) 중 적어도 하나를 포함하며, 예컨대 니켈 또는 니켈 합금을 포함할 수 있다. 제1전극(191) 및 제2-1 내지 제2-3전극(192, 193, 194) 중 적어도 하나는 Ti, Cr, Al, Ni, Sn, In, Au 중 적어도 3개 예컨대, 적어도 강자성 물질을 포함할 수 있다.
이러한 구성에 의하면, 표시장치에 발광소자를 배치시 패널에 자기장을 인가하여 원하는 위치에 자가 정렬(Self-Align)을 가능하게 할 수 있다.
제1전극(191)과 제2-1 내지 제2-3전극(191, 192, 193)은 본딩 물질을 포함할 수 있으며, 예컨대 주석(Sn) 또는/및 인듐(In) 이외의 비스무스트(Bi), 카드늄(Cd), 납(Pb) 중 적어도 하나 또는 이들을 선택적으로 갖는 합금을 포함할 수 있다.
바닥면(170a)의 전체 면적 100을 기준으로, 제1전극(191)와 제2-1 내지 제2-3전극(192, 193, 194)의 면적은 60% 내지 90%, 또는 65% 내지 80%일 수 있다. 제1전극(191)와 제2-1 내지 제2-3전극(192, 193, 194)의 면적이 60%미만인 경우에는 패드의 면적이 작아져 자가 정렬을 위한 자력이 부족할 수 있으며, 90%를 초과하는 경우 제1전극(191)와 제2-1 내지 제2-2전극(192, 193, 194)의 이격 간격이 좁아져 전기적으로 분리가 어려울 수 있다.
도 7을 참고하면, 발광소자는 도 6과 같은 전극 구조를 갖기 위해 별도의 전극기판(195)을 구비할 수 있다. 즉, 비대칭형 전극 구조를 갖는 발광소자를 도 6의 전극 형상(191a, 192a, 193a, 194a)을 갖는 전극기판(195)에 본딩할 수 있다. 전극기판(195)의 전극 형상(191a, 192a, 193a, 194a)은 도 6의 전극 구조와 대응되는 형상일 수 있다. 이러한 전극기판은 복수 개의 발광다이오드 칩을 본딩하여 LED 패키지를 제작하는 구조에도 적용할 수 있다.
도 8은 본 발명의 일 실시 예에 따른 어레이 기판을 보여주는 도면이고, 도 9는 픽셀 영역에 복수 개의 리드전극이 배치된 상태를 보여주는 도면이고, 도 10은 도 9의 제4리드전극의 확대도이고, 도 11은 어레이 기판의 리드전극에 발광소자가 전기적으로 연결되는 상태를 보여주는 도면이다.
도 8을 참고하면, 실시 예에 따른 어레이 기판(200)은, 복수 개의 픽셀영역(P)을 정의하는 복수 개의 공통배선(241) 및 구동배선(242), 및 복수 개의 픽셀영역(P)에 배치되는 픽셀전극(210)을 포함한다.
어레이 기판(200)은 예컨대, 수지 계열의 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코어(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판을 포함할 수 있다.
어레이 기판(200)은 전극 패턴을 갖는 필름을 포함할 수 있으며, 예컨대 PI(폴리 이미드) 필름, PET(폴리에틸렌텔레프탈레이트) 필름, EVA(에틸렌비닐아세테이트)필름, PEN(폴리에틸렌나프탈레이트) 필름, TAC(트라아세틸셀룰로오스)필름, PAI(폴리아마이드-이미드), PEEK(폴리에테리-에테르-케톤), 퍼플루오로알콕시(PFA), 폴리페닐렌 설파이드(PPS), 수지 필름(PE, PP, PET) 등을 포함할 수 있다.
픽셀영역(P)은 복수 개의 공통배선(241)과 구동배선(242)이 교차하는 영역으로 정의할 수 있으며, 픽셀영역(P)은 RGB 서브 픽셀을 포함하는 개념일 수 있다. 픽셀영역(P)에는 발광소자가 배치되어 RGB 서브 픽셀 역할을 수행할 수 있다. 픽셀전극(210)은 각각 발광소자와 전기적으로 연결될 수 있다.
도 9를 참고하면, 픽셀전극(210)은, 공통배선(도 6의 241) 또는 구동배선(도 6의 242)과 평행하고 픽셀영역(또는 제1리드전극)의 중심을 통과하는 가상선을 기준으로 대칭이 되게 형성될 수 있다.
예시적으로, 픽셀전극(210)은 공통배선과 수직하고 픽셀(P)의 중심을 통과하는 제1가상선(A1), 및 공통배선과 평행하고 픽셀(P)의 중심을 통과하는 제2가상선(A2)을 기준으로 대칭되는 형상일 수 있다.
픽셀전극(210)은 제1 내지 제4리드전극(211, 212, 213, 214)을 포함한다. 제1 내지 제4리드전극(211, 212, 213, 214)은 서로 이격 배치되고 이격된 영역에 절연층이 형성되어 전기적으로 분리될 수 있다.
제1 내지 제4리드전극(211, 212, 213, 214) 중 적어도 하나는 픽셀(P)의 중앙에 배치되고, 나머지 리드전극은 중앙에 배치된 리드 전극을 감싸는 형상으로 배치될 수 있다.
예시적으로 제1리드전극(211)은 원 형상을 갖고, 제2리드전극(212)은 제1리드전극(211)을 감싸는 링 형상이고, 제3리드전극(213)은 제2리드전극(212)을 감싸는 링 형상이고, 제4리드전극(214)은 제3리드전극(213)과의 이격 영역을 제외한 나머지 영역에 전체적으로 형성될 수 있다.
제2 내지 제4리드전극(212, 213, 214)은 제2가상선(A2)을 기준으로 일측과 타측으로 분리된 구조일 수 있다. 예시적으로 제2리드전극(212)은 제2-1리드전극(212a)과 제2-2리드전극(212b)으로 분리되고, 제3리드전극(213)은 제3-1리드전극(213a)과 제3-2리드전극(213b)으로 분리되고, 제4리드전극(214)은 제4-1리드전극(214a)과 제4-2리드전극(214b)으로 분리될 수 있다.
이때, 제4-1리드전극(214a)과 제4-2리드전극(214b)은 모서리 영역의 면적이 나머지 면적보다 크게 형성될 수 있다.
일반적으로 발광소자의 전극과 기판의 리드전극을 솔더링하는 경우 의도한 위치에서 어긋나게 되는 문제(얼라인 문제)가 발생할 수 있다. 이때, 제4-1리드전극(214a)과 제4-2리드전극(214b)의 각 모서리 부분의 면적이 커지면 각 모서리 부분에서 칩의 위치가 고정되므로 얼라인 문제를 개선할 수 있다.
도 10을 참고하면, 제4-2리드전극(214b)은 2개의 모서리 영역(P1)과 그 사이에 배치된 중심영역(P2)을 포함할 수 있다. 중심영역(P2)은 제1리드전극(211)과 마주보는 영역으로 정의할 수 있고, 모서리 영역(P1)은 중심영역(P2)을 제외한 나머지 영역일 수 있다.
실시 예에서는 중심영역(P2)상에 형성된 곡률(R1)을 조절하여 중심영역(P2)의 면적을 조절할 수 있다. 즉, 각 모서리 영역(P1)이 중심영역(P2)의 면적보다 커지도록 곡률(R1)을 조절할 수 있다. 따라서, 중심영역(P2)상에 형성된 곡률(R1)은 제1리드전극(211)의 곡률과 상이할 수도 있다.
어느 하나의 모서리 영역(P1)의 면적을 100으로 할 때, 중심영역(P2)의 면적은 10% 내지 60%일 수 있다. 중심영역(P2)의 면적이 10% 미만인 경우에는 전체 리드전극의 면적이 작아져 자가 정렬(self-align)을 하기 위한 자력이 부족할 수 있으며, 면적이 60%를 초과하는 경우 모서리 영역과의 면적차이가 줄어들어 얼라인 문제가 발생할 수 있다. 이러한 조건을 만족하는 경우, 모서리 부분의 면적이 상대적으로 커지므로 발광소자의 전극 솔더링시 위치 변형을 방지할 수 있다.
도 11을 참고하면, 제1전극(191)은 제1리드전극(211)과 연결되고, 제2-1전극(192)은 제2리드전극(212)과 연결되고, 2-2전극(193)은 제3리드전극(213)과 연결되고, 2-3전극(194)은 제4리드전극(214)과 연결될 수 있다. 발광소자(100)의 전극과 픽셀전극(210)은 금속 본딩 또는 유테틱 본딩(Eutectic bonding)될 수 있으나 이에 한정하지 않는다.
발광소자(100)의 제1전극(191)의 면적은 제1리드전극(211)의 면적보다 작을 수 있다. 발광소자(100)의 제1전극(191)의 면적은 제1리드전극(211)의 면적의 80% 내지 90%일 수 있다. 따라서, 본딩시 공차에 의해 제1전극(191)이 제2리드전극(212)과 전기적으로 연결되는 위험을 감소시킬 수 있다.
제2-1 내지 제2-3전극(192, 193, 194)의 면적은 제2 내지 제4리드전극(212, 213, 214)의 면적보다 클 수 있다. 제2 내지 제4리드전극(212, 213, 214)은 후술하는 바와 같이 공통배선과 절연되도록 분리되므로 발광소자의 제2-1 내지 제2-3전극(192, 193, 194)의 면적보다 작을 수 있다.
도 12는 공통배선과 리드전극의 배치 관계를 보여주는 도면이고, 도 13은 도 12의 A-A 방향 단면도이고, 도 14는 구동배선과 리드전극의 배치 관계를 보여주는 도면이고, 도 15는 도 14의 B-B 방향 단면도이다.
도 12를 참고하면, 공통배선(241)은 제1방향(X방향)으로 연장되어 제1리드전극(211)과 전기적으로 연결될 수 있다. 제1리드전극(211)은 공통배선(241) 상에 배치되어 전기적으로 연결될 수 있다. 제2 내지 제4리드전극(212, 213, 214)은 공통배선(241)을 기준으로 분리될 수 있다.
도 13을 참고하면, 어레이 기판(200)은 제1절연층(251), 제1절연층(251)상에 배치된 제1 내지 제3구동배선(243, 244, 245), 제1 내지 제3구동배선(243, 244, 245)을 덮는 제2절연층(252), 제2절연층(252)상에 배치된 픽셀전극(210)과 공통배선(241), 및 공통배선(241)을 덮고 복수 개의 픽셀전극(210)을 노출시키는 제3절연층(254)을 포함할 수 있다.
이때, 공통배선(241)은 제3절연층(254)에 의해 커버되므로 외부로 노출되지 않는다. 따라서, 공통배선(241)가 발광소자와 전기적으로 절연될 수 있다.
제1 내지 제3절연층(251, 252, 254)은 세라믹, FR계 수지 재질(예: FR-4)로 형성되거나, 필름 재질로 형성될 수 있다. 제1 내지 제3절연층(251, 252, 254)이 세라믹 재질인 경우, 방열 특성이 개선될 수 있다.
실시 예에 따르면, 제2절연층(252)상에 공통배선(241), 제1 내지 제4리드전극(211, 212, 213, 214)이 배치될 수 있다. 동일한 층에 2개의 회로패턴을 형성할 수 있으므로 박막의 기판을 제작할 수 있다. 또한, 별도의 비아홀 공정 및 관통전극을 생략할 수 있으므로 회로패턴이 단순화될 수 있다. 실시 예에 따르면 공통배선층과 리드전극층을 별도로 제작하는 종래 기술에 반해 한 개의 층을 생략할 수 있다.
도 14 및 도 15를 참고하면, 제1 내지 제3구동배선(243, 244, 245)은 제1절연층(251)상에 배치되고 관통전극(243a, 243b, 244a, 245a, 245b)에 의해 제2 내지 제4리드전극(212a, 212b, 213a, 213b, 214a, 214b)과 전기적으로 연결될 수 있다. 관통전극은(243a, 243b, 244a, 245a, 245b)은 서브 절연층(253)을 관통하여 구동배선과 리드전극을 연결할 수 있다. 서브 절연층(253)은 제3절연층(254)과 동일한 층일 수도 있고 별개의 층일 수도 있다.
예시적으로 제1구동배선(243)의 제1관통전극(243a)은 제2-3리드전극(214a)과 연결될 수 있고, 제1구동배선(243)의 제2관통전극(243b)은 제2-3리드전극(214b)과 전기적으로 연결될 수 있다.
공통배선과 제1 내지 제3구동배선(243, 244, 245)은 하나의 절연층 양면에 배치될 수도 있다. 즉, 공통배선은 절연층의 일면에 배치되고, 제1 내지 제3구동배선(243, 244, 245)은 절연층의 타면에 배치될 수 있다. 이 경우 박막의 어레이 기판(200)을 제작할 수 있다.
도 16은 본 발명의 일 실시 예에 따른 어레이 기판의 제1변형예이고, 도 17은 본 발명의 일 실시 예에 따른 어레이 기판의 제2변형예이다.
도 16을 참고하면, 제1리드전극(211)의 중심과 공통배선(241)의 제2방향(Y방향) 중심은 제2방향(Y방향)으로 오프셋 배치되고, 제2 내지 제4리드전극(212, 213, 214)은 공통배선(241)을 기준으로 일측 또는 타측 중 어느 하나의 위치에 배치될 수 있다. 제2방향은 공통배선(241)의 연장방향과 수직한 방향일 수 있다.
이러한 구성에 의하면, 제2 내지 제4리드전극(212, 213, 214)과 공통배선(241)을 충분히 이격시킬 수 있다. 실시 예에 따르면, 제2리드전극(212a, 222a)과 공통배선(241)이 동일층에 형성되므로 너무 가까이 배치되면 전기적으로 간섭이 발생하는 문제가 있다. 제2리드전극(212a, 222a)과 공통배선(241)의 간격(d6)은 제1방향으로 약 100㎛ 내지 200㎛일 수 있다. 공통배선(241)의 Y방향 폭은 100㎛ 내지 200㎛일 수 있다.
제2 내지 제4리드전극(212, 213, 214)은 공통배선(241)을 기준으로 일측 또는 타측에 배치될 수 있다. 따라서, 상기 간격(d6)을 유지하기 위해 공통배선(241)은 제1리드전극(211, 221)의 중심으로부터 오프셋 배치될 수 있다.
예시적으로 제2 내지 제4리드전극(212, 213, 214)이 공통배선(241)의 일측에 배치되면 공통배선(241)을 최대한 타측으로 오프셋 배치시킬 수 있다. 이때, 공통배선(241)의 최대 오프셋 위치는 제1리드전극(211)과의 중첩 영역이 50% 이상인 지점일 수 있다. 공통배선(241)과 제1리드전극(211)의 중첩 면적이 50%이하로 작아지면 저항이 커지는 문제가 있다.
도 17을 참고하면, 공통배선(241)을 기준으로 제2리드전극(212)과 제4리드전극(214)은 일측에 배치되고, 제3리드전극(213)은 타측에 배치될 수 있다. 이러한 구조에 의하면, 제2 내지 제4리드전극(212, 213, 214) 사이의 이격 거리를 넓힐 수 있다. 따라서, 조립 공차에 의해 발광소자의 실장 위치가 어긋나도 이웃한 리드전극과 쇼트가 발생하는 위험을 줄일 수 있다.
도 18은 본 발명의 일 실시 예에 따른 어레이 기판의 제3변형예이고, 도 19는 본 발명의 일 실시 예에 따른 어레이 기판의 제4변형예이다.
도 18을 참고하면, 픽셀전극(210)의 형상은 발광소자의 전극 형상에 의해 다양하게 변형될 수 있다. 발광소자의 전극 구조가 원형이 아닌 사각 형상인 경우 픽셀전극(210)의 형상도 사각 형상으로 변형될 수 있다. 또한, 도 19와 같이 제2 내지 제4리드전극(212, 213, 214)은 모서리 부분에만 형성될 수도 있다. 이러한 구조에 의하면 모서리 부분의 면적이 상대적으로 커지므로 발광소자의 전극 솔더링시 위치 변형을 방지할 수 있다.
20: 제1드라이버
30: 제2드라이버
40: 패널
50: 컨트롤러
100: 발광소자
100A: 제1발광부
100B: 제2발광부
100C: 제3발광부
191: 제1전극
192: 제2-1전극
193: 제2-2전극
194: 제2-3전극
200: 어레이 기판
210: 픽셀전극
211: 제1리드전극
212: 제2리드전극
213: 제3리드전극
214: 제4리드전극

Claims (20)

  1. 제1발광부, 제2발광부, 및 제3발광부;
    상기 제1 내지 제3발광부를 지지하는 하우징;
    상기 제1 내지 제3발광부와 전기적으로 연결되고 상기 하우징의 바닥면으로 노출되는 제1전극;
    상기 제1발광부와 전기적으로 연결되고 상기 하우징의 바닥면으로 노출되는 제2-1전극;
    상기 제2발광부와 전기적으로 연결되고 상기 하우징의 바닥면으로 노출되는 제2-2전극; 및
    상기 제3발광부와 전기적으로 연결되고 상기 하우징의 바닥면으로 노출되는 제2-3전극을 포함하고,
    상기 제1전극, 제2-1 내지 제2-3전극은 서로 전기적으로 절연되고, 상기 바닥면의 중심을 관통하는 중심축을 기준으로 회전 대칭되는 형상을 갖는 발광소자.
  2. 제1항에 있어서,
    상기 제1발광부는 청색 파장대의 광을 방출하고,
    상기 제2발광부는 녹색 파장대의 광을 방출하고,
    상기 제3발광부는 적색 파장대의 광을 방출하는 발광소자.
  3. 제1항에 있어서,
    상기 제1전극은 상기 바닥면의 중앙에 배치되고,
    상기 제2-1전극은 상기 제1전극을 감싸는 형상을 갖고,
    상기 제2-2전극은 상기 제2-1전극을 감싸는 형상을 갖고,
    상기 제2-3전극은 상기 제2-2전극을 감싸는 형상을 갖는 발광소자.
  4. 복수 개의 픽셀 영역을 정의하는 복수 개의 공통배선 및 구동배선; 및
    상기 복수 개의 픽셀 영역에 배치되는 픽셀전극을 포함하고,
    상기 픽셀전극은 서로 전기적으로 절연된 제1 내지 제4리드전극을 포함하고,
    상기 각각의 공통배선은 제1방향으로 배치된 복수 개의 픽셀전극의 제1리드전극들을 전기적으로 연결하고,
    상기 제1방향은 상기 공통배선의 연장방향과 평행하고,
    상기 제2 내지 제4리드전극들은 상기 공통배선에서 이격 배치된 어레이 기판.
  5. 제4항에 있어서,
    상기 제2 내지 제4리드전극들은 상기 공통배선을 기준으로 분리된 어레이 기판.
  6. 제4항에 있어서,
    상기 제2 내지 제4리드전극들은 상기 공통배선을 기준으로 일측에 배치된 제2-1 내지 제4-1리드전극 및 타측에 배치된 제2-2 내지 제4-2리드전극을 포함하는 어레이 기판.
  7. 제4항에 있어서,
    상기 픽셀전극은 상기 공통배선에 수직하고 상기 제1리드전극의 중심을 통과하는 제1가상선을 기준으로 대칭인 어레이 기판.
  8. 제7항에 있어서,
    상기 픽셀전극은 상기 공통배선에 수평하고 상기 제1리드전극의 중심을 통과하는 제2가상선을 기준으로 대칭인 어레이 기판.
  9. 제4항에 있어서,
    상기 픽셀전극은
    중앙에 배치된 제1리드전극;
    상기 제1리드전극을 감싸는 제2리드전극;
    상기 제2리드전극을 감싸는 제3리드전극; 및
    상기 제3리드전극을 감싸는 제4리드전극을 포함하는 어레이 기판.
  10. 제1항에 있어서,
    제1절연층;
    상기 제1절연층상에 배치된 제1 내지 제3구동배선;
    상기 제1 내지 제3구동배선을 덮는 제2절연층;
    상기 제2절연층상에 배치된 상기 복수 개의 픽셀전극 및 공통배선; 및
    상기 공통배선을 덮고 상기 복수 개의 픽셀전극을 노출시키는 제3절연층을 포함하는 어레이 기판.
  11. 제10항에 있어서,
    상기 제1구동배선은 상기 픽셀전극의 제2리드전극과 전기적으로 연결되고, 제2구동배선은 상기 픽셀전극의 제3리드전극과 전기적으로 연결되고, 제3구동배선은 상기 픽셀전극의 제4리드전극과 전기적으로 연결되는 어레이 기판.
  12. 어레이 기판; 및
    상기 어레이 기판에 배치되는 복수 개의 발광소자를 포함하고,
    상기 어레이 기판은,
    복수 개의 픽셀 영역을 정의하는 복수 개의 공통배선 및 구동배선; 및
    상기 복수 개의 픽셀 영역에 각각 배치되는 복수 개의 픽셀전극을 포함하고,
    상기 픽셀전극은 서로 전기적으로 절연된 제1 내지 제4리드전극을 포함하고,
    상기 각각의 공통배선은 제1방향으로 배치된 복수 개의 픽셀전극의 제1리드전극들을 전기적으로 연결하고,
    상기 제1방향은 상기 공통배선의 연장방향이고,
    상기 제2 내지 제4리드전극들은 상기 공통배선에서 이격 배치된 패널.
  13. 제12항에 있어서,
    상기 복수 개의 발광소자는,
    제1발광부, 제2발광부, 및 제3발광부;
    상기 제1 내지 제3발광부를 지지하는 하우징;
    상기 제1 내지 제3발광부와 전기적으로 연결되고 상기 하우징의 바닥면으로 노출되는 제1전극;
    상기 제1발광부와 각각 전기적으로 연결되고 상기 하우징의 바닥면으로 노출되는 복수 개의 제2-1전극;
    상기 제2발광부와 전기적으로 연결되고 상기 하우징의 바닥면으로 노출되는 제2-2전극; 및
    상기 제3발광부와 전기적으로 연결되고 상기 하우징의 바닥면으로 노출되는 제2-3전극을 포함하고,
    상기 제1전극, 제2-1 내지 제2-3전극은 서로 전기적으로 절연되고, 상기 바닥면의 중심을 관통하는 중심축을 기준으로 회전 대칭인 패널.
  14. 제13항에 있어서,
    상기 발광소자의 제1전극은 상기 픽셀전극의 제1리드전극과 전기적으로 연결되고,
    상기 발광소자의 제2-1전극은 상기 픽셀전극의 제2리드전극과 전기적으로 연결되고,
    상기 발광소자의 제2-2전극은 상기 픽셀전극의 제3리드전극과 전기적으로 연결되고,
    상기 발광소자의 제2-3전극은 상기 픽셀전극의 제4리드전극과 전기적으로 연결되는 패널.
  15. 제13항에 있어서,
    상기 발광소자의 제1전극, 제2-1 내지 제2-3전극 중 적어도 어느 하나는 강자성 물질을 포함하는 패널.
  16. 제13항에 있어서,
    상기 어레이 기판의 제1 내지 제4리드전극 중 적어도 어느 하나는 강자성 물질을 포함하는 패널.
  17. 제13항에 있어서,
    상기 바닥면으로 노출된 제1전극의 면적은 상기 제1리드전극의 면적보다 작은 패널.
  18. 제13항에 있어서,
    상기 바닥면으로 노출된 제2-1 내지 제2-3전극의 면적은 상기 제2 내지 제4리드전극의 면적보다 큰 패널.
  19. 제13항에 있어서,
    상기 하우징은 상기 제1 내지 제3발광부의 사이에 배치되고,
    상기 하우징은 카본 블랙(carbon black), 그라파이트(Graphite) 또는 폴리 피롤(poly pyrrole)을 포함하는 패널.
  20. 제12항에 따른 패널;
    상기 공통배선에 전기신호를 인가하는 제1드라이버;
    상기 복수 개의 구동배선에 전기신호를 인가하는 제2드라이버; 및
    상기 제1드라이버와 제2드라이버를 제어하는 컨트롤러를 포함하는 표시장치.
KR1020160040351A 2016-04-01 2016-04-01 발광소자, 어레이 기판, 패널, 및 이를 포함하는 표시장치 KR102472353B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160040351A KR102472353B1 (ko) 2016-04-01 2016-04-01 발광소자, 어레이 기판, 패널, 및 이를 포함하는 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160040351A KR102472353B1 (ko) 2016-04-01 2016-04-01 발광소자, 어레이 기판, 패널, 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20170112776A true KR20170112776A (ko) 2017-10-12
KR102472353B1 KR102472353B1 (ko) 2022-11-30

Family

ID=60140654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160040351A KR102472353B1 (ko) 2016-04-01 2016-04-01 발광소자, 어레이 기판, 패널, 및 이를 포함하는 표시장치

Country Status (1)

Country Link
KR (1) KR102472353B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190083173A (ko) * 2018-01-03 2019-07-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
WO2022203099A1 (ko) * 2021-03-25 2022-09-29 엘지전자 주식회사 발광 소자 패키지 및 디스플레이 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070060962A (ko) * 2005-12-08 2007-06-13 한국전자통신연구원 측면 반사경을 이용한 실리콘 발광소자
KR101111126B1 (ko) * 2007-03-15 2012-02-24 후지제롯쿠스 가부시끼가이샤 반도체 소자 및 광학 장치
KR20120082190A (ko) * 2011-01-13 2012-07-23 삼성엘이디 주식회사 발광소자 패키지
KR20130079940A (ko) * 2012-01-03 2013-07-11 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 조명 시스템
KR20150084922A (ko) * 2012-12-10 2015-07-22 럭스뷰 테크놀로지 코포레이션 발광 소자 반사형 뱅크 구조체
JP2015176713A (ja) * 2014-03-14 2015-10-05 日亜化学工業株式会社 照明装置
JP6067401B2 (ja) * 2013-02-13 2017-01-25 学校法人 名城大学 半導体発光素子、及び、その製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070060962A (ko) * 2005-12-08 2007-06-13 한국전자통신연구원 측면 반사경을 이용한 실리콘 발광소자
KR101111126B1 (ko) * 2007-03-15 2012-02-24 후지제롯쿠스 가부시끼가이샤 반도체 소자 및 광학 장치
KR20120082190A (ko) * 2011-01-13 2012-07-23 삼성엘이디 주식회사 발광소자 패키지
KR20130079940A (ko) * 2012-01-03 2013-07-11 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 조명 시스템
KR20150084922A (ko) * 2012-12-10 2015-07-22 럭스뷰 테크놀로지 코포레이션 발광 소자 반사형 뱅크 구조체
JP6067401B2 (ja) * 2013-02-13 2017-01-25 学校法人 名城大学 半導体発光素子、及び、その製造方法
JP2015176713A (ja) * 2014-03-14 2015-10-05 日亜化学工業株式会社 照明装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190083173A (ko) * 2018-01-03 2019-07-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
WO2022203099A1 (ko) * 2021-03-25 2022-09-29 엘지전자 주식회사 발광 소자 패키지 및 디스플레이 장치

Also Published As

Publication number Publication date
KR102472353B1 (ko) 2022-11-30

Similar Documents

Publication Publication Date Title
US20200258939A1 (en) Light emitting diode module, display panel having the same and method of manufacturing the same
US10615311B2 (en) Light emitting device and display comprising same
CN110071202B (zh) 微型led元件以及图像显示元件
CN109244064B (zh) 发光装置封装件
US20210175278A1 (en) Micro light-emitting diode display panel
KR102549171B1 (ko) 발광소자 패키지 및 이를 이용한 디스플레이 장치
KR102605973B1 (ko) 픽셀 모듈 및 이를 구비한 표시 장치
US11398500B2 (en) LED lighting device package and display panel using the same
KR102573586B1 (ko) 표시 장치 및 이의 제조 방법
US20100295068A1 (en) Light emitting device package and lighting apparatus using the same
KR20180118090A (ko) 마이크로 ｌｅｄ 디스플레이 화소 조립체 및 이의 제조방법
KR20180000177A (ko) 발광소자 패키지 및 이를 포함하는 표시장치
KR20170108623A (ko) 발광소자 및 이를 포함하는 표시장치
TW202114202A (zh) 影像顯示裝置之製造方法及影像顯示裝置
KR102506571B1 (ko) 어레이 기판, 패널, 및 이를 포함하는 표시장치
US11935911B2 (en) Double color micro LED display panel
KR20170118511A (ko) 발광소자 패키지 및 이를 포함하는 표시장치
US11984434B2 (en) Light unit and display device including the same
KR102472353B1 (ko) 발광소자, 어레이 기판, 패널, 및 이를 포함하는 표시장치
KR102522798B1 (ko) 발광소자 패키지, 발광모듈 및 이를 포함하는 디스플레이 장치
US20180138235A1 (en) Display device using semiconductor light-emitting diodes, and manufacturing method therefor
CN113451487B (zh) 显示面板及具有其的显示装置
KR20170115823A (ko) 발광소자 패키지 및 이를 포함하는 표시장치
KR102718719B1 (ko) 어레이 기판, 패널, 및 이를 포함하는 표시장치
KR20170139991A (ko) 발광소자 패키지 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right