KR20170053113A - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- KR20170053113A KR20170053113A KR1020160141850A KR20160141850A KR20170053113A KR 20170053113 A KR20170053113 A KR 20170053113A KR 1020160141850 A KR1020160141850 A KR 1020160141850A KR 20160141850 A KR20160141850 A KR 20160141850A KR 20170053113 A KR20170053113 A KR 20170053113A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- line
- divided
- laser beam
- dividing
- Prior art date
Links
- 238000003672 processing method Methods 0.000 title abstract description 11
- 238000013459 approach Methods 0.000 claims abstract description 8
- 238000012986 modification Methods 0.000 claims description 33
- 230000004048 modification Effects 0.000 claims description 33
- 238000002407 reforming Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 15
- 238000002834 transmittance Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 description 84
- 238000003754 machining Methods 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000002542 deteriorative effect Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910009372 YVO4 Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000002679 ablation Methods 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/362—Laser etching
- B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/40—Removing material taking account of the properties of the material involved
- B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- High Energy & Nuclear Physics (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Dicing (AREA)
- Laser Beam Processing (AREA)
Abstract
Description
본 발명은, 실리콘 웨이퍼, 사파이어 웨이퍼 등의 웨이퍼의 가공 방법에 관한 것이다. The present invention relates to a method of processing a wafer such as a silicon wafer or a sapphire wafer.
IC, LSI, LED 등의 복수의 디바이스가 분할 예정 라인에 의해 구획되어 표면에 형성된 실리콘 웨이퍼, 사파이어 웨이퍼 등의 웨이퍼는, 가공 장치에 의해 개개의 디바이스칩으로 분할되고, 분할된 디바이스칩은, 휴대 전화, 퍼스널 컴퓨터 등의 각종 전자 기기에 폭넓게 이용되고 있다. A wafer such as a silicon wafer or a sapphire wafer formed by dividing a plurality of devices such as ICs, LSIs, and LEDs by a line to be divided on its surface is divided into individual device chips by a processing device, Telephone, personal computer, and the like.
웨이퍼의 분할에는, 다이싱 소우(dicing saw)라고 불리는 절삭 장치를 이용한 다이싱 방법이 널리 채용되고 있다. 다이싱 방법에서는, 다이아몬드 등의 지립을 금속이나 수지로 굳혀 두께 30 ㎛ 정도로 한 절삭 블레이드를, 30000 rpm 정도의 고속으로 회전시키면서 웨이퍼에 절단해 들어감으로써 웨이퍼를 절삭하여, 웨이퍼를 개개의 디바이스칩으로 분할한다. A dicing method using a cutting apparatus called a dicing saw is widely used for wafer division. In the dicing method, a cutting blade, which is made of a metal or a resin and hardened by a metal or resin, is cut into a wafer while rotating a cutting blade having a thickness of about 30 占 퐉 at a high speed of about 30,000 rpm to cut the wafer, .
한편, 최근에는 레이저빔을 이용하여 웨이퍼를 개개의 디바이스칩으로 분할하는 방법이 개발되어 실용화되고 있다. 레이저빔을 이용하여 웨이퍼를 개개의 디바이스칩으로 분할하는 방법으로서, 이하에 설명하는 제1 및 제2 가공 방법이 알려져 있다. On the other hand, in recent years, a method of dividing a wafer into individual device chips using a laser beam has been developed and put into practical use. As a method of dividing a wafer into individual device chips using a laser beam, first and second processing methods described below are known.
제1 가공 방법은, 웨이퍼에 대하여 투과성을 갖는 파장의 레이저빔의 집광점을 분할 예정 라인에 대응하는 웨이퍼의 내부에 위치 부여하고, 레이저빔을 분할 예정 라인을 따라서 조사하여 웨이퍼 내부에 개질층을 형성하고, 그 후 분할 장치에 의해 웨이퍼에 외력을 부여하여 웨이퍼를, 개질층을 분할 기점으로 하여, 개개의 디바이스칩으로 분할하는 방법이다(예컨대 일본 특허 제3408805호 참조). In the first processing method, a light-converging point of a laser beam having a wavelength that is transparent to a wafer is positioned inside a wafer corresponding to a line to be divided, and a laser beam is irradiated along a line to be divided, Then, an external force is applied to the wafer by a dividing device, and the wafer is divided into individual device chips by using the modified layer as a dividing point (see, for example, Japanese Patent No. 3408805).
제2 가공 방법은, 웨이퍼에 대하여 흡수성을 갖는 파장(예컨대 355 nm)의 레이저빔을 분할 예정 라인에 대응하는 영역에 조사하여 어블레이션(ablation) 가공에 의해 가공홈을 형성하고, 그 후 외력을 부여하여 웨이퍼를, 가공홈을 분할 기점으로 하여, 개개의 디바이스칩으로 분할하는 방법이다(예컨대 일본 특허 공개 평10-305420호 참조).In the second processing method, a laser beam of a wavelength (for example, 355 nm) having absorbency to a wafer is irradiated to a region corresponding to a line to be divided and a machining groove is formed by ablation processing, And dividing the wafer into individual device chips using the processed grooves as dividing points (see, for example, Japanese Patent Application Laid-Open No. 10-305420).
상기 제1 가공 방법에서는, 가공 부스러기의 발생도 없고, 종래 일반적으로 이용되어 온 절삭 블레이드에 의한 다이싱에 비교하여, 절삭라인의 극소화나 무수 가공 등의 장점이 있어 널리 이용되고 있다. The first processing method has advantages such as minimization of a cutting line and water-free machining, compared to dicing by cutting blades that have been conventionally used without generation of machining debris, and are widely used.
또한, 레이저빔의 조사에 의한 다이싱 방법에서는, 프로젝션 웨이퍼 대신 이용되는, 분할 예정 라인(스트리트)이 비연속적인 구성의 웨이퍼를 가공할 수 있다고 하는 장점이 있다(예컨대 일본 특허 공개 제2010-123723호 참조). 분할 예정 라인이 비연속적인 웨이퍼의 가공에서는, 분할 예정 라인의 설정에 따라서 레이저빔의 출력을 온/오프하여 가공한다. Further, in the dicing method by irradiation of a laser beam, there is an advantage that a wafer which is used in place of a projection wafer and can be processed in a discontinuous configuration can be processed (for example, Japanese Patent Laid-Open Publication No. 2010-123723 See also In processing wafers in which the line to be divided is discontinuous, the output of the laser beam is turned on / off according to the setting of the line to be divided.
그러나, 제1 방향으로 연속적으로 신장되는 분할 예정 라인에 제2 방향으로 신장되는 분할 예정 라인이 T자 경로가 되도록 맞부딪히는 교점 부근에서는, 다음과 같은 문제가 있다. However, there are the following problems in the vicinity of the intersection where the expected line to be divided, which is stretched in the second direction, on the line to be divided extending continuously in the first direction is a T-shaped path.
(1) 디바이스의 한 변에 평행한 제1 분할 예정 라인의 내부에 먼저 제1 개질층이 형성된, 제1 분할 예정 라인에 T자 경로가 되도록 교차하는 제2 분할 예정 라인의 내부에 제2 개질층을 형성하면, 레이저빔의 집광점이 T자 경로의 교점에 접근함에 따라서 이미 형성된 제1 개질층에 제2 분할 예정 라인을 가공하는 레이저빔의 일부가 조사되어, 레이저빔의 반사 또는 산란이 발생하고, 디바이스 영역으로 광이 누설되며, 이 누설광에 의해 디바이스에 손상을 주어 디바이스의 품질을 저하시킨다고 하는 문제가 있다. (1) A second modified line is formed inside a second line to be divided, in which a first modified layer is first formed inside a line to be divided, which is parallel to one side of the device, A part of the laser beam for processing the second dividing line to be formed is irradiated to the already formed first modified layer as the light-converging point of the laser beam approaches the intersection of the T-shaped path, so that reflection or scattering of the laser beam occurs Light is leaked to the device region, and the device is damaged by the leaked light, thereby deteriorating the quality of the device.
(2) 반대로, 디바이스의 한 변에 평행한 제1 분할 예정 라인에 개질층을 형성하기 전에, 제1 분할 예정 라인에 T자 경로가 되도록 맞부딪히는 제2 분할 예정 라인을 따라서 웨이퍼의 내부에 먼저 개질층을 형성하면, T자 경로의 교점 근방에 형성된 개질층으로부터 발생하는 크랙의 진행을 차단하는 개질층이 T자 경로의 교점에 존재하지 않는 것에 기인하여, T자 경로의 교점으로부터 크랙이 1∼2 mm 정도 신장되어 디바이스에 도달하여, 디바이스의 품질을 저하시킨다고 하는 문제가 있다. (2) On the contrary, before the reforming layer is formed on the first dividing line to be parallel to one side of the device, the inside of the wafer is first exposed along the second dividing line to be in the T- When the modified layer is formed, cracks are generated from the intersection of the T-shaped paths due to the fact that the modified layer that blocks the progress of the cracks generated from the modified layer formed near the intersection of the T-shaped paths is not present at the intersection of the T- To about 2 mm to reach the device, thereby deteriorating the quality of the device.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 적어도 한쪽의 분할 예정 라인이 비연속으로 형성된 웨이퍼를 레이저 가공할 때에, 한쪽의 분할 예정 라인의 단부가 다른 쪽의 분할 예정 라인에 T자 경로가 되도록 맞부딪히는 교점 부근에서 이미 형성된 개질층에 레이저빔이 조사되는 것을 억제하고, 개질층에서의 레이저빔의 반사 또는 산란을 방지하여, 누설광에 의한 디바이스의 손상을 방지할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of this point, and it is an object of the present invention to provide a method of manufacturing a semiconductor device, in which, when a wafer on which at least one line to be divided is formed discontinuously, It is possible to prevent the laser beam from being irradiated to the already formed modified layer in the vicinity of the intersection where the laser beam is confronted with the T-shaped path so as to prevent reflection or scattering of the laser beam in the modified layer, And a method of processing a wafer.
본 발명에 의하면, 제1 방향으로 형성된 복수의 제1 분할 예정 라인과 상기 제1 방향과 교차하는 제2 방향으로 형성된 복수의 제2 분할 예정 라인으로 구획된 각 영역에 디바이스가 형성되고, 상기 제1 분할 예정 라인과 상기 제2 분할 예정 라인 중 적어도 상기 제2 분할 예정 라인이 비연속으로 형성되는 웨이퍼를 개개의 디바이스칩으로 분할하는 웨이퍼의 가공 방법으로서, 상기 제1 분할 예정 라인을 따라서, 웨이퍼에 대하여 투과성을 갖는 파장의 레이저빔을 웨이퍼의 이면측으로부터 웨이퍼의 내부에 집광하도록 조사하여, 웨이퍼의 내부에 상기 제1 분할 예정 라인을 따르는 복수층의 제1 방향 개질층을 형성하는 제1 방향 개질층 형성 단계와, 상기 제1 방향 개질층 형성 단계를 실시한 후, 상기 제2 분할 예정 라인을 따라서, 웨이퍼에 대하여 투과성을 갖는 파장의 레이저빔을 웨이퍼의 이면측으로부터 웨이퍼의 내부에 집광하도록 조사하여, 웨이퍼의 내부에 상기 제2 분할 예정 라인을 따르는 복수층의 제2 방향 개질층을 형성하는 제2 방향 개질층 형성 단계와, 상기 제1 방향 개질층 형성 단계 및 상기 제2 방향 개질층 형성 단계를 실시한 후, 웨이퍼에 외력을 부여하여, 상기 제1 방향 개질층 및 상기 제2 방향 개질층을 파단 기점으로 웨이퍼를 상기 제1 분할 예정 라인 및 상기 제2 분할 예정 라인을 따라서 파단시킴으로써 개개의 디바이스칩으로 분할하는 분할 단계를 구비하고, 상기 제2 방향 개질층 형성 단계는, 상기 제1 방향 개질층이 형성된 상기 제1 분할 예정 라인에 T자 경로가 되도록 교차하는 상기 제2 분할 예정 라인의 내부에 제2 방향 개질층을 형성하는 T자 경로 가공 단계를 포함하고, 상기 T자 경로 가공 단계에서는, 레이저빔의 집광점이 T자 경로의 교점에 접근함에 따라서 상기 집광점을 웨이퍼의 이면측으로 서서히 상승시켜 원추형상의 레이저빔이 제1 방향 개질층을 지나가지 않도록 제어하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다. According to the present invention, a device is formed in each of the areas partitioned by a plurality of first dividing lines formed in a first direction and a plurality of second dividing lines formed in a second direction intersecting the first direction, A method of processing a wafer in which wafers in which at least the second dividing line is formed discontinuously among the first dividing line and the second dividing line are divided into individual device chips, In a first direction in which a plurality of first direction modification layers along the first dividing line are formed in the wafer, and the first direction modification layer is formed in the inside of the wafer so as to condense the laser beam, After the reforming layer forming step and the first direction reforming layer forming step are performed, A second direction reforming layer forming step of forming a plurality of layers of a second direction modification layer along the second dividing line in the wafer by irradiating the wafer with a laser beam of a wavelength having a wavelength from the back surface side of the wafer to the inside of the wafer, And forming the first direction modification layer and the second direction modification layer on the wafer so as to apply an external force to the wafer so that the first direction modification layer and the second direction modification layer And a dividing step of dividing the device chip into individual device chips by breaking along the first dividing line and the second dividing line, wherein the second direction modifying layer forming step is a step of dividing the first direction modifying layer And a T-shaped path forming step of forming a second direction modification layer inside the second dividing line to be intersected so as to form a T-shaped path on the dividing line, In the laser beam path processing step, as the light-converging point of the laser beam approaches the intersection of the T-shaped path, the light-converging point is gradually raised toward the back side of the wafer so that the conical laser beam does not pass through the first direction- A method of processing a wafer is provided.
본 발명의 웨이퍼의 가공 방법에 의하면, T자 경로 가공 단계에서는, 레이저빔의 집광점이 T자 경로의 교점에 접근함에 따라서 그 집광점을 웨이퍼의 이면측으로 서서히 상승시켜 원추형상의 레이저빔이 제1 방향 개질층을 지나가지 않도록 제어함으로써, 제2 방향 개질층을 형성할 때에 원추형상의 레이저빔이 제1 방향 개질층에 충돌하지 않기 때문에, 레이저빔의 산란 또는 반사에 의한 누설광이 발생하지 않아, 누설광이 디바이스를 어택하여 디바이스에 손상을 준다고 하는 문제를 해소할 수 있다. 따라서, 디바이스의 품질을 저하시키지 않고, 분할 예정 라인을 따라서 웨이퍼의 내부에 적정한 개질층을 형성할 수 있다. According to the processing method of a wafer of the present invention, in the T-shaped path processing step, as the converging point of the laser beam approaches the intersection of the T-shaped path, the converging point thereof is gradually raised toward the back side of the wafer, The conical laser beam does not collide with the first direction reforming layer when forming the second direction reforming layer by controlling so as not to pass through the reforming layer so that leakage light due to scattering or reflection of the laser beam is not generated, It is possible to solve the problem that the light attacks the device and damages the device. Therefore, an appropriate modified layer can be formed inside the wafer along the line to be divided without deteriorating the quality of the device.
도 1은 본 발명의 웨이퍼의 가공 방법을 실시하기에 적합한 레이저 가공 장치의 사시도이다.
도 2는 레이저빔 발생 유닛의 블럭도이다.
도 3은 본 발명의 웨이퍼의 가공 방법으로 가공되기에 적합한 반도체 웨이퍼의 사시도이다.
도 4는 제1 방향 개질층 형성 단계를 나타내는 사시도이다.
도 5는 제1 방향 개질층 형성 단계를 나타내는 모식적 단면도이다.
도 6은 T자 경로 가공 단계를 나타내는 모식적 평면도이다.
도 7은 T자 경로 가공 단계를 나타내는 단면도이다.
도 8은 분할 장치의 사시도이다.
도 9는 분할 단계를 나타내는 단면도이다. Fig. 1 is a perspective view of a laser machining apparatus suitable for carrying out a method of processing a wafer of the present invention. Fig.
2 is a block diagram of the laser beam generating unit.
3 is a perspective view of a semiconductor wafer suitable for processing by the method of processing a wafer of the present invention.
4 is a perspective view showing a first direction modification layer forming step.
5 is a schematic sectional view showing a first direction reforming layer forming step.
6 is a schematic plan view showing a T-shaped path processing step.
7 is a cross-sectional view showing the T-shaped path forming step.
8 is a perspective view of the dividing device.
9 is a sectional view showing a dividing step.
이하, 본 발명의 실시형태를 도면을 참조하여 상세히 설명한다. 도 1을 참조하면, 본 발명 실시형태의 웨이퍼의 가공 방법을 실시하기에 적합한 레이저 가공 장치(2)의 사시도가 나타나 있다. 레이저 가공 장치(2)는, 정지 베이스(4) 상에 탑재된 Y축 방향으로 신장되는 한 쌍의 가이드 레일(6)을 포함한다. BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Referring to Fig. 1, there is shown a perspective view of a laser machining apparatus 2 suitable for carrying out a method of processing a wafer according to an embodiment of the present invention. The laser processing apparatus 2 includes a pair of
Y축 이동 블록(8)이, 볼나사(10) 및 펄스 모터(12)로 구성되는 Y축 이송 기구(Y축 이송 수단)(14)에 의해 인덱싱 이송 방향, 즉 Y축 방향으로 이동하게 된다. Y축 이동 블록(8) 상에는, X축 방향으로 신장되는 한 쌍의 가이드 레일(16)이 고정된다. The Y-
X축 이동 블록(18)이, 볼나사(20) 및 펄스 모터(22)로 구성되는 X축 이송 기구(X축 이송 수단)(28)에 의해, 가이드 레일(16)에 안내되어 가공 이송 방향, 즉 X축 방향으로 이동하게 된다. The X
X축 이동 블록(18) 상에는 원통형 지지 부재(30)를 통해 척테이블(24)이 탑재된다. 척테이블(24)에는, 도 4에 나타내는 고리형 프레임(F)을 클램핑하는 복수(본 실시형태에서는 4개)의 클램프(26)가 설치된다. A chuck table 24 is mounted on the
베이스(4)의 후방에는 칼럼(32)이 세워져 설치된다. 칼럼(32)에는, 레이저빔 조사 유닛(34)의 케이싱(36)이 고정된다. 레이저빔 조사 유닛(34)은, 케이싱(36) 내에 수용된 레이저빔 발생 유닛(35)과, 케이싱(36)의 선단에 부착된 집광기(레이저 헤드)(38)를 포함한다. 집광기(38)는 상하 방향(Z축 방향)으로 미동 가능하게 케이싱(36)에 부착된다. At the rear of the base (4), a column (32) is set up. In the
레이저빔 발생 유닛(35)은, 도 2에 나타낸 바와 같이, 파장 1342 nm의 펄스 레이저를 발진하는 YAG 레이저 발진기 또는 YVO4 레이저 발진기 등의 레이저 발진기(42)와, 반복 주파수 설정 수단(44)과, 펄스폭 조정 수단(46)과, 레이저 발진기(42)로부터 발진된 펄스 레이저빔의 파워를 조정하는 파워 조정 수단(48)을 포함한다. 2, the laser
레이저빔 조사 유닛(34)의 케이싱(36)의 선단에는, 척테이블(24)에 유지된 웨이퍼(11)를 촬상하는 현미경 및 카메라를 갖춘, 촬상 유닛(40)이 장착된다. 집광기(38)와 촬상 유닛(40)은 X축 방향으로 정렬되어 설치된다. An
도 3을 참조하면, 본 발명의 웨이퍼의 가공 방법에 의해 가공되기에 적합한 반도체 웨이퍼(이하, 단순히 웨이퍼로 약칭하는 경우가 있음)(11)의 표면측 사시도가 나타나 있다. 웨이퍼(11)의 표면(11a)에는, 제1 방향으로 연속적으로 형성된 복수의 제1 분할 예정 라인(13a)과, 제1 분할 예정 라인(13a)과 직교하는 방향으로 비연속적으로 형성된 복수의 제2 분할 예정 라인(13b)이 형성되고, 제1 분할 예정 라인(13a)과 제2 분할 예정 라인(13b)으로 구획된 영역에 LSI 등의 디바이스(15)가 형성된다. Referring to Fig. 3, there is shown a front side perspective view of a semiconductor wafer 11 (hereinafter, simply referred to as a wafer) suitable for being processed by the method of processing a wafer of the present invention. A plurality of first dividing
본 발명 실시형태의 웨이퍼의 가공 방법을 실시하는 데에 있어서, 웨이퍼(11)는, 그 표면이, 외주부가 고리형 프레임(F)에 접착된 점착 테이프인, 다이싱 테이프(T)에 접착되는, 프레임 유닛의 형태로 이루어지고, 이 프레임 유닛의 형태로 웨이퍼(11)는 척테이블(24) 상에 배치되어 다이싱 테이프(T)를 통해 흡인 유지되며, 고리형 프레임(F)은 클램프(26)에 의해 클램핑되어 고정된다. In carrying out the processing method of the wafer of the embodiment of the present invention, the surface of the
특별히 도시하지 않지만, 본 발명의 웨이퍼의 가공 방법에서는, 우선 척테이블(24)에 흡인 유지된 웨이퍼(11)를 레이저 가공 장치(2)의 촬상 유닛(40)의 바로 아래에 위치 부여하고, 촬상 유닛(40)에 의해 웨이퍼(11)를 촬상하며, 제1 분할 예정 라인(13a)을 집광기(38)와 X축 방향으로 정렬시키는 얼라이먼트를 실시한다. Although not specifically shown, in the method of processing a wafer of the present invention, the
이어서, 척테이블(24)을 90° 회전시키고 나서, 제1 분할 예정 라인(13a)과 직교하는 방향으로 신장되는 제2 분할 예정 라인(13b)에 관해서도 동일한 얼라이먼트를 실시하고, 얼라이먼트의 데이터를 레이저 가공 장치(2)의 컨트롤러의 RAM에 저장한다. Subsequently, the chuck table 24 is rotated by 90 degrees, and then the second alignment scheduled
레이저 가공 장치(2)의 촬상 유닛(40)은 통상 적외선 카메라를 구비하고 있기 때문에, 이 적외선 카메라에 의해 웨이퍼(11)의 이면(11b)측으로부터 웨이퍼(11)를 투과하여 표면(11a)에 형성된 제1 및 제2 분할 예정 라인(13a, 13b)을 검출할 수 있다. Since the
얼라이먼트 실시후, 제1 분할 예정 라인(13a)을 따라서 웨이퍼(11)의 내부에 제1 방향 개질층(17)을 형성하는 제1 방향 개질층 형성 단계를 실시한다. 이 제1 방향 개질층 형성 단계에서는, 도 4 및 도 5에 나타낸 바와 같이, 웨이퍼에 대하여 투과성을 갖는 파장(예컨대 1342 nm)의 레이저빔의 집광점을 집광기(38)에 의해 웨이퍼(11)의 내부에 위치 부여하여, 웨이퍼(11)의 이면(11b)측으로부터 제1 분할 예정 라인(13a)에 조사하고, 척테이블(24)을 도 5에서 화살표 X1 방향으로 가공 이송함으로써, 웨이퍼(11)의 내부에 제1 분할 예정 라인(13a)을 따르는 제1 방향 개질층(17)을 형성한다. After the alignment, the first direction modification layer forming step for forming the first
바람직하게는, 집광기(38)를 상측으로 단계적으로 이동시켜, 웨이퍼(11)의 내부에 제1 분할 예정 라인(13a)을 따르는 복수층의 제1 방향 개질층(17), 예컨대 5층의 제1 방향 개질층(17)을 형성한다. Preferably, the
개질층(17)은, 밀도, 굴절률, 기계적 강도나 그 밖의 물리적 특성이 주위와는 상이한 상태가 된 영역을 말하며, 용융 재고화층으로서 형성된다. 이 제1 방향 개질층 형성 단계에서의 가공 조건은, 예컨대 다음과 같이 설정된다. The modified
광원 : LD 여기 Q 스위치 Light source: LD excitation Q switch
Nd : YVO4 펄스 레이저Nd: YVO4 pulsed laser
파장 : 1342 nm Wavelength: 1342 nm
반복 주파수 : 50 kHz Repetition frequency: 50 kHz
평균 출력 : 0.5 W Average power: 0.5 W
집광 스폿 직경 : φ 3 ㎛ Condensing spot diameter:? 3 占 퐉
가공 이송 속도 : 200 mm/sMachining feed rate: 200 mm / s
제1 방향 개질층 형성 단계를 실시한 후, 연장 방향(신장 방향)의 단부가 제1 분할 예정 라인(13a)에 T자 경로가 되도록 맞부딪히는 제2 분할 예정 라인(13b)을 따라서, 웨이퍼(11)에 대하여 투과성을 갖는 파장(예컨대 1342 nm)의 레이저빔을 웨이퍼(11)의 내부에 집광하도록 조사하여, 웨이퍼(11)의 내부에 제2 분할 예정 라인(13b)을 따르는 제2 방향 개질층(19)을 형성하는 제2 방향 개질층 형성 단계를 실시한다. After the first direction modification layer forming step is performed, the wafer 11 (11) along the second dividing
이 제2 방향 개질층 형성 단계에서는, 척테이블(24)을 90° 회전시킨 후, 웨이퍼(11)의 내부에 제2 분할 예정 라인(13b)을 따르는 복수층의 제2 방향 개질층(19)을 형성한다. In this second direction reforming layer forming step, after the chuck table 24 is rotated by 90 degrees, a plurality of second
제2 방향 개질층 형성 단계는, 제1 방향 개질층(17)이 형성된 제1 분할 예정 라인(13a)에 T자 경로가 되도록 교차하는 제2 분할 예정 라인(13b)의 내부에 제2 방향 개질층(19)을 형성하는 T자 경로 가공 단계를 포함한다.The second direction reforming layer forming step is a step of forming a second
이 T자 경로 가공 단계를 도 7을 참조하여 설명한다. 여기서, 집광기(38)에 내장된 집광 렌즈의 개구수는 일반적으로 큰 값으로 설정되기 때문에, 레이저빔(LB)은 도 7에 나타낸 바와 같은 원추형상으로 집광된다. This T-path processing step will be described with reference to FIG. Here, since the numerical aperture of the condenser lens incorporated in the
본 발명의 T자 경로 가공 단계에서는, 도 6 및 도 7에 나타낸 바와 같이, 레이저빔(LB)의 집광점이 T자 경로의 교점에 접근함에 따라서 레이저빔(LB)의 집광점을 웨이퍼(11)의 이면(11b)측으로 서서히 상승시켜 원추형상의 레이저빔(LB)의 일부가 먼저 형성된 제1 방향 개질층(17)을 지나가지 않도록 제어한다. 6 and 7, as the light-converging point of the laser beam LB approaches the intersection of the T-shaped path, the light-converging point of the laser beam LB is moved to the
복수층의 제2 방향 개질층(19)을 형성할 때에도, 레이저빔(LB)의 집광점이 T자 경로의 교점에 접근함에 따라서 집광점을 웨이퍼(11)의 이면(11b)측으로 서서히 상승시켜, 원추형상의 레이저빔(LB)의 일부가 먼저 형성된 제1 방향 개질층(17)을 지나가지 않도록 제어한다. The light condensing point gradually rises toward the
제2 분할 예정 라인(13b)이 제1 분할 예정 라인(13a)에 T자 경로가 되도록 맞부딪히는 위치의 X좌표, Y 좌표가 미리 판명되어 있기 때문에, 이것을 레이저 가공 장치(2)의 컨트롤러의 메모리에 미리 저장해 둔다. 그리고, 레이저빔(LB)의 집광점을 서서히 상승시키는 집광점의 좌표도 미리 메모리에 저장해 둔다. Since the X coordinate and the Y coordinate of the position where the
이와 같이 집광점의 좌표치를 미리 메모리에 저장해 두는 것에 의해, 레이저 가공 장치(2)의 컨트롤러는 T자 경로 가공 단계에서의 집광점의 위치를 웨이퍼(11)의 이면(11b)측으로 서서히 상승시키도록 자동적으로 제어한다. By storing the coordinate value of the light-converging point in the memory in advance, the controller of the laser machining apparatus 2 gradually increases the position of the light-converging point in the T-path processing step toward the
본 발명의 T자 경로 가공 단계에 있어서, 레이저빔(LB)의 집광점이 T자 경로의 교점에 접근함에 따라서 집광점을 웨이퍼(11)의 이면(11b)측으로 서서히 상승시켜 원추형상의 레이저빔(LB)의 일부가 먼저 형성된 제1 방향 개질층(17)을 지나가지 않도록 제어하기 때문에, T자 경로 가공 단계를 실시할 때에 원추형상의 레이저빔이 제1 방향 개질층(17)에 충돌하지 않아, 레이저빔의 산란 또는 반사에 의한 누설광이 발생하지 않는다. 따라서, 누설광이 디바이스(15)를 어택하여 디바이스(15)에 손상을 준다고 하는 문제를 해소할 수 있다. The converging point of the laser beam LB gradually approaches the intersection of the T-shaped path and gradually increases toward the
제1 방향 개질층 형성 단계 및 제2 방향 개질층 형성 단계를 실시한 후, 웨이퍼(11)에 외력을 부여하여, 제1 방향 개질층(17) 및 제2 방향 개질층(19)을 파단 기점으로 웨이퍼(11)를 제1 분할 예정 라인(13a) 및 제2 분할 예정 라인(13b)을 따라서 파단하여, 개개의 디바이스칩으로 분할하는 분할 단계를 실시한다. An external force is applied to the
이 분할 단계는, 예컨대 도 8에 나타낸 바와 같은 분할 장치(익스팬드 장치)(50)를 사용하여 실시한다. 도 8에 나타내는 분할 장치(50)는, 고리형 프레임(F)을 유지하는 프레임 유지 수단(52)과, 프레임 유지 수단(52)에 유지된 고리형 프레임(F)에 장착되는 다이싱 테이프(T)를 확장시키는 테이프 확장 수단(54)을 구비한다. This dividing step is carried out, for example, by using a dividing device (expanding device) 50 as shown in Fig. 8 has a frame holding means 52 for holding an annular frame F and a dicing
프레임 유지 수단(52)은, 고리형의 프레임 유지 부재(56)와, 프레임 유지 부재(56)의 외주에 설치된 고정 수단으로서의 복수의 클램프(58)로 구성된다. 프레임 유지 부재(56)의 상면은 고리형 프레임(F)을 배치하는 배치면(56a)을 형성하고, 이 배치면(56a) 상에 고리형 프레임(F)이 배치된다. The frame holding means 52 is constituted by an annular
그리고, 배치면(56a) 상에 배치된 고리형 프레임(F)은, 클램프(58)에 의해 프레임 유지 수단(52)에 고정된다. 이와 같이 구성된 프레임 유지 수단(52)은 테이프 확장 수단(54)에 의해 상하 방향으로 이동 가능하게 지지된다. The annular frame F disposed on the
테이프 확장 수단(54)은, 고리형의 프레임 유지 부재(56)의 내측에 설치된 확장 드럼(60)을 구비한다. 확장 드럼(60)의 상단은 덮개(62)로 폐쇄된다. 이 확장 드럼(60)은, 고리형 프레임(F)의 내경보다 작고, 고리형 프레임(F)에 장착된 다이싱 테이프(T)에 접착되는 웨이퍼(11)의 외경보다 큰 내경을 갖는다. The tape expanding means 54 includes an
확장 드럼(60)은 그 하단에 일체적으로 형성된 지지 플랜지(64)를 갖는다. 테이프 확장 수단(54)은 또한, 고리형의 프레임 유지 부재(56)를 상하 방향으로 이동시키는 구동 수단(66)을 구비한다. 이 구동 수단(66)은 지지 플랜지(64) 상에 설치된 복수의 에어 실린더(68)로 구성되고, 그의 피스톤 로드(70)는 프레임 유지 부재(56)의 하면에 연결된다. The expansion drum (60) has a support flange (64) integrally formed at the lower end thereof. The tape extending means 54 further includes a drive means 66 for moving the annular
복수의 에어 실린더(68)로 구성되는 구동 수단(66)은, 고리형의 프레임 유지 부재(56)를, 그 배치면(56a)이 확장 드럼(60)의 상단인 덮개(62)의 표면과 대략 동일 높이가 되는 기준 위치와, 확장 드럼(60)의 상단보다 소정량 하측의 확장 위치의 사이에서 상하 방향으로 이동시킨다. The driving means 66 constituted by the plurality of
이상과 같이 구성된 분할 장치(50)를 이용하여 실시하는 웨이퍼(11)의 분할 단계에 관해 도 9를 참조하여 설명한다. 도 9의 (A)에 나타낸 바와 같이, 웨이퍼(11)를 다이싱 테이프(T)를 통해 지지한 고리형 프레임(F)을, 프레임 유지 부재(56)의 배치면(56a) 상에 배치하고, 클램프(58)에 의해 프레임 유지 부재(56)에 고정한다. 이 때, 프레임 유지 부재(56)는 그 배치면(56a)이 확장 드럼(60)의 상단과 대략 동일 높이가 되는 기준 위치에 위치 부여된다. The dividing step of the
이어서, 에어 실린더(68)를 구동시켜 프레임 유지 부재(56)를 도 9의 (B)에 나타내는 확장 위치로 하강시킨다. 이에 따라, 프레임 유지 부재(56)의 배치면(56a) 상에 고정되는 고리형 프레임(F)을 하강시키기 때문에, 고리형 프레임(F)에 장착된 다이싱 테이프(T)는 확장 드럼(60)의 상단 가장자리에 접촉하여 주로 반경 방향으로 확장된다. Then, the
그 결과, 다이싱 테이프(T)에 접착되는 웨이퍼(11)에는 방사형으로 인장력이 작용한다. 이와 같이 웨이퍼(11)에 방사형으로 인장력이 작용하면, 제1 분할 예정 라인(13a)을 따라서 형성된 제1 방향 개질층(17) 및 제2 분할 예정 라인(13b)을 따라서 형성된 제2 방향 개질층(19)이 분할 기점이 되어, 웨이퍼(11)가 제1 분할 예정 라인(13a) 및 제2 분할 예정 라인(13b)을 따라서 파단되고, 개개의 디바이스칩(21)으로 분할된다. As a result, a tensile force acts radially on the
전술한 실시형태에서는, 본 발명의 가공 방법의 가공 대상이 되는 웨이퍼로서 반도체 웨이퍼(11)에 관해 설명했지만, 본 발명의 가공 대상이 되는 웨이퍼는 이것에 한정되는 것이 아니며, 사파이어를 기판으로 하는 광디바이스 웨이퍼 등의 다른 웨이퍼에도, 본 발명의 가공 방법은 동일하게 적용할 수 있다. Although the
11 : 반도체 웨이퍼
13a : 제1 분할 예정 라인
13b : 제2 분할 예정 라인
15 : 디바이스
17 : 제1 방향 개질층
19 : 제2 방향 개질층
24 : 척테이블
34 : 레이저빔 조사 유닛
35 : 레이저빔 발생 유닛
38 : 집광기(레이저 헤드)
40 : 촬상 유닛
50 : 분할 장치11:
13b: second dividing line 15: device
17: first direction reforming layer 19: second direction reforming layer
24: chuck table 34: laser beam irradiation unit
35: laser beam generating unit 38: condenser (laser head)
40: image pickup unit 50:
Claims (1)
상기 제1 분할 예정 라인을 따라서, 웨이퍼에 대하여 투과성을 갖는 파장의 레이저빔을 웨이퍼의 이면측으로부터 웨이퍼의 내부에 집광하도록 조사하여, 웨이퍼의 내부에 상기 제1 분할 예정 라인을 따르는 복수층의 제1 방향 개질층을 형성하는 제1 방향 개질층 형성 단계와,
상기 제1 방향 개질층 형성 단계를 실시한 후, 상기 제2 분할 예정 라인을 따라서, 웨이퍼에 대하여 투과성을 갖는 파장의 레이저빔을 웨이퍼의 이면측으로부터 웨이퍼의 내부에 집광하도록 조사하여, 웨이퍼의 내부에 상기 제2 분할 예정 라인을 따르는 복수층의 제2 방향 개질층을 형성하는 제2 방향 개질층 형성 단계와,
상기 제1 방향 개질층 형성 단계 및 상기 제2 방향 개질층 형성 단계를 실시한 후, 웨이퍼에 외력을 부여하여, 상기 제1 방향 개질층 및 상기 제2 방향 개질층을 파단 기점으로 웨이퍼를 상기 제1 분할 예정 라인 및 상기 제2 분할 예정 라인을 따라서 파단시킴으로써 개개의 디바이스칩으로 분할하는 분할 단계를 구비하고,
상기 제2 방향 개질층 형성 단계는, 상기 제1 방향 개질층이 형성된 상기 제1 분할 예정 라인에 T자 경로가 되도록 교차하는 상기 제2 분할 예정 라인의 내부에 제2 방향 개질층을 형성하는 T자 경로 가공 단계를 포함하고,
상기 T자 경로 가공 단계에서는, 레이저빔의 집광점이 T자 경로의 교점에 접근함에 따라서 상기 집광점을 웨이퍼의 이면측으로 서서히 상승시켜 원추형상의 레이저빔이 제1 방향 개질층을 지나가지 않도록 제어하는 것을 특징으로 하는 웨이퍼의 가공 방법. A device is formed in each of the areas divided by a plurality of first dividing lines formed in a first direction and a plurality of second dividing lines formed in a second direction intersecting the first direction, And dividing the wafer in which at least the second dividing line is formed discontinuously among the second dividing lines into individual device chips,
A laser beam of a wavelength having a transmittance to the wafer is irradiated along the first line to be divided so as to condense the laser beam from the back side of the wafer into the inside of the wafer to form a plurality of layers A first direction reforming layer forming step of forming a one-way reforming layer,
After the first direction modification layer forming step is performed, a laser beam of a wavelength having a transmittance to the wafer is irradiated along the second dividing line to be condensed on the inside of the wafer from the back side of the wafer, A second direction modification layer formation step of forming a plurality of second direction modification layers along the second dividing line,
Wherein the first direction modification layer and the second direction modification layer formation step are performed by applying an external force to the wafer so that the first direction modification layer and the second direction modification layer are used as break origins, Divided into individual device chips by breaking along the expected line to be divided and the second predetermined line to be divided,
Wherein the second direction modification layer forming step includes a step of forming a second direction modification layer in the second dividing line intersecting the first dividing line where the first dividing line is formed, And a second step of forming a second substrate,
In the T-shaped path processing step, as the light-converging point of the laser beam approaches the intersection of the T-shaped path, the light-converging point is gradually raised toward the back side of the wafer so that the conical laser beam does not pass through the first direction- Wherein the wafer is processed by the method.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2015-217353 | 2015-11-05 | ||
JP2015217353A JP6576212B2 (en) | 2015-11-05 | 2015-11-05 | Wafer processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170053113A true KR20170053113A (en) | 2017-05-15 |
KR102488216B1 KR102488216B1 (en) | 2023-01-12 |
Family
ID=58739882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160141850A KR102488216B1 (en) | 2015-11-05 | 2016-10-28 | Wafer processing method |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6576212B2 (en) |
KR (1) | KR102488216B1 (en) |
CN (1) | CN107030389B (en) |
TW (1) | TWI685886B (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6855127B2 (en) * | 2017-06-05 | 2021-04-07 | 株式会社ディスコ | Chip manufacturing method |
JP6903532B2 (en) * | 2017-09-20 | 2021-07-14 | キオクシア株式会社 | Semiconductor devices and their manufacturing methods |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10305420A (en) | 1997-03-04 | 1998-11-17 | Ngk Insulators Ltd | Method for fabricating matrix made up of oxide single crystal and method for manufacturing functional device |
JP3408805B2 (en) | 2000-09-13 | 2003-05-19 | 浜松ホトニクス株式会社 | Cutting origin region forming method and workpiece cutting method |
JP2007021514A (en) * | 2005-07-13 | 2007-02-01 | Seiko Epson Corp | Scribe forming method, and substrate with division projected line |
JP2010123723A (en) | 2008-11-19 | 2010-06-03 | Disco Abrasive Syst Ltd | Laser processing method of wafer |
KR20110014102A (en) * | 2009-08-04 | 2011-02-10 | 가부시기가이샤 디스코 | Processing method of wafer |
JP2011108708A (en) * | 2009-11-13 | 2011-06-02 | Disco Abrasive Syst Ltd | Method of processing wafer |
JP2012028452A (en) * | 2010-07-21 | 2012-02-09 | Hamamatsu Photonics Kk | Laser processing method |
JP2012028450A (en) * | 2010-07-21 | 2012-02-09 | Hamamatsu Photonics Kk | Laser processing method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4471852B2 (en) * | 2005-01-21 | 2010-06-02 | パナソニック株式会社 | Semiconductor wafer, manufacturing method using the same, and semiconductor device |
JP4630731B2 (en) * | 2005-05-30 | 2011-02-09 | 株式会社ディスコ | Wafer division method |
JP6214192B2 (en) * | 2013-04-11 | 2017-10-18 | 株式会社ディスコ | Processing method |
JP6062315B2 (en) * | 2013-04-24 | 2017-01-18 | 株式会社ディスコ | Wafer processing method |
JP6148075B2 (en) * | 2013-05-31 | 2017-06-14 | 株式会社ディスコ | Laser processing equipment |
JP6113019B2 (en) * | 2013-08-07 | 2017-04-12 | 株式会社ディスコ | Wafer division method |
-
2015
- 2015-11-05 JP JP2015217353A patent/JP6576212B2/en active Active
-
2016
- 2016-10-06 TW TW105132382A patent/TWI685886B/en active
- 2016-10-28 KR KR1020160141850A patent/KR102488216B1/en active IP Right Grant
- 2016-11-01 CN CN201610943406.2A patent/CN107030389B/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10305420A (en) | 1997-03-04 | 1998-11-17 | Ngk Insulators Ltd | Method for fabricating matrix made up of oxide single crystal and method for manufacturing functional device |
JP3408805B2 (en) | 2000-09-13 | 2003-05-19 | 浜松ホトニクス株式会社 | Cutting origin region forming method and workpiece cutting method |
JP2007021514A (en) * | 2005-07-13 | 2007-02-01 | Seiko Epson Corp | Scribe forming method, and substrate with division projected line |
JP2010123723A (en) | 2008-11-19 | 2010-06-03 | Disco Abrasive Syst Ltd | Laser processing method of wafer |
KR20110014102A (en) * | 2009-08-04 | 2011-02-10 | 가부시기가이샤 디스코 | Processing method of wafer |
JP2011108708A (en) * | 2009-11-13 | 2011-06-02 | Disco Abrasive Syst Ltd | Method of processing wafer |
JP2012028452A (en) * | 2010-07-21 | 2012-02-09 | Hamamatsu Photonics Kk | Laser processing method |
JP2012028450A (en) * | 2010-07-21 | 2012-02-09 | Hamamatsu Photonics Kk | Laser processing method |
Also Published As
Publication number | Publication date |
---|---|
CN107030389B (en) | 2020-06-12 |
TWI685886B (en) | 2020-02-21 |
KR102488216B1 (en) | 2023-01-12 |
JP2017092128A (en) | 2017-05-25 |
CN107030389A (en) | 2017-08-11 |
TW201719729A (en) | 2017-06-01 |
JP6576212B2 (en) | 2019-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5162163B2 (en) | Wafer laser processing method | |
KR20170053114A (en) | Wafer processing method | |
JP2007173475A (en) | Method for dividing wafer | |
TWI701730B (en) | Wafer processing method | |
KR20160086263A (en) | Wafer processing method | |
KR20170053113A (en) | Wafer processing method | |
KR102488215B1 (en) | Wafer processing method | |
JP2008227276A (en) | Method of dividing wafer | |
KR20170053111A (en) | Wafer processing method | |
JP2017059686A (en) | Wafer processing method | |
JP6525840B2 (en) | Wafer processing method | |
TWI697040B (en) | Wafer processing method | |
JP2017059688A (en) | Wafer | |
JP6525833B2 (en) | Wafer processing method | |
JP6529404B2 (en) | Wafer processing method | |
JP6532366B2 (en) | Wafer processing method | |
JP2024042769A (en) | Chip manufacturing method | |
JP2017069287A (en) | Wafer processing method | |
JP2013081949A (en) | Semiconductor substrate ablation method | |
JP2017059685A (en) | Wafer processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |