KR20140013522A - 박막트랜지스터, 액정표시소자 및 그 제조방법 - Google Patents
박막트랜지스터, 액정표시소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20140013522A KR20140013522A KR1020120080843A KR20120080843A KR20140013522A KR 20140013522 A KR20140013522 A KR 20140013522A KR 1020120080843 A KR1020120080843 A KR 1020120080843A KR 20120080843 A KR20120080843 A KR 20120080843A KR 20140013522 A KR20140013522 A KR 20140013522A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- drain electrode
- source electrode
- layer
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 39
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 62
- 238000004519 manufacturing process Methods 0.000 title abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 239000010410 layer Substances 0.000 claims description 217
- 238000000034 method Methods 0.000 claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 20
- 239000011241 protective layer Substances 0.000 claims description 11
- 229910016027 MoTi Inorganic materials 0.000 claims description 10
- 230000005684 electric field Effects 0.000 claims 1
- 239000011810 insulating material Substances 0.000 description 11
- 239000010949 copper Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 3
- 239000005078 molybdenum compound Substances 0.000 description 3
- 150000002752 molybdenum compounds Chemical class 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000012780 transparent material Substances 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910019923 CrOx Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 제조공정을 단순화할 수 있는 박막트랜지스터 제조방법에 관한 것으로, 기판을 제공하는 단계; 기판위에 게이트전극을 형성하는 단계; 상기 게이트전극이 형성된 기판에 게이트절연층을 형성하는 단계; 상기 게이트절연층 위에 소스전극 및 드레인전극을 형성하는 단계; 상기 소스전극 및 드레인전극 사이의 게이트절연층 위에 반도체층을 형성하는 단계로 구성된다.
Description
본 발명은 액정표시소자에 관한 것으로, 특히 제조공정이 단순화되고 효율이 향상된 박막트랜지스터를 구비한 액정표시소자 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시소자(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시소자는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시소자에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 박막트랜지스터(Thin Film Transistor)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이러한 액정표시소자는 포토마스크 및 포토레지스트를 이용한 포토공정에 의해 형성되는데, 이러한 포토공정을 이용한 종래 액정표시소자 제조방법을 설명한다.
도 1a-도 1g는 종래 액정표시소자의 제조방법을 나타내는 도면이다. 실질적으로 액정표시소자는 복수의 화소로 이루어져 있지만, 이하에서는 설명의 편의를 위해 하나의 화소에 대해서만 설명한다.
우선, 도 1a에 도시된 바와 같이, 제1기판(10)상에 금속을 적층하고 제1마스크에 의해 식각하여 게이트전극(21)을 형성한다. 이어서, 도 1b에 도시된 바와 같이, 게이트전극(21)이 형성된 제1기판(10)에 게이트절연층(12)을 형성하고 그 위에 IGZO(Indium Gallium Zinc Oxide)와 같은 투명산화물반도체물질을 적층하고 제2마스크에 의해 식각하여 산화물반도체층(22)을 형성한다.
그 후, 도 1c에 도시된 바와 같이, 산화물반도체층(22)이 형성된 제1기판(1)상에 무기절연물질을 적층한 후 제3마스크에 의해 식각하여 산화물반도체층(22) 위에 에치스토퍼(etch stopper;23)를 형성한다. 상기 에치스토퍼(23)는 이후의 소스전극 및 드레인전극을 형성하기 위해 금속을 식각액에 의해 식각할 때, 상기 식각액을 차단함으로써 산화물반도체층(22)이 상기 식각액에 의해 식각됨으로써 불량이 발생하는 것을 방지하기 위한 것이다.
이어서, 도 1d에 도시된 바와 같이, 제1기판(10) 전체에 걸쳐 금속을 적층한 후 제4마스크에 의해 식각하여 산화물반도체층(22)의 상부 및 게이트절연층(12) 상부에 소스전극(25) 및 드레인전극(26)을 형성한다. 이때, 상기 산화물반도체층(22)의 상부에는 무기절연물질로 이루어진 에치스토퍼(23)가 형성되어 있기 때문에, 식각액에 의해 상기 금속층을 식각할 때 에치스토퍼(23)에 의해 식각이 정지되어 그 하부의 산화물반도체층(22)이 식각되는 것을 방지할 수 있게 된다.
그 후, 도 1e에 도시된 바와 같이, 제1기판(10) 상에 무기절연물질 또는 유기절연물질을 적층하여 보호층(14)을 형성한 후, 제5마스크에 의해 식각하여 드레인전극(26)을 노출시키는 컨택홀(15)을 상기 보호층(14)에 형성한다.
이어서, 도 1f에 도시된 바와 같이, 보호층(14) 상부 및 컨택홀(15) 내부에 투명도전물질을 적층하고 제6마스크에 의해 식각하여 드레인전극(26)과 전기적으로 접속되는 화소전극(18)을 형성한다.
그 후, 도 1g에 도시된 바와 같이, 제2기판(40)에 블랙매트릭스(42)와 컬러필터층(44) 및 공통전극(46)을 형성한 후, 제1기판(10)과 합착하고 제1기판(10)과 제2기판(40) 사이에 액정층(30)을 형성하여 액정표시소자를 완성한다.
상기 블랙매트릭스(42)는 화상비표시영역으로 광이 투과하여 화질이 저하되는 것을 방지하며, 컬러필터층(44)은 R,G,B컬러필터층으로 이루어져 실제 컬러를 구현한다.
상기한 바와 같이, 종래 액정표시소자 제조방법에서는 게이트전극 형성용 제1마스크, 반도체층 형성용 제2마스크, 에치스토퍼 형성용 제3마스크, 소스전극 및 드레인전극 형성용 제4마스크, 컨택홀 형성용 제5마스크, 화소전극 형성용 제6마스크 등 총 6개의 마스크가 필요하게 된다.
통상적으로, 마스크에 의한 포토공정은 포토레지스트(photo resist) 도포, 현상, 식각, 스트립(strip), 세정공정을 거치게 된다. 즉, 하나의 포토공정이 복잡한 다수의 공정으로 이루어지며, 따라서 하나의 포토공정이 추가되는 경우 될 때마다 다수의 공정이 추가되고 이에 따른 비용의 증가가 발생하게 된다.
상술한 종래 액정표시소자 제조방법에서는 6개의 마스크공정이 필요하므로, 제조공정이 대단히 복잡하게 되며, 그 결과 고가의 제조비용이 필요하게 된다. 또한, 종래 액정표시소자 제조방법에서는 6개의 마스크공정이 필요하므로, 다량의 화학약품, 예를 들면 현상액, 식각액, 스트립제 등이 필요하게 되는데, 이러한 다량의 화학약품의 사용은 환경을 오염시키는 주요한 원인이 되고 있었다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 제조공정이 단순화되고 제조비용을 절감할 수 있는 박막트랜지터 및 액정표시소자 제조방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명에 따른 박막트랜지스터는 기판에 형성된 게이트전극; 상기 게이트전극 위에 형성된 게이트절연층; 상기 게이트절연층 위에 형성된 소스전극 및 드레인전극; 및 상기 소스전극 및 드레인전극 사이의 게이트절연층 사이 및 소스전극 드레인전극 위에 형성된 반도체층으로 구성된다.
상기 반도체층은 산화물반도체층을 포함한다. 소스전극 및 드레인전극은 게이트절연층 위에 형성되고 ITO 또는 MoTi로 이루어진 제1소스전극 및 제1드레인전극, 상기 제1소스전극 및 제1드레인전극 위에 형성되고, Cu로 이루어진 제2소스전극 및 제2드레인전극으로 구성되고 상기 제1소스전극 및 제1드레인전극이 제2소스전극 및 제2드레인전극 보다 넓은 면적으로 형성되어 제1소스전극 및 제1드레인전극의 일부 영역이 외부로 노출되며, 노출된 제1소스전극 및 제1드레인전극 위에 반도체층이 형성되어 제1소스전극 및 제1드레인전극과 오믹컨택되는 것을 특징으로 한다.
또한 박막트랜지스터 제조방법은 기판을 제공하는 단계; 기판 위에 게이트전극을 형성하는 단계; 상기 게이트전극이 형성된 기판에 게이트절연층을 형성하는 단계; 상기 게이트절연층 위에 소스전극 및 드레인전극을 형성하는 단계; 상기 소스전극 및 드레인전극 사이의 게이트절연층 위에 반도체층을 형성하는 단계로 구성된다.
이때, 상기 소스전극 및 드레인전극을 형성하는 단계는 ITO나 MoTi로 이루어진 도전층 및 Cu로 이루어진 금속층을 게이트절연층 위에 형성하는 단계; 상기 금속층 위에 포토레지스트층을 형성하는 단계; 하프톤마스크에 의해 서로 두께가 다른 제1포토레지스트패턴을 형성하는 단계; 상기 제1포토레지스트패턴을 이용하여 도전층 및 금속층을 한꺼번에 식각하는 단계; 상기 제1포토레지스트패턴을 에이싱하여 금속층의 일부 영역이 노출되는 제2포토레지스트패턴을 형성하는 단계; 및 제2포토레지스트패턴을 이용하여 노출된 금속층을 식각하여 일부 영역이 노출된 제1소스전극 및 제1드레인전극과 상기 제1소스전극 및 제1드레인전극 위에 형성된 제2소스전극과 제2드레인전극을 형성하는 단계로 구성된다.
본 발명에서는 게이트전극 형성용 제1마스크, 소스전극 및 드레인전극 형성용 제2마스크, 산화물반도체층 형성용 제3마스크, 보호층의 컨택홀 형성용 제4마스크, 화소전극 형성용 제5마스크 등 총 5개의 마스크만이 필요하게 되며, 에치스토퍼 형성용 마스크가 필요없게 되므로, 종래에 비해 1회의 마스크공정이 감소하게 되므로, 전체적인 공정이 단순화되고 제조비용을 감축할 수 있게 된다.
또한, 에치스토퍼가 필요없게 되므로, 공정마진을 최소화할 수 있게 되어 채널의 길이를 최소화할 수 있게 되어 박막트랜지스터의 크기를 최소화할 수 있게 되며, 소스전극 및 드레인전극과 게이트전극 사이의 오버랩영역이 증가에 의한 기생용량의 증가를 방지할 수 있게 된다.
도 1a-도 1g는 종래 액정표시소자 제조방법을 나타내는 도면.
도 2는 본 발명의 일실시예에 따른 액정표시소자의 구조를 나타내는 단면도.
도 3a-도 3i는 본 발명에 따른 액정표시소자의 제조방법을 나타내는 도면.
도 4는 본 발명의 다른 실시예에 따른 액정표시소자의 제조방법을 나타내는 도면.
도 5는 본 발명의 또 다른 실시예에 따른 액정표시소자의 제조방법을 나타내는 도면.
도 2는 본 발명의 일실시예에 따른 액정표시소자의 구조를 나타내는 단면도.
도 3a-도 3i는 본 발명에 따른 액정표시소자의 제조방법을 나타내는 도면.
도 4는 본 발명의 다른 실시예에 따른 액정표시소자의 제조방법을 나타내는 도면.
도 5는 본 발명의 또 다른 실시예에 따른 액정표시소자의 제조방법을 나타내는 도면.
이하, 첨부한 도면을 참조하여 본 발명에 대해 상세히 설명한다.
본 발명에서는 에치스토퍼공정을 제거함으로써 제조공정을 단순화하고 제조비용을 절감한다. 에치스토퍼는 소스전극 및 드레인전극 형성시, 금속층을 식각할 때 하부의 반도체층이 식각액에 의해 식각되어 불량으로 되는 것을 방지하기 위한 것이다. 본 발명에서는 소스전극 및 드레인전극 형성용 금속층을 식각할 때 식각액이 반도체층에 영향을 미치는 않는 구조로 박막트랜지스터를 형성하여 에치스토퍼를 박막트랜지스터의 구조에서 제거함으로써 제조공정을 단순화한다.
즉, 본 발명에서는 반도체층을 소스전극 및 드레인전극을 형성한 후 형성함으로써 소스전극 및 드레인전극 형성공정에 의해 반도체층이 영향을 받지 않도록 한다.
이러한 본 발명에서는 에치스토퍼를 박막트랜지스터의 구조로부터 제거함에 따라 제조공정의 단순화 및 제조비용의 절감이라는 효과뿐만 아니라 박막트랜지스터의 효율 감소방지, 기생용량의 감소라는 효과도 얻을 수 있게 된다.
에치스토퍼가 형성되는 경우, 마스크공정을 위해 공정마진을 고려해야만 한다. 따라서, 실제 박막트랜지스터를 설계했을 때 공정마진에 의해 반도체층의 채널의 길이가 증가하고 되며, 그 결과 박막트랜지스터의 크기가 증가하게 되고 박막트랜지스터의 스위칭속도의 저하와 같은 박막트랜지스터의 효율이 저하하게 된다. 또한, 소스전극 및 드레인전극과 게이트전극 사이의 오버랩영역이 증가하게 되어 기생용량이 증가하게 된다.
그러나, 본 발명과 같이 에치스토퍼를 제거하는 경우, 에치스토퍼를 형성하기 위한 별도의 공정마진을 고려할 필요가 없기 때문에, 반도체층의 채널길이 증가에 따른 크기의 증가나 효율의 저하, 소스전극 및 드레인전극과 게이트전극 사이의 오버랩영역의 증가에 의한 기생용량이 증가를 방지할 수 있게 된다.
도 2는 본 발명의 일실시예에 따른 액정표시소자 제조방법을 나타내는 도면이다. 실질적으로 액정표시소자에서는 서로 수직방향으로 배치되는 복수의 게이트라인과 데이터라인에 의해 정의되는 복수의 화소가 형성되지만, 도면에서는 설명의 편의를 위해 하나의 화소만을 도시하였다. 또한, 도면에서는 TN(Twisted Nematic)모드 액정표시소자가 개시되어 있지만, 본 발명이 TN모드 액정표시소자에만 한정되는 것이 아니라 IPS(In Plane Switching)모드 액정표시소자나 VA(Vertical Alignment)모드 액정표시소자 등에도 적용될 수 있을 것이다.
또한, 도 2에 도시된 박막트랜지스터의 구조는 액정표시소자에 적용되는 박막트랜지스터에만 한정되는 것이 아니라 유기발광표시소자나 전기영동 표시소자 등과 같은 다양한 표시소자에 적용되는 박막트랜지스터의 구조에도 적용될 수 있을 것이다.
도 2에 도시된 바와 같이, 본 발명에 따른 액정표시소자에서는 유리와 같은 투명물질로 이루어진 제1기판(110)의 각각의 화소에 박막트랜지스터가 형성된다.
박막트랜지스터는 제1기판(110) 위에 형성된 게이트전극(121)과, 상기 게이트전극(121) 위에 형성된 게이트절연층(112)과, 상기 게이트절연층(112) 위에 형성된 제1 및 제2소스전극(125a,125b)과 제1 및 제2드레인전극(126a,126b), 상기 제1 및 제2소스전극(125a,125b)과 제1 및 제2드레인전극(126a,126b) 사이의 게이트절연층(112) 상부 및 제1소스전극(125a)과 제1드레인전극(126a)의 일부 영역 위에 형성된 산화물반도체층(122)으로 이루어진다.
상기 게이트절연층(112)은 SiO2나 SiN2와 같은 무기절연물질로 형성된다. 상기 소스전극 및 드레인전극은 각각 2중의 층으로 형성되는데, 제1소스전극(125a) 및 제1드레인전극(126a)은 ITO(Indium Tin Oixde)과 같은 산화도전물질 또는 MoTi와 같은 몰리브덴화합물로 형성되고, 제2소스전극(125b) 및 제2드레인전극(126b)은 구리(Cu)와 같이 전도도가 좋은 금속으로 형성된다.
이때, 상기 제2소스전극(125b) 및 제2드레인전극(126b)은 제1소스전극(125a) 및 제1드레인전극(126a) 보다 작은 크기로 형성되어 제1소스전극(125a) 및 제1드레인전극(126a)의 일부 영역, 엄밀하게 말해서 서로 마주하는 제1소스전극(125a) 및 제1드레인전극(126a)의 일부 영역 위에 제2소스전극(125b) 및 제2드레인전극(126b)이 형성되지 않고 외부로 노출된다.
산화물반도체층(122)은 IGZO나 ZTO(Zinc Tin Oixde)와 같은 산화물반도체물질로 이루어지며, 소스전극(125a,125b)과 드레인전극(126a,126b) 사이의 게이트절연층(112) 상부 및 노출된 제1소스전극(125a) 및 제1드레인전극(126a)의 일부 영역 위에 형성되어 채널을 형성한다.
박막트랜지스터가 형성된 제1기판(110) 위에는 SiO2나 SiN2와 같은 무기절연물질, 포토아크릴이나 BCB(Benzo Cyclo Butene)와 같은 유기절연물질로 이루어진 보호층(114)이 형성되고, 상기 보호층(114) 위에는 ITO(Indium Tin Oixde)와 IZO(Indium Zin Oxide)와 같은 투명도전물질로 이루어진 화소전극(118)이 형성되어 보호층(114)에 형성된 컨택홀(115)을 통해 박막트랜지스터의 제2드레인전극(126b)과 전기적으로 접속된다.
유리와 같은 투명물질로 이루어진 제2기판(140)에는 Cr이나 CrO2와 같은 금속 또는 금속산화물질로 이루어진 블랙매트릭스(142) 및 컬러필터층(144)이 형성된다.
상기 블랙매트릭스(142)는 화상비표시영역으로 광이 투과하여 화질이 저하되는 것을 방지하기 위한 것으로, 박막트랜지스터 형성영역, 게이트라인 및 데이터라인 형성영역 등에 배치된다. 컬러필터층(144)은 R,G,B컬러필터층으로 형성되어, 실제 컬러를 구현한다.
도면에는 도시하지 않았지만, 상기 컬러필터층(144) 위에는 컬러필터층(144)을 보호하고 편평도를 향상시키기 위한 오버코트층(overcoat layer)가 형성될 수도 있다. 상기 컬러필터층(144) 또는 오버코트층 위에는 ITO나 IZO로 이루어진 공통전극(146)이 형성된다.
상기 제1기판(110) 및 제2기판(140) 사이에는 액정층(130)이 형성되고 상기 제1기판(110)과 제2기판(140)이 실런트(도면표시하지 않음)에 의해 실링되어 액정표소자가 완성된다.
상술한 바와 같이, 본 발명에서는 산화물반도체층(122)의 일부가 제1소스전극(125a) 및 제1드레인전극(126a)위에 형성된다. 종래 산화물 박막트랜지스터에서는 산화물반도체층(122)이 소스전극 및 드레인전극 하부에 형성되어 산화물반도체층의 형성 후, 소스전극 및 드레인전극을 형성한다. 따라서, 종래 산화물 박막트랜지스터에서는 산화물반도체층을 형성하고 소스전극 및 드레인전극을 형성하므로, 소스전극 및 드레인전극의 형성시 사용되는 식각액이 이미 형성된 산화물반도체층에 작용하여 산화물반도체층을 파손하게 되어 불량이 발생한다. 종래에는 이러한 산화물반도체층이 파손을 방지하기 위해 에치스토퍼가 필요하였다.
반면에, 본 발명에서는 소스전극(125a,125b) 및 드레인전극(126a,126b)를 형성한 후, 산화물반도체층(122)을 형성하므로, 소스전극(125a,125b) 및 드레인전극(126a,126b)을 형성하기 위한 식각액이 산화물반도체층(122)에 작용하지 않기 때문에, 산화물반도체층(122)이 파손되지 않으며, 따라서 별도의 에치스토퍼가 필요없게 된다.
한편, 본 발명에서 소스전극 및 드레인전극은 각각 이중의 층으로 형성되며, 이때 하부의 제1소스전극(125a) 및 제1드레인전극(126a)이 상부의 제2소스전극(125b) 및 제2드레인전극(126b) 보다 넓은 면적으로 형성되어 상기 제1소스전극(125a) 및 제1드레인전극(126a)의 일부가 외부로 노출되며, 산화물반도체층(122)의 일부가 상기 노출된 제1소스전극(125a) 및 제1드레인전극(126a) 위에 형성된다.
이와 같이, 제1소스전극(125a) 및 제1드레인전극(126a)을 노출하고 산화물반도체층(122)을 노출된 제1소스전극(125a) 및 제1드레인전극(126a) 위에 형성하는 것은 산화물반도체층(122)과 제1소스전극(125a) 및 제1드레인전극(126a) 사이에 오믹컨택을 형성하기 위해서이다.
앞서 언급한 바와 같이, 본 발명에서는 제2소스전극(125b) 및 제2드레인전극(126b)을 전기전도도가 좋은 구리로 형성하여 박막트랜지스터의 특성을 향상시키는데, 이러한 구리는 IGZO나 ZTO 등의 산화물반도체층과 접촉하는 경우 오믹컨택을 형성할 수 없게 되어, 채널을 통해 신호의 이동이 불가능하게 된다.
이러한 문제를 해결하기 위해, 본 발명에서는 IGZO나 ZTO 등의 산화물반도체층과 오믹컨택 특성이 좋은 ITO등의 산화도전물질이나 MoTi과 같은 몰리브텐화합물을 제1소스전극(125a) 및 제1드레인전극(126a)으로 형성하고 이 제1소스전극(125a) 및 제1드레인전극(126a)에 산화물반도체층을 접촉시킨다. 이때, 외부로 노출되는 제1소스전극(125a) 및 제1드레인전극(126a)의 폭(x)은 2<x<10㎛으로 형성하여, 충분한 오믹컨택영역을 확보함과 동시에 박막트랜지스터의 크기가 증가하는 것을 방지하는 것이 바람직하다.
이와 같이, 상기 제1소스전극(125a) 및 제1드레인전극(126a) 위에는 전기이동도가 좋은 제2소스전극(125b) 및 제2드레인전극(126b)이 형성되므로, 전도특성도 좋고 산화물반도체층(122)과의 오믹컨택 특성도 좋은 소스전극 및 드레인전극의 형성이 가능하게 된다.
이하, 상기와 같은 구조의 액정표시소자를 제조하는 방법을 도면을 참조하여 상세히 설명한다.
도 3a-도 3i는 본 발명에 따른 액정표시소자 제조방법을 나타내는 도면이다.
우선, 도 3a에 도시된 바와 같이, 유리나 플라스틱과 같은 투명한 물질로 이루어진 제1기판(110) 전체에 걸쳐 Al, AlNd와 같은 Al합금, Cu, Mo, Ta, Au 등과 같은 금속을 스퍼터링방법에 의해 적층한 후, 제1마스크를 이용하여 식각하여 게이트전극(121)을 형성한다. 이때, 도면에는 도시하지 않았지만, 상기 게이트전극(121)을 형성함과 동시에 게이트라인을 형성한다.
도면에는 자세히 도시하지 않았지만, 상기 제1마스크를 이용한 포토공정은 금속층 위에 포토레지스트층를 적층하고 현상하여 포토레지스트패턴을 형성한 후, 상기 포토레지스트패턴에 의해 금속층의 일부를 블로킹한 상태에서 식각액을 작용함으로써 게이트전극(121)을 형성한다.
이어서, 도 3b에 도시된 바와 같이, 제1기판(110) 전체에 걸쳐 PECVD(Plasma Enhanced Chemical Vapor Deposition)법에 의해 무기절연물질로 이루어진 게이트절연층(112)을 형성하고 그 위에 스퍼터링(sputtering)법에 의해 ITO나 MoTi와 같은 도전층(151)을 약 500Å 이하의 두께 및 구리 등의 전도성이 좋은 금속으로 이루어진 금속층(152)을 약 2000Å 이상의 두께로 연속적으로 형성한 후, 상기 금속층(152) 위에 포토레지스트층(154)을 형성한다.
이때, 상기 게이트절연층(112)으로는 SiO2와 SiN2 등의 다양한 무기절연물질이 사용될 수 있지만, 이후 형성되는 산화물반도체층과의 접촉특성을 감안하면 SiO2로 게이트절연층(112)을 형성하는 것이 바람직하다.
그 후, 도 3c에 도시된 바와 같이, 광차단영역, 광투과영역 및 부분적으로 광이 투과하는 반투과영역으로 구성된 하프톤마스크(도면표시하지 않음)을 상기 포토레지스트층(154) 위에 배치한 후, 자외선과 같은 광을 조사하고 현상액을 작용하여 제1포토레지스트패턴(154a)을 형성한 후 식각액을 작용한다. 이때, 하프톤마스크에 의해 포토레지스트층(154)에 조사되는 광량에 차이가 발생하기 때문에, 제1포토레지스트패턴(154a)은 두께가 서로 다른 두개의 영역으로 형성된다.
이어서, 도 3d에 도시된 바와 같이, 제1포토레지스트패턴(154a)으로 도전층(151) 및 금속층(152)을 블로킹한 상태에서 식각액을 작용하면, 상기 도전층(151) 및 금속층(152)이 한꺼번에 식각되어 제1소스전극(125a) 및 제1드레인전극(126a)이 형성되고 상기 제1소스전극(125a) 및 제1드레인전극(126a) 위에 동일한 면적의 금속층(152a,152b)이 각각 형성된다.
그 후, 도 3e에 도시된 바와 같이, 상기 제1포토레지스트패턴(154a)을 에이싱(ashing)하여 두께가 얇은 영역의 포토레지스트를 제거하여 금속층(152a,152b)의 일부 영역이 노출되는 제2포토레지스트패턴(154b)을 형성한 후, 상기 제2포토레지스트패턴(154b)으로 상기 금속층(152a,152b)의 일부를 블로킹한 상태에서 상기 금속층(152a,152b)을 식각하면, 도 3f에 도시된 바와 같이 제1소스전극(125a) 및 제1드레인전극(126a)의 일부가 노출되는 제2소스전극(125b) 및 제2드레인전극(126b)이 형성된다. 이때, 상기 제1소스전극(125a) 및 제1드레인전극(126a)의 노출되는 영역은 약 2<x<10㎛의 폭(x)으로 형성되는 것이 바람직하다.
그 후, 도 3g에 도시된 바와 같이, 제1기판(110) 전체에 걸쳐서 스퍼터링법에 의해 산화물반도체를 약 300-700Å의 두께, 바람직하게는 약 500Å 두께로 적층하고 식각하여 제1소스전극(125a) 및 제1드레인전극(126a) 사이의 게이트절연층(112) 상부 및 제1소스전극(125a) 및 제1드레인전극(126a)의 노출된 영역에 산화물반도체층(122)을 형성한다.
이때, 상기 산화물반도체로는 가시광선을 투과시킬 수 있을 정도의 밴드갭을 갖는 산화계물질이 사용될 수 있다. 예를 들어, 상기 산화물반도체층(122)은 대략 3eV 이상의 밴드갭을 산화계물질을 사용하여 가시광선보다 짧은 파장 영역의 광은 차단하고 가시광선영역의 광은 투과시키는 특성을 갖게 된다. 이러한 산화물반도체로는 Zn, In, Ga 또는 이들의 혼합물을 포함하는 산화물, 예를 들면 IGZO나 ZTO 등을 사용할 수 있다.
이어서, 도 3h에 도시된 바와 같이, 제1기판(110) 전체에 걸쳐 SiO2나 SiN2와 같은 무기절연물질, 또는 포토아크릴이나 BCB(Benzo Cyclo Butene)와 같은 유기절연물질을 적층하여 보호층(114)을 형성한 후 제4마스크에 이용해서 박막트랜지스터의 제2드레인전극(126b) 위에 컨택홀(115)을 형성하여 상기 제2드레인전극(126b)을 노출시킨다.
그 후, 보호층(114) 및 컨택홀(115) 내부에 ITO나 IZO와 같은 투명도전물질을 스퍼터링법에 의해 적층한 후 제5마스크를 이용해 식각하여 상기 보호층(114) 위에 상기 컨택홀(115)을 통해 제2드레인전극(126b)과 전기적으로 접속되는 화소전극(118)을 형성한다.
이어서, 도 3g에 도시된 바와 같이, 유리나 플라스틱과 같은 투명한 제2기판(140) 위에 Cr이나 CrOx으로 이루어진 블랙매트릭스(142)와 컬러필터층(146)을 형성한 후, 그 위에 ITO나 IZO로 이루어진 투명한 공통전극(146)을 형성한다. 이때, 상기 컬러필터층(146) 위에 오버코트층을 형성할 수도 있다. 이어서, 제1기판(110)과 제2기판(140) 중 적어도 하나의 기판의 외곽영역에 실런트(도면표시하지 않음)를 도포한 후 압력을 인가하여 상기 제1기판(110) 및 제2기판(140)을 합착하고, 제1기판(110) 및 제2기판(140) 사이에 액정을 주입하여 액정층(130)을 형성함으로써 액정표시소자를 완성한다.
상술한 바와 같이, 본 발명에서는 소스전극(125a,125b) 및 드레인전극(126a,126b)을 형성한 후, 산화물반도체층(122)을 형성한다. 따라서, 소스전극(125a,125b) 및 드레인전극(126a,126b)을 식각하기 위해 사용되는 식각액이 산화물반도체층(122)에는 전혀 영향을 미칠 수 없게 되므로, 식각액이 산화물반도체층(122)을 도달하여 산화물반도체층(122)의 일부를 식각하는 것을 방지하기 위한 종래의 에치스토퍼를 형성할 필요가 없게 된다.
따라서, 본 발명에서는 게이트전극 형성용 제1마스크, 소스전극 및 드레인전극 형성용 제2마스크, 산화물반도체층 형성용 제3마스크, 보호층의 컨택홀 형성용 제4마스크, 화소전극 형성용 제5마스크 등 총 5개의 마스크만이 필요하게 되며, 에치스토퍼 형성용 마스크가 필요없게 된다. 이와 같이, 본 발명에서는 종래에 비해 1회의 마스크공정이 감소하게 되므로, 전체적인 공정이 단순화되고 제조비용을 감축할 수 있게 된다.
또한, 본 발명에서는 소스전극 및 드레인전극을 전도성이 좋은 금속과 산화물반도체와의 오믹접촉특성이 좋은 도전물질로 형성함으로써 신호지연을 방지함과 동시에 오믹접촉을 형성할 수 있게 된다.
한편, 상술한 본 발명에 따른 액정표시소자의 구조 및 제조방법의 설명에서는 특정 구조의 액정표시소자를 예를 들어 설명했지만, 본 발명이 이러한 구조에만 한정되는 것은 아니다.
본 발명의 가장 중요한 핵심은 산화물반도체층(122)이 소스전극(125a,125b) 및 드레인전극(126a,126b)의 형성공정 이후에 형성되어 산화물반도체층(122)의 일부가 소스전극(125a,125b) 및 드레인전극(126a,126b) 위에 형성되는 것이다. 따라서, 이러한 구조를 갖는 박막트랜지스터가 적용된 모든 구조의 액정표시소자에 적용될 수 있을 것이다. 다시 말해서, 공통전극 및 화소전극이 각각 제1기판에 형성되는 IPS모드 액정표시소자나 VA모드 액정표시소자 등에 적용될 수 있을 것이다. 또한, 스위칭소자로서 박막트랜지스터를 사용하는 다른 평판표시소자, 예를 들면 유기전계발광 표시소자나 전기영동 표시소자에도 적용될 수 있을 것이다.
또한, 상술한 설명에서는 반도체층으로서 산화물반도체층을 특정하여 언급하고 있지만, 본 발명이 이러한 산화물반도체층에만 한정되는 것이라 아니라 비정질실리콘층(a-Si layer), 결정질실리콘층, 유기반도체층에도 적용될 수 있을 것이다.
도 4는 본 발명의 다른 실시예에 따른 액정표시소자의 구조를 나타내는 도면이다. 도 4에 도시된 바와 같이, 이 실시예의 구조는 도 2에 도시된 액정표시소자의 구조와는 유사하므로, 동일한 구조에 대해서는 설명을 생략하고 다른 구조에 대해서만 설명한다.
도 4에 도시된 바와 같이, 이 실시예의 박막트랜지스터는 제1기판(210)에 형성된 게이트전극(221)과, 상기 게이트전극(221)이 형성된 제1기판(210) 전체에 걸쳐 형성된 게이트절연층(212)과, 상기 게이트절연층(212) 위에 일정 거리 이격된 상태로 형성된 소스전극(225) 및 드레인전극(226)과, 상기 소스전극(225) 및 드레인전극(226) 사이의 게이트절연층(212) 상부 및 소스전극(225)과 드레인전극(226)의 상부에 형성된 산화물반도체층(222)으로 구성된다. 상기 산화물반도체층(222)은 소스전극(225)과 드레인전극(226)의 상부 일부 영역에 형성되어, 보호층(214)에 형성된 컨택홀은 산화물반도체층(222)이 형성되지 않은 영역의 드레인전극(226)을 노출시키며, 화소전극(218)은 컨택홀을 통해 상기 노출된 드레인전극(226)과 접속된다.
이러한 구조의 액정표시소자에서는 소스전극(225) 및 드레인전극(226)이 Mo과 같이 산화물반도체와 오믹컨택이 가능한 금속으로 이루어진다. 즉, 도 2에 도시된 실시예의 액정표시소자에서는 오믹컨택특성이 좋은 산화도전물질 또는 몰리브덴화합물을 산화물반도체층과는 접촉하는 오믹컨택층으로 형성하고 그 위에 도전성이 좋은 구리 등의 금속을 형성하는데 반해, Mo은 도전성도 좋고 오믹컨택특성도 좋으므로 2중의 층을 형성할 필요가 없게 된다.
이 실시예의 액정표시소자에서는 소스전극(225) 및 드레인전극(226)이 하나의 층으로 이루어지므로, 2중의 층중 상부층의 일부를 식각하여 노출할 필요가 없으므로, 도 2에 도시된 실시예의 액정표시소자와는 달리 고가의 하프톤마스크를 사용할 필요가 없이 일반적인 포토마스크에 의해 Mo과 같은 금속을 식각함으로써 소스전극(225) 및 드레인전극(226)을 형성할 수 있게 된다.
물론, 이러한 구조에서는 Mo와 산화물반도체의 오믹컨택특성이 ITO나 MoTi과 산화물반도체와의 오믹컨택특성보다 나쁠 수 있다, 그러나, 이 구조에서는 필요에 따라 소스전극(225) 및 드레인전극(226) 상부의 거의 전체 영역(물론, 드레인전극(226)의 화소전극(218)과 접촉하는 영역을 제외한)에 산화물반도체층을 형성할 수 있으므로, 도 2에 도시된 구조의 액정표시소자에 비해 소스전극(225) 및 드레인전극(226)와 산화물반도체층(222) 사이의 컨택면적을 크게 할 수 있게 되어 원하는 오믹컨택효율을 얻을 수 있게 된다.
도 5는 본 발명의 또 다른 실시예에 따른 액정표시소자의 구조를 나타내는 도면이다. 이 실시예에서도 도 2에 도시된 액정표시소자의 구조와 동일한 구조에 대해서는 설명을 생략하고 다른 구조에 대해서만 설명한다.
도 5에 도시된 바와 같이, 이 실시예의 액정표시소자에 형성된 박막트랜지스터는 제1기판(310)에 형성된 게이트전극(321)과, 상기 게이트전극(321)이 형성된 제1기판(310) 전체에 걸쳐 형성된 게이트절연층(312)과, 상기 게이트절연층(312) 위에 일정 거리 이격된 상태로 형성된 소스전극(325) 및 드레인전극(326)과, 상기 소스전극(325) 및 드레인전극(326) 사이의 게이트절연층(312) 상부에 형성된 산화물반도체층(322)으로 구성된다. 상기 박막트랜지스터 위에는 보호층(314)이 형성되고, 화소전극(318)이 보호층(314) 위에 형성되어 컨택홀을 통해 드레인전극(326)과 접속된다.
이 실시예의 구조에서는 산화물반도체층(322)이 소스전극(325) 및 드레인전극(326) 사이의 게이트절연층(312) 위에만 형성되고 소스전극(325) 및 드레인전극(326) 사이의 게이트절연층(312) 위에는 형성되지 않는다. 이때, 소스전극(325) 및 드레인전극(326)은 전도성도 훌륭하고 오믹컨택특성도 좋은 Mo로 이루어지며, 산화물반도체층(322)과 소스전극(325) 및 드레인전극(326)과의 접측은 소스전극(325) 및 드레인전극(326)의 측면을 통해 이루어진다. 따라서, 도 4에 도시된 구조의 액정표시소자에서는 소스전극 및 드레인전극의 두께가 약 2000Å으로 형성되지만, 이 실시예에서는 충분한 오믹컨택영역을 확보하기 위해 소스전극(325) 및 드레인전극(326)의 두께를 2000Å 이상, 예를 들면 3000Å 이상으로 형성하는 것이 바람직할 것이다.
이 구조의 액정표시소자에서도 소스전극(325) 및 드레인전극(326)이 하나의 층으로 이루어지므로, 2중의 층중 상부층의 일부를 식각하여 노출할 필요가 없으므로, 도 2에 도시된 실시예의 액정표시소자와는 달리 고가의 하프톤마스크를 사용할 필요가 없이 일반적인 포토마스크에 의해 Mo과 같은 금속을 식각함으로써 소스전극(325) 및 드레인전극(326)을 형성할 수 있게 된다.
본 발명에서는 박막트랜지스터와 액정표시소자의 구조 및 방법을 특정 구조 및 방법으로 설명하고 있지만, 본 발명이 이러한 특정 구조나 방법에 한정되는 것이 아니라 본 발명이 기본적인 개념을 응용하여 창안할 수 있는 모든 구조나 방법을 포함할 것이다.
110,140 : 기판 112 : 게이트절연층
114 : 보호층 115 : 컨택홀
118 : 화소전극 121 : 게이트전극
122 : 산화물반도체층 125a,125b : 소스전극
126a,126b : 드레인전극
114 : 보호층 115 : 컨택홀
118 : 화소전극 121 : 게이트전극
122 : 산화물반도체층 125a,125b : 소스전극
126a,126b : 드레인전극
Claims (25)
- 기판에 형성된 게이트전극;
상기 게이트전극 위에 형성된 게이트절연층;
상기 게이트절연층 위에 형성된 소스전극 및 드레인전극; 및
상기 소스전극 및 드레인전극 사이의 게이트절연층 사이 및 소스전극 드레인전극 위에 형성된 반도체층으로 구성된 박막트랜지스터. - 제1항에 있어서, 상기 반도체층은 산화물반도체층을 포함하는 것을 특징으로 하는 박막트랜지스터.
- 제1항에 있어서, 상기 소스전극 및 드레인전극은,
게이트절연층 위에 형성되고 ITO 또는 MoTi로 이루어진 제1소스전극 및 제1드레인전극; 및
상기 제1소스전극 및 제1드레인전극 위에 형성되고, Cu로 이루어진 제2소스전극 및 제2드레인전극으로 구성되며,
상기 제1소스전극 및 제1드레인전극이 제2소스전극 및 제2드레인전극 보다 넓은 면적으로 형성되어 제1소스전극 및 제1드레인전극의 일부 영역이 외부로 노출되며, 노출된 제1소스전극 및 제1드레인전극 위에 반도체층이 형성되어 제1소스전극 및 제1드레인전극과 오믹컨택되는 것을 특징으로 하는 박막트랜지스터. - 제3항에 있어서, 상기 제1소스전극 및 제1드레인전극의 노출되는 영역의 폭(x)은 2㎛<x<10㎛인 것을 특징으로 하는 박막트랜지스터.
- 제1항에 있어서, 소스전극 및 드레인전극은 Mo로 이루어진 것을 특징으로 하는 박막트랜지스터.
- 제5항에 있어서, 상기 반도체층은 소스전극 및 드레인전극의 측면과 오믹컨택되는 것을 특징으로 하는 박막트랜지스터.
- 기판을 제공하는 단계;
기판위에 게이트전극을 형성하는 단계;
상기 게이트전극이 형성된 기판에 게이트절연층을 형성하는 단계;
상기 게이트절연층 위에 소스전극 및 드레인전극을 형성하는 단계;
상기 소스전극 및 드레인전극 사이의 게이트절연층 위에 반도체층을 형성하는 단계로 구성된 박막트랜지스터 제조방법. - 제7항에 있어서, 상기 소스전극 및 드레인전극을 형성하는 단계는,
ITO나 MoTi로 이루어진 도전층 및 Cu로 이루어진 금속층을 게이트절연층 위에 형성하는 단계;
상기 금속층 위에 포토레지스트층을 형성하는 단계;
하프톤마스크에 의해 서로 두께가 다른 제1포토레지스트패턴을 형성하는 단계;
상기 제1포토레지스트패턴을 이용하여 도전층 및 금속층을 한꺼번에 식각하는 단계;
상기 제1포토레지스트패턴을 에이싱하여 금속층의 일부 영역이 노출되는 제2포토레지스트패턴을 형성하는 단계; 및
제2포토레지스트패턴을 이용하여 노출된 금속층을 식각하여 일부 영역이 노출된 제1소스전극 및 제1드레인전극과 상기 제1소스전극 및 제1드레인전극 위에 형성된 제2소스전극과 제2드레인전극을 형성하는 단계로 구성된 것을 특징으로 하는 박막트랜지스터 제조방법. - 제8항에 있어서, 상기 반도체층은 노출된 제1소스전극과 제1드레인전극 위에 배치되는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제7항에 있어서, 상기 소스전극 및 드레인전극을 형성하는 단계는,
Mo를 적층하는 단계; 및
적층된 Mo를 식각하는 단계로 구성된 박막트랜지스터 제조방법. - 제10항에 있어서, 상기 반도체층은 소스전극 및 드레인전극 사이의 게이트절연층 상부와 소스전극 및 드레인전극의 상부에 형성되는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제10항에 있어서, 상기 반도체층은 소스전극 및 드레인전극 사이의 게이트절연층 상부에 형성되어 소스전극 및 드레인전극의 측면과 접촉하는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제7항에 있어서, 상기 반도체층은 산화물반도체층을 포함하는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제1기판 및 제2기판;
상기 제1기판 및 제2기판 사이에 형성된 액정층;
제1기판에 형성된 게이트전극, 상기 게이트전극 위에 형성된 게이트절연층, 상기 게이트절연층 위에 형성된 소스전극 및 드레인전극, 상기 소스전극 및 드레인전극 사이의 게이트절연층 사이 및 소스전극 드레인전극 위에 형성된 반도체층으로 구성된 박막트랜지스터; 및
상기 액정층에 전계를 인가하는 공통전극 및 화소전극으로 구성된 액정표시소자. - 제14항에 있어서, 상기 소스전극 및 드레인전극은,
게이트절연층 위에 형성되고 ITO 또는 MoTi로 이루어진 제1소스전극 및 제1드레인전극; 및
상기 제1소스전극 및 제1드레인전극 위에 형성되고, Cu로 이루어진 제2소스전극 및 제2드레인전극으로 구성되며,
상기 제1소스전극 및 제1드레인전극이 제2소스전극 및 제2드레인전극 보다 넓은 면적으로 형성되어 제1소스전극 및 제1드레인전극의 일부 영역이 외부로 노출되며, 노출된 제1소스전극 및 제1드레인전극 위에 반도체층이 형성되어 제1소스전극 및 제1드레인전극과 오믹컨택되는 것을 특징으로 하는 액정표시소자. - 제14항에 있어서, 소스전극 및 드레인전극은 Mo로 이루어진 것을 특징으로 하는 액정표시소자.
- 제16항에 있어서, 상기 반도체층은 소스전극 및 드레인전극의 측면과 오믹컨택되는 것을 특징으로 하는 액정표시소자.
- 제14항에 있어서, 상기 반도체층은 산화물반도체층을 포함하는 것을 특징으로 하는 액정표시소자.
- 제1기판 및 제2기판을 제공하는 단계;
제1기판 위에 게이트전극을 형성하는 단계;
상기 게이트전극이 형성된 제1기판에 게이트절연층을 형성하는 단계;
상기 게이트절연층 위에 소스전극 및 드레인전극을 형성하는 단계;
상기 소스전극 및 드레인전극 사이의 게이트절연층 위에 반도체층을 형성하는 단계;
상기 반도체층이 형성된 제1기판에 보호층을 형성하는 단계;
공통전극 및 화소전극을 형성하는 단계; 및
제1기판 및 제2기판을 합착하는 단계로 구성된 액정표시소자 제조방법. - 제19항에 있어서, 상기 소스전극 및 드레인전극을 형성하는 단계는,
ITO나 MoTi로 이루어진 도전층 및 Cu로 이루어진 금속층을 게이트절연층 위에 형성하는 단계;
상기 금속층 위에 포토레지스트층을 형성하는 단계;
하프톤마스크에 의해 서로 두께가 다른 제1포토레지스트패턴을 형성하는 단계;
상기 제1포토레지스트패턴을 이용하여 도전층 및 금속층을 한꺼번에 식각하는 단계;
상기 제1포토레지스트패턴을 에이싱하여 금속층의 일부 영역이 노출되는 제2포토레지스트패턴을 형성하는 단계; 및
제2포토레지스트패턴을 이용하여 노출된 금속층을 식각하여 일부 영역이 노출된 제1소스전극 및 제1드레인전극과 상기 제1소스전극 및 제1드레인전극 위에 형성된 제2소스전극과 제2드레인전극을 형성하는 단계로 구성된 것을 특징으로 하는 액정표시소자 제조방법. - 제20항에 있어서, 상기 반도체층은 노출된 제1소스전극과 제1드레인전극 위에 배치되는 것을 특징으로 하는 액정표시소자 제조방법.
- 제19항에 있어서, 상기 소스전극 및 드레인전극을 형성하는 단계는,
Mo를 적층하는 단계; 및
적층된 Mo를 식각하는 단계로 구성된 액정표시소자 제조방법. - 제22항에 있어서, 상기 반도체층은 소스전극 및 드레인전극 사이의 게이트절연층 상부와 소스전극 및 드레인전극의 상부에 형성되는 것을 특징으로 하는 액정표시소자 제조방법.
- 제22항에 있어서, 상기 반도체층은 소스전극 및 드레인전극 사이의 게이트절연층 상부에 형성되어 소스전극 및 드레인전극의 측면과 접촉하는 것을 특징으로 하는 액정표시소자 제조방법.
- 제19항에 있어서, 상기 반도체층은 산화물반도체층을 포함하는 것을 특징으로 하는 박막트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120080843A KR101980752B1 (ko) | 2012-07-24 | 2012-07-24 | 박막트랜지스터, 액정표시소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120080843A KR101980752B1 (ko) | 2012-07-24 | 2012-07-24 | 박막트랜지스터, 액정표시소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140013522A true KR20140013522A (ko) | 2014-02-05 |
| KR101980752B1 KR101980752B1 (ko) | 2019-08-28 |
Family
ID=50263939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120080843A KR101980752B1 (ko) | 2012-07-24 | 2012-07-24 | 박막트랜지스터, 액정표시소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101980752B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170079638A (ko) * | 2015-12-30 | 2017-07-10 | 엘지디스플레이 주식회사 | 박막트랜지스터 및 그 제조방법, 박막트랜지스터를 포함하는 표시장치 |
| KR20170122356A (ko) * | 2016-04-26 | 2017-11-06 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 디스플레이 장치의 제조 방법 |
| CN109037350A (zh) * | 2018-08-01 | 2018-12-18 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004193248A (ja) * | 2002-12-10 | 2004-07-08 | Hitachi Ltd | 画像表示装置及びその製造方法 |
| JP2008010860A (ja) * | 2006-06-27 | 2008-01-17 | Lg Philips Lcd Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2010021170A (ja) * | 2008-07-08 | 2010-01-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
| KR20100127593A (ko) * | 2009-05-26 | 2010-12-06 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 및 그 제조방법 |
| JP2011192974A (ja) * | 2010-02-19 | 2011-09-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
2012
- 2012-07-24 KR KR1020120080843A patent/KR101980752B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004193248A (ja) * | 2002-12-10 | 2004-07-08 | Hitachi Ltd | 画像表示装置及びその製造方法 |
| JP2008010860A (ja) * | 2006-06-27 | 2008-01-17 | Lg Philips Lcd Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2010021170A (ja) * | 2008-07-08 | 2010-01-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
| KR20100127593A (ko) * | 2009-05-26 | 2010-12-06 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 및 그 제조방법 |
| JP2011192974A (ja) * | 2010-02-19 | 2011-09-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170079638A (ko) * | 2015-12-30 | 2017-07-10 | 엘지디스플레이 주식회사 | 박막트랜지스터 및 그 제조방법, 박막트랜지스터를 포함하는 표시장치 |
| KR20170122356A (ko) * | 2016-04-26 | 2017-11-06 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 디스플레이 장치의 제조 방법 |
| CN109037350A (zh) * | 2018-08-01 | 2018-12-18 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101980752B1 (ko) | 2019-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101287478B1 (ko) | 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법 | |
| KR101529557B1 (ko) | 프린지 필드형 액정표시장치의 제조방법 | |
| US10698276B2 (en) | Display device and method for fabricating the same | |
| CN108027541B (zh) | 薄膜晶体管基板及其制造方法 | |
| KR20130054780A (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| WO2015081652A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| KR20150045111A (ko) | 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법 | |
| KR101473675B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US9911765B2 (en) | Thin film transistor substrate including thin film transistor formed of oxide semiconductor and method for manufacturing the same | |
| KR20100034545A (ko) | 액정표시장치 및 그 제조방법 | |
| US9876039B2 (en) | Thin-film transistor substrate, thin-film transistor substrate manufacturing method, and liquid crystal display | |
| CN106997892B (zh) | 显示装置以及该显示装置的制造方法 | |
| KR101980751B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20160128518A (ko) | 표시장치 및 그 제조방법 | |
| KR101980752B1 (ko) | 박막트랜지스터, 액정표시소자 및 그 제조방법 | |
| US20200295053A1 (en) | Thin-film transistor substrate and method for manufacturing same | |
| US9081243B2 (en) | TFT substrate, method for producing same, and display device | |
| JP6584157B2 (ja) | 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置及び薄膜トランジスタの製造方法 | |
| KR101522240B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR102084397B1 (ko) | 액정표시장치의 제조방법 | |
| KR20150027361A (ko) | 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법 | |
| KR20120113430A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법 | |
| KR20130052798A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2012124194A (ja) | 薄膜トランジスタ、アクティブマトリクス基板、およびそれらの製造方法 | |
| KR102517447B1 (ko) | 유기전계 발광표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |