Nothing Special   »   [go: up one dir, main page]

KR20120061309A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20120061309A
KR20120061309A KR1020100122577A KR20100122577A KR20120061309A KR 20120061309 A KR20120061309 A KR 20120061309A KR 1020100122577 A KR1020100122577 A KR 1020100122577A KR 20100122577 A KR20100122577 A KR 20100122577A KR 20120061309 A KR20120061309 A KR 20120061309A
Authority
KR
South Korea
Prior art keywords
substrate
sacrificial layer
opening
forming
layer pattern
Prior art date
Application number
KR1020100122577A
Other languages
English (en)
Other versions
KR101732975B1 (ko
Inventor
박병률
최길현
방석철
문광진
임동찬
정덕영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100122577A priority Critical patent/KR101732975B1/ko
Priority to US13/240,040 priority patent/US8592310B2/en
Priority to DE102011087279A priority patent/DE102011087279A1/de
Priority to CN201110402768.8A priority patent/CN102569173B/zh
Priority to JP2011264735A priority patent/JP5916077B2/ja
Publication of KR20120061309A publication Critical patent/KR20120061309A/ko
Application granted granted Critical
Publication of KR101732975B1 publication Critical patent/KR101732975B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치의 제조 방법에 있어서, 제1 면 및 상기 제1 면에 반대하는 제2 면을 갖는 기판을 마련한다. 상기 제1 면으로부터 상기 기판의 두께 방향으로 연장하며 관통 전극이 형성될 영역에 희생막 패턴을 형성한다. 상기 기판의 제1 면 상에 형성되며, 상기 희생막 패턴 상에 위치하는 배선을 갖는 상부 배선층을 형성한다. 상기 기판의 상기 제2 면을 부분적으로 제거하여 상기 희생막 패턴을 노출시킨다. 상기 희생막 패턴을 상기 기판의 제2 면으로부터 제거하여 상기 배선을 노출시키는 개구부를 형성한다. 상기 개구부 내에 상기 배선과 전기적으로 연결되는 관통 전극을 형성한다.

Description

반도체 장치의 제조 방법{METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 관통 전극을 갖는 반도체 장치를 제조하는 방법에 관한 것이다.
최근 반도체 패키지는 전자기기의 집약적인 발달과 소형화에 따라 고집적화, 소형화, 고기능화의 추세에 따라 다양한 기술이 시도되고 있다. 특히, 실장 면적을 최소화하기 위하여 웨이퍼 레벨(level)에서 둘 이상의 단위 반도체 패키지를 적층하여 제조하는 적층 패키지(stack package)가 개발되고 있다.
상기 웨이퍼 레벨 적층 패키지에 있어서, 적층된 반도체 칩들은 상기 반도체 칩을 관통하는 관통 전극 또는 플러그를 포함할 수 있다. 상기 관통 전극은 금속 범프와 같은 접속 부재에 접합되어 상기 반도체 칩들을 서로 전기적으로 연결시킬 수 있다. 상기 관통 전극은 통상적으로 TSV(through silicon via)라 불리기도 한다. 상기 관통 전극의 재료에는 저저항을 갖는 구리(Cu)가 많이 이용되고 있다.
종래에는, 기판에 상기 관통 전극을 형성한 후에 상기 기판의 후면을 연마하여 상기 관통 전극을 상기 기판의 후면으로부터 노출시키고 있다. 이와 같은 공정에 의해, 구리와 같은 상기 관통 전극의 금속이 상기 기판 내부로 확산되어 상기 반도체 칩의 전기적 특성을 저하시키고, 제조비용의 상승을 초래한다. 또한, 상기 관통 전극의 금속과 상기 기판 사이의 열팽창 계수의 차이로 인한 열적 스트레스가 발생하고, 원하는 깊이의 관통 전극을 형성하는 데 제약이 따르는 문제점이 있다. 더욱이, 상기 관통 전극을 위한 개구부를 형성할 때, 상부 배선층과의 오정렬 문제가 있으며 또한 상기 개구부를 형성하는 사진 공정에서도 오정렬 문제가 발생하기 쉽다.
본 발명의 일 목적은 개선된 특성을 갖는 반도체 장치를 제조하는 방법을 제공하는 데 있다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상기 본 발명의 일 목적을 달성하기 위해 본 발명의 실시예들에 따른 반도체 장치의 제조 방법에 있어서, 제1 면 및 상기 제1 면에 반대하는 제2 면을 갖는 기판을 마련한다. 상기 제1 면으로부터 상기 기판의 두께 방향으로 연장하며 관통 전극이 형성될 영역에 희생막 패턴을 형성한다. 상기 기판의 제1 면 상에 형성되며, 상기 희생막 패턴 상에 위치하는 배선을 갖는 상부 배선층을 형성한다. 상기 기판의 상기 제2 면을 부분적으로 제거하여 상기 희생막 패턴을 노출시킨다. 상기 희생막 패턴을 상기 기판의 제2 면으로부터 제거하여 상기 배선을 노출시키는 개구부를 형성한다. 상기 개구부 내에 상기 배선과 전기적으로 연결되는 관통 전극을 형성한다.
예시적인 실시예들에 있어서, 상기 희생막 패턴을 형성하는 단계는, 상기 기판의 상기 제1 면으로부터 상기 기판의 두께 방향으로 연장하는 제2 개구부를 형성하는 단계, 상기 제2 개구부의 측벽 및 저면 상에 제1 절연막을 형성하는 단계, 상기 제1 절연막 상에 희생막을 형성하는 단계, 및 상기 희생막의 일부를 제거하여 상기 제2 개구부를 채우는 희생막 패턴을 형성하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 희생막은 상기 제1 절연막에 대하여 식각 선택비를 갖는 절연 물질을 이용하여 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 희생막은 상기 제1 절연막의 식각율보다 적어도 3배의 식각율을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 희생막과 상기 제1 절연막의 식각 선택비는 3:1 내지 20:1일 수 있다.
예시적인 실시예들에 있어서, 상기 희생막 패턴을 형성하는 단계는 상기 희생막의 일부를 화학 기계적 연마 공정 또는 식각 공정에 의해 제거하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 희생막 패턴은 습식 식각 공정 또는 건식 식각 공정에 의해 상기 기판으로부터 제거될 수 있다.
예시적인 실시예들에 있어서, 상기 희생막 패턴은 내부에 보이드를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 방법은, 상기 배선을 노출시키는 상기 개구부를 형성하는 단계 이후에, 상기 개구부의 측벽 상에 스페이서를 형성하는 단계를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 방법은, 상기 희생막 패턴 상에 캐핑막을 형성하는 단계를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 배선을 노출시키는 상기 개구부를 형성하는 단계는 상기 희생막 패턴을 제거할 때 상기 캐핑막을 함께 제거하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 관통 전극은 상기 개구부를 완전히 채우도록 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 관통 전극은 상기 개구부의 프로파일을 따라 형성되어 상기 개구부의 일부를 채우도록 형성될 수 있다. 상기 도전 패턴은 상부에 리세스를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 기판의 제1 면 상에는 회로 패턴들이 형성되고, 상기 배선은 상기 회로 패턴과 전기적으로 연결될 수 있다.
예시적인 실시예들에 있어서, 상기 기판의 상기 제2 면을 부분적으로 제거하여 상기 희생막 패턴을 노출시키는 단계는, 상기 기판의 상기 제2 면을 부분적으로 제거하여 상기 희생막 패턴의 일부를 노출시키는 단계, 상기 기판의 제2 면 상에 상기 노출된 희생막 패턴을 커버하는 제2 절연막을 형성하는 단계, 및 상기 제2 절연막을 부분적으로 제거하여 상기 희생막 패턴의 하부를 노출시키는 제2 절연막 패턴을 형성하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 기판의 제2 면을 부분적으로 제거하는 단계는 화학 기계적 연마 공정 또는 식각 공정에 의해 수행될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 절연막은 상기 희생막 패턴에 대하여 식각 선택비를 갖는 절연 물질을 이용하여 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 희생막 패턴은 상기 제2 절연막의 식각율보다 적어도 3배의 식각율을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 관통 전극은 외부 접속 부재를 매개로 하여 다른 반도체 장치에 전기적으로 연결될 수 있다.
이와 같이 구성된 발명에 따른 반도체 장치의 제조 방법에 있어서, 기판의 제1 면으로부터 상기 기판의 두께 방향으로 연장하며 관통 전극이 형성될 영역에 희생막 패턴을 형성한다. 후공정(BEOL) 공정을 수행하여 상기 기판의 제1 면 상에 상기 관통 전극을 전기적으로 연결시키는 배선들을 갖는 상부 배선층을 형성한다. 이어서, 상기 희생막 패턴을 상기 기판의 제2 면으로부터 제거한 후, 상기 배선과 전기적으로 연결되는 관통 전극을 형성한다.
따라서, 상기 희생막 패턴이 제거된 부분에 상기 관통 전극이 형성되므로, 상기 상부 배선층의 배선과의 오정렬 문제가 발생하지 않는다. 또한, 상기 관통 전극을 위한 개구부를 형성하는 사진 공정에서 오정렬 문제를 회피할 수 있다. 더욱이, 상기 관통 전극은 후공정(BEOL) 이후에 형성되므로, 상기 후공정의 높은 온도에 의한 열적 스트레스에 의한 영향을 감소시킬 수 있다. 더욱이, 상기 관통 전극은 상기 기판의 후면을 연마하는 공정 이후에 형성되므로, 제조 공정 중 구리와 같은 상기 관통 전극의 도전 물질에 의한 기판의 오염을 방지할 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1 내지 도 14는 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 나타내는 단면도들이다.
도 15 내지 도 17은 본 발명의 제2 실시예에 따른 반도체 장치를 제조하는 방법을 나타내는 단면도들이다.
도 18 및 도 19는 본 발명의 제3 실시예에 따른 반도체 장치를 제조하는 방법을 나타내는 단면도들이다.
도 20 내지 도 23은 본 발명의 제4 실시예에 따른 반도체 장치를 제조하는 방법을 나타내는 단면도들이다.
도 24 및 도 25는 본 발명의 제5 실시예에 따른 반도체 장치를 제조하는 방법을 나타내는 단면도들이다.
도 26은 본 발명의 제6 실시예에 따른 반도체 장치를 제조하는 방법을 나타내는 단면도이다.
도 27은 본 발명의 다른 실시예를 도시한 것이다.
도 28은 또 다른 실시예를 도시한 것이다.
도 29는 또 다른 실시예를 도시한 것이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
실시예 1
도 1 내지 도 14는 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 나타내는 단면도들이다.
도 1을 참조하면, 회로 패턴(12)이 형성된 기판(10)을 마련한다. 기판(10)은 제1 면 및 상기 제1 면에 반대하는 제2 면을 갖는다. 예를 들면, 기판(10)은 단결정 실리콘 기판일 수 있다.
기판(10)의 상기 제1 면 상에 회로 패턴(12)들을 형성한다. 회로 패턴(12)들은 트랜지스터, 다이오드, 커패시터 등을 포함할 수 있다. 기판(10)의 제1 면 상에 회로 패턴(12)들을 덮는 층간 절연막(14)을 형성한다. 층간 절연막(14) 상에는 식각 저지막(도시되지 않음)이 형성될 수 있다.
예를 들면, 회로 패턴(12)들은 트랜지스터, 다이오드, 커패시터 등을 포함할 수 있다. 상기 회로 패턴들은 회로 소자들을 구성할 수 있다. 따라서, 상기 반도체 장치는 내부에 다수개의 회로 소자들을 형성된 반도체 칩일 수 있다.
상기 회로 소자는 다수개의 메모리 소자들을 포함할 수 있다. 상기 메모리 소자의 예로는 휘발성 반도체 메모리 소자와 비휘발성 반도체 메모리 소자를 들 수 있다. 상기 휘발성 반도체 메모리 소자의 예로는 DRAM, SRAM 등을 들 수 있다. 상기 비휘발성 반도체 메모리 소자의 예로는 EPROM, EEPROM, Flash EEPROM 등을 들 수 있다.
이에 따라, 전공정(FEOL(front-end-of-line))이라 불리는 웨이퍼 공정을 수행하여 기판(10) 상에 회로 패턴(12)들을 형성한다.
도 2를 참조하면, 기판(10)의 상기 제1 면으로부터 기판(10)의 두께 방향으로 연장하는 제1 개구부(20)를 형성한다.
기판(10) 상의 층간 절연막(14) 상에 포토레지스트 막(도시되지 않음)을 형성한 후, 상기 포토레지스트 막을 패터닝하여 관통 전극이 형성될 영역을 노출시키는 포토레지스트 패턴(도시되지 않음)을 형성한다.
상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 식각 저지막, 층간 절연막(14) 및 기판(10)의 일부를 식각하여 제1 개구부(20)를 형성한다. 예를 들면, 제1 개구부(20)는 건식 식각 공정 또는 습식 식각 공정에 의해 형성될 수 있다. 제1 개구부(20)의 깊이는 이후에 형성될 관통 전극의 길이, 적층 패키지의 두께 등을 고려하여 선택될 수 있다. 이어서, 상기 포토레지스트 패턴을 기판(10)으로부터 제거한다.
도 3 및 도 4를 참조하면, 제1 개구부(20)를 채우는 희생막 패턴(26)을 형성한다. 제1 실시예에 있어서, 제1 개구부(20)를 채우는 제1 절연막(22) 및 희생막(24)을 순차적으로 형성할 수 있다.
구체적으로, 제1 개구부(20)의 측벽, 저면 및 층간 절연막(14)의 상부면의 프로파일을 따라 제1 절연막(22)을 형성한다. 제1 절연막(22)은 기판(10)과 제1 개구부(20) 내에 형성될 도전 물질을 절연시키는 역할을 한다.
상기 제1 절연막은 저유전율을 갖는 실리콘 산화물 또는 탄소 도핑된 실리콘 산화물을 이용하여 형성할 수 있다. 예를 들면, 상기 제1 절연막은 플라즈마 산화 공정을 통해 형성하거나 화학기상 증착 공정을 통해 형성할 수 있으며, 스텝 커버리지 특성이 우수한 TEOS막, 오존 TEOS 막, USG 막 등을 이용하여 형성할 수 있다.
이어서, 제1 절연막(22) 상에 제1 개구부(20)를 채우는 희생막(24)을 형성한다. 희생막(24)은 제1 절연막(22)에 대하여 식각 선택비를 갖는 절연 물질을 이용하여 형성할 수 있다. 예를 들면, 희생막(24)은 SOD(Spin-On Dielectric) 물질을 이용하여 형성할 수 있다. 또한, 희생막(24)은 제1 절연막(22)의 식각율보다 적어도 3배의 식각율을 가질 수 있다. 예를 들면, 동일한 습식 식각 조건에서, 희생막(24)과 제1 절연막(22)의 식각 선택비는 약 3:1 내지 약 20:1일 수 있다.
이후, 희생막(24)의 상부를 제거하여 제1 개구부(20) 내에 희생막 패턴(26)을 형성한다. 예를 들면, 희생막(24)은 화학 기계적 연마 공정, 식각 공정 또는 이들의 조합에 의해 제거될 수 있다. 도 4에 도시된 바와 같이, 희생막(24)의 일부만을 제거하여 희생막 패턴(26)을 형성할 수 있다. 이와 다르게, 층간 절연막(16) 상의 희생막(24) 및 제1 절연막(22)의 일부 또는 전부를 제거하여 상기 희생막 패턴을 형성할 수 있다.
도 5 내지 도 7을 참조하면, 기판(10)의 상기 제1 면 상에 상부 배선층을 형성한다. 상기 상부 배선층은 후공정(BEOL(back-end-of-line))이라 불리는 배선 공정을 수행하여 형성될 수 있다.
상기 상부 배선층은 기판(10) 상의 회로 패턴(12)과 이후에 형성될 관통 전극과 전기적으로 연결되는 상부 배선들(32, 36)을 포함한다.
구체적으로, 층간 절연막(14) 상에 제1 금속간 절연막(IMD(inter metal dielectric), 30)을 형성한다. 제1 금속간 절연막(30) 및 제1 절연막(22)의 일부를 식각하여 하부 배선(16) 및 희생막 패턴(32)의 상부면을 노출하는 개구부들을 형성한다. 상기 개구부들 내에 도전 물질을 채워 넣어 제1 상부 배선들(32)을 형성한다. 따라서, 제1 상부 배선들(32)은 희생막 패턴(26) 및 하부 배선(16) 상에 각각 형성된다.
이어서, 제1 금속간 절연막(30) 상에 제2 금속간 절연막(34)을 형성하고, 제2 금속간 절연막(34) 내에 제1 상부 배선(32)과 전기적으로 연결되는 제2 상부 배선(36)을 형성한다.
제2 금속간 절연막(34)의 일부를 제거하여 최상부의 제2 상부 배선(36)을 노출시키는 개구부를 형성하고, 제2 금속간 절연막(34) 상에 상기 개구부를 통해 최상부의 제2 상부 배선(36)과 접촉하는 접속 패드(40)를 형성한다.
이와 다르게, 최상부의 제2 상부 배선(36)을 접속 패드로 사용될 수 있다. 이 경우에 있어서, 제2 금속간 절연막(34)은 상기 접속 패드로 사용되는 최상부의 제2 상부 배선(36)을 노출시키는 보호막(도시되지 않음)을 더 포함할 수 있다. 예를 들면, 상기 보호막은 폴리이미드 물질을 포함할 수 있다. 이 때, 상기 접속 패드는 상기 보호막에 의해 노출될 수 있으며, 이후의 공정들에 의해 상기 접속 패드 상에 범프와 같은 연결 부재가 형성되어 다른 반도체 장치와 전기적으로 연결될 수 있다.
이어서, 기판(10)의 상기 제2 면으로부터 상기 관통 전극을 형성하기 위하여 제2 금속간 절연막(34) 상에 핸들링 기판(50)을 부착한다. 핸들링 기판(50)은 상기 관통 전극을 형성한 후에 기판(10)으로부터 제거될 수 있다.
도 8 내지 도 10을 참조하면, 기판(10)의 상기 제2 면을 제거하여 희생막 패턴(26)을 기판(10)으로부터 노출시킨다.
먼저, 기판(10)의 상기 제2 면을 부분적으로 제거하여 희생막 패턴(26) 및 희생막 패턴(26) 상의 제1 절연막(22)의 일부를 노출시킨다. 예를 들면, 기판(10)의 상기 제2 면은 화학 기계적 연마 공정, 식각 공정 또는 이들의 조합에 의해 제거될 수 있다. 따라서, 기판(10)의 상기 제2 면이 부분적으로 제거됨에 따라 기판(10)의 두께를 조절할 수 있다.
이어서, 제거된 기판(10)의 상기 제2 면 상에 제2 절연막(60)을 형성하여 노출된 희생막 패턴(26) 및 제1 절연막(22)을 커버한다. 제2 절연막(60)은 희생막 패턴(26)에 대하여 식각 선택비를 갖는 절연 물질을 이용하여 형성할 수 있다. 예를 들면, 희생막 패턴(26)은 제2 절연막(60)의 식각율보다 적어도 3배의 식각율을 가질 수 있다. 또한, 제2 절연막(60)은 제1 절연막(22)과 실질적으로 동일한 절연 물질을 이용하여 형성할 수 있다. 제2 절연막(60)은 제1 절연막(22)과 실질적으로 동일한 식각율을 가질 수 있다.
이후, 제2 절연막(60) 및 희생막 패턴(26) 상의 제1 절연막(22)의 일부를 제거하여 희생막 패턴(26)을 기판(10)으로부터 노출시키는 제2 절연막 패턴(62)을 형성한다. 예를 들면, 제2 절연막(60) 및 제1 절연막(22)은 화학 기계적 연마 공정 또는 식각 공정에 의해 부분적으로 제거될 수 있다.
도 11을 참조하면, 희생막 패턴(26)을 제거하여 상기 관통 전극이 형성될 영역을 제공하는 제2 개구부(21)를 형성한다.
희생막 패턴(26)은 습식 식각 공정, 건식 식각 공정 또는 이들의 조합에 의해 제거될 수 있다. 따라서, 희생막 패턴(26)만이 기판(10)으로부터 제거되고 제1 절연막(22)은 제1 개구부(22)의 측벽 상에 존재한다. 또한, 제1 상부 배선(32)은 제2 개구부(21)의 저면에 의해 노출된다.
도 12를 참조하면, 제2 개구부(21) 내에 관통 전극(72)을 형성한다.
제1 실시예에 있어서, 제2 개구부(21)의 저면, 측벽 및 제2 절연막 패턴(62) 상에 시드막(70)을 형성할 수 있다. 상기 시드막은 후속의 도전막을 형성하기 위한 도금 공정에서 전극으로 사용될 수 있다.
시드막(70) 상에 제2 개구부(21)를 채우는 도전막을 형성할 수 있다. 상기 도전막은 저저항의 금속 물질을 이용하여 형성될 수 있다. 예를 들면, 상기 도전막은 전해 도금법, 무전해 도금법, 전자 융합법(Electrografting) 등에 의해 형성될 수 있다. 상기 도전막은 구리(Cu), 알루미늄(Al), 금(Au), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W) 등을 포함할 수 있다. 이들은 단독으로 형성되거나 2 이상을 포함할 수 있다.
이어서, 상기 도전막을 패터닝하여 제2 개구부(21) 내에 제1 상부 배선(32)과 전기적으로 연결되는 관통 전극(72)을 형성할 수 있다. 이와 다르게, 상기 관통 전극은 화학 기상 증착 공정 등을 이용하여 형성될 수 있다.
제1 실시예에 있어서, 전공정(FEOL)에 의해 회로 소자들이 형성된 기판(10)에 기판(10)의 제1 면으로부터 연장하는 희생막 패턴(26)을 형성한 후, 후공정(BEOL)을 수행하여 기판(10)의 상기 제1 면 상에 상부 배선층을 형성할 수 있다. 이어서, 기판(10)의 제2 면으로부터 희생막 패턴(26)을 제거한 후, 상기 상부 배선층의 제1 상부 배선(32)과 전기적으로 연결되는 관통 전극을 형성할 수 있다.
따라서, 상기 희생막 패턴이 제거된 부분에 상기 관통 전극이 형성되므로, 상기 상부 배선층의 제1 상부 배선과의 오정렬 문제가 발생하지 않는다.
또한, 상기 관통 전극은 후공정(BEOL) 이후에 형성되므로, 상기 후공정의 높은 온도(예를 들면, 400℃)에 의한 열적 스트레스에 의한 영향을 감소시킬 수 있다. 따라서, 상기 관통 전극은 열적 스트레스에 의한 영향을 회피하면서 동시에 원하는 깊이의 관통 전극을 형성할 수 있다.
더욱이, 상기 관통 전극은 상기 기판의 후면을 연마하는 공정 이후에 형성되므로, 제조 공정 중 구리와 같은 상기 관통 전극의 도전 물질에 의한 기판의 오염을 방지할 수 있다.
도 13 및 도 14를 참조하면, 상술한 공정들에 의해 형성된 반도체 장치들을 상기 관통 전극을 이용하여 적층시킨다. 이하에서는, 상기 적층된 반도체 장치들을 제1 반도체 칩 및 제2 반도체 칩이라 하기로 한다.
예를 들면, 상기 제1 반도체 칩은 제1 범프(80)를 매개로 하여 상기 제2 반도체 칩 상에 적층될 수 있다. 제1 범프(80)는 상기 제2 반도체 칩의 접속 패드(140) 상에 형성되고 상기 제1 반도체 칩의 관통 전극(72)에 부착될 수 있다.
구체적으로, 범프(80)를 리플로우 공정에 의해 상기 제2 반도체 칩의 접속 패드(140)에 부착시켜 상기 제1 반도체 칩을 상기 제2 반도체 칩 상에 적층시킬 수 있다. 이와 유사하게, 상기 제2 반도체 칩을 제2 범프(82)를 매개로 하여 실장 기판(200)의 접속 패드(220)에 부착시켜 상기 제1 반도체 칩을 실장 기판(200) 상에 실장시켜 적층 패키지(300)를 형성할 수 있다.
이에 따라, 관통 전극들(72, 172)은 상기 범프와 같은 접속 부재들에 접합되어 상기 제1 및 제2 반도체 칩들을 서로 전기적으로 연결시킬 수 있다.
이어서, 실장 기판(200)의 상부면 상에 밀봉 부재(250)를 형성하여 상기 제1 및 제2 반도체 칩들을 외부로부터 보호할 수 있다. 실장 기판(200)의 하부면 상의 다수개의 외부 접속 패드들(230) 상에 솔더 볼들(240)을 배치시킨 후, 솔더 볼들(240)을 매개로 하여 적층 패키지(300)를 모듈 기판(도시되지 않음)에 실장시켜 메모리 모듈(도시되지 않음)을 완성할 수 있다.
실시예 2
도 15 내지 도 17은 본 발명의 제2 실시예에 따른 반도체 장치를 제조하는 방법을 나타내는 단면도들이다.
도 15 내지 도 17을 참조하여 설명되는 반도체 장치의 제조 방법은 관통 전극을 형성하기 위한 공정들을 제외하고는 도 1 내지 도 14를 참조하여 설명된 방법과 실질적으로 동일하다. 따라서, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
먼저, 도 1 내지 도 11을 참조로 설명한 공정들을 수행하여, 기판(10)의 후면으로부터 연장하는 제2 개구부(21)를 형성한다. 상기 상부 배선층의 제1 상부 배선(32)은 제2 개구부(21)의 저면에 의해 노출될 수 있다.
도 15 및 도 16을 참조하면, 제2 개구부(21)의 측벽, 저면 및 제2 절연막 패턴(62)의 상부면의 프로파일을 따라 스페이서 형성용 제3 절연막(64)을 형성한다. 상기 제3 절연막은 스텝 커버리지 특성이 우수한 절연 물질을 이용하여 형성할 수 있다. 예를 들면, 상기 제3 절연막은 실리콘 산화물 또는 실리콘 질화물을 이용하여 형성할 수 있다. 이어서, 제3 절연막(64)을 이방성 식각함으로써 제2 개구부(21)의 측벽 상에 스페이서(66)를 형성한다.
도 17을 참조하면, 스페이서(66)가 형성된 제2 개구부(21) 내에 관통 전극(72)을 형성한다.
예를 들면, 제2 개구부(21)의 저면, 스페이서(66) 및 제2 절연막 패턴(62) 상에 시드막(70)을 형성할 수 있다. 시드막(70) 상에 제2 개구부(21)를 채우는 도전막을 형성할 수 있다. 상기 도전막은 저저항의 금속 물질을 이용하여 형성될 수 있다. 상기 도전막은 구리(Cu), 알루미늄(Al), 금(Au), 인듐(In), 니켈(Ni) 등을 포함할 수 있다. 이들은 단독으로 형성되거나 2 이상을 포함할 수 있다. 이어서, 상기 도전막을 패터닝하여 제2 개구부(21) 내에 제1 상부 배선(32)과 전기적으로 연결되는 관통 전극(72)을 형성할 수 있다.
제2 실시예에 있어서, 희생막 패턴(26)을 제거하여 제2 개구부(21)를 형성한 후, 제2 개구부(21)의 측벽 상에 스페이서(66)를 형성한다. 스페이서(66)가 형성된 제2 개구부(21) 상에 제1 상부 배선(32)과 전기적으로 연결되는 관통 전극(72)을 형성한다.
제2 개구부(21)는 희생막 패턴(26)을 제거함으로써 형성된다. 따라서, 제2 개구부(21)의 측벽 상에 스페이서(66)를 형성함으로써, 제2 개구부(21)의 프로파일을 개선시킬 수 있다.
실시예 3
도 18 및 도 19는 본 발명의 제3 실시예에 따른 반도체 장치를 제조하는 방법을 나타내는 단면도들이다.
도 18 및 도 19를 참조하여 설명되는 반도체 장치의 제조 방법은 희생막 패턴을 형성하기 위한 공정들을 제외하고는 도 1 내지 도 14를 참조하여 설명된 방법과 실질적으로 동일하다. 따라서, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
먼저, 도 1 및 도 2를 참조로 설명한 공정들을 수행하여, 기판(10)의 상기 제1 면으로부터 연장하는 제1 개구부(20)를 형성한다.
도 18 및 도 19를 참조하면, 제1 개구부(20)를 채우는 희생막 패턴(26)을 형성한다.
먼저, 제1 개구부(20)의 측벽, 저면 및 층간 절연막(14)의 상부면의 프로파일을 따라 제1 절연막(22)을 형성한다. 제1 절연막(22) 상에 제1 개구부(20)를 채우는 희생막(24)을 형성한다. 희생막(24)은 제1 절연막(22)에 대하여 식각 선택비를 갖는 절연 물질을 이용하여 형성할 수 있다.
제3 실시예에 있어서, 희생막(24)은 희생막(24) 내에 보이드(25)를 갖도록 형성될 수 있다. 따라서, 희생막(24)은 제1 개구부(20)를 완전히 채우지 않고 형성될 수 있다.
이어서, 희생막(24)의 상부를 제거하여 제1 개구부(20) 내에 보이드(25)를 갖는 희생막 패턴(26)을 형성한다. 예를 들면, 희생막(24)은 화학 기계적 연마 공정, 식각 공정 또는 이들의 조합에 의해 제거될 수 있다.
이후, 도 5 내지 도 14를 참조하여 설명한 공정들과 실질적으로 동일한 공정들을 수행하여 반도체 장치를 형성한다.
제3 실시예에 있어서, 보이드(25)를 갖는 희생막 패턴(26)을 형성한 후에, 후공정(BEOL)을 수행하여 기판(10)의 상기 제1 면 상에 상부 배선층을 형성한다.
따라서, 상기 후공정이 비교적 높은 온도에서 수행되더라도, 희생막 패턴(26)의 보이드(25)는 상기 후공정에서의 열적 스트레스에 의한 영향을 감소시키는 역할을 수행할 수 있다.
실시예 4
도 20 내지 도 23은 본 발명의 제4 실시예에 따른 반도체 장치를 제조하는 방법을 나타내는 단면도들이다.
도 20 내지 도 23을 참조하여 설명되는 반도체 장치의 제조 방법은 상부 배선층을 형성하기 전에 캐핑막을 형성하기 위한 공정들을 제외하고는 도 1 내지 도 14를 참조하여 설명된 방법과 실질적으로 동일하다. 따라서, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
먼저, 도 1 내지 도 4를 참조로 설명한 공정들을 수행하여, 기판(10)의 상기 제1 면으로부터 기판(10)의 두께 방향으로 연장하며 관통 전극이 형성될 영역에 희생막 패턴(26)을 형성한다.
도 20을 참조하면, 희생막 패턴(26) 상에 캐핑막(28)을 형성한다. 예를 들면, 캐핑막(28)은 실리콘 산화물 또는 실리콘 질화물을 이용하여 형성될 수 있다.
도 21 및 도 22를 참조하면, 캐핑막(28) 상에 상부 배선층을 형성한다.
구체적으로, 캐핑막(28) 상에 제1 금속간 절연막(30)을 형성한 후, 제1 금속간 절연막(30)에 제1 상부 배선들(32)을 형성한다. 따라서, 제1 상부 배선(32)과 희생막 패턴(26) 사이에 캐핑막(28)이 위치할 수 있다.
이어서, 제1 금속간 절연막(30) 상에 제1 상부 배선들(32)과 전기적으로 연결되는 제2 상부 배선들(36)을 갖는 제2 금속간 절연막(34)을 형성한다.
도 22를 참조하면, 도 8 내지 도 11을 참조하여 설명된 공정들과 유사한 공정들을 수행하여 희생막 패턴(26)을 기판(10)으로부터 제거한다. 이 때, 캐핑막(28)의 일부도 함께 제거되어 제2 개구부(21)의 저면을 통해 제1 상부 배선(32)을 노출시키는 캐핑막 패턴(29)을 형성한다.
도 23을 참조하면, 제2 개구부(21) 내에 관통 전극(72)을 형성한다. 따라서, 제2 개구부(21) 내에 캐핑막 패턴(29)에 의해 노출된 제1 상부 배선(32)과 전기적으로 연결되는 관통 전극(72)을 형성할 수 있다.
제4 실시예에 있어서, 상부 배선층을 형성하기 전에 캐핑막(28)을 형성한 후, 희생막 패턴(26)을 제거할 때 캐핑막(28)을 함께 제거하여 제1 상부 배선(32)을 노출시키는 제2 개구부(21)를 형성한다.
따라서, 캐핑막(28)은 희생막 패턴(26)을 제거하는 식각 공정에서 식각 종료점으로 사용되어, 제2 개구부(21)의 프로파일을 개선시킬 수 있다.
실시예 5
도 24 및 도 25는 본 발명의 제5 실시예에 따른 반도체 장치를 제조하는 방법을 나타내는 단면도들이다.
도 24 및 도 25를 참조하여 설명되는 반도체 장치의 제조 방법은 관통 전극을 형성하기 위한 공정들을 제외하고는 실시예 4와 실질적으로 동일하다. 따라서, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
먼저, 도 20 내지 도 22를 참조로 설명한 공정들을 수행하여, 희생막 패턴(26) 및 캐핑막(28)의 일부를 기판(10)으로부터 제거하여 제2 개구부(21)의 저면을 통해 제1 상부 배선(32)을 노출시키는 캐핑막 패턴(29)을 형성한다.
도 24를 참조하면, 제2 개구부(21)의 측벽 상에 스페이서(66)를 형성한다.
구체적으로, 제2 개구부(21)의 측벽, 저면 및 제2 절연막 패턴(62)의 상부면의 프로파일을 따라 스페이서 형성용 제3 절연막을 형성한다. 상기 제3 절연막을 이방성 식각함으로써 제2 개구부(21)의 측벽 상에 스페이서(66)를 형성한다.
도 25를 참조하면, 스페이서(66)가 형성된 제2 개구부(21) 내에 관통 전극(72)을 형성한다.
예를 들면, 스페이서(66)가 형성된 제2 개구부(21) 상에 시드막(70)을 형성할 수 있다. 시드막(70) 상에 제2 개구부(21)를 채우는 도전막을 형성할 수 있다. 상기 도전막은 저저항의 금속 물질을 이용하여 형성될 수 있다. 이어서, 상기 도전막을 패터닝하여 제2 개구부(21) 내에 제1 상부 배선(32)과 전기적으로 연결되는 관통 전극(72)을 형성할 수 있다.
제5 실시예에 있어서, 상부 배선층을 형성하기 전에 캐핑막(28)을 형성한 후, 희생막 패턴(26)을 제거할 때 캐핑막(28)을 함께 제거하여 제1 상부 배선(32)을 노출시키는 제2 개구부(21)를 형성한다. 또한, 제2 개구부(21)를 형성한 후, 제2 개구부(21)의 측벽 상에 스페이서(66)를 형성한다. 스페이서(66)가 형성된 제2 개구부(21) 상에 제1 상부 배선(32)과 전기적으로 연결되는 관통 전극(72)을 형성한다.
따라서, 캐핑막(28)은 희생막 패턴(26)을 제거하는 식각 공정에서 식각 종료점으로 사용될 뿐만 아니라, 제2 개구부(21)의 측벽 상에 스페이서(66)가 형성됨으로써, 제2 개구부(21)의 프로파일을 개선시킬 수 있다.
실시예 6
도 26은 본 발명의 제6 실시예에 따른 반도체 장치를 제조하는 방법을 나타내는 단면도이다.
도 26을 참조하여 설명되는 반도체 장치의 제조 방법은 관통 전극을 형성하기 위한 공정들을 제외하고는 도 1 내지 도 14를 참조하여 설명된 방법과 실질적으로 동일하다. 따라서, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
먼저, 도 1 내지 도 11을 참조로 설명한 공정들을 수행하여, 희생막 패턴(26)을 기판(10)으로부터 제거하여 관통 전극이 형성될 영역을 제공하는 제2 개구부(21)를 형성한다.
도 26을 참조하면, 제2 개구부(21) 내에 리세스(75)를 갖는 관통 전극(74)을 형성한다.
예를 들면, 제2 개구부(21) 상에 시드막(70) 및 시드막(70) 상에 제2 개구부(21)를 부분적으로 채우는 도전막을 형성할 수 있다. 상기 도전막은 상기 개구부의 프로파일을 따라 형성되어 상기 개구부의 일부를 채울 수 있다. 이어서, 상기 도전막을 패터닝하여 제2 개구부(21) 내에 제1 상부 배선(32)과 전기적으로 연결되는 관통 전극(74)을 형성할 수 있다.
제6 실시예에 있어서, 환형 형상의 관통 전극(74)은 상부에 리세스(75)를 가질 수 있다. 또한, 관통 전극(74) 상에는 상기 리세스를 채우는 매립 패턴(도시되지 않음)이 형성될 수 있다. 상기 매립 패턴은 절연물질 또는 도전 물질로 이루어질 수 있다. 일 예로, 상기 매립 패턴은 스핀온글래스(SOG) 산화물, 유동성 실리콘(Flowable Si), 티타늄, 알루미늄, 다공성 물질(porous material) 등을 들 수 있다. 상기 관통 전극을 컵 형상을 가질 수 있으며, 상기 관통 전극은 실질적으로 전기적 신호 전달을 하는 콘택 플러그의 역할을 하게 된다.
이하에서는, 본 발명에 따른 다른 실시예들을 나타낸다.
도 27은 본 발명의 다른 실시예를 도시한 것이다.
도시된 것과 같이, 본 실시예는 메모리 콘트롤러(520)와 연결된 메모리(510)를 포함한다. 상기 메모리(510)는 상기 본 발명의 각 실시예들에 따른 구조의 적층형 메모리 소자를 포함한다. 상기 메모리 콘트롤러(520)는 상기 메모리의 동작을 콘트롤하기 위한 입력 신호를 제공한다.
도 28은 또 다른 실시예를 도시한 것이다.
본 실시예는 호스트 시스템(700)에 연결된 메모리(510)를 포함한다. 상기 메모리(510)는 본 발명의 각 실시예들에 따른 구조의 적층형 메모리 소자를 포함한다.
상기 호스트 시스템(700)은 퍼스널 컴퓨터, 카메라, 모바일 기기, 게임기, 통신기기 등과 같은 전자제품을 포함한다. 상기 호스트 시스템(700)은 메모리(510)를 조절하고 작동시키기 위한 입력 신호를 인가하고, 상기 메모리(510)는 데이터 저장 매체로 사용된다.
도 29는 또 다른 실시예를 도시한 것이다. 본 실시예는 휴대용 장치(600)를 나타낸다. 휴대용 장치(600)는 MP3 플레이어, 비디오 플레이어, 비디오와 오디오 플레이어의 복합기 등일 수 있다. 도시된 것과 같이, 휴대용 장치(600)는 메모리(510) 및 메모리 콘트롤러(520)를 포함한다. 상기 메모리(510)는 본 발명의 각 실시예들에 따른 구조를 갖는 적층형 메모리 소자를 포함한다. 상기 휴대용 장치(600)는 또한 인코더/디코더(610), 표시 부재(620) 및 인터페이스(670)를 포함할 수 있다. 데이터(오디오, 비디오 등)는 인코더/디코더(610)에 의해 상기 메모리 콘트롤러(520)를 경유하여 상기 메모리(510)로부터 입출력된다.
상술한 바와 같이, 본 발명에 따른 반도체 장치의 제조 방법에 있어서, 기판의 제1 면으로부터 상기 기판의 두께 방향으로 연장하며 관통 전극이 형성될 영역에 희생막 패턴을 형성한다. 후공정(BEOL) 공정을 수행하여 상기 기판의 제1 면 상에 상기 관통 전극을 전기적으로 연결시키는 배선들을 갖는 상부 배선층을 형성한다. 이어서, 상기 희생막 패턴을 상기 기판의 제2 면으로부터 제거한 후, 상기 배선과 전기적으로 연결되는 관통 전극을 형성한다.
따라서, 상기 희생막 패턴이 제거된 부분에 상기 관통 전극이 형성되므로, 상기 상부 배선층의 배선과의 오정렬 문제가 발생하지 않는다. 또한, 상기 관통 전극은 후공정(BEOL) 이후에 형성되므로, 상기 후공정의 높은 온도에 의한 열적 스트레스에 의한 영향을 감소시킬 수 있다. 더욱이, 상기 관통 전극은 상기 기판의 후면을 연마하는 공정 이후에 형성되므로, 제조 공정 중 구리와 같은 상기 관통 전극의 도전 물질에 의한 기판의 오염을 방지할 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 기판 12 : 회로 패턴
14 : 층간 절연막 16 : 하부 배선
20 : 제1 개구부 21 : 제2 개구부
22 : 제1 절연막 24 : 희생막
26 : 희생막 패턴 28 : 캐핑막
29 : 캐핑막 패턴 30 : 제1 금속간 절연막
32, 36 : 상부 배선 34 : 제2 금속간 절연막
40, 140 : 접속 패드 50 : 핸들링 기판
60 : 제2 절연막 62 : 제2 절연막 패턴
66 : 스페이서 70 : 시드막
72, 74, 172 : 관통 전극 75 : 리세스
80, 82 : 범프 200 : 실장 기판
240 : 솔더 볼 300 : 적층 패키지

Claims (20)

  1. 제1 면 및 상기 제1 면에 반대하는 제2 면을 갖는 기판을 마련하는 단계;
    상기 제1 면으로부터 상기 기판의 두께 방향으로 연장하며 관통 전극이 형성될 영역에 희생막 패턴을 형성하는 단계;
    상기 기판의 제1 면 상에 형성되며, 상기 희생막 패턴 상에 위치하는 배선을 갖는 상부 배선층을 형성하는 단계;
    상기 기판의 상기 제2 면을 부분적으로 제거하여 상기 희생막 패턴을 노출시키는 단계;
    상기 희생막 패턴을 상기 기판의 제2 면으로부터 제거하여 상기 배선을 노출시키는 개구부를 형성하는 단계; 및
    상기 개구부 내에 상기 배선과 전기적으로 연결되는 관통 전극을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서, 상기 희생막 패턴을 형성하는 단계는
    상기 기판의 상기 제1 면으로부터 상기 기판의 두께 방향으로 연장하는 제2 개구부를 형성하는 단계;
    상기 제2 개구부의 측벽 및 저면 상에 제1 절연막을 형성하는 단계;
    상기 제1 절연막 상에 희생막을 형성하는 단계; 및
    상기 희생막의 일부를 제거하여 상기 제2 개구부를 채우는 희생막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 2 항에 있어서, 상기 희생막은 상기 제1 절연막에 대하여 식각 선택비를 갖는 절연 물질을 이용하여 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 3 항에 있어서, 상기 희생막은 상기 제1 절연막의 식각율보다 적어도 3배의 식각율을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 3 항에 있어서, 상기 희생막과 상기 제1 절연막의 식각 선택비는 3:1 내지 20:1인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 2 항에 있어서, 상기 희생막 패턴을 형성하는 단계는 상기 희생막의 일부를 화학 기계적 연마 공정 또는 식각 공정에 의해 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 1 항에 있어서, 상기 희생막 패턴은 습식 식각 공정 또는 건식 식각 공정에 의해 상기 기판으로부터 제거되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 1 항에 있어서, 상기 희생막 패턴은 내부에 보이드를 갖도록 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 1 항에 있어서, 상기 배선을 노출시키는 상기 개구부를 형성하는 단계 이후에, 상기 개구부의 측벽 상에 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 1 항에 있어서, 상기 희생막 패턴 상에 캐핑막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 10 항에 있어서, 상기 배선을 노출시키는 상기 개구부를 형성하는 단계는 상기 희생막 패턴을 제거할 때 상기 캐핑막을 함께 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 1 항에 있어서, 상기 관통 전극은 상기 개구부를 완전히 채우도록 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 1 항에 있어서, 상기 관통 전극은 상기 개구부의 프로파일을 따라 형성되어 상기 개구부의 일부를 채우도록 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 13 항에 있어서, 상기 도전 패턴은 상부에 리세스를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제 1 항에 있어서, 상기 기판의 제1 면 상에는 회로 패턴들이 형성되고, 상기 배선은 상기 회로 패턴과 전기적으로 연결되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제 1 항에 있어서, 상기 기판의 상기 제2 면을 부분적으로 제거하여 상기 희생막 패턴을 노출시키는 단계는
    상기 기판의 상기 제2 면을 부분적으로 제거하여 상기 희생막 패턴의 일부를 노출시키는 단계;
    상기 기판의 제2 면 상에 상기 노출된 희생막 패턴을 커버하는 제2 절연막을 형성하는 단계; 및
    상기 제2 절연막을 부분적으로 제거하여 상기 희생막 패턴의 하부를 노출시키는 제2 절연막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 16 항에 있어서, 상기 기판의 제2 면을 부분적으로 제거하는 단계는 화학 기계적 연마 공정 또는 식각 공정에 의해 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제 16 항에 있어서, 상기 제2 절연막은 상기 희생막 패턴에 대하여 식각 선택비를 갖는 절연 물질을 이용하여 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제 18 항에 있어서, 상기 희생막 패턴은 상기 제2 절연막의 식각율보다 적어도 3배의 식각율을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제 1 항에 있어서, 상기 관통 전극은 외부 접속 부재를 매개로 하여 다른 반도체 장치에 전기적으로 연결되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020100122577A 2010-12-03 2010-12-03 반도체 장치의 제조 방법 KR101732975B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100122577A KR101732975B1 (ko) 2010-12-03 2010-12-03 반도체 장치의 제조 방법
US13/240,040 US8592310B2 (en) 2010-12-03 2011-09-22 Methods of manufacturing a semiconductor device
DE102011087279A DE102011087279A1 (de) 2010-12-03 2011-11-29 Verfahren zur Herstellung eines Halbleiterbauelements
CN201110402768.8A CN102569173B (zh) 2010-12-03 2011-12-02 制造半导体装置的方法
JP2011264735A JP5916077B2 (ja) 2010-12-03 2011-12-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100122577A KR101732975B1 (ko) 2010-12-03 2010-12-03 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120061309A true KR20120061309A (ko) 2012-06-13
KR101732975B1 KR101732975B1 (ko) 2017-05-08

Family

ID=46083111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100122577A KR101732975B1 (ko) 2010-12-03 2010-12-03 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US8592310B2 (ko)
JP (1) JP5916077B2 (ko)
KR (1) KR101732975B1 (ko)
CN (1) CN102569173B (ko)
DE (1) DE102011087279A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130134600A1 (en) * 2011-11-28 2013-05-30 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8956973B2 (en) * 2012-03-27 2015-02-17 International Business Machines Corporation Bottom-up plating of through-substrate vias
US8895360B2 (en) * 2012-07-31 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated semiconductor device and wafer level method of fabricating the same
KR101932660B1 (ko) * 2012-09-12 2018-12-26 삼성전자 주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
SE538062C2 (sv) * 2012-09-27 2016-02-23 Silex Microsystems Ab Kemiskt pläterad metallvia genom kisel
US9177914B2 (en) * 2012-11-15 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad structure over TSV to reduce shorting of upper metal layer
US9070741B2 (en) * 2012-12-17 2015-06-30 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device and a semiconductor workpiece
TWI571988B (zh) * 2013-01-22 2017-02-21 聯華電子股份有限公司 具有矽貫穿電極的晶片以及其形成方法
US9123789B2 (en) * 2013-01-23 2015-09-01 United Microelectronics Corp. Chip with through silicon via electrode and method of forming the same
KR102032907B1 (ko) * 2013-04-22 2019-10-16 삼성전자주식회사 반도체 소자, 반도체 패키지 및 전자 시스템
JP2015076502A (ja) * 2013-10-09 2015-04-20 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
KR102400185B1 (ko) 2014-11-12 2022-05-20 삼성전자주식회사 관통전극을 갖는 반도체 소자
WO2016154526A1 (en) * 2015-03-26 2016-09-29 Board Of Regents, The University Of Texas System Capped through-silicon-vias for 3d integrated circuits
JP6502751B2 (ja) * 2015-05-29 2019-04-17 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
US9455187B1 (en) * 2015-06-18 2016-09-27 International Business Machines Corporation Backside device contact
US9620488B2 (en) * 2015-08-19 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional integrated circuit structure and bonded structure
US9761509B2 (en) * 2015-12-29 2017-09-12 United Microelectronics Corp. Semiconductor device with throgh-substrate via and method for fabrication the semiconductor device
KR102495587B1 (ko) 2016-01-12 2023-02-03 삼성전자주식회사 관통 비아 구조체를 갖는 반도체 소자
JP2017168528A (ja) 2016-03-14 2017-09-21 東芝メモリ株式会社 半導体製造方法
CN108428665B (zh) * 2018-04-09 2020-10-30 山东汉芯科技有限公司 一种叠层芯片集成封装工艺
CN110400809A (zh) * 2019-07-24 2019-11-01 深圳市华星光电半导体显示技术有限公司 TFT驱动背板及Micro-LED显示器
DE102020119814A1 (de) 2020-02-26 2021-08-26 Taiwan Semiconductor Manufacturing Co. Ltd. Front-end-of-line -semiconductor-on-substrate durchkontaktierung (feol-tsv)
US11521915B2 (en) * 2020-02-26 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Front-end-of-line (FEOL) through semiconductor-on-substrate via (TSV)
CN111508929B (zh) * 2020-04-17 2022-02-22 北京北方华创微电子装备有限公司 图形片及半导体中间产物
FR3112421B1 (fr) * 2020-07-10 2022-11-11 Commissariat Energie Atomique Procédé de réalisation d’une structure d’isolation
KR20220037093A (ko) * 2020-09-17 2022-03-24 삼성전자주식회사 Tsv를 포함하는 반도체 소자 및 이의 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204143B1 (en) * 1999-04-15 2001-03-20 Micron Technology Inc. Method of forming high aspect ratio structures for semiconductor devices
JP2004342861A (ja) 2003-05-16 2004-12-02 Sony Corp チップ状電子部品及び擬似ウェーハ、これらの製造方法、並びに電子部品の実装構造
JP4439976B2 (ja) * 2004-03-31 2010-03-24 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
DE102004029519A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Verfahren zum Herstellen einer Schicht-Anordnung
JP4373866B2 (ja) 2004-07-16 2009-11-25 三洋電機株式会社 半導体装置の製造方法
JP4365750B2 (ja) * 2004-08-20 2009-11-18 ローム株式会社 半導体チップの製造方法、および半導体装置の製造方法
JP4246132B2 (ja) 2004-10-04 2009-04-02 シャープ株式会社 半導体装置およびその製造方法
US7396732B2 (en) * 2004-12-17 2008-07-08 Interuniversitair Microelektronica Centrum Vzw (Imec) Formation of deep trench airgaps and related applications
KR100690881B1 (ko) * 2005-02-05 2007-03-09 삼성전자주식회사 미세 전자 소자의 듀얼 다마신 배선의 제조 방법 및 이에의해 제조된 듀얼 다마신 배선을 구비하는 미세 전자 소자
JP2009515354A (ja) * 2005-11-08 2009-04-09 エヌエックスピー ビー ヴィ 一時的なキャップ層を用いる、覆われた、基板を貫通するビアの製造
JP5259197B2 (ja) * 2008-01-09 2013-08-07 ソニー株式会社 半導体装置及びその製造方法
WO2010035379A1 (ja) * 2008-09-26 2010-04-01 パナソニック株式会社 半導体装置及びその製造方法
US7825024B2 (en) * 2008-11-25 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming through-silicon vias
KR101604607B1 (ko) * 2009-10-26 2016-03-18 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
US8592310B2 (en) 2013-11-26
CN102569173B (zh) 2015-07-01
DE102011087279A1 (de) 2012-06-06
CN102569173A (zh) 2012-07-11
US20120142185A1 (en) 2012-06-07
KR101732975B1 (ko) 2017-05-08
JP5916077B2 (ja) 2016-05-11
JP2012119689A (ja) 2012-06-21

Similar Documents

Publication Publication Date Title
KR101732975B1 (ko) 반도체 장치의 제조 방법
KR101677507B1 (ko) 반도체 장치의 제조 방법
KR101692434B1 (ko) 반도체 소자 및 그 제조 방법
KR101867961B1 (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
US12119318B2 (en) Bonding structure and method of forming same
TWI492354B (zh) 半導體裝置及其製造方法
US9559002B2 (en) Methods of fabricating semiconductor devices with blocking layer patterns
TWI768208B (zh) 半導體晶片及其製造方法
US8987869B2 (en) Integrated circuit devices including through-silicon-vias having integral contact pads
KR20120000748A (ko) 반도체 소자 및 그 제조 방법
US20130228936A1 (en) Method of forming through silicon via of semiconductor device using low-k dielectric material
US20160351472A1 (en) Integrated circuit device and method of manufacturing the same
KR101896517B1 (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
US20090026614A1 (en) System in package and method for fabricating the same
KR20170021070A (ko) Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
KR20120090417A (ko) 반도체 장치 및 이의 제조 방법
KR20120067525A (ko) 반도체 소자 및 이의 제조 방법
TWI423406B (zh) 積體電路晶片
TWI805802B (zh) 半導體封裝
US12094867B2 (en) Semiconductor package
US20230138813A1 (en) Semiconductor package
KR20150019089A (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
TWI792433B (zh) 半導體裝置以及其製造方法
US20230112006A1 (en) Semiconductor package and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant