Nothing Special   »   [go: up one dir, main page]

KR20120061537A - 가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치 및 그 제조방법 - Google Patents

가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20120061537A
KR20120061537A KR1020100122877A KR20100122877A KR20120061537A KR 20120061537 A KR20120061537 A KR 20120061537A KR 1020100122877 A KR1020100122877 A KR 1020100122877A KR 20100122877 A KR20100122877 A KR 20100122877A KR 20120061537 A KR20120061537 A KR 20120061537A
Authority
KR
South Korea
Prior art keywords
gate
electrode
insulating layer
gate insulating
layer
Prior art date
Application number
KR1020100122877A
Other languages
English (en)
Other versions
KR101832268B1 (ko
Inventor
최승규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100122877A priority Critical patent/KR101832268B1/ko
Publication of KR20120061537A publication Critical patent/KR20120061537A/ko
Application granted granted Critical
Publication of KR101832268B1 publication Critical patent/KR101832268B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 서로 마주보며 이격된 제1 및 제2기판과; 상기 제1기판 상부에 형성되는 게이트 배선 및 상기 게이트 배선에 연결되는 게이트 전극과; 상기 게이트 배선 및 상기 게이트 전극 상부에 형성되고 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질로 이루어지는 제1게이트 절연층과; 상기 제1게이트 절연층 상부에 형성되는 제2게이트 절연층과; 상기 게이트 전극에 대응되는 상기 제2게이트 절연층 상부에 형성되는 반도체층과; 상기 반도체층 상부에 형성되고 서로 이격되는 소스 전극 및 드레인 전극과; 상기 게이트 배선과 교차하여 적, 녹, 청 화소영역을 정의하는 데이터 배선과; 상기 소스 전극, 상기 드레인 전극 및 상기 데이터 배선 상부에 형성되는 보호층과; 상기 보호층 상부에 형성되고 상기 드레인 전극에 연결되는 화소 전극과; 상기 제2기판 하부에 형성되는 공통 전극과; 상기 화소 전극 및 상기 공통 전극 사이에 형성되는 액정층을 포함하는 액정표시장치를 제공한다.

Description

가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치 및 그 제조방법 {LIQUID CRYSTAL DISPLAY DEVICE INCLUDING INSULATING LAYER FORMED BY USING SOLUBLE MATERIAL AND METHOD OF FABRICATING THE SAME}
본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는 안료(pigment) 및 산화 실리콘(SiO2)을 포함하는 가용성 물질(soluble material)을 이용하여 형성된 절연층을 포함하는 액정표시장치 및 그 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(liquid crystal display: LCD), 플라즈마표시장치(plasma display panel: PDP), 유기발광표시장치(organic light emitting diode: OLED)와 같은 여러 가지 평판표시장치(flat panel display: FPD)가 활용되고 있다.
이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동의 장점을 가지고 있어 현재 널리 사용되고 있다.
액정표시장치는, 게이트배선, 데이터배선, 박막트랜지스터(thin film transistor: TFT), 화소 전극 등이 형성된 어레이 기판과, 블랙매트릭스, 컬러필터층, 공통 전극 등이 형성된 컬러필터 기판과, 어레이 기판 및 컬러필터 기판 사이에 형성된 액정층으로 이루어지는데, 이를 도면을 참조하여 설명한다.
도 1은 종래의 액정표시장치의 단면도이다.
도 1에 도시한 바와 같이, 액정표시장치(10)는 서로 마주보며 이격된 제1 및 제2기판(20, 50)과, 제1 및 제2기판(20, 50) 사이에 형성된 액정층(70)을 포함한다.
제1기판(20) 상부에는 게이트 배선(미도시)과 게이트 배선에 연결되는 게이트 전극(22)이 형성되고, 게이트 배선 및 게이트 전극(22) 상부에는 게이트 절연층(24)이 형성되는데, 게이트 절연층(24)은 무기 절연물질로 이루어진다.
게이트 전극(22)에 대응되는 게이트 절연층(24) 상부에는 반도체층(26)이 형성되고, 반도체층(26) 상부에는 서로 이격하는 소스 전극(28) 및 드레인 전극(30)과, 소스 전극(28)에 연결되는 데이터 배선(32)이 형성된다.
데이터 배선(32)은 게이트 배선과 교차하여 적, 녹, 청 화소영역(Pr, Pg, Pb)을 정의한다.
여기서, 게이트 전극(22), 반도체층(26), 소스 전극(28) 및 드레인 전극(30)은 박막트랜지스터(T)를 구성한다.
소스 전극(28), 드레인 전극(30) 및 데이터 배선(32) 상부에는 보호층(34)이 형성되는데, 보호층(34)은 드레인 전극(30)을 노출하는 드레인 콘택홀(36)을 포함하고, 무기 절연물질 또는 유기 절연물질로 이루어진다.
보호층(34) 상부에는 드레인 콘택홀(36)을 통하여 드레인 전극(30)에 연결되는 화소 전극(38)이 적, 녹, 청 화소영역(Pr, Pg, Pb) 각각에 형성된다.
한편, 제2기판(50) 하부에는 적, 녹, 청 화소영역(Pr, Pg, Pb) 각각에 대응되는 개구부를 가지며 게이트 배선, 데이터 배선(32) 및 박막트랜지스터(T)에 대응되는 블랙매트릭스(52)가 형성되고, 블랙매트릭스(52) 하부와 블랙매트릭스(52)의 개구부를 통하여 노출된 제2기판(50) 하부에는 컬러필터층(54)이 형성된다.
컬러필터층(54)은 적, 녹, 청 화소영역(Pr, Pg, Pb)에 각각 대응되는 적, 녹, 청 컬러필터(R, G, B)를 포함한다.
그리고, 컬러필터층(54) 하부에는 공통 전극(56)이 형성된다.
액정층(70)은 제1기판(20)의 화소 전극(38)과 제2기판(50)의 공통 전극(56) 사이에 형성된다.
이러한 액정표시장치(10)는, 박막 증착, 포토레지스트(photoresist) 도포, 노광, 현상, 식각 및 포토레지스트 제거 등의 단계를 포함하는 노광식각공정(photolithographic process)을 반복하여 패턴을 형성하는데, 노광 시 사용되는 마스크(mask)를 기준으로 노광식각공정을 구분하기도 한다.
제1기판(20)은, 게이트 배선 및 게이트 전극(22)을 형성하는 제1마스크공정, 반도체층(26), 소스 전극(28) 및 드레인 전극(30)을 형성하는 제2마스크공정, 드레인 콘택홀(36)을 형성하는 제3마스크공정, 화소 전극(38)을 형성하는 제4마스크공정을 통하여 형성할 수 있으며, 제2기판(50)은, 블랙매트릭스(52)를 형성하는 제5마스크공정, 컬러필터층(54)을 형성하는 제6마스크공정을 통하여 형성할 수 있다.
즉, 액정표시장치(10)는 6-마스크공정으로 형성할 수 있다.
그런데, 이러한 액정표시장치(10)의 제조에 있어서, 질화 실리콘(SiNx)과 같은 무기 절연물질로 이루어진 게이트 절연층(24)은 화학기상증착(chemical vapor deposition: CVD)장치를 이용하여 진공상태에서 형성하는데, 화학기상증착장치는 진공상태를 확보하기 위하여 많은 공정시간이 소요되는 등 제조공정이 복잡해지고 높은 유지보수비에 의하여 제조비용이 증가하는 문제가 있다.
그리고, 화학기상증착장치를 이용한 무기 절연물질의 증착공정은 비교적 낮은 증착속도로 이루어지므로, 게이트 절연층(24)의 제조시간이 증가하는 문제가 있다.
또한, 무기 절연물질은 평탄화 특성이 좋지 않아서 하부의 게이트 배선 및 게이트 전극(22)의 단차부에서 게이트 절연층(24)의 결함이 발생하는 문제가 있다.
그리고, 박막트랜지스터(T) 및 화소 전극(38)이 형성된 제1기판(20)과 컬러필터층(54)이 형성된 제2기판(50)을 서로 정렬 합착하여 액정표시장치(10)를 형성하므로, 화소 전극(38)과 컬러필터층(54)이 셀갭에 대응하는 거리만큼 이격되고 이에 따라 색특성이 저하되는 문제가 있다.
또한, 제1 및 제2기판(20, 50)을 정렬 합착할 때 오차가 발생하는데, 이러한 정렬오차에 의한 빛샘 등의 불량을 방지하기 위하여 블랙매트릭스(52)의 선폭을 크게 설계하므로, 개구율이 감소하는 문제가 있다.
본 발명은, 안료(pigment) 및 산화 실리콘(SiO2)을 포함하는 가용성 혼성 물질(soluble hybrid material)을 이용하여 컬러필터층 역할을 하는 게이트 절연층을 형성함으로써, 제조공정이 단순화되고 제조비용 및 제조시간이 감소되며 하부 패턴의 단차에 의한 게이트 절연층의 결함이 방지되고 색특성 및 개구율이 개선된 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은, 안료(pigment) 및 산화 실리콘(SiO2)을 포함하는 가용성 혼성 물질(soluble hybrid material)을 이용하여 게이트 절연층을 형성하고, 블랙매트릭스를 생략함으로써, 제조공정이 더 단순화되고 개구율이 더 개선된 액정표시장치 및 그 제조방법을 제공하는데 다른 목적이 있다.
상기의 목적을 달성하기 위하여, 본 발명은, 서로 마주보며 이격된 제1 및 제2기판과; 상기 제1기판 상부에 형성되는 게이트 배선 및 상기 게이트 배선에 연결되는 게이트 전극과; 상기 게이트 배선 및 상기 게이트 전극 상부에 형성되고 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질로 이루어지는 제1게이트 절연층과; 상기 제1게이트 절연층 상부에 형성되는 제2게이트 절연층과; 상기 게이트 전극에 대응되는 상기 제2게이트 절연층 상부에 형성되는 반도체층과; 상기 반도체층 상부에 형성되고 서로 이격되는 소스 전극 및 드레인 전극과; 상기 게이트 배선과 교차하여 적, 녹, 청 화소영역을 정의하는 데이터 배선과; 상기 소스 전극, 상기 드레인 전극 및 상기 데이터 배선 상부에 형성되는 보호층과; 상기 보호층 상부에 형성되고 상기 드레인 전극에 연결되는 화소 전극과; 상기 제2기판 하부에 형성되는 공통 전극과; 상기 화소 전극 및 상기 공통 전극 사이에 형성되는 액정층을 포함하는 액정표시장치를 제공한다.
여기서, 상기 제1게이트 절연층은 상기 적, 녹, 청 화소영역에 각각 대응되는 적, 녹, 청 게이트 절연막을 포함하고, 상기 안료 및 상기 산화 실리콘을 포함하는 상기 가용성 유무기 혼성 절연물질은 산화 실리콘 기반의 가용성 절연물질, 안료, 가교제 및 광개시제를 포함할 수 있다.
그리고, 상기 반도체층, 상기 반도체층에 중첩되는 상기 소스 전극 및 상기 드레인 전극은 상기 게이트 전극 내부에 배치되고, 상기 화소전극은 상기 게이트 배선 및 상기 데이터 배선과 중첩될 수 있다.
또한, 상기 액정표시장치는, 상기 제2기판과 상기 공통전극 사이에 형성되고, 상기 게이트 배선 및 상기 데이터 배선에 대응되는 블랙매트릭스를 더 포함할 수 있다.
그리고, 상기 액정표시장치는, 상기 제1기판과 상기 제1게이트 절연층 사이에 형성되고 무기 절연물질로 이루어지는 제3게이트 절연층을 더 포함할 수 있다.
한편, 본 발명은, 제1기판 상부에 게이트 배선 및 상기 게이트 배선에 연결되는 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 상기 게이트 전극 상부에 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질로 이루어지는 제1게이트 절연층을 형성하는 단계와; 상기 제1게이트 절연층 상부에 제2게이트 절연층을 형성하는 단계와; 상기 게이트 전극에 대응되는 상기 제2게이트 절연층 상부에 반도체층을 형성하는 단계와; 상기 반도체층 상부에 서로 이격되는 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 게이트 배선과 교차하여 적, 녹, 청 화소영역을 정의하는 데이터 배선을 형성하는 단계와; 상기 소스 전극, 상기 드레인 전극 및 상기 데이터 배선 상부에 보호층을 형성하는 단계와; 상기 보호층 상부에 상기 드레인 전극에 연결되는 화소전극을 형성하는 단계와; 제2기판 하부에 공통전극을 형성하는 단계와; 상기 제1 및 제2기판을 합착하는 단계와; 상기 화소전극과 상기 공통전극 사이에 액정층을 형성하는 단계를 포함하는 액정표시장치의 제조방법을 제공한다.
여기서, 상기 제1게이트 절연층을 형성하는 단계는, 상기 적 화소영역에 적 게이트 절연막을 형성하는 단계와; 상기 녹 화소영역에 녹 게이트 절연막을 형성하는 단계와; 상기 청 화소영역에 청 게이트 절연막을 형성하는 단계를 포함할 수 있다.
그리고, 상기 적, 녹, 청 게이트 절연막 각각을 형성하는 단계는, 상기 제1기판 상부에 상기 안료 및 상기 산화 실리콘을 포함하는 상기 가용성 유무기 혼성 절연물질을 도포하여 가용성 유무기 혼성 절연물질층을 형성하는 단계와; 상기 가용성 유무기 혼성 절연물질층을 프리 베이킹 하는 단계와; 프리 베이킹 된 상기 가용성 유무기 혼성 절연물질층을 노광하는 단계와; 노광된 상기 가용성 유무기 혼성 절연물질층을 현상하여 상기 제1게이트 절연층을 형성하는 단계와; 상기 제1게이트 절연층을 하드 베이킹 하는 단계를 포함할 수 있다.
또한, 상기 액정표시장치의 제조방법은, 상기 제2기판과 상기 공통전극 사이에, 상기 게이트 배선 및 상기 데이터 배선에 대응되는 블랙매트릭스를 형성하는 단계를 더 포함할 수 있다.
그리고, 상기 액정표시장치의 제조방법은, 상기 제1기판과 상기 제1게이트 절연층 사이에, 무기 절연물질로 이루어지는 제3게이트 절연층을 형성하는 단계를 더 포함할 수 있다.
본 발명에 따른 액정표시장치 및 그 제조방법에서는, 안료(pigment) 및 산화 실리콘(SiO2)을 포함하는 가용성 혼성 물질(soluble hybrid material)을 이용하여 컬러필터층 역할을 하는 게이트 절연층을 형성함으로써, 제조공정을 단순화하고 제조비용 및 제조시간을 감소시키며 하부 패턴의 단차에 의한 게이트 절연층의 결함을 방지하고 색특성 및 개구율을 개선할 수 있다.
또한, 안료(pigment) 및 산화 실리콘(SiO2)을 포함하는 가용성 혼성 물질(soluble hybrid material)을 이용하여 게이트 절연층을 형성하고, 블랙매트릭스를 생략함으로써, 제조공정을 더 단순화하고 개구율을 더 개선할 수 있다.
그리고, 안료(pigment) 및 산화 실리콘(SiO2)을 포함하는 가용성 혼성 물질(soluble hybrid material)을 이용하여 형성된 게이트 절연층 하부에 별도의 절연층을 형성함으로써, 게이트 전극을 구성하는 금속물질의 확산을 방지하고 박막트랜지스터의 특성을 개선할 수 있다.
도 1은 종래의 액정표시장치의 단면도.
도 2는 본 발명의 제1실시예에 따른 액정표시장치용 어레이 기판의 평면도.
도 3은 본 발명의 제1실시예에 따른 액정표시장치의 단면도.
도 4a 내지 도 4g는 본 발명의 제1실시예에 따른 액정표시장치용 어레이 기판의 제조방법을 도시한 단면도.
도 5a 및 도 5b는 본 발명의 제1실시예에 따른 액정표시장치용 컬러필터 기판의 제조방법을 도시한 단면도.
도 6은 본 발명의 제2실시예에 따른 액정표시장치용 어레이 기판의 평면도.
도 7은 본 발명의 제2실시예에 따른 액정표시장치의 단면도.
도 8은 본 발명의 제3실시예에 따른 액정표시장치의 단면도.
도 9는 본 발명의 제4실시예에 따른 액정표시장치의 단면도.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2는 본 발명의 제1실시예에 따른 액정표시장치용 어레이 기판의 평면도이고, 도 3은 본 발명의 제1실시예에 따른 액정표시장치의 단면도로서, 도 2의 절단선 III-III에 대응되는 도면이다.
도 2 및 도 3에 도시한 바와 같이, 액정표시장치(110)는 서로 마주보며 이격된 제1 및 제2기판(120, 150)과, 제1 및 제2기판(120, 150) 사이에 형성된 액정층(170)을 포함한다.
제1기판(120) 상부에는 게이트 배선(123)과 게이트 배선(123)에 연결되는 게이트 전극(122)이 형성되고, 게이트 배선 및 게이트 전극(123, 122) 상부에는 제1 및 제2게이트 절연층(124, 125)이 순차적으로 형성된다.
제1게이트 절연층(124)은 안료(pigment) 및 산화 실리콘(silicon dioxide: SiO2)을 포함하는 가용성 유무기 혼성 절연물질(soluble organic/inorganic hybrid insulating material)을 이용하여 형성되고, 제2게이트 절연층(125)은 질화 실리콘(silicon nitride: SiNx) 또는 산화 실리콘과 같은 무기 절연물질로 이루어진다.
그리고, 제1게이트 절연층(124)은 적, 녹, 청 게이트 절연막(124r, 124g, 124b)을 포함하며, 게이트 배선 및 게이트 전극(123, 122)을 전기적으로 절연하는 역할을 함과 동시에 제1기판(120) 하부의 백라이트 유닛(미도시)으로부터 제공되는 빛에 적, 녹, 청 색상(color)을 부여하는 역할을 한다.
안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질은, 프로필렌 글리콜 모노메틸 에테르 아세테이트(propylene glycol monomethyl ether acetate: PGMEA)와 같은 용제를 사용하는 산화 실리콘 기반의 가용성 절연물질(SiO2 base soluble insulating material)에 안료, 가교제(cross-linker) 및 광개시제(photoinitiator)를 첨가하여 형성할 수 있다.
이러한 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질은 산화 실리콘 기반의 메인 체인(SiO2 base main chain)으로 구성되며, 모노머(monomer)로는 메틸실록산(methylsiloxane), 비닐실록산(vinylsiloxane), 페닐실록산(phenylsiloxane) 계열이 사용될 수 있다.
이때, 실리콘(Si)에는 무기물질인 산소(O)외에 유기물질인 메틸(methyl), 비닐(vinyl), 페닐(phenyl)을 포함하는 알킬(alkyl)로 구성되는 라디칼 그룹이 결합되므로, 해당 절연물질은 유무기 혼성(hybrid) 절연물질로 불린다.
그리고, 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질은 약 1.43 ~ 약 1.48 범위의 굴절률과 약 3.8 ~ 약 4.3 범위의 유전상수를 가질 수 있다.
이러한 제1게이트 절연층(124)은, 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질의 도포(coating), 프리 베이킹(pre-baking), 노광(exposure), 현상(develop) 및 하드 베이킹(hard-baking) 단계를 거쳐서 형성될 수 있다.
여기서, 하드 베이킹은 프리 베이킹보다 더 높은 온도에서 더 장시간 동안 진행될 수 있다.
그리고, 게이트 전극(122)에 대응되는 제2게이트 절연층(125) 상부에는 반도체층(126)이 형성되고, 반도체층(126) 상부에는 서로 이격하는 소스 전극 및 드레인 전극(128, 130)과, 소스 전극(128)에 연결되는 데이터 배선(132)이 형성된다.
도시하지는 않았지만, 반도체층(126)은 순수 실리콘(intrinsic silicon)으로 이루어지는 액티브층과, 불순물 실리콘(impurity-doped silicon)으로 이루어지는 오믹 콘택층을 포함할 수 있다.
데이터 배선(132)은 게이트 배선(123)과 교차하여 적, 녹, 청 화소영역(Pr, Pg, Pb)을 정의하며, 게이트 전극(122), 반도체층(126), 소스 전극 및 드레인 전극(128, 130)은 박막트랜지스터(T)를 구성한다.
소스 전극(128), 드레인 전극(130) 및 데이터 배선(132) 상부에는 보호층(134)이 형성되는데, 보호층(134)은 드레인 전극(130)을 노출하는 드레인 콘택홀(136)을 포함하고, 무기 절연물질 또는 유기 절연물질로 이루어진다.
보호층(134) 상부에는 드레인 콘택홀(136)을 통하여 드레인 전극(130)에 연결되는 화소 전극(138)이 적, 녹, 청 화소영역(Pr, Pg, Pb) 각각에 형성되는데, 화소 전극(138)은 게이트 배선 및 게이트 전극(123, 122)으로부터 이격되도록 형성될 수 있다.
한편, 제2기판(150) 하부에는 적, 녹, 청 화소영역(Pr, Pg, Pb) 각각에 대응되는 개구부를 가지며 게이트 배선(123), 데이터 배선(132) 및 박막트랜지스터(T)에 대응되는 블랙매트릭스(152)가 형성되고, 블랙매트릭스(152) 하부와 블랙매트릭스(152)의 개구부를 통하여 노출된 제2기판(150) 하부에는 공통 전극(156)이 형성된다.
그리고, 액정층(170)은 제1기판(120)의 화소 전극(138)과 제2기판(150)의 공통 전극(156) 사이에 형성된다.
이러한 액정표시장치(110)에서는, 컬리필터층 역할을 하는 제1게이트 절연층(124)을 도포장치를 이용하여 대기압 상태에서 형성하므로, 제조공정이 단순화되고, 제조비용이 절감된다.
또한, 도포장치를 이용한 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질의 도포공정은 상대적으로 짧은 시간에 완료되므로, 제조시간이 감소된다.
그리고, 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질은 우수한 평탄화 특성을 가지므로, 하부의 게이트 배선 및 게이트 전극(123, 122)의 단차부에 의한 제1 및 제2게이트 절연층(124, 125)의 결함이 방지된다.
또한, 컬리필터층 역할을 하는 제1게이트 절연층(124)과 화소 전극(138)이 동일하게 제1기판(120) 상부에 형성되므로, 제1게이트 절연층(124)과 화소 전극(138)의 이격거리 및 정렬오차가 감소되어 색특성 저하 및 빛샘 등의 불량이 방지되고 개구율이 개선된다.
이러한 액정표시장치는 박막 증착(deposition), 포토레지스트(photoresist) 도포(coating), 노광(exposure), 현상(develop), 식각(etching) 및 포토레지스트 제거(strip) 등의 단계를 포함하는 노광식각공정(photolithographic process)의 반복에 의하여 제조되는데, 이를 도면을 참조하여 설명한다.
도 4a 내지 도 4g는 본 발명의 제1실시예에 따른 액정표시장치용 어레이 기판의 제조방법을 도시한 단면도이고, 도 5a 및 도 5b는 본 발명의 제1실시예에 따른 액정표시장치용 컬러필터 기판의 제조방법을 도시한 단면도이다.
도 4a에 도시한 바와 같이, 제1금속막의 증착, 포토레지스트의 도포, 노광 및 현상, 제1금속막의 식각 및 포토레지스트의 제거를 포함하는 제1마스크공정을 통하여, 제1기판(120) 상부에 게이트 배선(도 2의 123) 및 게이트 전극(122)을 형성한다.
도 4b에 도시한 바와 같이, 적색안료 및 산화 실리콘을 포함하는 제1가용성 유무기 혼성 절연물질의 도포, 프리 베이킹, 노광, 현상 및 하드 베이킹을 포함하는 제2마스크 공정을 통하여, 게이트 배선 및 게이트 전극(123, 122) 상부의 적 화소영역(Pr)에 적 게이트 절연막(124r)을 형성한다.
도 4c에 도시한 바와 같이, 녹색안료 및 산화 실리콘을 포함하는 제2가용성 유무기 혼성 절연물질의 도포, 프리 베이킹, 노광, 현상 및 하드 베이킹을 포함하는 제2마스크 공정을 통하여, 게이트 배선 및 게이트 전극(123, 122) 상부의 녹 화소영역(Pg)에 녹 게이트 절연막(124g)을 형성한다.
도 4d에 도시한 바와 같이, 청색안료 및 산화 실리콘을 포함하는 제3가용성 유무기 혼성 절연물질의 도포, 프리 베이킹, 노광, 현상 및 하드 베이킹을 포함하는 제2마스크 공정을 통하여, 게이트 배선 및 게이트 전극(123, 122) 상부의 청 화소영역(Pb)에 청 게이트 절연막(124b)을 형성함으로써, 제1게이트 절연층(124)을 완성한다.
도 4b 내지 도 4d에서, 적, 녹, 청 게이트 절연막(124r, 124g, 124b)은 각각 제1, 제2, 제3가용성 유무기 혼성 절연물질을 이용하여 순차적으로 형성되는데, 서로 동일한 패턴 형태를 가지므로 하나의 마스크를 이용하여 형성될 수 있으며, 따라서 적, 녹, 청 게이트 절연막(124r, 124g, 124b)은 하나의 제2마스크공정을 통하여 형성되는 것으로 정의할 수 있다.
도 4e에 도시한 바와 같이, 제1게이트 절연층(124) 상부에 무기 절연물질을 증착하여 제2게이트 절연층(125)을 형성한다.
그리고, 반도체막 및 제2금속막의 증착, 포토레지스트의 도포, 노광 및 현상, 반도체막 및 제2금속막의 식각 및 포토레지스트의 제거를 포함하는 제3마스크공정을 통하여, 제2게이트 절연층(125) 상부에 반도체층(126), 소스 전극(128), 드레인 전극(130) 및 데이터 배선(132)을 형성한다.
여기서, 제3마스크공정에 사용되는 마스크는 투과영역, 반투과영역, 차단영역을 포함할 수 있으며, 반투과영역은 소스 전극 및 드레인 전극(128, 130) 사이로 노출된 반도체층(126)에 대응되고 차단영역은 소스 전극(128), 드레인 전극(130) 및 데이터 배선(132)에 대응될 수 있다.
또한, 데이터 배선(132) 하부에는 반도체층(126)이 연장되어 형성된다.
도 4f에 도시한 바와 같이, 무기 절연막 또는 유기 절연막의 증착, 포토레지스트의 도포, 노광 및 현상, 무기 절연막 또는 유기 절연막의 식각 및 포토레지스트의 제거를 포함하는 제4마스크공정을 통하여, 소스 전극(128), 드레인 전극(130) 및 데이터 배선(132) 상부에 보호층(134)을 형성한다.
보호층(134)에는 드레인 전극(130)을 노출하는 드레인 콘택홀(136)이 형성된다.
도 4g에 도시한 바와 같이, 투명도전막의 증착, 포토레지스트의 도포, 노광 및 현상, 투명도전막의 식각 및 포토레지스트의 제거를 포함하는 제5마스크공정을 통하여, 보호층(134) 상부의 적, 녹, 청 화소영역(Pr, Pg, Pb) 각각에 화소 전극(138)을 형성한다.
화소 전극(138)은 드레인 콘택홀(136)을 통하여 드레인 전극(130)에 연결된다.
한편, 도 5a에 도시한 바와 같이, 제3금속막의 증착, 포토레지스트의 도포, 노광 및 현상, 제3금속막의 식각 및 포토레지스트의 제거를 포함하는 제6마스크공정을 통하여 제2기판(150) 상부에 블랙매트릭스(152)를 형성한다.
제1실시예에서는 블랙매트릭스(152)가 금속물질로 이루어지는 것을 예로 들었지만, 다른 실시예에서는 블랙매트릭스가 불투명한 유기물질로 이루어질 수 있다.
도 5b에 도시한 바와 같이, 블랙매트릭스(152) 상부에 투명도전물질을 증착하여 공통 전극(156)을 형성한다.
제1 및 제2기판(120, 150)을 완성한 후, 화소 전극(138) 및 공통 전극(156)이 서로 마주보도록 제1 및 제2기판(120, 150)을 합착하고 제1 및 제2기판(120, 150) 사이에 액정층(170)을 형성한다.
이와 같이, 제1기판(120)은 제1 내지 제5마스크공정을 통하여 완성되고, 제2기판(150)은 제6마스크공정을 통하여 완성될 수 있으며, 액정표시장치(110)는 6-마스크공정으로 형성할 수 있다.
한편, 다른 실시예에서는 제2기판 하부에 형성되는 블랙매트릭스를 생략하여 제조공정을 단순화 할 수 있는데, 이를 도면을 참조하여 설명한다.
도 6은 본 발명의 제2실시예에 따른 액정표시장치용 어레이 기판의 평면도이고, 도 7은 본 발명의 제2실시예에 따른 액정표시장치의 단면도로서, 도 6의 절단선 VII-VII에 대응되는 도면이다.
도 6 및 도 7에 도시한 바와 같이, 액정표시장치(210)는 서로 마주보며 이격된 제1 및 제2기판(220, 250)과, 제1 및 제2기판(220, 250) 사이에 형성된 액정층(270)을 포함한다.
제1기판(220) 상부에는 게이트 배선(223)과 게이트 배선(223)에 연결되는 게이트 전극(222)이 형성되고, 게이트 배선 및 게이트 전극(223, 222) 상부에는 제1 및 제2게이트 절연층(224, 225)이 순차적으로 형성된다.
제1게이트 절연층(224)은 안료(pigment) 및 산화 실리콘(silicon dioxide: SiO2)을 포함하는 가용성 유무기 혼성 절연물질(soluble organic/inorganic hybrid insulating material)을 이용하여 형성되고, 제2게이트 절연층(225)은 질화 실리콘(silicon nitride: SiNx) 또는 산화 실리콘과 같은 무기 절연물질로 이루어진다.
그리고, 제1게이트 절연층(224)은 적, 녹, 청 게이트 절연막(224r, 224g, 224b)을 포함하며, 게이트 배선 및 게이트 전극(223, 222)을 전기적으로 절연하는 역할을 함과 동시에 제1기판(220) 하부의 백라이트 유닛(미도시)으로부터 제공되는 빛에 적, 녹, 청 색상(color)을 부여하는 역할을 한다.
안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질은, 프로필렌 글리콜 모노메틸 에테르 아세테이트(propylene glycol monomethyl ether acetate: PGMEA)와 같은 용제를 사용하는 산화 실리콘 기반의 가용성 절연물질(SiO2 base soluble insulating material)에 안료, 가교제(cross-linker) 및 광개시제(photoinitiator)를 첨가하여 형성할 수 있다.
이러한 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질은 산화 실리콘 기반의 메인 체인(SiO2 base main chain)으로 구성되며, 모노머(monomer)로는 메틸실록산(methylsiloxane), 비닐실록산(vinylsiloxane), 페닐실록산(phenylsiloxane) 계열이 사용될 수 있다.
그리고, 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질은 약 1.43 ~ 약 1.48 범위의 굴절률과 약 3.8 ~ 약 4.3 범위의 유전상수를 가질 수 있다.
이러한 제1게이트 절연층(224)은, 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질의 도포(coating), 프리 베이킹(pre-baking), 노광(exposure), 현상(develop) 및 하드 베이킹(hard-baking) 단계를 거쳐서 형성될 수 있다.
그리고, 게이트 전극(222)에 대응되는 제2게이트 절연층(225) 상부에는 반도체층(226)이 형성되고, 반도체층(226) 상부에는 서로 이격하는 소스 전극 및 드레인 전극(228, 230)과, 소스 전극(228)에 연결되는 데이터 배선(232)이 형성된다.
도시하지는 않았지만, 반도체층(226)은 순수 실리콘(intrinsic silicon)으로 이루어지는 액티브층과, 불순물 실리콘(impurity-doped silicon)으로 이루어지는 오믹 콘택층을 포함할 수 있다.
데이터 배선(232)은 게이트 배선(223)과 교차하여 적, 녹, 청 화소영역(Pr, Pg, Pb)을 정의하며, 게이트 전극(222), 반도체층(226), 소스 전극 및 드레인 전극(228, 230)은 박막트랜지스터(T)를 구성한다.
여기서, 반도체층(226)과, 반도체층(226)에 중첩되는 소스 전극 및 드레인 전극(228, 230)은 하부의 게이트 전극(222) 내부에 배치되도록 형성되며, 소스 전극(228)은 U자 형태를 가지고 드레인 전극(230)은 바(bar) 형태를 가지도록 형성될 수 있다.
소스 전극(228), 드레인 전극(230) 및 데이터 배선(232) 상부에는 보호층(234)이 형성되는데, 보호층(234)은 드레인 전극(230)을 노출하는 드레인 콘택홀(236)을 포함하고, 무기 절연물질 또는 유기 절연물질로 이루어진다.
보호층(234) 상부에는 드레인 콘택홀(236)을 통하여 드레인 전극(230)에 연결되는 화소 전극(238)이 적, 녹, 청 화소영역(Pr, Pg, Pb) 각각에 형성되는데, 이때 화소 전극(238)은 게이트 배선 및 게이트 전극(223, 222)과 중첩되도록 형성될 수 있다.
한편, 제2기판(250) 하부에는 공통 전극(256)이 형성된다.
그리고, 액정층(270)은 제1기판(220)의 화소 전극(238)과 제2기판(250)의 공통 전극(256) 사이에 형성된다.
여기서, 액정표시장치(210)의 제1기판(220)은, 게이트 배선(223) 및 게이트 전극(222)을 형성하는 제1마스크공정, 제1게이트 절연층(224)을 형성하는 제2마스크공정, 반도체층(226), 소스 전극(228) 및 드레인 전극(230)을 형성하는 제3마스크공정, 드레인 콘택홀(236)을 형성하는 제4마스크공정, 화소 전극(238)을 형성하는 제5마스크공정을 통하여 형성할 수 있으며, 제2기판(250)은 별도의 마스크공정 없이 형성할 수 있다.
따라서, 액정표시장치(210)는 5-마스크공정으로 형성할 수 있으며, 제조공정이 단순화되고 제조비용이 절감된다.
이러한 액정표시장치(210)에서는, 컬리필터층 역할을 하는 제1게이트 절연층(224)을 도포장치를 이용하여 대기압 상태에서 형성하므로, 제조공정이 단순화되고, 제조비용이 절감되고, 도포장치를 이용한 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질의 도포공정은 상대적으로 짧은 시간에 완료되므로, 제조시간이 감소된다.
그리고, 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질은 우수한 평탄화 특성을 가지므로, 하부의 게이트 배선 및 게이트 전극(223, 222)의 단차부에 의한 제1 및 제2게이트 절연층(224, 225)의 결함이 방지되고, 컬리필터층 역할을 하는 제1게이트 절연층(224)과 화소 전극(238)이 동일하게 제1기판(220) 상부에 형성되므로, 제1게이트 절연층(224)과 화소 전극(238)의 이격거리 및 정렬오차가 감소되어 색특성 저하 및 빛샘 등의 불량이 방지되고 개구율이 개선된다.
뿐만 아니라, 반도체층(226), 소스 전극(228) 및 드레인 전극(230)을 불투명한 금속으로 이루어지는 게이트 전극(222) 내부에 형성하고, 화소전극(238)을 불투명한 금속으로 이루어지는 게이트 배선(223) 및 데이터 배선(232)과 중첩되도록 형성하여, 게이트 전극(222), 게이트 배선(223) 및 데이터 배선(232)이 블랙매트릭스 역할을 하도록 함으로써, 제2기판(250) 하부에 형성되는 블랙매트릭스를 생략하여 제조공정을 더 단순화하고 개구율을 더 개선할 수 있다.
한편, 다른 실시예에서는, 가용성 유무기 혼성 절연물질을 이용하여 형성되는 절연층 하부에 별도의 절연층을 형성하여 게이트 전극을 구성하는 금속물질이 가용성 유무기 혼성 절연물질을 이용하여 형성되는 절연층으로 확산되는 것을 방지할 수 있는데, 이를 도면을 참조하여 설명한다.
도 8은 본 발명의 제3실시예에 따른 액정표시장치의 단면도이다.
도 8에 도시한 바와 같이, 액정표시장치(310)는 서로 마주보며 이격된 제1 및 제2기판(320, 350)과, 제1 및 제2기판(320, 350) 사이에 형성된 액정층(370)을 포함한다.
제1기판(320) 상부에는 게이트 배선(미도시)과 게이트 배선에 연결되는 게이트 전극(322)이 형성되고, 게이트 배선 및 게이트 전극(322) 상부에는 제1 내지 제3게이트 절연층(321, 324, 325)이 순차적으로 형성된다.
제1게이트 절연층(321)은 질화 실리콘(silicon nitride: SiNx) 또는 산화 실리콘과 같은 무기 절연물질로 이루어지고, 제2게이트 절연층(324)은 안료(pigment) 및 산화 실리콘(silicon dioxide: SiO2)을 포함하는 가용성 유무기 혼성 절연물질(soluble organic/inorganic hybrid insulating material)을 이용하여 형성되고, 제3게이트 절연층(325)은 질화 실리콘(silicon nitride: SiNx) 또는 산화 실리콘과 같은 무기 절연물질로 이루어진다.
제1게이트 절연층(321)은 게이트 전극(322)을 이루는 금속물질이 제2게이트 절연층(324)으로 확산되는 것을 방지하는 역할을 한다.
그리고, 제2게이트 절연층(324)은 적, 녹, 청 게이트 절연막(324r, 324g, 324b)을 포함하며, 게이트 배선 및 게이트 전극(322)을 전기적으로 절연하는 역할을 함과 동시에 제1기판(320) 하부의 백라이트 유닛(미도시)으로부터 제공되는 빛에 적, 녹, 청 색상(color)을 부여하는 역할을 한다.
안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질은, 프로필렌 글리콜 모노메틸 에테르 아세테이트(propylene glycol monomethyl ether acetate: PGMEA)와 같은 용제를 사용하는 산화 실리콘 기반의 가용성 절연물질(SiO2 base soluble insulating material)에 안료, 가교제(cross-linker) 및 광개시제(photoinitiator)를 첨가하여 형성할 수 있다.
이러한 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질은 산화 실리콘 기반의 메인 체인(SiO2 base main chain)으로 구성되며, 모노머(monomer)로는 메틸실록산(methylsiloxane), 비닐실록산(vinylsiloxane), 페닐실록산(phenylsiloxane) 계열이 사용될 수 있다.
그리고, 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질은 약 1.43 ~ 약 1.48 범위의 굴절률과 약 3.8 ~ 약 4.3 범위의 유전상수를 가질 수 있다.
이러한 제2게이트 절연층(224)은, 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질의 도포(coating), 프리 베이킹(pre-baking), 노광(exposure), 현상(develop) 및 하드 베이킹(hard-baking) 단계를 거쳐서 형성될 수 있다.
그리고, 게이트 전극(322)에 대응되는 제3게이트 절연층(325) 상부에는 반도체층(326)이 형성되고, 반도체층(326) 상부에는 서로 이격하는 소스 전극 및 드레인 전극(328, 330)과, 소스 전극(328)에 연결되는 데이터 배선(332)이 형성된다.
도시하지는 않았지만, 반도체층(226)은 순수 실리콘(intrinsic silicon)으로 이루어지는 액티브층과, 불순물 실리콘(impurity-doped silicon)으로 이루어지는 오믹 콘택층을 포함할 수 있다.
데이터 배선(332)은 게이트 배선(323)과 교차하여 적, 녹, 청 화소영역(Pr, Pg, Pb)을 정의하며, 게이트 전극(322), 반도체층(326), 소스 전극 및 드레인 전극(328, 330)은 박막트랜지스터(T)를 구성한다.
소스 전극(328), 드레인 전극(330) 및 데이터 배선(332) 상부에는 보호층(334)이 형성되는데, 보호층(334)은 드레인 전극(330)을 노출하는 드레인 콘택홀(336)을 포함하고, 무기 절연물질 또는 유기 절연물질로 이루어진다.
보호층(334) 상부에는 드레인 콘택홀(336)을 통하여 드레인 전극(330)에 연결되는 화소 전극(338)이 적, 녹, 청 화소영역(Pr, Pg, Pb) 각각에 형성된다.
한편, 제2기판(350) 하부에는 적, 녹, 청 화소영역(Pr, Pg, Pb) 각각에 대응되는 개구부를 가지며 게이트 배선, 데이터 배선(332) 및 박막트랜지스터(T)에 대응되는 블랙매트릭스(352)가 형성되고, 블랙매트릭스(352) 하부와 블랙매트릭스(352)의 개구부를 통하여 노출된 제2기판(350) 하부에는 공통 전극(356)이 형성된다.
그리고, 액정층(370)은 제1기판(320)의 화소 전극(338)과 제2기판(350)의 공통 전극(356) 사이에 형성된다.
이러한 액정표시장치(310)에서는, 컬리필터층 역할을 하는 제2게이트 절연층(324)을 도포장치를 이용하여 대기압 상태에서 형성하므로, 제조공정이 단순화되고, 제조비용이 절감되고, 도포장치를 이용한 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질의 도포공정은 상대적으로 짧은 시간에 완료되므로, 제조시간이 감소된다.
그리고, 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질은 우수한 평탄화 특성을 가지므로, 하부의 게이트 배선 및 게이트 전극(222)의 단차부에 의한 제2 및 제3게이트 절연층(324, 325)의 결함이 방지되고, 컬리필터층 역할을 하는 제2게이트 절연층(324)과 화소 전극(338)이 동일하게 제1기판(320) 상부에 형성되므로, 제2게이트 절연층(324)과 화소 전극(338)의 이격거리 및 정렬오차가 감소되어 색특성 저하 및 빛샘 등의 불량이 방지되고 개구율이 개선된다.
뿐만 아니라, 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질을 이용하여 형성되는 제2게이트 절연층(324) 하부에 무기 절연물질로 이루어지는 제1게이트 절연층(321)을 형성함으로써, 게이트 전극(322)으로부터 제2게이트 절연층(324)으로 금속물질이 확산되는 것을 방지하여 박막트랜지스터(T)의 특성 저하를 방지할 수 있다.
한편, 다른 실시예에서는 가용성 유무기 혼성 절연물질을 이용하여 형성되는 절연층 하부에 별도의 절연층을 형성하여 게이트 전극을 구성하는 금속물질이 가용성 유무기 혼성 절연물질을 이용하여 형성되는 절연층으로 확산되는 것을 방지함과 동시에, 제2기판 하부에 형성되는 블랙매트릭스를 생략하여 제조공정을 단순화 할 수 있는데, 이를 도면을 참조하여 설명한다.
도 9는 본 발명의 제4실시예에 따른 액정표시장치의 단면도이다.
도 9에 도시한 바와 같이, 액정표시장치(410)는 서로 마주보며 이격된 제1 및 제2기판(420, 450)과, 제1 및 제2기판(420, 450) 사이에 형성된 액정층(470)을 포함한다.
제1기판(420) 상부에는 게이트 배선(미도시)과 게이트 배선에 연결되는 게이트 전극(422)이 형성되고, 게이트 배선 및 게이트 전극(222) 상부에는 제1 내지 제3게이트 절연층(421, 424, 425)이 순차적으로 형성된다.
제1게이트 절연층(421)은 질화 실리콘(silicon nitride: SiNx) 또는 산화 실리콘과 같은 무기 절연물질로 이루어지고, 제2게이트 절연층(424)은 안료(pigment) 및 산화 실리콘(silicon dioxide: SiO2)을 포함하는 가용성 유무기 혼성 절연물질(soluble organic/inorganic hybrid insulating material)을 이용하여 형성되고, 제3게이트 절연층(425)은 질화 실리콘(silicon nitride: SiNx) 또는 산화 실리콘과 같은 무기 절연물질로 이루어진다.
제1게이트 절연층(421)은 게이트 전극(422)을 이루는 금속물질이 제2게이트 절연층(424)으로 확산되는 것을 방지하는 역할을 한다.
그리고, 제2게이트 절연층(424)은 적, 녹, 청 게이트 절연막(424r, 424g, 424b)을 포함하며, 게이트 배선 및 게이트 전극(422)을 전기적으로 절연하는 역할을 함과 동시에 제1기판(420) 하부의 백라이트 유닛(미도시)으로부터 제공되는 빛에 적, 녹, 청 색상(color)을 부여하는 역할을 한다.
안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질은, 프로필렌 글리콜 모노메틸 에테르 아세테이트(propylene glycol monomethyl ether acetate: PGMEA)와 같은 용제를 사용하는 산화 실리콘 기반의 가용성 절연물질(SiO2 base soluble insulating material)에 안료, 가교제(cross-linker) 및 광개시제(photoinitiator)를 첨가하여 형성할 수 있다.
이러한 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질은 산화 실리콘 기반의 메인 체인(SiO2 base main chain)으로 구성되며, 모노머(monomer)로는 메틸실록산(methylsiloxane), 비닐실록산(vinylsiloxane), 페닐실록산(phenylsiloxane) 계열이 사용될 수 있다.
그리고, 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질은 약 1.43 ~ 약 1.48 범위의 굴절률과 약 3.8 ~ 약 4.3 범위의 유전상수를 가질 수 있다.
이러한 제2게이트 절연층(424)은, 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질의 도포(coating), 프리 베이킹(pre-baking), 노광(exposure), 현상(develop) 및 하드 베이킹(hard-baking) 단계를 거쳐서 형성될 수 있다.
그리고, 게이트 전극(422)에 대응되는 제3게이트 절연층(425) 상부에는 반도체층(426)이 형성되고, 반도체층(426) 상부에는 서로 이격하는 소스 전극 및 드레인 전극(428, 430)과, 소스 전극(428)에 연결되는 데이터 배선(432)이 형성된다.
도시하지는 않았지만, 반도체층(426)은 순수 실리콘(intrinsic silicon)으로 이루어지는 액티브층과, 불순물 실리콘(impurity-doped silicon)으로 이루어지는 오믹 콘택층을 포함할 수 있다.
데이터 배선(432)은 게이트 배선(423)과 교차하여 적, 녹, 청 화소영역(Pr, Pg, Pb)을 정의하며, 게이트 전극(422), 반도체층(426), 소스 전극 및 드레인 전극(428, 430)은 박막트랜지스터(T)를 구성한다.
단면도에서는 보여지지 않지만, 반도체층(426)과, 반도체층(426)에 중첩되는 소스 전극 및 드레인 전극(428, 430)은 하부의 게이트 전극(422) 내부에 배치되도록 형성되며, 소스 전극(428)은 U자 형태를 가지고 드레인 전극(430)은 바(bar) 형태를 가지도록 형성될 수 있다.
소스 전극(428), 드레인 전극(430) 및 데이터 배선(432) 상부에는 보호층(434)이 형성되는데, 보호층(434)은 드레인 전극(430)을 노출하는 드레인 콘택홀(436)을 포함하고, 무기 절연물질 또는 유기 절연물질로 이루어진다.
보호층(434) 상부에는 드레인 콘택홀(436)을 통하여 드레인 전극(430)에 연결되는 화소 전극(438)이 적, 녹, 청 화소영역(Pr, Pg, Pb) 각각에 형성되는데, 이때 화소 전극(438)은 게이트 배선 및 게이트 전극(423, 422)과 중첩되도록 형성될 수 있다.
한편, 제2기판(450) 하부에는 공통 전극(456)이 형성된다.
그리고, 액정층(470)은 제1기판(420)의 화소 전극(438)과 제2기판(450)의 공통 전극(456) 사이에 형성된다.
여기서, 액정표시장치(410)의 제1기판(420)은, 게이트 배선(423) 및 게이트 전극(422)을 형성하는 제1마스크공정, 제2게이트 절연층(424)을 형성하는 제2마스크공정, 반도체층(426), 소스 전극(428) 및 드레인 전극(430)을 형성하는 제3마스크공정, 드레인 콘택홀(436)을 형성하는 제4마스크공정, 화소 전극(438)을 형성하는 제5마스크공정을 통하여 형성할 수 있으며, 제2기판(450)은 별도의 마스크공정 없이 형성할 수 있다.
따라서, 액정표시장치(410)는 5-마스크공정으로 형성할 수 있으며, 제조공정이 단순화되고 제조비용이 절감된다.
이러한 액정표시장치(410)에서는, 컬리필터층 역할을 하는 제1게이트 절연층(424)을 도포장치를 이용하여 대기압 상태에서 형성하므로, 제조공정이 단순화되고, 제조비용이 절감되고, 도포장치를 이용한 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질의 도포공정은 상대적으로 짧은 시간에 완료되므로, 제조시간이 감소된다.
그리고, 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질은 우수한 평탄화 특성을 가지므로, 하부의 게이트 배선 및 게이트 전극(423, 422)의 단차부에 의한 제2 및 제3게이트 절연층(424, 425)의 결함이 방지되고, 컬리필터층 역할을 하는 제2게이트 절연층(424)과 화소 전극(438)이 동일하게 제1기판(420) 상부에 형성되므로, 제2게이트 절연층(424)과 화소 전극(438)의 이격거리 및 정렬오차가 감소되어 색특성 저하 및 빛샘 등의 불량이 방지되고 개구율이 개선된다.
뿐만 아니라, 반도체층(426), 소스 전극(428) 및 드레인 전극(430)을 불투명한 금속으로 이루어지는 게이트 전극(422) 내부에 형성하고, 화소전극(438)을 불투명한 금속으로 이루어지는 게이트 배선(423) 및 데이터 배선(432)과 중첩되도록 형성하여, 게이트 전극(422), 게이트 배선(423) 및 데이터 배선(432)이 블랙매트릭스 역할을 하도록 함으로써, 제2기판(450) 하부에 형성되는 블랙매트릭스를 생략하여 제조공정을 더 단순화하고 개구율을 더 개선할 수 있다.
또한, 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질을 이용하여 형성되는 제2게이트 절연층(424) 하부에 무기 절연물질로 이루어지는 제1게이트 절연층(421)을 형성함으로써, 게이트 전극(422)으로부터 제2게이트 절연층(424)으로 금속물질이 확산되는 것을 방지하여 박막트랜지스터(T)의 특성 저하를 방지할 수 있다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
110: 액정표시장치 120: 제1기판
122: 게이트 전극 124: 제1게이트 절연층
125: 제2게이트 절연층 126: 반도체층
128: 소스 전극 130: 드레인 전극
138: 화소 전극 156: 공통 전극

Claims (10)

  1. 서로 마주보며 이격된 제1 및 제2기판과;
    상기 제1기판 상부에 형성되는 게이트 배선 및 상기 게이트 배선에 연결되는 게이트 전극과;
    상기 게이트 배선 및 상기 게이트 전극 상부에 형성되고 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질로 이루어지는 제1게이트 절연층과;
    상기 제1게이트 절연층 상부에 형성되는 제2게이트 절연층과;
    상기 게이트 전극에 대응되는 상기 제2게이트 절연층 상부에 형성되는 반도체층과;
    상기 반도체층 상부에 형성되고 서로 이격되는 소스 전극 및 드레인 전극과;
    상기 게이트 배선과 교차하여 적, 녹, 청 화소영역을 정의하는 데이터 배선과;
    상기 소스 전극, 상기 드레인 전극 및 상기 데이터 배선 상부에 형성되는 보호층과;
    상기 보호층 상부에 형성되고 상기 드레인 전극에 연결되는 화소 전극과;
    상기 제2기판 하부에 형성되는 공통 전극과;
    상기 화소 전극 및 상기 공통 전극 사이에 형성되는 액정층
    을 포함하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제1게이트 절연층은 상기 적, 녹, 청 화소영역에 각각 대응되는 적, 녹, 청 게이트 절연막을 포함하고, 상기 안료 및 상기 산화 실리콘을 포함하는 상기 가용성 유무기 혼성 절연물질은 산화 실리콘 기반의 가용성 절연물질, 안료, 가교제 및 광개시제를 포함하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 반도체층, 상기 반도체층에 중첩되는 상기 소스 전극 및 상기 드레인 전극은 상기 게이트 전극 내부에 배치되고, 상기 화소전극은 상기 게이트 배선 및 상기 데이터 배선과 중첩되는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 제2기판과 상기 공통전극 사이에 형성되고, 상기 게이트 배선 및 상기 데이터 배선에 대응되는 블랙매트릭스를 더 포함하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 제1기판과 상기 제1게이트 절연층 사이에 형성되고 무기 절연물질로 이루어지는 제3게이트 절연층을 더 포함하는 액정표시장치.
  6. 제1기판 상부에 게이트 배선 및 상기 게이트 배선에 연결되는 게이트 전극을 형성하는 단계와;
    상기 게이트 배선 및 상기 게이트 전극 상부에 안료 및 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질로 이루어지는 제1게이트 절연층을 형성하는 단계와;
    상기 제1게이트 절연층 상부에 제2게이트 절연층을 형성하는 단계와;
    상기 게이트 전극에 대응되는 상기 제2게이트 절연층 상부에 반도체층을 형성하는 단계와;
    상기 반도체층 상부에 서로 이격되는 소스 전극 및 드레인 전극을 형성하는 단계와;
    상기 게이트 배선과 교차하여 적, 녹, 청 화소영역을 정의하는 데이터 배선을 형성하는 단계와;
    상기 소스 전극, 상기 드레인 전극 및 상기 데이터 배선 상부에 보호층을 형성하는 단계와;
    상기 보호층 상부에 상기 드레인 전극에 연결되는 화소전극을 형성하는 단계와;
    제2기판 하부에 공통전극을 형성하는 단계와;
    상기 제1 및 제2기판을 합착하는 단계와;
    상기 화소전극과 상기 공통전극 사이에 액정층을 형성하는 단계
    를 포함하는 액정표시장치의 제조방법.
  7. 제 6 항에 있어서,
    상기 제1게이트 절연층을 형성하는 단계는,
    상기 적 화소영역에 적 게이트 절연막을 형성하는 단계와;
    상기 녹 화소영역에 녹 게이트 절연막을 형성하는 단계와;
    상기 청 화소영역에 청 게이트 절연막을 형성하는 단계
    를 포함하는 액정표시장치의 제조방법.
  8. 제 7 항에 있어서,
    상기 적, 녹, 청 게이트 절연막 각각을 형성하는 단계는,
    상기 제1기판 상부에 상기 안료 및 상기 산화 실리콘을 포함하는 상기 가용성 유무기 혼성 절연물질을 도포하여 가용성 유무기 혼성 절연물질층을 형성하는 단계와;
    상기 가용성 유무기 혼성 절연물질층을 프리 베이킹 하는 단계와;
    프리 베이킹 된 상기 가용성 유무기 혼성 절연물질층을 노광하는 단계와;
    노광된 상기 가용성 유무기 혼성 절연물질층을 현상하여 상기 제1게이트 절연층을 형성하는 단계와;
    상기 제1게이트 절연층을 하드 베이킹 하는 단계
    를 포함하는 액정표시장치의 제조방법.
  9. 제 6 항에 있어서,
    상기 제2기판과 상기 공통전극 사이에, 상기 게이트 배선 및 상기 데이터 배선에 대응되는 블랙매트릭스를 형성하는 단계를 더 포함하는 액정표시장치의 제조방법.
  10. 제 6 항에 있어서,
    상기 제1기판과 상기 제1게이트 절연층 사이에, 무기 절연물질로 이루어지는 제3게이트 절연층을 형성하는 단계를 더 포함하는 액정표시장치의 제조방법.
KR1020100122877A 2010-12-03 2010-12-03 가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치 및 그 제조방법 KR101832268B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100122877A KR101832268B1 (ko) 2010-12-03 2010-12-03 가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100122877A KR101832268B1 (ko) 2010-12-03 2010-12-03 가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120061537A true KR20120061537A (ko) 2012-06-13
KR101832268B1 KR101832268B1 (ko) 2018-02-26

Family

ID=46612075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100122877A KR101832268B1 (ko) 2010-12-03 2010-12-03 가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101832268B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742091A (zh) * 2019-01-10 2019-05-10 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5079583B2 (ja) * 2008-04-23 2012-11-21 大日本印刷株式会社 感光性着色樹脂組成物、これを用いたカラーフィルター及び該カラーフィルターを備えた表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742091A (zh) * 2019-01-10 2019-05-10 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
US11616113B2 (en) 2019-01-10 2023-03-28 Boe Technology Group Co., Ltd. Display substrate, preparation method therefor, and display device

Also Published As

Publication number Publication date
KR101832268B1 (ko) 2018-02-26

Similar Documents

Publication Publication Date Title
KR101287478B1 (ko) 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
KR100376355B1 (ko) 액정표시장치 및 그 제조방법
US7791705B2 (en) Liquid crystal display apparatus
JP5528475B2 (ja) アクティブマトリクス基板及びその製造方法
US9595548B2 (en) Method of manufacturing thin film transistor substrate having etched trenches with color filter material disposed therein
US20210167155A1 (en) Thin-film transistor, manufacturing method thereof, array substrate and display device
JP2004070284A (ja) 画素駆動素子を具備する基板上にカラーフィルタを形成する方法
KR100397671B1 (ko) 잉크젯 방식 컬러필터를 가지는 액정표시장치 및 그의제조방법
US20120081651A1 (en) Display panel
WO2014015617A1 (zh) 阵列基板及显示装置
JP2004272012A (ja) 表示装置
JP2004004680A (ja) 表示装置用配線基板及びその製造方法
KR101192122B1 (ko) 컬러필터 어레이 기판 및 그 제조 방법
KR101832268B1 (ko) 가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치 및 그 제조방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR100870698B1 (ko) 액정표시장치 및 그 제조방법
KR20070075159A (ko) 표시장치 및 그 제조방법
US10095069B2 (en) Liquid crystal display and method for manufacturing the same
KR101186514B1 (ko) 액정표시소자 및 그 제조방법
KR101817222B1 (ko) 가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치용 어레이 기판 및 그 제조방법
KR20120061536A (ko) 가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치용 어레이 기판 및 그 제조방법
KR100996213B1 (ko) 액정 표시 장치 및 그 제조 방법
JP2002107734A (ja) 液晶表示装置
KR20060065979A (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
CN103887234A (zh) 一种tft阵列基板及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant