Nothing Special   »   [go: up one dir, main page]

KR20110008852A - Charge trap flash type nonvolatile memory device - Google Patents

Charge trap flash type nonvolatile memory device Download PDF

Info

Publication number
KR20110008852A
KR20110008852A KR1020090066394A KR20090066394A KR20110008852A KR 20110008852 A KR20110008852 A KR 20110008852A KR 1020090066394 A KR1020090066394 A KR 1020090066394A KR 20090066394 A KR20090066394 A KR 20090066394A KR 20110008852 A KR20110008852 A KR 20110008852A
Authority
KR
South Korea
Prior art keywords
layer
charge trap
tunneling insulating
memory device
insulating film
Prior art date
Application number
KR1020090066394A
Other languages
Korean (ko)
Other versions
KR101083418B1 (en
Inventor
조원주
유희욱
Original Assignee
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020090066394A priority Critical patent/KR101083418B1/en
Publication of KR20110008852A publication Critical patent/KR20110008852A/en
Application granted granted Critical
Publication of KR101083418B1 publication Critical patent/KR101083418B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324Gate electrodes for transistors with a floating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234Gate electrodes for transistors with charge trapping gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A charge trap type non-volatile memory device is provided to simultaneously improve a recording-erasing property and a data preservation property by adopting a trench structure. CONSTITUTION: A first tunneling insulation layer(32) is formed on a trench channel as a silicon oxide film. The thickness of the silicon oxide film is 2nm or less. A charge trapping layer is formed on a second tunneling insulation layer as a hafnium dioxide layer. The thickness of the hafnium dioxide layer is 10nm or less. The conduction band energy level of the hafnium dioxide layer is lower than that of the silicon oxide film, and the dielectric constant of the hafnium dioxide layer is more than that of the silicon oxide film. A gate electrode layer is formed on a blocking insulation film.

Description

전하트랩형 비휘발성 메모리 소자{Charge trap flash type nonvolatile memory device}Charge trap flash type nonvolatile memory device

본 발명은 터널링 절연막 층을 비대칭 실리콘 산화막(SiO2)/실리콘 질화막(Si3N4) 적층구조로 형성하고 전하트랩층과 블로킹 절연막을 고유전율(high-k) 박막으로 형성하는 비휘발성 메모리 소자 및 그 제조 방법에 관한 것이다. 좀더 상세하게는 전기적 정보의 읽기, 쓰기, 저장이 가능하고, 대용량/고집적 특징을 가지는 동시에 고속 기록/소거 동작이 가능하며 오랜 데이터 보존 특성을 갖는 반도체 제조에 관한 것이다. The present invention provides a non-volatile memory device in which a tunneling insulating layer is formed of an asymmetric silicon oxide (SiO 2 ) / silicon nitride (Si 3 N 4 ) stacked structure and a charge trap layer and a blocking insulating layer are formed of a high-k thin film. And a method for producing the same. More specifically, the present invention relates to a semiconductor fabrication capable of reading, writing, and storing electrical information, having a large capacity / high density, and capable of high-speed write / erase operations and long data retention.

본 발명은 지식경제부의 지원하에 광운대학교 산학협력단이 수행한 연구로부터 도출된 것이다. [과제고유번호 : 10029946, 과제명: 고신뢰성 TBE-NFGM 소자개발]The present invention is derived from a study performed by the Kwangwoon University Industry-Academic Cooperation Group with the support of the Ministry of Knowledge Economy. [Task unique number: 10029946, Title: Development of high reliability TBE-NFGM device]

반도체 메모리 소자는 데이터 저장 방식에 따라 휘발성 메모리 소자와 비휘발성 메모리 소자로 분류된다. 휘발성 메모리 소자는 전원 공급이 차단되면 저장된 데이터를 잃는다. 휘발성 메모리로는 DRAM(dynamic random access memory) 또는 SRAM(static random access memory) 등이 있다. 반면, 비휘발성 메모리 소자는 전원이 공급되지 않는 상태에서도 데이터를 유지하는 특성을 가진다. Semiconductor memory devices are classified into volatile memory devices and nonvolatile memory devices according to data storage methods. Volatile memory devices lose their stored data when their power supplies are interrupted. Volatile memory includes dynamic random access memory (DRAM) or static random access memory (SRAM). On the other hand, the nonvolatile memory device retains data even when power is not supplied.

비휘발성 메모리 소자는 대표적으로 플래시 메모리 소자를 들 수 있는데 기술적으로 EPROM(Erasable-Programmable Read-Only Memory)과 EEPROM(Electrically Erasable-Programmable Read-Only Memory)의 장점 뿐만 아니라 DRAM과 ROM(Read Only Memory)의 장점을 두루 갖추었다고 할 수 있다. 특히 DRAM과 ROM의 높은 집적도를 가지면서도 EEPROM과 DRAM과 같이 필요에 따라서 저장 내용을 다시 쓸 수 있으며, ROM과 EEPROM의 비휘발성 특징을 동시에 갖고 있다.Non-volatile memory devices are typical of flash memory devices, and technically, the advantages of DRAM and Read Only Memory (EPROM), as well as the advantages of EPROM (Erasable-Programmable Read-Only Memory) and EEPROM (Electrically Erasable-Programmable Read-Only Memory) It can be said that it has the advantages of. In particular, while the high density of DRAM and ROM, the storage contents can be rewritten as needed like EEPROM and DRAM, and the non-volatile characteristics of ROM and EEPROM are simultaneously maintained.

이러한 플래시(flash) 메모리는 휴대가 가능하도록 이동성이 요구되는 휴대폰 등의 개인용 통신 기기나, USB 메모리, MP3, PMP 등의 각종 소형 전자기기, 디지털 음성 기록기나 메모리 카드 등의 데이터 저장 장치로 널리 사용되고 있다. Such flash memory is widely used as a personal communication device such as a mobile phone that requires mobility to be portable, various small electronic devices such as USB memory, MP3, and PMP, and a data storage device such as a digital voice recorder or a memory card. have.

특히 휴대폰, MP3, 디지털 카메라, USB 메모리 등에 사용되고 있는 NAND(NOT-AND) 플래시 메모리는 DRAM(Dynamic Random Access Memory) 소자의 휘발성 동작의 단점을 해결한 대표적 비휘발성 메모리 소자이다. In particular, NAND (NOT-AND) flash memory, which is used in mobile phones, MP3s, digital cameras, and USB memories, is a representative nonvolatile memory device that solves a disadvantage of volatile operation of a DRAM (Dynamic Random Access Memory) device.

이렇게 플래시 메모리는 비휘발성 및 저전력 소모 특성으로 휴대기기의 주기억 소자로 사용되기 시작하였으며, 특히 DRAM 보다 우수한 집적도로 인해 디지털 가전제품 등의 대용량 저장매체로서 그 수요가 급속히 신장되고 있다. As such, flash memory has started to be used as a main memory device for portable devices due to its nonvolatile and low power consumption. In particular, the demand for flash memory is rapidly increasing as a mass storage medium such as digital home appliances due to its higher density than DRAM.

따라서 이러한 폭발적 수요와 관련하여 저장 용량의 증가 및 성능 개선이 요구되고 있다. 하지만 기존의 플래시 메모리는 다결정 실리콘으로 이루어진 부유 게이트(floating gate)를 저장 전극으로 이용하기 때문에 고집적 시에는 인접 게이트 사이에 간섭현상이 발생하며, 저장된 전하는 다결정 실리콘을 통하여 자유롭게 이동할 수 있기 때문에 산화막에 하나의 결함이라도 존재하는 경우에는 그 결함을 통하여 저장된 전하가 모두 누설되는 단점을 가지고 있다. Therefore, in connection with such explosive demand, there is a demand for increasing storage capacity and improving performance. However, the conventional flash memory uses a floating gate made of polycrystalline silicon as a storage electrode, so when the integration is high, interference occurs between adjacent gates, and stored charge can move freely through the polycrystalline silicon. If a defect exists, all of the stored charges leak through the defect.

도 1은 상기의 문제점을 해결하기 위해 제작된 전하 트랩형 비휘발성 메모리인 SONOS (Silicon-Oxide-Nitride-Oxide-Silicon) 형태의 전하 트랩형 비휘발성 메모리 소자의 단면 구조를 나타낸다. FIG. 1 illustrates a cross-sectional structure of a charge trapping nonvolatile memory device having a silicon-oxide-nitride-oxide-silicon (SONOS) type, which is a charge trapping nonvolatile memory manufactured to solve the above problems.

도 1을 참조하면, 반도체 채널(20) 위에 SiO2로 이루어진 터널링 절연막(22), Si3N4로 이루어진 전하 트랩층(23), 그리고 SiO2로 이루어진 블로킹 절연막(24) 및 다결정 실리콘의 게이트 전극층(25)이 순차적으로 적층된 구조를 가지고 있다.Referring to FIG. 1, a tunneling insulating film 22 made of SiO 2 , a charge trap layer 23 made of Si 3 N 4 , a blocking insulating film 24 made of SiO 2 , and a gate of polycrystalline silicon are formed on the semiconductor channel 20. The electrode layer 25 has a structure in which the electrode layers 25 are sequentially stacked.

SONOS 형태의 전하 트랩형 비휘발성 메모리는 40 nm이하 급의 부유 게이트 메모리에서 발생하는 간섭문제를 제거하고, 불연속적인 트랩을 가지고 있어 메모리 소자의 신뢰성을 향상시킬 수 있지만, 다음과 같은 단점을 가진다. The SONOS type charge trapping nonvolatile memory eliminates the interference problem in the floating gate memory of 40 nm or less and has a discontinuous trap, thereby improving the reliability of the memory device, but has the following disadvantages.

첫째로 단일 층의 실리콘 산화막(SiO2)막으로 구성된 터널링 절연막은 동작 속도의 향상을 위하여 두께를 감소시킬 경우 직접 터널링(direct tunneling) 현상과 전기적 스트레스에 의한 누설 전류(stress induced leakage currnet) 현상이 증가하게 되어 비휘발성 메모리가 가져야 할 10년 이상의 데이터 보존 특성을 확보할 수 없다. 10년 이상의 데이터 보존 특성을 달성하기 위하여 단일 층의 실리콘 산화막으로 구성된 터널링 절연막의 두께를 증가시키게 되면, 데이터 기록/소거 특성의 열화가 발생되는 단점이 있다. First, a tunneling insulating layer composed of a single layer of silicon oxide (SiO 2 ) film has a direct tunneling phenomenon and a stress induced leakage currnet phenomenon when the thickness is reduced to improve the operation speed. Increasingly, data retention characteristics of more than 10 years that a nonvolatile memory should have cannot be secured. When the thickness of the tunneling insulating film composed of a single layer of silicon oxide film is increased in order to achieve data retention characteristics of 10 years or more, there is a disadvantage in that deterioration of data recording / erasing characteristics occurs.

두번째로 실리콘 산화막으로 이루어진 블로킹 절연막은 유전상수가 낮기 때문에 채널에 전하를 형성하기 위해 고전압을 필요로 한다. 또한, 고전압에 의해 게이트 전극으로부터의 전자 역주입 현상이 일어나면서 데이터 소거를 위해 실리콘 기판 측에서 주입되는 정공과 상쇄되어서 소거속도가 느려지게 된다. 따라서 데이터가 완전히 소거되지 않는 문제점이 있다. Secondly, a blocking insulating film made of a silicon oxide film requires a high voltage to form charge in a channel because of low dielectric constant. In addition, due to the high voltage, an electron back injection phenomenon occurs from the gate electrode, which is canceled with the hole injected from the silicon substrate side for data erasing, so that the erase speed is lowered. Therefore, there is a problem that data is not completely erased.

도 2a는 도 1의 SONOS 메모리 소자의 A-A'방향으로의 단면 구조에 대한 열평형 상태에서의 에너지 밴드 다이어 그램을 나타낸다. FIG. 2A shows an energy band diagram in thermal equilibrium with respect to the cross-sectional structure in the A-A 'direction of the SONOS memory device of FIG. 1.

도 2a를 참조하면 전체 시스템에서 페르미 준위는 일정하기 때문에 일함수 차이에 의해 P형으로 도핑된 반도체 기판과 N형으로 도핑된 제어 게이트 전극의 에너지 밴드는 도시된 바와 같이 열평형 상태에서 휘어지게 된다. Referring to FIG. 2A, since the Fermi level is constant in the entire system, the energy bands of the semiconductor substrate doped with P-type and the control gate electrode doped with N-type are bent in the thermal equilibrium state as shown in FIG. .

도 2b를 참조하면, 소거모드에서 SONOS 메모리 소자의 제어게이트 전극에 비해 반도체 기판에 높은 전압이 인가된다. 도 2b에 도시된 바와 같이, 외부 인가 전압에 의해 열평형 상태는 깨어지게 되어 전극의 페르미 준위(Efn)가 반도체 기판의 페르미 준위보다 높게 상승하고 터널링 절연막(22), 전하 트랩층(23), 블로킹 절연막(24)의 전도대의 형태가 변형된다. Referring to FIG. 2B, a high voltage is applied to the semiconductor substrate as compared to the control gate electrode of the SONOS memory device in the erase mode. As shown in FIG. 2B, the thermal equilibrium is broken by an externally applied voltage so that the Fermi level E fn of the electrode rises higher than the Fermi level of the semiconductor substrate, and the tunneling insulating layer 22 and the charge trap layer 23 are formed. The shape of the conduction band of the blocking insulating film 24 is modified.

이러한 소거 동작 시 상기 전하 트랩층(23)의 내부에 저장된 전자들이 터널링 절연막(22)을 터널링하여 반도체 기판으로 주입되어 데이터 소거가 이루어진다. 그러나 정공의 주입이 용이하지 못하고, 다결정 실리콘의 일함수가 낮기 때문에 전 극으로부터 블로킹 절연막을 터널링하여 전자가 전하 트랩층으로 주입됨으로써 문턱전압을 낮추는데 오랜 시간이 소요되어 전체적으로 데이터 소거 시간이 길어지게 되는 문제점이 발생된다.In this erase operation, electrons stored in the charge trap layer 23 are tunneled through the tunneling insulating layer 22 and injected into the semiconductor substrate, thereby performing data erasing. However, since the hole injection is not easy and the work function of the polycrystalline silicon is low, the electrons are injected into the charge trapping layer by tunneling the blocking insulating film from the electrode, so that the threshold voltage is long and the data erasing time is long. A problem arises.

이와 같은 문제점을 해결하고, 메모리 소자가 고집적화됨에 따라 비휘발성 메모리 소자의 빠른 기록/소거 동작과 10년 이상의 데이터 보존 특성을 동시에 확보하기 위하여 새로운 소자 구조 및 제조 공정 기술이 요구된다. As these problems are solved, and as the memory devices are highly integrated, new device structures and manufacturing process technologies are required to simultaneously secure fast write / erase operations and data retention characteristics of 10 years or more.

현재의 비휘발성 메모리의 경우 저장하고 지우는 전압이 매우 큰 편이다. 이는 고전압으로 인한 터널링 산화막 내의 결함이 발생되고 메모리 소자의 성능을 저하시키는 원인이 되고 있다. 따라서 플래시 메모리의 셀 크기가 작아질 경우 더욱 심각한 문제점이 발생할 것으로 예상하고 있다. Current non-volatile memory stores voltages that are very large. This causes defects in the tunneling oxide film due to the high voltage and causes the performance of the memory device to deteriorate. Therefore, it is expected that more serious problems will occur when the cell size of the flash memory becomes smaller.

상기와 같은 문제점을 해결하기 위해 종래 비휘발성 메모리의 터널링 절연막의 재료 및 구조를 개선하여 기록/소거 시 낮은 전압에서 빠른 속도를 가지며 데이터 보존 특성을 동시에 향상시킬 수 있는 비휘발성 메모리 소자 및 그 제조방법을제공하는데 있다.In order to solve the above problems, by improving the material and structure of the tunneling insulating film of the conventional nonvolatile memory, a nonvolatile memory device and a method of manufacturing the same, which have a high speed at a low voltage at the time of writing and erasing and can improve data retention characteristics simultaneously. To provide.

상기의 과제를 해결하기 위해 반도체 기판, 상기 기판 상에 소스 및 드레인 영역을 형성하고 상기 기판을 식각하여 상기 소스 및 드레인 영역보다 낮게 형성된 트랜치 채널을 포함하는 트랜치형 게이트 구조체를 포함하는 반도체 메모리 소자가 제공되는 이 소자의 트랜치형 게이트 구조체는 식각된 트랜치 채널의 사이드 벽면에 사이드월 스페이서(sidewall spacer) 구조의 소스 및 드레인 확장(Source Drain Extension : SDE) 영역, 상기 트랜치 채널 상에 2 nm 이하 두께의 실리콘 산화막(SiO2)으로 형성되는 제 1 터널링 절연막, 상기 제 1 터널링 절연막 상에 상기 제 1 터널링 절연막보다 유전율은 더 크고 전도대 에너지는 더 낮으면서 3 nm 이하 두 께의 실리콘 질화막(Si3N4)으로 형성되는 제 2 터널링 절연막, 상기 제 2 터널링 절연막 상에 상기 실리콘 질화막보다 전도대 에너지 준위가 낮으며 유전율은 더 큰 10nm 이하 두께의 하프늄 산화막(HfO2)으로 형성되는 전하 트랩층, 상기 전하 트랩층 상에 상기 하프늄 산화막보다 전도대의 에너지 준위가 높으며 가전자대 에너지 준위가 낮은 20nm 이하 두께의 알루미늄 산화막(Al2O3)으로 형성되는 블로킹 절연막, 및 상기 블로킹 절연막 상에 형성되면서 4.5 eV 이상의 일함수를 갖는 게이트 전극층을 포함하는 것을 특징으로 한다.In order to solve the above problems, a semiconductor memory device including a trench type gate structure including a trench channel having a source and a drain region formed on the substrate and etching the substrate to be lower than the source and drain regions. The trench gate structure of the device provided has a source drain drain (SDE) region of a sidewall spacer structure on the sidewall of the etched trench channel, and a thickness of 2 nm or less on the trench channel. A first tunneling insulating film formed of a silicon oxide film (SiO 2 ), a silicon nitride film (Si 3 N 4 ) having a dielectric constant greater than that of the first tunneling insulating film and having a lower conduction band energy than the first tunneling insulating film (Si 3 N 4 ) on the first tunneling insulating film. A second tunneling insulating film formed on the second tunneling insulating film than the silicon nitride film Dodae energy level is low and the dielectric constant is a larger 10nm below the conduction band than that of the hafnium oxide layer on the charge trap layer, wherein the charge trap layer formed of a hafnium oxide film (HfO 2) having a thickness of a high energy level is the valence band energy level lower 20nm A blocking insulating film formed of an aluminum oxide film (Al 2 O 3 ) having a thickness below, and a gate electrode layer formed on the blocking insulating film and having a work function of 4.5 eV or more.

또 다른 과제를 해결하기 위해 반도체 기판 상에 소스와 드레인을 형성한 후 상기 반도체 기판을 식각하여 트랜치 채널을 형성하는 단계; 상기 식각된 트랜치 채널의 사이드 벽면에 사이드월 스페이서(sidewall spacer) 구조의 소스 및 드레인 확장(Source Drain Extension : SDE) 영역을 형성하는 단계; 상기 트랜치 채널 상에 2 nm 이하 두께의 실리콘 산화막(SiO2)으로 이루어진 제 1 터널링 절연막을 형성하는 단계; 상기 제 1 터널링 절연막 상에 상기 제 1 터널링 절연막보다 유전율은 더 크고 전도대 에너지는 더 낮으면서 3 nm 이하 두께의 실리콘 질화막(Si3N4)으로 이루어진 제 2 터널링 절연막을 형성하는 단계; 상기 제 2 터널링 절연막 상에 상기 실리콘 질화막(Si3N4)보다 전도대 에너지 준위가 낮으면서 유전율은 더 큰 10nm 이하 두께의 하프늄 산화막(HfO2)으로 이루어진 전하 트랩층을 형성하는 단계; 상기 전하 트랩층 상에 상기 하프늄 산화막(HfO2)보다 전도대의 에너지 준위가 높으면서 가전자대 에너지 준위는 낮은 20nm 이하 두께의 알루미늄 산화막(Al2O3)으로 이루어진 블로킹 절연막을 형성하는 단계 및, 상기 블로킹 절연막 상에 4.5 eV 이상의 일함수를 갖는 게이트 전극층을 형성하는 단계를 포함하는 것을 특징으로 하는 전하트랩형 비휘발성 메모리 소자 제조방법이 제공된다. Forming a trench channel by etching the semiconductor substrate after forming a source and a drain on the semiconductor substrate to solve another problem; Forming a source drain drain (SDE) region of a sidewall spacer structure on a side wall of the etched trench channel; Forming a first tunneling insulating layer formed of a silicon oxide layer (SiO 2 ) having a thickness of 2 nm or less on the trench channel; Forming a second tunneling insulating film on the first tunneling insulating film, wherein the second tunneling insulating film is formed of a silicon nitride film (Si 3 N 4 ) having a dielectric constant greater than that of the first tunneling insulating film and having a lower conduction band energy and having a thickness of 3 nm or less; Forming a charge trap layer including a hafnium oxide layer (HfO 2 ) having a lower dielectric constant than the silicon nitride layer (Si 3 N 4 ) and having a higher dielectric constant than the silicon nitride layer (Si 3 N 4 ) on the second tunneling insulating layer; Forming a blocking insulating layer on the charge trap layer including an aluminum oxide layer (Al 2 O 3 ) having a higher valence band energy level than the hafnium oxide layer (HfO 2 ) and a low valence band energy level of 20 nm or less, and the blocking A method of manufacturing a charge trapping nonvolatile memory device is provided, including forming a gate electrode layer having a work function of 4.5 eV or more on an insulating film.

본 발명에 따른 트랜치 구조를 채택한 비휘발성 메모리를 통해 기록/소거 특성과 데이터 보존 특성을 동시에 향상시킬 수 있는 효과를 기대할 수 있다. The nonvolatile memory employing the trench structure according to the present invention can be expected to improve the write / erase characteristics and the data retention characteristics at the same time.

이하, 첨부된 도면들을 참조하여 본 발명에 따른 전하트랩형 비휘발성 반도체 소자 및 그 제조방법에 대하여 상세히 설명한다. 본 발명을 설명함에 있어서 관련된 공지기술 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략될 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 클라이언트나 운용자, 사용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. Hereinafter, a charge trapping nonvolatile semiconductor device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. In addition, terms to be described below are terms defined in consideration of functions in the present invention, which may vary according to a client's or operator's intention or custom. Therefore, the definition should be based on the contents throughout this specification.

도 3 내지 도 10은 본 발명의 바람직한 실시 예에 의해 SiO2/Si3N4 적층구조의 비대칭 배리어(asymmetric barrier)를 갖는 전하 트랩형 비휘발성 메모리 소자 제조 방법과 실험결과를 설명하기 위해서 소자를 개략적으로 도시한 단면도와 그래프이다.3 to 10 illustrate a method for fabricating a charge trapping type nonvolatile memory device having an asymmetric barrier having a SiO 2 / Si 3 N 4 stack and an experimental result according to a preferred embodiment of the present invention. A schematic cross-sectional view and graph.

먼저 도 3에서는 본 발명에 따른 전하트랩형 비휘발성 메모리 소자를 제조하는 방법을 단계적으로 도시한다. First, FIG. 3 shows a step by step method of manufacturing a charge trap type nonvolatile memory device according to the present invention.

도 3a에서 기판(30) 상에 도핑된 실리콘 박막을 형성한다. 기판(30)은 반도체 기판, 예컨대 실리콘 기판을 이용할 수 있으며, SOI 기판 또는 다결정 실리콘 기판을 이용할 수도 있다. 이때 도핑된 실리콘 박막(31)은 n-형 불순물이 고농도로 도핑된 다결정 실리콘 박막을 CVD (chemical vapor deposition) 또는 스퍼터링 방법에 의해서 5~100 nm 두께로 형성하거나, 에피택시 방법에 의하여 불순물이 도핑된 단결정 실리콘 박막을 형성할 수 있다. In FIG. 3A, a doped silicon thin film is formed on the substrate 30. The substrate 30 may use a semiconductor substrate, such as a silicon substrate, and may use an SOI substrate or a polycrystalline silicon substrate. In this case, the doped silicon thin film 31 is formed of a polycrystalline silicon thin film doped with a high concentration of n-type impurities to a thickness of 5 to 100 nm by CVD (chemical vapor deposition) or sputtering, or doped with impurities by an epitaxy method. The single crystal silicon thin film can be formed.

또 다른 실시 예로서 실리콘 박막 대신에 이온 주입, 플라즈마 도핑 또는 고상확산 방법 등을 이용하여 불순물이 얕게 도핑된 층을 실리콘 반도체 표면에 형성할 수 있다.In another embodiment, a shallow dopant-doped layer may be formed on the surface of the silicon semiconductor using ion implantation, plasma doping, or solid phase diffusion instead of the silicon thin film.

도 3b를 참조하면, 도핑된 실리콘 박막(31)과 기판(30)을 식각하여 실리콘 표면에 트랜치 영역을 형성한다. 이 때, 트랜치 영역 형성을 위한 식각은 플라즈마를 이용한 반응성 이온식각 공정(RIE: reactive ion etching) 또는 화학용액을 이용한 습식각 방법을 이용할 수 있다.Referring to FIG. 3B, the doped silicon thin film 31 and the substrate 30 are etched to form trench regions on the silicon surface. In this case, the etching for forming the trench region may use a reactive ion etching (RIE) process using plasma or a wet etching method using a chemical solution.

도 3c를 참조하면, 트랜치 영역 내부에 사이드월 스페이서(31b) 구조를 형성하여 소스 드레인 확장 영역(SDE : Source Drain Extension)으로 이용하는 실시예를 보여준다. Referring to FIG. 3C, an embodiment in which a sidewall spacer 31b is formed inside a trench region and used as a source drain extension region (SDE) is shown.

사이드월 스페이서(31b) 구조는 불순물을 도핑시킨 다결정 실리콘 또는 실리콘 에피택시 막을 성장시킨 후에 이온식각 공정(RIE) 장비를 이용한 에치 백(etchback) 공정에 의하여 측벽 구조의 소스 및 드레인의 확장영역을 제작한 구조를 나타낸다. 이 때, 사이드월 스페이서의 두께를 조절함으로써 게이트 길이의 조절이 가능하며, 따라서 초미세 게이트 길이를 가지는 소자의 제작이 가능해진다. 또한, 사이드월 스페이서에 도핑되는 불순물의 농도를 조절하여 드레인측 채널의 전계를 조절함으로써 핫 캐리어의 발생 및 단채널 효과를 억제하는 효과도 가질 수 있게 된다. The sidewall spacer 31b has an extension region of the source and drain of the sidewall structure by an etchback process using an ion etching process (RIE) after growing a polycrystalline silicon or silicon epitaxy film doped with impurities. One structure is shown. At this time, the gate length can be adjusted by adjusting the thickness of the sidewall spacers, thus making it possible to fabricate an element having an ultra-fine gate length. In addition, by adjusting the concentration of the impurities doped in the sidewall spacer by controlling the electric field of the drain-side channel can also have the effect of suppressing the generation of hot carriers and short-channel effects.

또한 도 3c처럼 실리콘 사이드월 스페이서 형성 후에 이온식각 공정(RIE)에 의한 오버 에칭을 통하여 실리콘 채널 부분에 미세 트랜치형으로 채널을 형성할 수 있으며, 이것은 단채널 효과를 억제하는 장점을 가진다. In addition, as shown in FIG. 3C, after the silicon sidewall spacer is formed, a channel may be formed in a fine trench in the silicon channel portion through over etching by an ion etching process (RIE), which has an advantage of suppressing a short channel effect.

실리콘 사이드월 스페이서 식각을 통한 미세 트랜치 형성 후에 700℃ 이상의 온도에서 상압 또는 감압 분위기에서 수소 열처리를 통하여 트랜치형 채널 내부의 실리콘 결함 및 표면 거칠기를 제거할 수 있다. After forming the fine trench through silicon sidewall spacer etching, the silicon defect and the surface roughness inside the trench channel may be removed by hydrogen heat treatment at atmospheric pressure or reduced pressure at a temperature of 700 ° C. or higher.

도 3d를 참조하면, SDE 영역의 역할을 하도록 도핑된 실리콘 사이드월 스페이서(31b) 영역 사이에 미세 트랜치형의 채널영역이 형성되어있다. 게이트 구조는 제 1 터널링 절연막(32), 제 2 터널링 절연막(33), 전하 트랩층(34), 블로킹 절연막(35), 금속 게이트 전극(36)이 순차적으로 적층된 구조를 지니고 있다. Referring to FIG. 3D, a fine trench type channel region is formed between regions of the silicon sidewall spacers 31b doped to serve as SDE regions. The gate structure has a structure in which the first tunneling insulating layer 32, the second tunneling insulating layer 33, the charge trap layer 34, the blocking insulating layer 35, and the metal gate electrode 36 are sequentially stacked.

상기의 제 1 터널링 절연막(32)은 전자나 정공이 터널링을 하기 쉬운 두께로 형성시킨다. 상기 제 1 터널링 절연막(32)은 산소(O2) 가스 분위기에서 700~800℃에서 열산화방법, 스퍼터링 방법 또는 ALD 방법 등으로 SiO2를 2 nm 정도의 두께로 형 성한다. The first tunneling insulating film 32 is formed to a thickness where electrons or holes are easy to tunnel. The first tunneling insulating layer 32 forms SiO 2 to a thickness of about 2 nm by a thermal oxidation method, a sputtering method or an ALD method at 700 to 800 ° C. in an oxygen (O 2 ) gas atmosphere.

제 2 터널링 절연막(33)은 DCS(dichlorosilane)와 NH3 가스를 이용하여 700~800℃에서 LPCVD 방법, 스퍼터링 방법, 스퍼터링 방법 또는 ALD 방법 등으로 Si3N4를 3 nm 정도의 두께로 형성한다. 제 2 터널링 절연막(33)은 제 1 터널링 절연막보다 큰 유전율 값을 가지고 전도대(conduction band) 에너지 준위와 가전자대(valence band) 에너지 준위가 낮기 때문에 제 1 터널링 절연막을 통하여 주입된 전자나 정공이 전하 트랩층(34)으로 좀더 용이하게 주입될 수 있다. The second tunneling insulating layer 33 is formed of Si 3 N 4 to a thickness of about 3 nm by LPCVD method, sputtering method, sputtering method or ALD method at 700-800 ° C. using DCS (dichlorosilane) and NH 3 gas. . Since the second tunneling insulating layer 33 has a larger dielectric constant than the first tunneling insulating layer and has a lower conduction band energy level and a valence band energy level, electrons or holes injected through the first tunneling insulating film are charged. It may be more easily injected into the trap layer 34.

상기의 제 1 터널링 절연막(32) 및 제 2 터널링 절연막(33) 전체를 터널링 절연막(37)이라고 한다. The first tunneling insulating film 32 and the second tunneling insulating film 33 as a whole are referred to as a tunneling insulating film 37.

전하 트랩층(34)은 Si3N4보다 전도대의 에너지 준위가 낮으며 높은 유전율을 가지는 하프늄 산화막(HfO2)을 ALD (atomic layer deposition) 방법 또는 스퍼터링 방법 등으로 5 ~ 10 nm 두께로 증착한다. The charge trap layer 34 deposits a hafnium oxide layer (HfO 2 ) having a lower dielectric constant than that of Si 3 N 4 and has a high dielectric constant in an ALD (atomic layer deposition) method or a sputtering method to a thickness of 5 to 10 nm. .

상기 전하 트랩층은 폴리실리콘을 이용한 부유 게이트, 금속, 반도체 또는 산화물 나노결정을 가지는 나노 부유 게이트, 또는 HfO2, ZrO2 및 Si3N4 중 적어도 하나를 포함하는 전하 트랩층 중 적어도 어느 하나를 포함하여 형성될 수 있다. The charge trap layer may include at least one of a floating gate using polysilicon, a nano floating gate having a metal, a semiconductor, or oxide nanocrystals, or at least one of HfO 2 , ZrO 2, and Si 3 N 4 . It may be formed to include.

다음은 전하 트랩층(34) 상에 블로킹 절연막(35)을 증착한다. 블로킹 절연막(35)은 하프늄 산화막(HfO2) 보다 전도대의 에너지 준위가 높으며 가전자대 에너지 준위가 낮은 알루미늄 산화막(Al2O3)을 ALD 방법 또는 스퍼터링 방법 등으로 10 ~ 20 nm 두께로 증착한다. 이 블로킹 절연막은 큰 밴드갭을 가지는 것을 특징으로 하며 알루미늄 산화막(Al2O3) 외에도 실리콘 산화막(SiO2) 중 적어도 어느 하나를 포함하여 형성될 수 있다. Next, a blocking insulating layer 35 is deposited on the charge trap layer 34. The blocking insulating layer 35 deposits an aluminum oxide film (Al 2 O 3 ) having a higher conduction band energy level and lower valence band energy level than the hafnium oxide film HfO 2 to a thickness of 10 to 20 nm by an ALD method or a sputtering method. The blocking insulating layer may have a large band gap, and may include at least one of a silicon oxide layer (SiO 2 ) in addition to the aluminum oxide layer (Al 2 O 3 ).

상기의 블로킹 절연막(35) 상에 4.5 eV 이상의 높은 일함수를 갖는 게이트 전극(36), 예를 들어 TiN, TaN, Ni, Ir, Pt 등의 금속 재료를 CVD 또는 스퍼터링 방법으로 100 ~ 200 nm를 증착한다. The gate electrode 36 having a high work function of 4.5 eV or more, for example, TiN, TaN, Ni, Ir, Pt, or the like is formed on the blocking insulating layer 35 by 100 to 200 nm using a CVD or sputtering method. Deposit.

도 4는 도 3d와 같이 게이트 구조체를 형성한 후 식각을 통해 게이트 영역을 형성하여 ON 적층구조의 터널링 절연막이 포함된 전하 트랩형 비휘발성 메모리 소자의 구조를 나타낸 단면도이다. 4 is a cross-sectional view illustrating a structure of a charge trap type nonvolatile memory device including a tunneling insulating layer having an ON stacked structure by forming a gate region through etching after forming a gate structure as shown in FIG. 3D.

도 3d와 같이 게이트 구조체를 형성한 후 게이트 이외의 영역은 이온식각 공정 등을 이용한 건식 식각 방법 또는 화학 용액을 이용한 습식 식각 방법을 이용하여 제거한다. 게이트 영역을 형성한 이후, 게이트 식각 공정에서 발생한 결함은 수소를 함유하는 분위기에서 300~500 ℃의 저온에서 후속 열처리 공정을 통해 제거 할 수 있다.After forming the gate structure as shown in FIG. 3d, regions other than the gate are removed by a dry etching method using an ion etching process or a wet etching method using a chemical solution. After forming the gate region, defects generated in the gate etching process may be removed through a subsequent heat treatment process at a low temperature of 300 ~ 500 ℃ in an atmosphere containing hydrogen.

도 5a 및 5b는 도 4의 소자에서 B - B' 방향으로의 단면 구조에 대한 기록 및 소거 모드 시의 에너지 밴드 다이어그램을 나타낸다. 5A and 5B show energy band diagrams in write and erase modes for the cross-sectional structure in the direction B-B 'in the device of FIG.

도 5a를 살펴보면 기록 모드에서 도 4에 나타낸 메모리 소자의 반도체 기판에 비해 게이트 전극에 높은 전압이 인가된다. 도 5a에 도시된 바와 같이 외부 인가 전압에 의해 열평형 상태가 깨어지게 되고 터널링 절연막(37)을 통하여 전자가 전하 트랩층(34)의 내부에 저장된다. 이 때, 적층된 터널링 절연막(37)의 전도대 에너지 준위 장벽은 낮아지게 되어 더 큰 전류의 흐름을 예상할 수 있다. Referring to FIG. 5A, a high voltage is applied to the gate electrode in the write mode as compared with the semiconductor substrate of the memory device shown in FIG. 4. As shown in FIG. 5A, the thermal equilibrium is broken by an external applied voltage, and electrons are stored in the charge trap layer 34 through the tunneling insulating layer 37. At this time, the conduction band energy level barrier of the stacked tunneling insulating layer 37 is lowered, so that a larger flow of current can be expected.

도 5b를 살펴보면 소거 모드에서 도 4에 나타난 메모리 소자의 게이트 전극에 비해 반도체 기판에 높은 전압이 인가된다. 이러한 소거 모드 시 상기 전하 트랩층(34)의 내부에 저장된 전자들이 터널링 절연막(37)을 터널링하여 반도체 기판으로 주입되어 데이터 소거가 이루어진다. 동시에 가전자대 에너지 준위 장벽이 낮아지면서 전하 트랩층(34)의 내부에 정공의 주입이 원활해지므로 소거 속도의 향상을 가져올 수 있다.Referring to FIG. 5B, a high voltage is applied to the semiconductor substrate in the erase mode compared to the gate electrode of the memory device illustrated in FIG. 4. In this erase mode, the electrons stored in the charge trap layer 34 are tunneled through the tunneling insulating layer 37 and injected into the semiconductor substrate to erase data. At the same time, as the valence band energy level barrier is lowered, the injection of holes into the inside of the charge trap layer 34 is facilitated, thereby improving the erase speed.

도 6은 SiO2 터널 산화막을 2 nm 성장시킨 후 Si3N4 절연막의 두께를 2 ~ 6.7 nm 두께로 각각 증착한 후 Si3N4 절연막의 두께에 따른 메모리 윈도우를 나타낸 결과이다. FIG. 6 shows the memory window according to the thickness of the Si 3 N 4 insulating film after the SiO 2 tunnel oxide film is grown 2 nm and the Si 3 N 4 insulating film is deposited to a thickness of 2 to 6.7 nm.

도 6을 통해 Si3N4 절연막의 두께는 4 nm 이하에서는 전하의 트랩 현상이 거의 발생 하지 않고, Si3N4 절연막의 두께가 5 nm 이상부터 전하의 트랩 현상이 발생하는 것을 알 수 있었다. 위의 결과로 부터 트랩이 많은 물질로 알려진 Si3N4 절연막이 특정 두께를 기준으로 전하의 트랩이 발생하는 현상을 확인하였다. 6, it can be seen that charge trapping of the Si 3 N 4 insulating layer has a thickness of 4 nm or less, and charge trapping of the Si 3 N 4 insulating layer occurs from 5 nm or more. From the above results, it was confirmed that the trap of charge was generated in the Si 3 N 4 insulating layer, which is known as a trap-rich material, based on a specific thickness.

따라서 본 발명의 바람직한 실시 예로서, SiO2 터널 산화막을 2 nm 그리고 Si3N4 절연막의 두께는 3 nm로 결정하여 터널 베리어를 형성하는 것이 좋다. Therefore, as a preferred embodiment of the present invention, it is preferable to form the tunnel barrier by determining the thickness of the SiO 2 tunnel oxide film 2 nm and the Si 3 N 4 insulating film 3 nm.

도 7은 본 발명에 따른 전하트랩형 비휘발성 메모리 소자의 기록 특성을 나 타내는 도면이다.  7 is a diagram showing the write characteristics of the charge trap type nonvolatile memory device according to the present invention.

도 7에서 ONHA는 도 4에 도시된 SiO2/Si3N4 터널링 절연막과 HfO2 전하 트랩층과 Al2O3 블로킹 절연막을 갖는 메모리 소자이고, OHA는 NON 터널링 절연막 대신 단일 층의 SiO2를 가지며 HfO2 전하 트랩층과 Al2O3 블로킹 절연막을 갖는 메모리 소자이며, 게이트 전극은 모두 TiN을 적용하였다. In FIG. 7, ONHA is a memory device having a SiO 2 / Si 3 N 4 tunneling insulating film, an HfO 2 charge trap layer, and an Al 2 O 3 blocking insulating film shown in FIG. 4, and OHA substitutes a single layer of SiO 2 instead of a NON tunneling insulating film. And a HfO 2 charge trap layer and an Al 2 O 3 blocking insulating film, and all of the gate electrodes are TiN.

도 7을 참조하면, 본 발명의 실시 예에 의한 ONHA 메모리 소자는 OHA 소자보다 빠른 기록 속도를 가지는 것을 확인할 수 있다. Referring to FIG. 7, it can be seen that an ONHA memory device according to an embodiment of the present invention has a faster writing speed than an OHA device.

도 8은 본 발명에 따른 전하트랩형 비휘발성 메모리 소자의 소거 특성을 나타내는 도면이다.8 is a diagram illustrating erase characteristics of a charge trap type nonvolatile memory device according to the present invention.

도 8을 살펴보면, ONHA 메모리 소자는 OHA 소자보다 빠른 소거 속도를 가지는 것을 확인할 수 있다. 이러한 기록과 소거 속도의 향상은 터널링 배리어를 적층시켜서 전계민감도가 향상되었을 뿐만 아니라 고유전율의 전하 트랩층 및 블로킹 절연막 적용으로 인해 터널링 배리어에 전계가 집중된 것에 기인한다. Referring to FIG. 8, it can be seen that the ONHA memory device has a faster erase speed than the OHA device. This improvement in recording and erasing rate is due to not only the field sensitivity being improved by stacking the tunneling barrier but also the electric field concentrated in the tunneling barrier due to the application of the high-permittivity charge trap layer and the blocking insulating film.

도 9는 본 발명에 따른 전하트랩형 비휘발성 메모리 소자의 내구성을 나타내는 도면이다. 도 9에 따르면 총 105번의 기록/소거 이후에도 3.51 V의 메모리 윈도우가 남는 것을 확인할 수 있다. 이는 낮은 구동 전압과 빠른 속도에 의해 터널링 절연막의 열화가 감소되었기 때문이다. 9 is a view showing the durability of the charge trap type nonvolatile memory device according to the present invention. According to FIG. 9, it can be seen that a memory window of 3.51 V remains even after a total of 10 5 write / erase operations. This is because deterioration of the tunneling insulating film is reduced by the low driving voltage and the high speed.

도 10은 본 발명에 따른 전하트랩형 비휘발성 메모리 소자의 데이터 보존 특성을 나타낸다. 10 shows data retention characteristics of a charge trap type nonvolatile memory device according to the present invention.

10년 이후 상온에서 1.27 V의 메모리 윈도우를 보였다. 이러한 특징은 적층된 터널링 절연막의 물리적인 두께의 증가와 높은 일함수의 게이트 전극으로 인해 누설전류가 감소되었고 이로 인해 데이터 보존특성이 향상되었기 때문이다.After 10 years, it had a memory window of 1.27 V at room temperature. This is because the leakage current is reduced due to the increase in the physical thickness of the stacked tunneling insulating layer and the gate electrode having a high work function, thereby improving the data retention characteristics.

도 11은 본 발명에 따른 전하트랩형 비휘발성 메모리 소자를 제조하는 방법을 단계적으로 나타낸 흐름도이다.11 is a flowchart illustrating a method of manufacturing a charge trap type nonvolatile memory device according to the present invention.

먼저 반도체 기판 상에 소스와 드레인을 형성한다(1110). First, a source and a drain are formed on a semiconductor substrate (1110).

그 다음에는 반도체 기판을 식각하여 트랜치 채널을 형성한다(1120).Thereafter, the semiconductor substrate is etched to form a trench channel (1120).

트랜치 채널을 형성하면 트랜치 채널의 사이드 벽면에 사이드월 스페이서(sidewall spacer) 구조의 소스 및 드레인 확장(Source Drain Extension : SDE) 영역을 형성한다(1130). 이렇게 이루어진 사이드월 스페이서 구조는 본 발명에 따른 반도체 소자의 특성을 결정짓는다.When the trench channel is formed, a source drain drain (SDE) region having a sidewall spacer structure is formed on the side wall of the trench channel (1130). This sidewall spacer structure determines the characteristics of the semiconductor device according to the present invention.

이제 사이드월 스페이스 구조의 소스 및 드레인 확장 영역이 형성되었으면 트랜치 채널 상에 2 nm 이하 두께의 실리콘 산화막(SiO2)으로 이루어진 제 1 터널링 절연막을 형성한다(1140).When the source and drain extension regions of the sidewall space structure are formed, a first tunneling insulating layer made of silicon oxide (SiO 2 ) having a thickness of 2 nm or less is formed on the trench channel (1140).

제 1 터널링 절역막 상에 제 1 터널링 절연막보다 높은 유전율을 가지면서 전도대 에너지를 더 낮은 4 nm 이하 두께의 실리콘 질화막(Si3N4)으로 이루어진 제 2 터널링 절연막을 형성한다(1150). 이렇게 함으로써 제 1 터널링 절연막과 제 2 터널링 절연막으로 이루어진 터널링 절연막이 형성되었다. A second tunneling insulating layer including a silicon nitride layer (Si 3 N 4 ) having a higher dielectric constant than the first tunneling insulating layer and having a lower conduction band energy than 4 nm or less is formed on the first tunneling switching layer (1150). In this way, a tunneling insulating film composed of the first tunneling insulating film and the second tunneling insulating film was formed.

터널링 절연막 상에는 상기 실리콘 질화막(Si3N4)보다 전도대 에너지 준위가 낮으면서 유전율은 더 큰 10 nm 이하 두께의 하프늄 산화막(HfO2)으로 이루어진 전하 트랩층을 형성한다(1160).On the tunneling insulating layer, a charge trap layer including a hafnium oxide layer (HfO 2 ) having a lower dielectric constant than the silicon nitride layer (Si 3 N 4 ) and a larger dielectric constant is formed (1160).

상기 전하 트랩층 상에는 상기 하프늄 산화막(HfO2)보다 전도대의 에너지 준위가 높으면서 20 nm 이하 두께의 알루미늄 산화막(Al2O3)으로 이루어진 블로킹 절연막을 형성한다(1170).On the charge trap layer, a blocking insulating layer made of aluminum oxide (Al 2 O 3 ) having a thickness of 20 nm or less is formed while the energy level of the conduction band is higher than that of the hafnium oxide (HfO 2 ) (1170).

블로킹 절연막 상에는 4.5 eV 이상의 일함수를 갖는 게이트 전극층을 형성(1180)하면 소자의 기본적인 구조가 이루어진다.When the gate electrode layer having a work function of 4.5 eV or more is formed 1180 on the blocking insulating layer, a basic structure of the device is formed.

앞에서 본 바와 같이 본 발명에서는 터널링 절연막을 단층의 SiO2 가 아닌 적층된 SiO2/Si3N4 터널링 절연막과 고유전율의 전하 트랩층 및 블로킹 절연막을 사용하여 낮은 구동 전압 및 빠른 기록/소거 특성을 확인하였으며, 이로 인해 내구성의 향상을 이룰 수 있었다. As described above, in the present invention, a low driving voltage and fast write / erase characteristics are achieved by using a stacked SiO 2 / Si 3 N 4 tunneling insulating layer instead of a single layer of SiO 2 , a charge trap layer having high dielectric constant, and a blocking insulating layer. It was confirmed, thereby achieving an improvement in durability.

이상과 같이 본 발명은 양호한 실시예에 근거하여 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이므로, 본 발명이 속하는 기술분야의 숙련자라면 이 발명의 기술사상을 벗어남이 없이 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능할 것이다. 그러므로, 이 발명의 보호 범위는 첨부된 청구범위에 의해서만 한정될 것이며, 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다. As described above, the present invention has been described based on the preferred embodiments, but these embodiments are intended to illustrate the present invention, not to limit the present invention, so that those skilled in the art to which the present invention pertains can practice the above without departing from the technical spirit of the present invention. Various changes, modifications or adjustments to the example will be possible. Therefore, the protection scope of this invention will be limited only by the appended claims, and should be construed as including all changes, modifications or adjustments.

도 1은 종래기술에 의한 SONOS(Silicon-Oxide-Nitride-Oxide-Silicon) 형태의 전하 트랩형 비휘발성 메모리 소자의 구조의 단면도이다. 1 is a cross-sectional view of a structure of a charge trapping nonvolatile memory device having a silicon-oxide-nitride-oxide-silicon (SONOS) type according to the prior art.

도 2는 도 1의 SONOS 메모리 소자의 A-A'방향으로의 단면 구조에 대한 열평형 상태에서의 에너지 밴드 다이어 그램이다. FIG. 2 is an energy band diagram in thermal equilibrium with respect to the cross-sectional structure in the A-A 'direction of the SONOS memory element of FIG.

도 3은 본 발명에 따른 전하트랩형 비휘발성 메모리 소자를 제조하는 방법을 나타내는 도면이다. 3 is a view showing a method for manufacturing a charge trap type nonvolatile memory device according to the present invention.

도 4는 도 3d와 같은 게이트 구조체를 형성한 후 식각을 통해 게이트 영역을 형성하여 NON 적층구조의 터널링 절연막이 포함된 전하 트랩형 비휘발성 메모리 소자의 구조를 나타낸 단면도이다.FIG. 4 is a cross-sectional view illustrating a structure of a charge trapping nonvolatile memory device including a tunneling insulating layer having a NON stacked structure by forming a gate region through etching after forming the gate structure as shown in FIG. 3D.

도 5a 및 5b는 도 4의 소자에서 B - B' 방향으로의 단면 구조에 대한 기록 및 소거 모드 시의 에너지 밴드 다이어그램을 나타낸다. 5A and 5B show energy band diagrams in write and erase modes for the cross-sectional structure in the direction B-B 'in the device of FIG.

도 6은 본 발명에 따른 Si3N4 절연막의 두께에 따른 메모리 윈도우를 나타내는 도면이다. 6 is a view showing a memory window according to the thickness of the Si 3 N 4 insulating film according to the present invention.

도 7은 본 발명에 따른 전하트랩형 비휘발성 메모리 소자의 기록 특성을 나타내는 도면이다. 7 is a diagram showing the write characteristics of the charge trap type nonvolatile memory device according to the present invention.

도 8은 본 발명에 따른 전하트랩형 비휘발성 메모리 소자의 소거 특성을 나타내는 도면이다.8 is a diagram illustrating erase characteristics of a charge trap type nonvolatile memory device according to the present invention.

도 9는 본 발명에 따른 전하트랩형 비휘발성 메모리 소자의 내구성을 나타내 는 도면이다.9 is a view showing the durability of the charge trap type nonvolatile memory device according to the present invention.

도 10은 본 발명에 따른 전하트랩형 비휘발성 메모리 소자의 데이터 보존 특성을 나타내는 도면이다.10 is a view showing data retention characteristics of a charge trap type nonvolatile memory device according to the present invention.

도 11은 본 발명에 따른 전하트랩형 비휘발성 메모리 소자를 제조하는 방법을 단계적으로 나타낸 흐름도이다.11 is a flowchart illustrating a method of manufacturing a charge trap type nonvolatile memory device according to the present invention.

Claims (8)

반도체 기판, 상기 기판 상에 소스 및 드레인 영역을 형성하고 상기 기판을 식각하여 상기 소스 및 드레인 영역보다 낮게 형성된 트랜치 채널을 포함하는 트랜치형 게이트 구조체를 포함하는 반도체 메모리 소자에 있어서, 상기 트랜치형 게이트 구조체는12. A semiconductor memory device comprising a semiconductor substrate, a trench type gate structure including a trench channel having a source and a drain region formed on the substrate and etching the substrate to form a lower channel than the source and drain regions. Is 상기 식각된 트랜치 채널의 사이드 벽면에 사이드월 스페이서(sidewall spacer) 구조의 소스 및 드레인 확장(Source Drain Extension : SDE) 영역, A source drain drain (SDE) region of a sidewall spacer structure on a side wall of the etched trench channel, 상기 트랜치 채널 상에 2 nm 이하 두께의 실리콘 산화막(SiO2)으로 형성되는 제 1 터널링 절연막,A first tunneling insulating film formed of a silicon oxide film (SiO 2 ) having a thickness of 2 nm or less on the trench channel, 상기 제 1 터널링 절연막 상에 상기 제 1 터널링 절연막보다 유전율은 더 크고 전도대 에너지는 더 낮으면서 4 nm 이하 두께의 실리콘 질화막(Si3N4)으로 형성되는 제 2 터널링 절연막,A second tunneling insulating film formed on the first tunneling insulating film with a silicon nitride film (Si 3 N 4 ) having a dielectric constant greater than that of the first tunneling insulating film and having a lower conduction band energy and having a thickness of 4 nm or less; 상기 제 2 터널링 절연막 상에 상기 실리콘 질화막보다 전도대 에너지 준위가 낮으며 유전율은 더 큰 10nm 이하 두께의 하프늄 산화막(HfO2)으로 형성되는 전하 트랩층,A charge trap layer formed of a hafnium oxide layer (HfO 2 ) having a lower conductance band energy level and a higher dielectric constant than that of the silicon nitride layer on the second tunneling insulating layer; 상기 전하 트랩층 상에 상기 하프늄 산화막보다 전도대의 에너지 준위가 높으며 가전자대 에너지 준위가 낮은 20nm 이하 두께의 알루미늄 산화막(Al2O3)으로 형성되는 블로킹 절연막, 및A blocking insulating film formed on the charge trap layer by an aluminum oxide film (Al 2 O 3 ) having a higher energy level than the hafnium oxide film and having a lower valence band energy level than 20 nm; 상기 블로킹 절연막 상에 형성되면서 4.5 eV 이상의 일함수를 갖는 게이트 전극층을 포함하는 것을 특징으로 하는 전하트랩형 비휘발성 메모리 소자. And a gate electrode layer formed on the blocking insulating layer and having a work function of 4.5 eV or more. 제1항에 있어서, 상기 트랜치 채널은 상기 사이드월 스페이서(sidewall spacer) 구조의 소스 및 드레인 확장(Source Drain Extension : SDE) 영역보다 더 낮게 형성되고 상기 제 1 터널링 절연막과 제 2 터널링 절연막은 비대칭 배리어 구조인 것을 특징으로 하는 전하트랩형 비휘발성 메모리 소자. 2. The trench of claim 1, wherein the trench channel is formed to be lower than a source drain extension (SDE) region of the sidewall spacer structure, and the first tunneling insulating layer and the second tunneling insulating layer are asymmetrical barriers. A charge trap type nonvolatile memory device, characterized in that the structure. 제1항에 있어서, 상기 전하 트랩층은 The method of claim 1, wherein the charge trap layer is 폴리실리콘을 이용한 부유 게이트, Floating gate using polysilicon, 금속, 반도체 또는 산화물 나노결정을 가지는 나노 부유 게이트, 또는Nano floating gates having metal, semiconductor or oxide nanocrystals, or HfO2, ZrO2 및 Si3N4 중 적어도 하나를 포함하는 전하 트랩층 중 적어도 어느 하나를 포함하여 형성되는 것을 특징으로 하는 전하트랩형 비휘발성 메모리 소자.A charge trapping nonvolatile memory device comprising at least one of a charge trap layer including at least one of HfO 2 , ZrO 2, and Si 3 N 4 . 제1항에 있어서, 상기 게이트 전극층은 TiN, TaN, Ni, Ir 또는 Pt의 재료를 사용하는 것을 특징으로 하는 전하트랩형 비휘발성 메모리 소자.The charge trap type nonvolatile memory device of claim 1, wherein the gate electrode layer is formed of a material of TiN, TaN, Ni, Ir, or Pt. 반도체 기판 상에 소스와 드레인을 형성한 후 상기 반도체 기판을 식각하여 트랜치 채널을 형성하는 단계;Forming a trench channel by etching the semiconductor substrate after forming a source and a drain on the semiconductor substrate; 상기 식각된 트랜치 채널의 사이드 벽면에 사이드월 스페이서(sidewall spacer) 구조의 소스 및 드레인 확장(Source Drain Extension : SDE) 영역을 형성하는 단계;Forming a source drain drain (SDE) region of a sidewall spacer structure on a side wall of the etched trench channel; 상기 트랜치 채널 상에 2 nm 이하 두께의 실리콘 산화막(SiO2)으로 이루어진 제 1 터널링 절연막을 형성하는 단계;Forming a first tunneling insulating layer formed of a silicon oxide layer (SiO 2 ) having a thickness of 2 nm or less on the trench channel; 상기 제 1 터널링 절연막 상에 상기 제 1 터널링 절연막보다 유전율은 더 크고 전도대 에너지는 더 낮으면서 4 nm 이하 두께의 실리콘 질화막(Si3N4)으로 이루어진 제 2 터널링 절연막을 형성하는 단계;Forming a second tunneling insulating film on the first tunneling insulating film, the second tunneling insulating film including a silicon nitride film (Si 3 N 4 ) having a dielectric constant greater than that of the first tunneling insulating film and having a lower conduction band energy and having a thickness of 4 nm or less; 상기 제 2 터널링 절연막 상에 상기 실리콘 질화막(Si3N4)보다 전도대 에너지 준위가 낮으면서 유전율은 더 큰 10nm 이하 두께의 하프늄 산화막(HfO2)으로 이루어진 전하 트랩층을 형성하는 단계;Forming a charge trap layer including a hafnium oxide layer (HfO 2 ) having a lower dielectric constant than the silicon nitride layer (Si 3 N 4 ) and having a higher dielectric constant than the silicon nitride layer (Si 3 N 4 ) on the second tunneling insulating layer; 상기 전하 트랩층 상에 상기 하프늄 산화막(HfO2)보다 전도대의 에너지 준위가 높으면서 가전자대 에너지 준위는 낮은 20nm 이하 두께의 알루미늄 산화막(Al2O3)으로 이루어진 블로킹 절연막을 형성하는 단계 및,Forming a blocking insulating layer on the charge trap layer including an aluminum oxide film (Al 2 O 3 ) having a higher valence band energy level than a hafnium oxide film (HfO 2 ) and a low valence band energy level; 상기 블로킹 절연막 상에 4.5 eV 이상의 일함수를 갖는 게이트 전극층을 형성하는 단계를 포함하는 것을 특징으로 하는 전하트랩형 비휘발성 메모리 소자 제조방법.And forming a gate electrode layer having a work function of 4.5 eV or more on the blocking insulating layer. 제5항에 있어서, 상기 트랜치 채널을 상기 사이드월 스페이서(sidewall spacer) 구조의 소스 및 드레인 확장(Source Drain Extension : SDE) 영역보다 더 낮게 형성하는 단계를 더 포함하는 것을 특징으로 하는 전하트랩형 비휘발성 메모리 소자 제조방법.6. The charge trapping ratio of claim 5, further comprising forming the trench channel lower than a source drain extension (SDE) region of the sidewall spacer structure. Method of manufacturing volatile memory device. 제5항에 있어서, 상기 전하 트랩층을 형성하는 단계는The method of claim 5, wherein the forming of the charge trap layer 폴리실리콘을 이용한 부유 게이트, Floating gate using polysilicon, 금속, 반도체 또는 산화물 나노결정을 가지는 나노 부유 게이트, 또는Nano floating gates having metal, semiconductor or oxide nanocrystals, or HfO2, ZrO2 및 Si3N4 중 적어도 하나를 포함하는 전하 트랩층 중 적어도 어느 하나를 포함하여 형성되는 것을 특징으로 하는 전하트랩형 비휘발성 메모리 소자 제조방법.A charge trapping type nonvolatile memory device comprising: at least one of a charge trap layer including at least one of HfO 2 , ZrO 2, and Si 3 N 4 . 제5항에 있어서, 상기 게이트 전극층은 TiN, TaN, Ni, Ir 또는 Pt의 재료를 사용하는 것을 특징으로 하는 전하트랩형 비휘발성 메모리 소자 제조방법.The method of claim 5, wherein the gate electrode layer is formed of a material of TiN, TaN, Ni, Ir, or Pt.
KR1020090066394A 2009-07-21 2009-07-21 Charge trap flash type nonvolatile memory device KR101083418B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090066394A KR101083418B1 (en) 2009-07-21 2009-07-21 Charge trap flash type nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090066394A KR101083418B1 (en) 2009-07-21 2009-07-21 Charge trap flash type nonvolatile memory device

Publications (2)

Publication Number Publication Date
KR20110008852A true KR20110008852A (en) 2011-01-27
KR101083418B1 KR101083418B1 (en) 2011-11-14

Family

ID=43614799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090066394A KR101083418B1 (en) 2009-07-21 2009-07-21 Charge trap flash type nonvolatile memory device

Country Status (1)

Country Link
KR (1) KR101083418B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981525B2 (en) 2012-07-16 2015-03-17 SK Hynix Inc. Anti-fuse of semiconductor device, semiconductor module and system each including the semiconductor device, and method for forming the anti-fuse

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981525B2 (en) 2012-07-16 2015-03-17 SK Hynix Inc. Anti-fuse of semiconductor device, semiconductor module and system each including the semiconductor device, and method for forming the anti-fuse
US9343404B2 (en) 2012-07-16 2016-05-17 SK Hynix Inc. Anti-fuse of semiconductor device, semiconductor module and system each including the semiconductor device, and method for forming the anti-fuse
US9679903B2 (en) 2012-07-16 2017-06-13 SK Hynix Inc. Anti-fuse of semiconductor device, semiconductor module and system each including the semiconductor device, and method for forming the anti-fuse

Also Published As

Publication number Publication date
KR101083418B1 (en) 2011-11-14

Similar Documents

Publication Publication Date Title
JP5149539B2 (en) Semiconductor device
KR100705301B1 (en) Memory cell, method of formation, and operation
US8680601B2 (en) Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region
KR100843229B1 (en) Flash memory device including hybrid structure of charge trap layer and method of manufacturing the same
US9361981B2 (en) Methods of forming and programming memory devices with isolation structures
JP5472894B2 (en) Nonvolatile semiconductor memory device
US20100311217A1 (en) Non-Volatile Memory Device Having A Nitride-Oxide Dielectric Layer
US20070272916A1 (en) Flash memory with deep quantum well and high-K dielectric
WO2011055433A1 (en) Nonvolatile semiconductor storage device
JP4965878B2 (en) Nonvolatile semiconductor memory device
KR20080062739A (en) Non-volatile memory device having charge trapping layer and method of fabricating the same
US20050167734A1 (en) Flash memory devices using large electron affinity material for charge trapping
US10192879B2 (en) Semiconductor device and manufacturing method thereof
CN109786449B (en) Semiconductor device and method for manufacturing the same
US8975687B2 (en) Nonvolatile memory array with continuous charge storage dielectric stack
JP2002118184A (en) Method of operating non-volatile semiconductor memory device
US20060134871A1 (en) Charge-trapping memory device and method of production
KR101083418B1 (en) Charge trap flash type nonvolatile memory device
US20090014777A1 (en) Flash Memory Devices and Methods of Manufacturing the Same
TW200301014A (en) Non-volatile memory device with improved data retention and method therefor
KR101052328B1 (en) Charge-Trap Nonvolatile Memory Devices
KR101262299B1 (en) Nonvolatile memory device and manufacturing method of the same
KR101065060B1 (en) Charge trap type nonvolatile memory
KR20130013777A (en) Charge trap flash type nonvolatile memory device
KR101149572B1 (en) Nonvolatile memory device with staggered tunnel barrier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee