Nothing Special   »   [go: up one dir, main page]

KR20080074601A - 다기능 다이 접착 필름 - Google Patents

다기능 다이 접착 필름 Download PDF

Info

Publication number
KR20080074601A
KR20080074601A KR1020070013933A KR20070013933A KR20080074601A KR 20080074601 A KR20080074601 A KR 20080074601A KR 1020070013933 A KR1020070013933 A KR 1020070013933A KR 20070013933 A KR20070013933 A KR 20070013933A KR 20080074601 A KR20080074601 A KR 20080074601A
Authority
KR
South Korea
Prior art keywords
die
adhesive film
die adhesive
chip
wafer
Prior art date
Application number
KR1020070013933A
Other languages
English (en)
Inventor
강병언
서준모
성충현
김재훈
현순영
Original Assignee
주식회사 엘에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘에스 filed Critical 주식회사 엘에스
Priority to KR1020070013933A priority Critical patent/KR20080074601A/ko
Priority to PCT/KR2007/003748 priority patent/WO2008096943A1/en
Priority to US12/526,313 priority patent/US20100317155A1/en
Priority to JP2009548981A priority patent/JP2010528450A/ja
Priority to CN200780052483.8A priority patent/CN101689513B/zh
Publication of KR20080074601A publication Critical patent/KR20080074601A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

본 발명은 다기능 다이 접착 필름에 관한 것이다. 본 발명에 따른 반도체 소자 패키징 공정에 사용되는 다이 접착 필름에 있어서, 반도체 소자가 집적되고 솔더 범프 패턴이 형성된 웨이퍼 표면에 부착되고 제1접착력을 갖는 제1다이 접착 필름; 및 상기 제1다이 접착 필름 상에 부착되고 웨이퍼, 칩, PCB, 연성기판에 대한 제2접착력을 갖는 제2다이 접착 필름;을 포함하되, 반도체 소자 패키징 공정에서 백그라인딩 테이프의 기능을 수행할 수 있고 백그라인딩 작업 후 이를 제거하지 않고 다시 피접속부재에 다이 칩을 접착하는데 사용되는 것을 특징으로 한다.
본 발명에 따르면, 반도체 소자 패키징 공정에 있어서, 다이 칩을 피접속부재에 접착시키는 다이 접착 필름을 백그라인딩 공정에서 백그라인딩 테이프로 사용할 수 있고 다이싱 공정 시 웨이퍼를 보호하는 수단으로 활용함으로써, 웨이퍼 표면상에 쏘잉 버, 스크래치, 크랙 등이 발생되는 것을 방지할 수 있다. 또한, 백그라인딩 공정 후 백그라인딩 테이프를 제거해야 하는 번거로움을 없앨 수 있다. 또한, 다이 접착 필름을 백그라인딩 테이프와 언더필 소재로 사용함으로써 반도체 소자 패키징 비용을 절감할 수 있다.
반도체, 반도체 패키징, 다이 접착 필름, 백그라인딩, 다이 칩

Description

다기능 다이 접착 필름 및 이를 이용한 반도체 소자 패키징 방법{Multifunctional die attach film and Semiconductor packaging method using the same}
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되지 않아야 한다.
도 1은 본 발명의 바람직한 실시예에 따른 다이 접착 필름을 도시한 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따른 반도체 소자 패키징 방법을 설명하는 공정 흐름도이다.
도 3 내지 도 6은 본 발명의 바람직한 실시예에 따른 반도체 소자 패키징 과정을 도시한 공정 단면도들이다.
<도면의 주요 참조부호에 대한 설명>
100 : 다이 접착 필름 10 : 제1다이 접착 필름
11 : 보호필름 20 : 제2다이 접착 필름
21 : 도전성 필러
본 발명은 다기능 다이 접착 필름에 관한 것으로서, 보다 상세하게는 반도체 소자 패키징 공정에서 백그라인딩 테이프의 기능을 수행할 수 있고 백그라인딩 작업 후 이를 제거하지않고 다시 피접속부재에 다이 칩을 접착하는데 사용될 수 있는 다기능 다이 접착 필름 및 이를 이용한 반도체 소자 패키징 방법에 관한 것이다.
일반적으로, 반도체 칩을 만드는 공정에는 소정 두께의 반도체 웨이퍼에 미세 회로 패턴을 형성하는 공정과, 웨이퍼의 배면을 백그라인딩 하는 공정과, 웨이퍼를 일정 소자의 규격에 맞도록 절단하여 다이 칩을 만든 후 각각의 다이 칩을 반도체 소자로 패키징(packaging)하는 공정이 수반된다.
위 공정들 중 웨이퍼의 배면을 연마하는 공정에서는 미세 회로 패턴이 형성된 웨이퍼의 표면에 백그라인딩 테이프를 부착한 후, 백그라인딩 테이프가 있는 쪽을 연마 척에 흡착시키고 웨이퍼의 배면을 연마 다이에 긴밀하게 접촉시킨 후 슬러리(slurry)를 투입하면서 150∼200㎛의 두께가 될 때까지 웨이퍼를 연마한다. 이러한 연마 과정에서 웨이퍼에 큰 압력 또는 기계적인 충격이 인가되는데, 이때 백그라인딩 테이프가 웨이퍼의 손상을 방지하는 기능을 수행하게 된다.
그런데 종래에는 반도체 웨이퍼의 백그라인딩 공정을 마친 후 웨이퍼의 상부로부터 백그라인딩 테이프를 벗겨내야 하는 번거로움이 있었다. 그리고 백그라인딩 테이프의 제거는, 연마 공정이 완료된 후 웨이퍼의 배면에 다이싱 필름을 부착하고 다이싱 필름을 이용하여 웨이퍼를 쏘잉(sawing) 다이에 안착시킨 상태에서 이루어지는데, 이 과정에서 백그라인딩 테이프가 부착된 반대편의 다이싱 테이프의 접착력이 백그라인딩 테이프의 접착력보다 약할 경우 웨이퍼가 뒤집히는 현상이 발생하는 문제점이 있었다.
한편, 반도체 웨이퍼의 다이싱 공정 시, 반도체 소자가 집적된 웨이퍼 표면에 쏘잉 버(sawing bur), 스크래치(scratch), 크랙(crack) 등의 불량이 유발될 수 있음에도 불구하고 종래에는 아무런 보호 수단의 강구 없이 다이싱 공정을 진행하고 있는 실정이다. 그리고 다이싱 공정을 마친 후에 각각의 다이 칩을 패키징 대상체(예컨대, 리드 프레임)에 실장시키기 위해 다이 칩을 픽업하는 과정에서 얇은 두께의 다이 칩을 들어올릴 때 픽업 핀에 의해 들어올리는 방향으로 다이 칩이 휠 수 있으며, 이때 다이 칩이 과도하게 휘는 경우 다이 칩에 예상치 못한 결점이 유발되어 반도체 소자의 신뢰성을 저하시키는 문제가 발생될 수 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 창안된 것으로서, 반도체 소자 패키징 공정에 있어서, 다이 칩을 피접속부재에 접착하는 다이 접착 필름뿐만 아니라 다이 접착 공정 이전의 백그라인딩 공정에서 백그라인딩 테이프로의 역할도 수행하는 다기능 다이 접착 필름 및 이를 이용한 반도체 소자 패키징 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 다기능 다이 접착 필름 은, 반도체 소자 패키징 공정에 사용되는 다이 접착 필름에 있어서, 반도체 소자가 집적되고 솔더 범프 패턴이 형성된 웨이퍼 표면에 부착되고 제1접착력을 갖는 제1다이 접착 필름; 및 상기 제1다이 접착 필름 상에 부착되고 제2접착력을 갖는 제2다이 접착 필름;을 포함하되, 반도체 소자 패키징 공정에서 백그라인딩 테이프의 기능을 수행할 수 있고 백그라인딩 작업 후 이를 제거하지 않고 다시 피접속부재에 다이 칩을 접착하는데 사용되는 것을 특징으로 한다.
바람직하게, 상기 제1 및 제2다이 접착 필름은 투명 또는 반투명 재질로 이루어진다.
본 발명에 있어서, 상기 다기능 다이 접착 필름은, 상기 제1다이 접착 필름과 상기 제2다이 접착 필름이 상호 라미네이션된 적층구조를 가지며, 상기 제1 및 제2다이 접착 필름은 에폭시계, 아크릴계, 실리콘계, 고무계, 우레탄계, 및 엘라스토머계 중 선택된 하나의 수지재이다.
바람직하게, 상기 제1접착력은, 실리콘 웨이퍼 표면부착 기준으로 25℃에서 10 내지 2000gf/㎝ 이고, 상기 제2접착력은, AUS308 표면부착 기준으로 25℃에서 10 내지 2000gf/㎝ 이다.
바람직하게, 상기 제1 및 제2다이 접착 필름은, 85℃/60% 습도 7일 흡습 기준(Moisture Resistance Test; JL2)으로 수분 흡습율이 0 내지 2%wt 이다.
바람직하게, 상기 제1 및 제2다이 접착 필름은, 50℃ 기준 저장 탄성률이 104 내지 1010㎩ 이며, 보다 바람직하게는 상기 제2다이 접착 필름은, 50℃ 기준 저 장 탄성률이 106 내지 109㎩ 이다.
바람직하게, 상기 제1다이 접착 필름 또는 제2다이 접착 필름 중 적어도 어느 하나의 필름에 도전성 필러를 함유하고, 이 도전성 입자는 수지재 부피 대비 0.5 내지 70 부피% 로 포함된다.
또한, 상기 도전성 필러가 함유되는 필름과 함유되지않는 필름의 두께비는 10:1에서 0.1:1이며, 보다 바람직하게는 4:1에서 0.5:1이다.
본 발명에 있어서, 상기 도전성 필러는, 금, 은, 구리, 및 니켈 중 선택된 하나의 도전성 금속 또는 상기 도전성 금속이 코팅된 코어 쉘(Core-Shell) 구조의 유기물로 이루어진다.
본 발명에 있어서, 상기 도전성 필러는, 입자 직경이 0.05 내지 50 ㎛ 이다.
바람직하게, 상기 제1 및 제2다이 접착 필름 사이에 폴리에스테르, 폴리에틸렌, 폴리에틸렌테레프탈레이트, 비닐, 폴리프로필렌, 폴리스틸렌, 폴리탄산에스테르, 폴리염화비닐, 폴리메틸메타아크릴레이트, 폴리아세탈, 폴리옥시메틸렌, 폴리부틸렌테레프탈레이트, 아크릴로니트릴-부타디엔-스티렌, 및 에틸렌-비닐알콜 공중합체 중 선택된 하나 또는 둘 이상의 물질로 이루어진 중간층이 개재된 다층구조로 이루어진다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 다기능 다이 접착 필름을 이용한 반도체 소자 패키징 방법은, (a) 반도체 소자가 집적되고 솔더 범프 패턴이 형성된 웨이퍼 표면에 상기 다이 접착 필름의 제1다이 접착 필름 면을 대면시켜 다이 접착 필름을 접착하는 단계; (b) 상기 웨이퍼의 후면을 백그라인딩 후 다이싱 필름을 접착하는 단계; (c) 상기 다이 접착 필름이 부착된 상태로 상기 웨이퍼를 각각의 다이 칩으로 절단하는 단계; 및 (d) 상기 다이 칩으로부터 다이싱 필름을 제거한 후 상기 다이 접착 필름의 제2다이 접착 필름 면을 피접속부재에 대향시킨 상태에서 솔더 범프를 이용한 플립 칩 공정에 의해 다이 칩과 피접속부재를 전기적으로 결합시키는 단계;를 포함하는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 다른 측면에 따른 다기능 다이 접착 필름을 이용한 반도체 소자 패키징 방법은 (a) 반도체 소자가 집적되고 솔더 범프 패턴이 형성된 웨이퍼 표면에 상기 다이 접착 필름의 제1다이 접착 필름 면을 대면시켜 다이 접착 필름을 접착하는 단계; (b) 상기 웨이퍼의 후면을 백그라인딩 후 다이싱 다이 접착 필름을 접착하는 단계; (c) 상기 다이 접착 필름이 부착된 상태로 상기 웨이퍼를 각각의 다이 칩으로 절단하는 단계; 및 (d) 상기 다이 칩으로부터 다이싱 다이 접착 필름의 다이싱 필름층을 제거한 후 피접속부재에 부착시킨 다음 상기 다이 접착 필름 면에 다시 다른 다이 칩을 대향시킨 상태에서 솔더 범프를 이용한 플립 칩 공정에 의해 상기 다이 칩과 다른 다이 칩을 전기적으로 결합시키는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 피접속부재는 PCB, 리드 프레임, 및 다이 칩 중 선택된 하나이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하 기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명의 바람직한 실시예에 따른 다이 접착 필름을 도시한 단면도이다.
도 1을 참조하면, 본 발명에 따른 다이 접착 필름(100)은 반도체 소자가 집적되고 솔더 범프 패턴(50)이 형성된 웨이퍼(30) 표면에 부착되는 제1다이 접착 필름(10), 상기 제1다이 접착 필름(10) 상에 부착된 제2다이 접착 필름(20), 및 상기 다이 접착 필름(100) 양면에 부착되어 다이 접착 필름(100)을 보호하는 보호필름(11)을 포함한다.
도 1에 도시된 바와 같이, 상기 보호필름(11)은 다이 접착 필름(100)의 접착 면을 이물질 등으로부터 보호하는 것으로서, 폴리에틸렌 또는 폴리에틸렌 테레프탈레이트(PET) 등을 사용할 수 있다. 하지만 본 발명이 이에 한하는 것은 아니다.
상기 다이 접착 필름(100)은 상기 제1다이 접착 필름(10)과 상기 제2다이 접착 필름(20)이 상호 라미네이션된 적층구조를 가진다.
여기서, 제1다이 접착 필름(10)은, 반도체 소자가 집적되고 솔더 범프 패턴(50)이 형성된 웨이퍼(30) 표면에 제1접착력으로 부착되고, 웨이퍼(30) 절단 편인 다이와의 높은 접착력이 요구되는 물질층이다. 그리고 상기 제2다이 접착 필름(20)은 제1다이 접착 필름(10) 상에 부착되고 백그라인딩 공정 시 웨이퍼(30)를 고정시켜 주는 연마 척에 부착되는 물질층이다. 이러한 점을 감안하여, 상기 제1접착력은 실리콘 웨이퍼 표면부착 기준으로 25℃에서 10 내지 2000gf/㎝ 이고, 상기 제2접착력은 AUS308 표면부착 기준으로 25℃에서 10 내지 2000gf/㎝의 접착력을 갖는다.
또한, 반도체 소자 패키징 공정 중, 웨이퍼(30)를 절단하는 다이싱 공정에서 웨이퍼(30)에 높은 열이 발생하고 이를 냉각하기 위해서 냉각수가 사용된다. 따라서, 다이 접착 필름(100)은 내습성이 있어 수분의 함습률이 낮아야한다. 이러한 점을 감안하여, 다이 접찰 필름(100)은 85℃/60% 습도 7일 흡습 기준(Moisture Resistance Test; JL2)으로 0 내지 2%wt의 수분 흡습율을 갖는다.
한편, 반도체 소자 패키징 공정 중, 다이 칩의 픽업 공정 시에는 얇은 두께의 칩을 들어올릴 때 픽업 핀이 들어올리는 방향으로 워페이지가 발생할 수 있고, 다이를 리드 프레임에 접착시킬 때 칩 마운트 헤드 부분의 석션 툴에 의해 워페이지가 발생할 수 있다. 이러한 문제를 방지하기 위해서 다이 접착 필름(100)은 50℃ 기준 저장 탄성률이 104 내지 1010㎩이고, 보다 바람직하게는 상기 제2다이 접착 필 름은, 50℃ 기준 저장 탄성률이 106 내지 109㎩ 이다.
또한, 상기 다이 접착 필름(100)은 백그라인딩 테이프의 기능을 수행할 수 있으며 백그라인딩 작업 후 이를 제거하지 않고 다이 접착 필름(100)이 부착된 상태로 다이싱 공정으로 이어진다. 따라서 다이싱 공정 시 반도체 소자가 집적된 웨이퍼 표면이 보일 수 있도록 투명 또는 반투명 재질로 이루어진다.
상기 제1 및 제2다이 접착 필름(10,20)을 구성하는 수지재는 에폭시계, 아크릴계, 실리콘계, 고무계, 우레탄계, 엘라스토머계 등을 사용할 수 있다. 하지만 본 발명이 이에 한하는 것은 아니다.
또한, 제1 및 제2다이 접착 필름(10,20) 사이에 폴리에스테르, 폴리에틸렌, 폴리에틸렌테레프탈레이트, 비닐, 폴리프로필렌, 폴리스틸렌, 폴리탄산에스테르, 폴리염화비닐, 폴리메틸메타아크릴레이트, 폴리아세탈, 폴리옥시메틸렌, 폴리부틸렌테레프탈레이트, 아크릴로니트릴-부타디엔-스티렌, 에틸렌-비닐알콜 공중합체 등의 물질로 이루어진 중간층이 개재된 다층구조의 형태로 이루어진 필름이 사용될 수 있다. 하지만 본 발명이 이에 한하는 것은 아니다.
또한, 다이 접착 필름(100)의 제1 또는 제2다이 접착 필름(10,20) 중 적어도 어느 하나에는 다이 칩과 피접속부재와의 플립 칩 본딩 시 다이 칩과 피접속부재와의 전기적 결합 성능을 좋게 하기위해 도전성 필러(21)가 포함된다. 예를 들어, 도전성 필러(21)는 금, 은, 구리, 니켈 등의 도전성 금속 또는 도전성 금속이 코팅된 코어 쉘(Core-Shell) 구조의 유기물 중 선택된 어느 하나의 물질로 이루어 진다. 하지만 본 발명이 이에 한하는 것은 아니다. 또한 도전성 필러(21)는 상기 제2다이 접착 필름의 수지재 부피 대비 0.5 내지 70 부피%로 포함되며, 입자 직경은 0.05 ㎛ 내지 50 ㎛ 이다.
도 2는 본 발명의 바람직한 실시예에 따른 반도체 소자 패키징 방법을 설명하는 공정 흐름도이며, 도 3 내지 도 6은 본 발명의 바람직한 실시예에 따른 반도체 소자 패키징 과정을 도시한 공정 단면도들이다.
도면을 참조하면, 본 발명의 바람직한 실시예에 따른 반도체 소자 패키징 방법은 먼저, 도 3에 도시된 바와 같이 다이 접착 필름(100)에서 보호필름(11)을 제거하고 반도체 소자가 집적되고 솔더 범프 패턴(50)이 형성된 웨이퍼(30) 표면에 제1다이 접착 필름(10) 면을 대면시켜 접착한다(S100).
이어서, 상기 웨이퍼(30)가 부착된 제1다이 접착 필름(10) 상에 구비된 제2다이 접착 필름(20) 면을 웨이퍼(30)를 고정시켜 주는 백그라인딩 연마 척에 부착하여 백그라인딩을 실시한다(S200).
그런 다음, 도 4에 도시된 바와 같이, 다이 접착 필름(100)이 부착된 웨이퍼(30)의 백그라인딩 된 배면에 다이싱 필름(40)을 접착한다(S300).
그리고 나서, 도 5에 도시된 바와 같이, 상기 웨이퍼(30)의 배면에 부착된 다이싱 필름(40)을 다이싱 테이블에 부착하여 고정시킨 후 웨이퍼(30)를 다이싱 쏘우(70)로 각각의 다이 칩(110)으로 절단한다(S400).
그런 후, 상기 다이 칩(110)을 픽업하여 다이 칩(110)에서 다이싱 필름(40)을 제거한다. 그런 다음 도 6에 도시된 바와 같이, 다이 칩(110)을 뒤집어 도전성 필러(21)를 포함하는 제2다이 접착 필름(20)을 피접속부재(60)에 대향시킨 상태에서 솔더 범프(55)를 이용한 플립 칩 공정에 의해 다이 칩(110)과 피접속부재(60)를 전기적으로 결합시켜 플립 칩 본딩한다(S500). 이때, 도전성 필러(21)는 다이 칩(110)과 피접속부재(60)가 긴밀하게 전기적으로 연결될 수 있도록 돕는다.
여기서, 상기 피접속부재(60)는 PCB, 리드 프레임, 및 다이 칩 중 어느 하나인 것으로 다이 칩과 전기적으로 결합시킬 수 있는 부재들이다. 하지만 본 발명이 피접속부재(60)의 종류에 의해 한정되는 것은 아니다.
상술한 바와 같이, 본 발명에 따른 다이 접착 필름(100)은 다이 칩(110)을 피접속부재(60)에 접착하는 다이 접착 필름(100)의 본래 기능뿐만 아니라 백그라인딩 공정 시 백그라인딩 테이프의 기능을 수행하고, 플립 칩 공정에서 다이 칩(110)과 피접속부재(60) 사이에서 언더필의 역할을 동시에 수행한다.
한편, 상술된 본 발명의 실시예 이외에도 상기 S300단계에서 웨이퍼(30)의 배면에 부착된 다이싱 필름(40) 대신에 다이싱 다이 접착 필름(미도시)을 부착하여 다이 칩(110)의 다이싱 다이 접착 필름(미도시) 면을 피접속부재(60)에 접착하고 다이 칩(110)의 다이 접착 필름(100) 면에는 다른 다이 칩(미도시)을 부착시켜 서로 다른 2개의 다이 칩을 전기적으로 접속시킬 수도 있다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 특허청구범위의 균등 범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 발명에 따르면 반도체 소자 패키징 공정에 있어서, 다이 칩을 피접속부재에 접착시키는 다이 접착 필름을 백그라인딩 공정에서 백그라인딩 테이프로 사용할 수 있고 다이싱 공정 시 웨이퍼를 보호하는 수단으로 활용함으로써, 웨이퍼 표면상에 쏘잉 버, 스크래치, 크랙 등이 발생되는 것을 방지할 수 있다. 또한, 백그라인딩 공정 후 백그라인딩 테이프를 제거해야 하는 번거로움을 없앨 수 있다. 또한, 다이 접착 필름을 백그라인딩 테이프와 언더필 소재로 사용함으로써 반도체 소자 패키징 비용을 절감할 수 있다.

Claims (21)

  1. 반도체 소자 패키징 공정에 사용되는 다이 접착 필름에 있어서,
    반도체 소자가 집적되고 솔더 범프 패턴이 형성된 웨이퍼 표면에 부착되고 제1접착력을 갖는 제1다이 접착 필름; 및
    상기 제1다이 접착 필름 상에 부착되고 제2접착력을 갖는 제2다이 접착 필름;을 포함하되,
    반도체 소자 패키징 공정에서 백그라인딩 테이프의 기능을 수행하고 백그라인딩 작업 후 이를 제거하지 않고 다시 피접속부재에 다이 칩을 접착하는데 사용되는 것을 특징으로 하는 다기능 다이 접착 필름.
  2. 제1항에 있어서,
    상기 제1 및 제2다이 접착 필름은, 투명 또는 반투명 재질로 이루어진 것을 특징으로 하는 다기능 다이 접착 필름.
  3. 제1항에 있어서,
    상기 다기능 다이 접착 필름은, 상기 제1다이 접착 필름과 상기 제2다이 접착 필름이 상호 라미네이션된 적층구조를 가지며, 상기 제1 및 제2다이 접착 필름은 에폭시계, 아크릴계, 실리콘계, 고무계, 우레탄계, 및 엘라스토머계 중 선택된 하나의 수지재로 이루어진 것을 특징으로 하는 다기능 다이 접착 필름.
  4. 제1항에 있어서,
    상기 제1접착력은, 실리콘 웨이퍼 표면부착 기준으로 25℃에서 10 내지 2000gf/㎝ 이고, 상기 제2접착력은, AUS308 표면부착 기준으로 25℃에서 10 내지 2000gf/㎝인 것을 특징으로 하는 다기능 다이 접착 필름.
  5. 제1항에 있어서,
    상기 제1 및 제2다이 접착 필름은, 85℃/60% 습도 7일 흡습 기준(Moisture Resistance Test; JL2)으로 수분 흡습율이 0 내지 2%wt인 것을 특징으로 하는 다기능 다이 접착 필름.
  6. 제1항에 있어서,
    상기 제1 및 제2다이 접착 필름은, 50℃ 기준 저장 탄성률이 104 내지 1010㎩인 것을 특징으로 하는 다기능 다이 접착 필름.
  7. 제6항에 있어서,
    상기 제2다이 접착 필름은, 50℃ 기준 저장 탄성률이 106 내지 109㎩인 것을 특징으로 하는 다기능 다이 접착 필름.
  8. 제1항에 있어서,
    상기 제1다이 접착 필름 또는 제2다이 접착 필름 중 적어도 어느 하나의 필름에 도전성 필러를 함유하는 것을 특징으로 하는 다기능 다이 접착 필름.
  9. 제8항에 있어서,
    상기 도전성 필러는, 수지재 부피 대비 0.5 내지 70 부피%로 제1다이 접착 필름 또는 제2다이 접착 필름 중 적어도 어느 하나에 포함되는 것을 특징으로 하는 다기능 다이 접착 필름.
  10. 제8항에 있어서,
    상기 도전성 필러가 함유되는 필름과 함유되지않는 필름의 두께비는 10:1에서 0.1:1이며, 보다 바람직하게는 4:1에서 0.5:1인 것을 특징으로 하는 다기능 다이 접착 필름.
  11. 제8항에 있어서,
    상기 도전성 필러는, 금, 은, 구리, 및 니켈 중 선택된 하나의 도전성 금속 또는 상기 도전성 금속이 코팅된 코어 쉘(Core-Shell) 구조의 유기물로 이루어지는 것을 특징으로 하는 다기능 다이 접착 필름.
  12. 제8항에 있어서,
    상기 도전성 필러는, 입자 직경이 0.05 내지 50 ㎛인 것을 특징으로 하는 다기능 다이 접착 필름.
  13. 제1항 내지 제12항 중 선택된 한 항에 있어서,
    상기 제1 및 제2다이 접착 필름 사이에 폴리에스테르, 폴리에틸렌, 폴리에틸렌테레프탈레이트, 비닐, 폴리프로필렌, 폴리스틸렌, 폴리탄산에스테르, 폴리염화비닐, 폴리메틸메타아크릴레이트, 폴리아세탈, 폴리옥시메틸렌, 폴리부틸렌테레프탈레이트, 아크릴로니트릴-부타디엔-스티렌, 및 에틸렌-비닐알콜 공중합체 중 선택된 하나 또는 둘 이상의 물질로 이루어진 중간층이 개재된 다층구조로 이루어지는 것을 특징으로 하는 다기능 다이 접착 필름.
  14. 제1항 내지 제12항 중 선택된 어느 한 항에 따른 다이 접착 필름을 이용한 반도체 소자 패키징 방법에 있어서,
    (a) 반도체 소자가 집적되고 솔더 범프 패턴이 형성된 웨이퍼 표면에 상기 다이 접착 필름의 제1다이 접착 필름 면을 대면시켜 다이 접착 필름을 접착하는 단계;
    (b) 상기 웨이퍼의 후면을 백그라인딩 후 다이싱 필름을 접착하는 단계;
    (c) 상기 다이 접착 필름이 부착된 상태로 상기 웨이퍼를 각각의 다이 칩으로 절단하는 단계; 및
    (d) 상기 다이 칩으로부터 다이싱 필름을 제거한 후 상기 다이 접착 필름의 제2다이 접착 필름 면을 피접속부재에 대향시킨 상태에서 솔더 범프를 이용한 플립 칩 공정에 의해 다이 칩과 피접속부재를 전기적으로 결합시키는 단계;를 포함하는 것을 특징으로 하는 다기능 다이 접착 필름을 이용한 반도체 소자 패키징 방법.
  15. 제14항에 있어서,
    상기 피접속부재는, PCB, 리드 프레임, 및 다이 칩 중 선택된 하나인 것을 특징으로 하는 다기능 다이 접착 필름을 이용한 반도체 소자 패키징 방법.
  16. 제13항에 따른 다이 접착 필름을 이용한 반도체 소자 패키징 방법에 있어서,
    (a) 반도체 소자가 집적되고 솔더 범프 패턴이 형성된 웨이퍼 표면에 상기 다이 접착 필름의 제1다이 접착 필름 면을 대면시켜 다이 접착 필름을 접착하는 단계;
    (b) 상기 웨이퍼의 후면을 백그라인딩 후 다이싱 필름을 접착하는 단계;
    (c) 상기 다이 접착 필름이 부착된 상태로 상기 웨이퍼를 각각의 다이 칩으로 절단하는 단계; 및
    (d) 상기 다이 칩으로부터 다이싱 필름을 제거한 후 상기 다이 접착 필름의 제2다이 접착 필름 면을 피접속부재에 대향시킨 상태에서 솔더 범프를 이용한 플립 칩 공정에 의해 다이 칩과 피접속부재를 전기적으로 결합시키는 단계;를 포함하는 것을 특징으로 하는 다기능 다이 접착 필름을 이용한 반도체 소자 패키징 방법.
  17. 제16항에 있어서,
    상기 피접속부재는, PCB, 리드 프레임, 및 다이 칩 중 선택된 하나인 것을 특징으로 하는 다기능 다이 접착 필름을 이용한 반도체 소자 패키징 방법.
  18. 제1 내지 제12항 중 선택된 한 항에 따른 다이 접착 필름을 이용한 반도체 소자 패키징 방법에 있어서,
    (a) 반도체 소자가 집적되고 솔더 범프 패턴이 형성된 웨이퍼 표면에 상기 다이 접착 필름의 제1다이 접착 필름 면을 대면시켜 다이 접착 필름을 접착하는 단계;
    (b) 상기 웨이퍼의 후면을 백그라인딩 후 다이싱 다이 접착 필름을 접착하는 단계;
    (c) 상기 다이 접착 필름이 부착된 상태로 상기 웨이퍼를 각각의 다이 칩으로 절단하는 단계; 및
    (d) 상기 다이 칩으로부터 다이싱 다이 접착 필름의 다이싱 필름층을 제거한 후 피접속부재에 부착시킨 다음 상기 다이 접착 필름 면에 다시 다른 다이 칩을 대향시킨 상태에서 솔더 범프를 이용한 플립 칩 공정에 의해 상기 다이 칩과 다른 다이 칩을 전기적으로 결합시키는 단계;를 포함하는 것을 특징으로 하는 다기능 다이 접착 필름을 이용한 반도체 소자 패키징 방법.
  19. 제18항에 있어서,
    상기 피접속부재는, PCB, 리드 프레임, 및 다이 칩 중 선택된 하나인 것을 특징으로 하는 다기능 다이 접착 필름을 이용한 반도체 소자 패키징 방법.
  20. 제13항에 따른 다이 접착 필름을 이용한 반도체 소자 패키징 방법에 있어서,
    (a) 반도체 소자가 집적되고 솔더 범프 패턴이 형성된 웨이퍼 표면에 상기 다이 접착 필름의 제1다이 접착 필름 면을 대면시켜 다이 접착 필름을 접착하는 단계;
    (b) 상기 웨이퍼의 후면을 백그라인딩 후 다이싱 다이 접착 필름을 접착하는 단계;
    (c) 상기 다이 접착 필름이 부착된 상태로 상기 웨이퍼를 각각의 다이 칩으로 절단하는 단계; 및
    (d) 상기 다이 칩으로부터 다이싱 다이 접착 필름의 다이싱 필름층을 제거한 후 피접속부재에 부착시킨 다음 상기 다이 접착 필름 면에 다시 다른 다이 칩을 대향시킨 상태에서 솔더 범프를 이용한 플립 칩 공정에 의해 상기 다이 칩과 다른 다이 칩을 전기적으로 결합시키는 단계;를 포함하는 것을 특징으로 하는 다기능 다이 접착 필름을 이용한 반도체 소자 패키징 방법.
  21. 제20항에 있어서,
    상기 피접속부재는, PCB, 리드 프레임, 및 다이 칩 중 선택된 하나인 것을 특징으로 하는 다기능 다이 접착 필름을 이용한 반도체 소자 패키징 방법.
KR1020070013933A 2007-02-09 2007-02-09 다기능 다이 접착 필름 KR20080074601A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070013933A KR20080074601A (ko) 2007-02-09 2007-02-09 다기능 다이 접착 필름
PCT/KR2007/003748 WO2008096943A1 (en) 2007-02-09 2007-08-03 Multifunctional die attachment film and semiconductor packaging method using the same
US12/526,313 US20100317155A1 (en) 2007-02-09 2007-08-03 Multifunctional die attachment film and semiconductor packaging using the same
JP2009548981A JP2010528450A (ja) 2007-02-09 2007-08-03 多機能ダイ接着フィルム及びこれを用いた半導体素子パッケージング方法
CN200780052483.8A CN101689513B (zh) 2007-02-09 2007-08-03 多功能芯片贴膜以及使用此贴膜的半导体封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070013933A KR20080074601A (ko) 2007-02-09 2007-02-09 다기능 다이 접착 필름

Publications (1)

Publication Number Publication Date
KR20080074601A true KR20080074601A (ko) 2008-08-13

Family

ID=39883902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070013933A KR20080074601A (ko) 2007-02-09 2007-02-09 다기능 다이 접착 필름

Country Status (1)

Country Link
KR (1) KR20080074601A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013103284A1 (ko) * 2012-01-06 2013-07-11 주식회사 엘지화학 전자장치의 제조방법
KR20150113736A (ko) * 2014-03-31 2015-10-08 삼성전자주식회사 도전성 복합체 층을 포함한 구조물, 그 제조 방법, 및 이를 포함한 전자 소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013103284A1 (ko) * 2012-01-06 2013-07-11 주식회사 엘지화학 전자장치의 제조방법
US10141543B2 (en) 2012-01-06 2018-11-27 Lg Chem, Ltd. Method for manufacturing electronic device
KR20150113736A (ko) * 2014-03-31 2015-10-08 삼성전자주식회사 도전성 복합체 층을 포함한 구조물, 그 제조 방법, 및 이를 포함한 전자 소자

Similar Documents

Publication Publication Date Title
JP2010528450A (ja) 多機能ダイ接着フィルム及びこれを用いた半導体素子パッケージング方法
TWI284960B (en) Manufacturing method of semiconductor device
JP5196838B2 (ja) 接着剤付きチップの製造方法
AU729849B2 (en) Methods of processing semiconductor wafer and producing IC card, and carrier
JP2010528450A5 (ko)
KR102326106B1 (ko) 반도체 장치의 제조 방법
US20070093040A1 (en) Production method for device
US20120175786A1 (en) Method of post-mold grinding a semiconductor package
JP2005109433A (ja) 半導体ウエーハの切削方法および研削用のバンプ保護部材
JP6791626B2 (ja) 熱硬化性接着シート、及び半導体装置の製造方法
KR20120030443A (ko) 접착제 조성물, 회로 부재 접속용 접착제 시트 및 반도체 장치의 제조 방법
JP5811514B2 (ja) フィルム状接着剤
JP4614700B2 (ja) ウェハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2010245191A (ja) フィルム状接着剤
KR20080074601A (ko) 다기능 다이 접착 필름
JP2001135598A (ja) ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器
KR102201459B1 (ko) 반도체용 보호 필름, 반도체 장치 및 복합 시트
KR20190045091A (ko) 반도체 장치의 제조 방법
JP4774999B2 (ja) 半導体装置の製造方法
JP2007227810A (ja) 表面保護シートおよび表面保護シートを用いた半導体装置の製造方法
KR100539271B1 (ko) 휨 방지 재질을 사용하는 반도체 칩의 다이 접착 방법
JP2010265416A (ja) フィルム状接着剤
JP7438973B2 (ja) 半導体装置の製造方法
KR20080074602A (ko) 반도체 웨이퍼 백그라인딩 테이프 및 이를 이용한 반도체 소자 패키징 방법
KR20080114036A (ko) 반도체 칩의 개별화 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application