Nothing Special   »   [go: up one dir, main page]

KR20030021185A - 디누디드 존을 갖는 실리콘 웨이퍼를 형성하는 방법 및 장치 - Google Patents

디누디드 존을 갖는 실리콘 웨이퍼를 형성하는 방법 및 장치 Download PDF

Info

Publication number
KR20030021185A
KR20030021185A KR1020027018028A KR20027018028A KR20030021185A KR 20030021185 A KR20030021185 A KR 20030021185A KR 1020027018028 A KR1020027018028 A KR 1020027018028A KR 20027018028 A KR20027018028 A KR 20027018028A KR 20030021185 A KR20030021185 A KR 20030021185A
Authority
KR
South Korea
Prior art keywords
wafer
temperature
sec
chamber
cooling rate
Prior art date
Application number
KR1020027018028A
Other languages
English (en)
Inventor
게르고리 엠. 윌슨
마이클 제이 리에스
Original Assignee
엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 filed Critical 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Publication of KR20030021185A publication Critical patent/KR20030021185A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명에 따르면, 전자 부품을 제조하는 데 사용되는 반도체 웨이퍼 내에 디누디드 존 및 웨이퍼 상에 에피택셜 층을 형성하는 장치 및 방법이 제공된다. 디누디드 존 및 에피택셜 층은 1개의 장치 내에 형성된다. 이 장치는 웨이퍼의 급속 냉각 및 디누디드 존 형성을 위해 웨이퍼를 냉각 위치에서 지지하는데 사용되는 베르누이 막대를 구비한다.

Description

디누디드 존을 갖는 실리콘 웨이퍼를 형성하는 방법 및 장치{METHOD AND APPARATUS FOR FORMING A SILICON WAFER WITH A DENUDED ZONE}
반도체 전자 부품을 제조하는 데 사용되는 대부분의 공정에서의 출발 물질인 단결정 실리콘은 대개 초크랄스키("Cz") 법으로 제조된다. 이 방법에서는, 먼저 다결정 실리콘("폴리실리콘")이 도가니에 충전되어 용융되고, 다음으로 시드 결정(seed crystal)이 이 용융된 실리콘과 접촉하게 되고, 그리고 단결정이 저속 인상에 의해 성장된다. 인상 공정 동안 형성되는 결정의 제1 부분은 얇은 목(neck) 부분이다. 목 부분이 형성된 후, 원하는 직경 또는 목표 직경에 도달될 때까지 인상 속도(pulling rate) 및/또는 용융체 온도를 감소시킴으로써 결정의 직경을 키운다. 다음에, 인상 속도 및 용융체 온도를 제어하면서 한편으로는 감소하는 용융체의 액위를 보상함으로써, 대략 일정한 직경을 갖는 결정의 원통형 본체가 성장된다. 성장 공정의 종료될 무렵이지만 용융된 실리콘이 도가니에서 소진되기 전에, 결정 직경을 점차 감소시켜 엔드-콘(end-cone)을 형성한다. 전형적으로, 엔드-콘은 도가니에 공급되는 열 및 결정 인상 속도를 증가시킴으로써 형성된다. 직경이 충분히 작아졌을 때, 결정은 용융체로부터 분리된다.
응고 후에 결정이 냉각되면서, 결정 성장 챔버 내에서 단결정 실리콘 내에 많은 결함들이 형성된다. 이러한 결함은, 부분적으로는, 결정 격자 베이컨시(crystal lattice vacancy) 및 실리콘 셀프-인터스티셜(silicon self-interstitial)로 알려진 과잉의(즉, 용해도 한계를 넘는 농도의) 고유 점결함(intrinsic point defect)의 존재로 인해 발생된다. 용융체로부터 성장되는 실리콘 결정은 일반적으로 과잉의 하나 또는 다른 종류의 고유 점결함과 함께 성장된다. 실리콘 내의 이들 점결함의 종류 및 초기 농도는 응고 시 결정되는 것으로, 그리고 이들 농도가 시스템 내에서 소정 수준의 임계 과포화에 도달되고 점결함의 이동도(mobility)가 충분히 높으면 반응(또는 응집 현상)이 일어나는 것으로 제시되었다. Cz 실리콘 내의 응집된 고유 점결함의 밀도는 종래로부터 약 1×103개/㎤ 내지 약 1×107개/㎤의 범위 내에 있다. 이들 수치는 비교적 낮지만, 응집된 점결함은 소자 제조업자들에게 매우 중요한 문제가 되었고, 사실상 현재 소자 제조 공정의 수율 제한 인자로서 간주되며 복잡한 고집적 회로의 제조에서 재료의 잠재 수율에 크게 영향을 줄 수 있다.
특히 문제가 있는 종류의 결함은 결정성 핏(crystal originated pit)("COP")의 존재이다. 이 종류의 결함의 발생원은 실리콘 격자 베이컨시의 응집이다. 특히, 실리콘 격자 베이컨시가 실리콘 잉곳 내에서 응집될 때, 이들은 보이드(void)를 형성한다. 다음으로, 잉곳이 웨이퍼로 슬라이싱될 때, 이들 보이드는 노출되어 웨이퍼 표면 상에 핏으로 나타난다. 이들 핏이 COP라고 불린다.
현재까지는, 응집된 고유 점결합의 문제를 다루는 데 있어서 일반적으로 3개의 주요 접근법이 있다. 제1 접근법은 잉곳 내의 응집된 고유 점결함의 개수 밀도를 감소시키기 위해 결정 인상 기술에 집중하는 방법을 포함한다. 이 접근법은 베이컨시 지배 재료의 형성을 가져오는 결정 인상 조건을 사용하는 방법과, 셀프-인터스티셜 지배 재료의 형성을 가져오는 결정 인상 조건을 사용하는 방법으로 더 세분화할 수 있다. 예컨대, 응집된 결함의 개수 밀도는, (ⅰ) 결정 격자 베이컨시가 지배형 고유 점결함인 결정을 성장시키도록 v/G0(여기에서, v는 성장 속도, G0는 평균 축방향 온도 구배)를 제어함으로써 그리고 (ⅱ) 결정 인상 공정동안 약 1100℃로부터 약 1050℃까지 실리콘 잉곳의 냉각 속도를 (일반적으로, 저속으로) 변화시킴으로써 응집된 결함의 핵생성 속도에 영향을 줌으로써 감소될 수 있는 것으로 제안되었다. 이 접근법은 응집된 결함의 개수 밀도를 감소시키지만, 그 형성을 방지하지 못한다. 소자 제조업자에게 부과되는 요건이 엄격해짐에 따라, 이들 결함의 존재는 더 큰 문제가 될 것이다.
결정 본체의 성장동안 인상 속도를 0.4 ㎜/분 미만의 수치로 감소시키려는제안도 있었다. 그러나, 이러한 느린 인상 속도로 인해 각각의 결정 인상기의 처리량이 감소하기 때문에 이 제안도 만족스럽지 못하다. 더욱 심각한 것은 이러한 인상 속도가 고농도의 셀프-인터스티셜을 갖는 단결정 실리콘의 형성을 야기한다는 점이다. 그리고, 이 고농도는 응집된 셀프-인터스티셜 결함의 형성 및 이 결함과 연관된 모든 문제들을 일으킨다.
응집된 고유 점결함의 문제를 다루는 제2 접근법은 결함 형성후 응집된 점결함의 분해 또는 소멸에 집중하는 방법이다. 일반적으로, 이는 실리콘의 고온 열처리를 웨이퍼 형태에서 사용함으로써 달성된다. 예컨대, 유럽 특허 출원 공개 제503,816호에서, 후세가와(Fusegawa) 등은 0.8 ㎜/분을 초과하는 성장 속도로 실리콘 잉곳을 성장시켜 잉곳으로부터 슬라이싱한 웨이퍼를 1150℃ 내지 1280℃ 범위 내의 온도에서 열처리함으로써, 웨이퍼 표면 부근의 얇은 영역 내의 결함 밀도를 감소시키는 방법을 제안하고 있다. 필요로 하는 특정 열처리는 웨이퍼 내의 응집된 고유 점결함의 농도 및 위치에 따라 변할 것이다. 균일한 축방향 농도의 결함을 갖지 않는 결정으로부터 절단되는 여러 개의 상이한 웨이퍼는 상이한 성장 후 처리 조건을 필요로 할 수 있다. 나아가, 이러한 웨이퍼 열처리는 비교적 고가이고, 실리콘 웨이퍼 내로 금속 불순물을 유입시킬 가능성을 가지며, 모든 종류의 결정 관련 결함에 대해 효과적이지는 못하다.
응집된 고유 점결함의 문제를 다루는 제3 접근법은 실리콘 단결정 웨이퍼의 표면에 실리콘의 얇은 결정층을 에피택셜 증착하는 것이다. 이 방법은 실질적으로 응집된 고유 점결함이 없는 표면을 갖는 단결정 실리콘 웨이퍼를 제공한다. 그러나, 기존의 에피택셜 증착 기술의 사용은 웨이퍼의 비용을 상당히 증가시킨다.
상기한 응집된 점결함 외에도, Cz 방법에 의해 제조되는 단결정은 일반적으로 주로 산소인 다양한 불순물을 함유한다. 예컨대, 이 오염은 용융된 실리콘이 석영 도가니 내에 담겨 있는 동안 일어난다. 실리콘 용융물 상태의 온도에서, 산소는 용융물의 온도에서의 산소의 용해도 및 응고된 실리콘 내의 산소의 실제 분리 계수(segregation coefficient)에 의해 결정되는 농도에 도달될 때까지 결정 격자 내로 들어온다. 이 농도는 전자 소자 제조 공정 상의 일반적인 온도에서의 고체 실리콘 내의 산소의 용해도보다 크다. 이와 같이, 결정이 용융물로부터 성장되어 냉각됨에 따라, 결정 격자 내의 산소의 용해도는 급속하게 감소된다. 이는 결국 과포화된 농도의 산소를 함유하는 웨이퍼를 형성하게 된다.
전자 소자의 제조에 일반적으로 채용되는 열처리 사이클은 산소가 과포화된 실리콘 웨이퍼 내에서 산소의 침전을 일으킬 수 있다. 웨이퍼 내의 산소 위치에 따라, 산소 침전물은 유해하거나 유익할 수 있다. 웨이퍼의 활성 소자 영역 내에 있는 산소는 소자의 동작에 문제를 일으킬 수 있다. 그러나, 웨이퍼의 벌크(bulk) 내에 위치되는 산소 침전물은 웨이퍼와 접촉될 가능성이 있지만 그렇게 되기를 원하지 않는 금속 불순물을 포획할 수 있다. 웨이퍼의 벌크 내에 위치하는 산소 침전물을 이용하여 금속을 포획하는 것을 보통 내부 또는 고유 게터링("IG": internal or intrinsic gettering)이라고 부른다.
역사적으로, 전자 소자 제조 공정은 IG 목적을 위한 충분한 개수의 산소 침전물을 포함하는 웨이퍼(즉, 웨이퍼 벌크)와 산소 침전물이 없는 웨이퍼의 표면 부근의 영역(대개 "디누디드 존" 또는 "침전물이 없는 존"으로 불림)을 갖는 실리콘을 제조하기 위해 고안된 일련의 단계를 포함한다. 예컨대 (a) 약 4 시간 이상 동안 불활성 가스 내에서 고온(>1100℃)으로 산소 외부 확산 열처리(oxygen out-diffusion heat treatment)하는 단계, (b) 저온(600 내지 750℃)에서 산소 침전물 핵생성하는 단계, 그리고 (c) 고온(1000 내지 1150℃)에서 산소 침전물(SiO2)을 성장시키는 단계와 같이 고온-저온-고온 순서의 열처리에 의해 디누디드 존은 형성되었다. 예컨대, 에프. 시무라(F. Samura), 반도체 실리콘 결정 기술, 제361면 내지 제367면(아카데믹 프레스, 인크., 샌디에고 캘리포니아, 1989)(및 그 내에 인용된 참고 문헌)을 참조하기 바란다.
그러나, 최근에, DRAM 제조 공정 등의 진보된 전자 소자 제조 공정은 고온 공정 단계의 사용을 최소화하기 시작하였다. 이들 공정 동안 일부는 디누디드 존과 충분한 밀도의 벌크 침전물을 형성하도록 충분한 고온 공정을 유지하지만, 재료에 대한 허용치가 너무 엄격하여 상업적인 제품이 될 수 없다. 현재의 고도로 진보된 다른 전자 소자 제조 공정은 외부 확산 공정을 전혀 포함하지 않는다. 그러므로, 활성 소자 영역 내의 산소 침전물과 관련된 문제 때문에, 이들 전자 소자 제조업자는 그 공정 조건 하에서 웨이퍼 내의 임의의 위치에서도 산소 침전물을 형성할 수 없는 실리콘 웨이퍼를 사용하여야 한다. 결과적으로, 모든 IG 가능성을 잃게 된다.
<발명의 개요>
본 발명의 목적 중에는, (a) 거의 모든 전자 소자 제조 공정의 열처리 사이클 중 이상적이고 비균일한 깊이 분포의 산소 침전물을 형성하고, 또한 (b) 결정으로 인한 핏(pit)이 없는 에피택셜 표면을 갖는 단결정 실리콘 웨이퍼를 제공하고, 장치들 간의 전송이 필요없도록 하나의 장치 내에서 디누디드 존과 에피택셜 층을 형성할 수 있는 장치를 제공하는 것이 있다.
간략하게 말하자면, 본 발명은 (a) 2개의 주요한 대체로 평행한 표면(즉, 전면 및 후면)과; (b) 전면과 후면 사이의 중앙면과; (c) 전면 및 후면을 연결하는 원주 에지(circumferential edge)와; (d) 전면과, 이 전면으로부터 중앙면 방향으로 측정시 약 10 ㎛ 이상의 거리(D1) 사이의 웨이퍼 영역을 포함하는 표면층; 및 (e) 중앙면과 제1 영역 사이의 웨이퍼의 제2 영역을 포함하는 벌크층을 포함하는 단결정 실리콘 웨이퍼에 관한 것이다. 이 웨이퍼는 비균일한 분포의 결정 격자 베이컨시를 갖는데, 여기에서 벌크층 내의 베이컨시의 농도는 표면층 내의 베이컨시의 농도보다 크고, 베이컨시는 그 피크 밀도가 중앙면 또는 그 부근에 있는 농도 프로파일을 가지며, 베이컨시의 농도는 일반적으로 피크 밀도의 위치로부터 웨이퍼의 전면 방향으로 갈수록 감소되는 것을 특징으로 한다. 부가적으로, 웨이퍼의 전면은 웨이퍼 상에 증착되는 에피택셜 층을 갖는다. 이 에피택셜 층은 약 0.1 내지 약 2.0 ㎛ 범위 내의 두께를 갖는다.
본 발명의 일 태양은 열원, 서셉터(susceptor), 웨이퍼 지지대 및 베르누이 막대 헤드(Bernoulli wand head)를 갖는 반도체 웨이퍼 내에 디누디드 존을 형성하는 방법에 관한 것이다. 이 방법은 하우징 내에 대향하는 주요 표면들을 갖는 반도체 웨이퍼를 약 1175 ℃ 이상의 높은 온도로 열원에 의해 가열하는 단계를 포함하며, 이 반도체는 가열 단계동안 하우징 내의 지지대에 의해 지지된다. 가열을 중단하고 베르누이 막대 헤드를 갖는 지지대와 열전도 관계에 있지 않은 위치로 가열되어 있는 웨이퍼를 이동시키는 단계를 포함한다. 웨이퍼가 약 850℃ 미만의 온도에 도달하여 웨이퍼 내에 디누디드 존을 형성할 때까지 지지대와 열 전달 관계에 있지 않는 상태에서 상기 웨이퍼를 지지하는 동안 하우징 내의 가열된 웨이퍼를 약 10℃/초 이상의 속도로 냉각하는 단계를 포함한다.
또한, 본 발명은 디누디드 존을 형성하기 위해 반도체 웨이퍼를 처리하는 장치에 관한 것이다. 이 장치는 챔버를 갖으며, 개방 및 폐쇄 위치를 선택적으로 택할 수 있는 도어를 갖는 하우징을 구비한다. 열원은 챔버에 동작가능하게 연결되어 있으며, 지지대는 열원에 의해 가열되는 챔버 내의 웨이퍼를 선택적으로 지지하기 위해 챔버 내에 있다. 흡입 수단은 챔버 내부로의 유체 도입을 선택적으로 허용하기 위해서 챔버와 연결되어 있다. 막대 헤드를 갖는 베르누이 막대 기구는 챔버 내에 이동가능하게 장착되며 디누디드 존을 형성하기 위해 웨이퍼의 냉각 단계동안 지지대에 의해 웨이퍼를 열 전달 관계에서 벗어난 위치로 이동시킬 수 있다. 제어 수단은 웨이퍼 픽업 위치와 웨이퍼 냉각 위치간에 막대 헤드의 이동을 제어하고 소정의 냉각 시간동안 냉각 위치에서 웨이퍼를 유지하는 동작을 할 수 있도록 베르누이 막대 기구에 동작가능하게 연결된다.
다른 목적 및 특징은 일부 명백하고 일부는 이하에서 설명된다.
<도면의 간단한 설명>
도 1은 본 발명에 따른 출발 재료로서 사용될 수 있는 단결정 실리콘 웨이퍼의 바람직한 구조를 도시하고 있다.
도 2는 본 발명의 바람직한 실시예에 따라 제조될 수 있는 웨이퍼의 산소 침전물 프로파일을 도시하고 있다.
도 3은 본 발명의 바람직한 실시예에 따라 제조될 수 있는 웨이퍼의 산소 침전물 프로파일을 도시하고 있으며, 여기서 출발 재료는 베이컨시가 풍부한 단결정 실리콘 웨이퍼이다.
도 4는 웨이퍼가 가열되도록 위치한 상태에서 챔버내의 처리동안 웨이퍼를 지지하는데 사용되는 장치의 개략도이다.
도 5는 웨이퍼가 처리되는 챔버를 보여주기 위해서 일부분을 생략한 하우징의 개략적인 평면도이며, 여기서 베르누이 막대는 접힌 상태로 도시되어 있다.
도 6 은 베르누이 막대의 개략적인 측면도이다.
<바람직한 실시예의 상세한 설명>
본 발명의 일 실시예에 따르면, 1개의 장치 내에서 형성되는, 표면 상에 증착된 에피택셜 층을 갖는 1 개 이상의 표면과 1개 이상의 디누디드 존을 포함하는 신규하고도 유용한 단결정 실리콘 웨이퍼가 개발되었다. 그 장치 및 공정은 에피택셜 코팅을 갖는 웨이퍼 제조에 대하여 설명되겠지만, 이 웨이퍼는 이러한 코팅없이 하나 이상의 디누디드 존만 구비하도록 제조될 수도 있다. 웨이퍼의 에피택셜 표면은 결정성 핏이 없고, 웨이퍼는 전자 소자 제조 공정동안 가열될 때 산소가 침전되는 방식을 결정(또는 인쇄)하는 "템플릿(template)"를 포함한다. 이와 같이, 기본적으로 임의의 전자 소자 제조 공정의 가열 단계동안, 웨이퍼는 (a) 충분한 깊이의 디누디드 존과, (b) IG 목적을 위한 충분한 밀도의 산소 침전물을 포함하는 웨이퍼 벌크를 형성할 것이다. 또한, 본 발명에 따라, 이러한 단결정 실리콘 웨이퍼를 제조하는 신규한 방법이 개발되었다. 이 방법은 반도체 실리콘 제조 산업에서 대개 사용되는 장비를 사용하여 대략 수 분 내에 완료될 수 있어 1개의 고가 제조 장비 즉 RTA를 필요로 하지 않는다.
A.출발 재료
본 발명의 이상적인 침전 웨이퍼를 위한 출발 재료는 Cz 결정 성장 방법의 임의의 종래의 변형예에 따라 성장되는 단결정 잉곳으로부터 슬라이싱된 단결정 실리콘 웨이퍼이다. 표준형 실리콘 슬라이싱, 랩핑, 에칭 및 폴리싱 기술뿐만 아니라 이 방법도 당업계에 주지되어 있고, 예컨대 F. Shimura, "Semiconductor Silicon Crystal Technology", Academic Press, 1989; 및 "Silicon Chemical Etching", J. Grabmaier, ed., Springer-Verlag, New Yor, 1982에 개시되어 있다.
도 1을 참조하면, 웨이퍼(1)는 바람직하게는 전면(3), 후면(5) 그리고 전면과 후면 사이에 가상의 중앙면(7)을 갖는다. 본문에서의 용어 "전" 및 "후"는 웨이퍼(1)의 대체로 평평한 2개의 주요 표면을 구별하는 데 사용된다. 웨이퍼(1)의 전면(3)은 (이 어구가 여기에서 사용될 때) 반드시 후속 공정에서 전자 소자가 제조될 표면일 필요는 없으며, 웨이퍼(1)의 후면(5)도 (이 어구가 여기에서 사용될 때) 반드시 전자 소자가 제조되는 표면의 반대에 있는 웨이퍼(1)의 주요 표면일 필요는 없다. 부가적으로, 실리콘 웨이퍼는 일반적으로 약간의 총 두께 변화(TTV: total thickness variation), 뒤틀림(warp) 및 휨(bow)을 갖기 때문에, 전면 상의 모든 지점과 후면 상의 모든 지점 사이의 중간 지점이 정확하게 소정 평면 내에 있는 것은 아니다. 그러나, 실제로, TTV, 뒤틀림 및 휨은 일반적으로 매우 작기에 중간 지점이 전면과 후면 사이에서 대략 등거리인 가상 중앙면 내에 존재한다고 근사적으로 말할 수 있다.
웨이퍼는 다양한 원하는 성질을 웨이퍼에 제공하는 1개 이상의 불순물(dopant)을 포함할 수 있다. 예컨대, 웨이퍼는 P형 웨이퍼(즉, 주기율표의 3족 원소로서 가장 일반적으로는 붕소로 도핑된 웨이퍼) 또는 N형 웨이퍼(즉, 주기율표의 5족 원소로서 가장 일반적으로는 비소로 도핑된 웨이퍼)일 수 있다. 바람직하게, 웨이퍼는 약 0.01 내지 약 50 Ω·㎝ 범위 내의 비저항을 갖는 P형 웨이퍼이다. 특히 바람직한 실시예에서, 웨이퍼는 약 1 내지 약 20 Ω·㎝ 범위 내의 비저항을 갖는 P형 웨이퍼이다. 특히, 또다른 바람직한 실시예에서, 웨이퍼는 약 0.01 내지 약 1.0 Ω·㎝의 범위 내의 비저항을 갖는 P형 웨이퍼이다.
웨이퍼는 Cz 방법을 사용하여 제조되기 때문에, 어디나 일반적으로 약 5×1017내지 약 9×1017원자/㎤(ASTM 표준 F-121-83) 정도의 산소 농도를 가질 수 있다. 웨이퍼에서의 산소 침전 행태는 기본적으로 이상적인 침전 웨이퍼 내의 산소 농도와 무관하기 때문에, 시작 웨이퍼는 Cz 방법에 의해 달성 가능한 범위 내의 또는 이 범위를 벗어하는 임의의 위치에 있는 소정의 산소 농도를 가질 수 있다.부가적으로, 실리콘의 용융점(즉, 약 1410℃)으로부터 약 750℃ 내지 약 350℃의 범위를 통과하는 단결정 실리콘 잉곳의 냉각 속도에 따라, 산소 침전물 핵생성 중심부가 형성될 수 있다. 출발 재료 내의 산소 침전물의 핵생성 중심부의 존재 유무는, 그 중심부가 약 1250℃를 초과하지 않는 온도로 실리콘을 열처리함으로써 용해될 수 있다면 본 발명에서 중요하지 않다.
본 발명은 베이컨시가 풍부한 웨이퍼를 출발 재료로 사용할 때 특히 유용하다. "베이컨시-풍부 웨이퍼"는 비교적 다수개의 결정 격자 베이컨시 응집체를 함유하는 웨이퍼를 의미한다. 이들 응집체는 일반적으로 8면체 구조를 갖는다. 웨이퍼의 벌크에서는 이들 응집체가 보이드를 형성하지만, 웨이퍼의 표면에서는 이들이 COP를 형성한다. 베이컨시-풍부 웨이퍼 내의 결정 격자 베이컨시 응집체의 밀도는 일반적으로 약 5×105내지 약 1×106개/㎤이고, 이러한 웨이퍼의 표면 상의 COP의 면적 밀도는 일반적으로 0.5 내지 10 COPs/㎠이다. 이러한 웨이퍼는 비교적 저비용 공정(예컨대, 종래의 개방형-구조 Cz 공정)에 의해 형성되는 실리콘 잉곳으로부터 슬라이싱될 수 있기 때문에, 이들 웨이퍼는 특히 바람직한 출발 재료이다.
B.에피택셜 증착
본 발명에 따라 제조되는 단결정 실리콘은 표면 상에 증착되는 에피택셜 실리콘층을 갖는 표면을 또한 포함할 수 있다. 에피택셜 층은 웨이퍼 전체 위에 또는 웨이퍼의 일부의 위에 증착될 수 있다. 도 1을 참조하면, 에피택셜 층은 바람직하게 웨이퍼의 전면(3) 상으로 증착된다. 특히 바람직한 실시예에서, 에피택셜층은 웨이퍼의 전체 전면(3) 상으로 증착된다. 웨이퍼의 다른 부분 위에도 에피택셜 층을 증착시키는 것이 바람직한 것인지 여부는 웨이퍼의 사용 의도에 달린 것이다. 대부분의 적용 분야에 대해서, 웨이퍼의 다른 부분 위의 에피택셜 층의 존재 유무는 중요하지 않다.
전술된 바와 같이, Cz 방법에 의해 제조되는 단결정 실리콘 웨이퍼는 종종 그 표면 상에 COP를 갖는다. 그러나, 집적 회로 제조에 사용되는 웨이퍼는 일반적으로 COP가 없는 표면을 가질 것이 요구된다. 이러한 COP가 없는 표면을 갖는 웨이퍼는 웨이퍼의 표면 상으로 에피택셜 실리콘층을 증착함으로써 제조될 수 있다. 이러한 에피택셜 층은 COP를 채우고 결국 매끄러운 웨이퍼 표면을 형성한다. 이는 최근의 학계의 연구 주제였다. Schmolke et al, The Electochem. Soc. Proc., vol. PV98-1, p. 855 (1998); Hirofumi et al., Jpn. J. Appl. Phys., vol. 36, p. 2565 (1997)을 참조하기 바란다. 웨이퍼 표면 상의 COP는 약 0.1 ㎛ 이상의 에피택셜 실리콘층 두께를 사용함으로써 제거될 수 있다. 바람직하게는, 에피택셜 층은 약 0.1 ㎛ 내지 약 2 ㎛ 범위 내의 두께를 갖는다. 에피택셜 층은 더욱 바람직하게는 약 0.25 내지 약 1 ㎛ 범위 내의 그리고 가장 바람직하게는 약 0.65 내지 약 1 ㎛ 범위 내의 두께를 갖는다.
에피택셜 층의 바람직한 두께는, COP를 제거하는 것에 부가하여 웨이퍼 표면에 전기 특성을 부여하는 데 사용된다면 변경될 수 있다. 예컨대, 웨이퍼 표면 부근의 불순물 농도 프로파일의 정밀한 제어는 에피택셜 층을 사용하여 달성될 수 있다. 에피택셜 층이 COP를 제거하는 것에 부가하여 소정의 목적에 사용되는 경우에, 이러한 목적은 COP를 제거하는 데 사용되는 바람직한 두께보다 큰 에피택셜 층 두께를 요구할 수 있다. 이러한 경우에, 바람직하게는 원하는 효과를 추가로 얻기 위한 최소 두께가 사용된다. 웨이퍼 상에 보다 두꺼운 층을 증착하는 것은 긴 증착 시간과 반응 용기의 빈번한 세척을 요구하기 때문에 그다지 상업적으로 바람직하지 못하다.
웨이퍼가 자신의 표면 상에 자연 실리콘 산화층(native silicon oxide layer)(즉, 실온에서 공기에 노출될 때 실리콘 표면 상에 형성되어 일반적으로 약 10 내지 약 15 Å의 두께를 갖는 실리콘 산화층)을 가지면, 이 실리콘 산화층은 바람직하게는 에피택셜 층이 표면 상으로 증착되기 전에 웨이퍼의 표면으로부터 제거된다. 여기에 사용된 바와 같이, "실리콘 산화층" 이라는 용어는 산소 원자에 화학 결합되는 실리콘 원자의 층을 말한다. 일반적으로, 이러한 산화층은 실리콘 원자당 약 2개의 산소 원자를 함유한다.
본 발명의 바람직한 실시예에서, 실리콘 산화층의 제거는, 실리콘 산화층이 웨이퍼의 표면으로부터 제거될 때까지 산화제가 없는 분위기 내에서 웨이퍼의 표면을 가열함으로써 달성된다. 특히, 웨이퍼의 표면은 바람직하게는 약 1100℃ 이상의 온도까지 그리고 더욱 바람직하게는 약 1150℃ 이상의 온도까지 가열된다. 이 가열은 바람직하게는 H2또는 불활성 가스(예컨대, He, Ne 또는 Ar)를 포함하는 분위기에 웨이퍼의 표면을 노출시켜 수행된다. 더욱 바람직하게는, 이 분위기는 H2를 포함한다. 가장 바람직하게는, 이 분위기는, 다른 분위기를 사용할 때 웨이퍼의표면 내에 에치 핏(etch pit)을 형성하는 경향이 있기 때문에, 거의 H2로만 구성된다.
종래로부터, H2의 존재 하에 웨이퍼를 가열함으로써 실리콘 산화층을 제거하는 에피택셜 증착 프로토콜은, 고온(예컨대, 약 1000 내지 약 1250℃)까지 웨이퍼를 가열한 다음에 소정 시간(예컨대, 일반적으로 약 90 초까지) 동안 상기한 고온으로 웨이퍼를 베이킹하는 단계를 포함한다. 그러나, 웨이퍼의 표면이 약 1100℃(더 바람직하게는, 약 1150℃)까지 가열되면, 실리콘 산화층은 후속하는 베이킹 단계 없이도 제거되므로, 베이킹 단계가 필요없음을 알게 되었다. 베이킹 단계의 제거는 웨이퍼를 제조하는데 요구되는 시간을 단축시키고, 따라서 상업적으로 바람직하다.
본 발명의 바람직한 실시예에서, 실리콘 산화층을 제거하도록 웨이퍼를 가열하고 실리콘 산화층이 제거된 후에 30초 미만(바람직하게는 약 10초 내)으로 실리콘 증착을 개시하는 것이 바람직하다. 일반적으로, 이는 약 1100℃ 이상(더욱 바람직하게는 약 1150℃ 이상)의 온도까지 웨이퍼 표면을 가열한 다음에 웨이퍼 표면이 그 온도에 도달된 후 30 초 미만(바람직하게는 약 10 초 내)에 실리콘 증착을 개시함으로써 달성될 수 있다. 실리콘 산화층의 제거 후 약 10 초 동안 실리콘 증착을 개시하기 위해 대기함으로써 웨이퍼의 온도가 안정화되어 균일해진다.
실리콘 산화층을 제거하는 동안, 웨이퍼는 바람직하게는 슬립(slip)을 야기하지 않는 속도로 가열된다. 특히, 웨이퍼가 매우 급속히 가열되면, 열 구배가 발생하여 웨이퍼 내의 상이한 평면들이 서로 이동(즉, 슬립)하게 될 정도로 충분한 내부 응력이 형성될 것이다. 저농도로 도핑된 웨이퍼(예컨대, 붕소로 도핑되어 약 1 내지 약 10 Ω·㎝의 비저항을 갖는 웨이퍼)는 슬립에 특히 민감한 것을 알게 되었다. 이 문제를 회피하기 위해, 웨이퍼는 일반적으로 참조 번호 88 로 표시된 가열 장치 또는 반응기 내에서 실온으로부터 실리콘 산화물 제거 온도까지 바람직하게 약 20 내지 약 30℃/초 범위 내의 평균 속도로 가열된다. 바람직하게는, 이 가열은 할로겐 램프로부터의 광 등의 복사 열에 대해 노출함으로써 이루어진다.
에피택셜 증착은 바람직하게는 화학 기상 증착에 의해 수행된다. 일반적으로 말하면, 화학 기상 증착은, 예를 들어, ASM Epsilon One, Model E2 EPI 반응기(Advance Semiconductor Materials America, Inc., Phoenix, AZ)인 하우징(89)을 구비하는 에피택셜 증착 반응기 또는 장치(88)에서 실리콘을 포함하는 분위기에 웨이퍼의 표면을 노출시키는 단계를 포함한다. 이러한 장치(88)는 "Pressure Equalization System for Chemical Vapor Deposition Reactors"라는 명칭으로 1999년 3월 4일 출원한 Gregory W. Wilson 의 공동계류중인 미국특허 출원번호 제09/262,417호에 개시되어 있다. 본 발명의 바람직한 실시예에서, 웨이퍼의 표면은 실리콘을 포함하는 휘발성 가스(예컨대, SiCl4, SiHCl3, SiH2Cl2, SiH3Cl 또는 SiH4)를 포함하는 분위기에 노출된다. 가스 또는 다른 유체는 유체의 공급원과 챔버 사이를 연결하는 흡입 수단(도시되지 않음)을 통해 챔버 내로 유입된다. 공정 챔버(90)는 하우징(89)에 의해 한정된다.(도 5 참조) 이 하우징(89)은 또한 챔버(90)의 경계를 정하는 복수개의 벽(91, 92, 93, 94, 95, 96)을 포함한다. 이 하우징(89)은, 선택적으로 개폐되는 하나 이상의 벽(97)을 포함하며(흡입 및 배출 도어(97)가 도시됨), 이 도어가 폐쇄될 때 챔버(90)는 외부로부터 밀봉되어 외부와의 압력차가 유지될 수 있으며 그리고/또는 웨이퍼의 가공 중 바람직하지 못한 유체의 진입 및 배출을 방지할 수 있다. 도시된 하우징(89)은 흡입 및 배출 로드 로크(98A, 98B)를 구비하며, 각각 도어(97)를 갖는다. 로크(98A, 98B)는 공정 챔버(90)로의 웨이퍼 전달을 위해 그리고 처리가 끝난 웨이퍼의 제거를 위해 웨이퍼(1)를 유지하도록 동작가능하다. 공정 챔버(90)는 가열 및/또는 에피택셜 코팅의 증착용으로 동작가능한 처리 스테이션(90A) 및 냉각 처리를 위해 웨이퍼를 전달하고 유지하기 위한 유지 스테이션(90B)으로 분할될 수 있다. 에피택셜 코팅 및 웨이퍼 냉각은 필요하다면 하나의 챔버내에서 행해질 수 있다. 이 분야에서 공지되어 있으며 상기한 ASM 반응기에서 이용가능한 베르누이 막대 기구(100)를 하우징(89)은 챔버(90) 내에 장착하였다. 도시된 구조에서, 베르누이 막대 기구(100)는 처리 스테이션(90A)과 유지 스테이션(90B)간에 이동하는 헤드(130)를 구비한다. 베르누이 막대 기구(100)의 이동은, 도 5 에 개략적인 도시된 제어 수단(102)에 동작가능하게 연결되어 이 제어 수단에 의해 제어되는 연장 및 접힘이 가능한 가위 아암(131)과 같은 전력 동작 수단을 포함하는데, 이 전력 동작 수단은 베르누이 막대 기구 및 헤드(130)의 이동 시간을 조절하고 그 이동을 실행함으로써, 웨이퍼를 흡입 로크(98A)로부터 제거하고, 가열 위치에서 웨이퍼(1)를 지지하는 서셉터(103)를 포함하는 지지대(101) 위에 웨이퍼(1)를 올려놓고, 이 지지대로부터 웨이퍼를분리하여 웨이퍼를 냉각 위치로 이동시키며, 즉, 냉각을 위해 지지대와 열 전달 관계에 있지 않은 위치에서 웨이퍼를 소정 시간동안 유지하며, 처리가 끝난 웨이퍼(1)를 배출 로크(98B)에 배치하는 동작들을 할 수 있다. 제어 수단(102)은 당 업계에 공지된 프로그래밍 가능한 논리 제어기를 구비할 수 있다. 또한, 제어 수단(102)은 램프(99)에 동작가능하게 연결되어 있어서, 타이밍의 온/오프를 제어하여 에피택셜 코팅 처리 및 온도의 증가를 위해 가열을 개시하고 디누디드 존(들)을 형성하기 위해서 가열을 중단시킴으로써, 웨이퍼(1)의 열처리를 제어할 수 있다. 또한, 분위기는 바람직하게는 캐리어 가스(바람직하게는 H2)를 포함한다. 일 실시예에서, 에피택셜 증착동안 실리콘의 공급원은 SiH2Cl2또는 SiH4이다. SiH2Cl2가 사용되면, 증착 중 반응기 진공 압력은 바람직하게는 약 500 내지 약 760 Torr이다. 반면에, SiH4가 사용되면, 반응기 압력은 바람직하게는 약 100 Torr이다. 가장 바람직하게는, 증착동안 실리콘의 공급원은 SiHCl3이다. 이는 다른 공급원보다 훨씬 저렴한 편이다. 또한, SiHCl3를 사용한 에피택셜 증착은 대기압에서 수행될 수 있다. 이는 진공 펌프가 필요없고, 반응기 챔버가 붕괴를 방지하기 위해 견고할 필요도 없기 때문에 이점을 갖는다. 더욱이, 안전 위해 요인들이 보다 적으며, 공기 또는 다른 가스가 반응기 챔버 내로 유입될 가능성도 감소된다.
에피택셜 증착 동안, 웨이퍼 표면의 온도는, 바람직하게는 실리콘을 포함하는 분위기로부터 표면 상에 다결정 실리콘이 증착되는 것을 방지하기에 충분한 온도로 유지된다. 일반적으로, 이 기간 동안 표면의 온도는 바람직하게는 약 900℃ 이상이다. 더욱 바람직하게는, 표면의 온도는 약 1050 내지 약 1150℃의 범위 내에서 유지된다. 가장 바람직하게는, 표면의 온도는 실리콘 산화막 제거 온도로 유지된다.
에피택셜 증착의 성장 속도는 증착이 대기압 하에서 수행될 때 약 3.5 내지 약 4.0 ㎛/분이다. 이는 예컨대 약 1150℃의 온도와 최대 약 1 기압까지의 압력(절대 압력) 하에서 기본적으로 2.5 몰% SiHCl3및 약 97.5 몰% H2로 구성되는 분위기를 이용함으로써 달성될 수 있다.
웨이퍼의 용도가 에피택셜 층이 불순물을 포함하는 것을 필요로 하면, 실리콘을 포함하는 분위기도 바람직하게 불순물을 포함한다. 예컨대, 에피택셜 층이 붕소를 함유하는 것이 바람직한 경우가 종종 있다. 이러한 층은 예컨대 증착 동안 분위기 내에 B2H6를 포함함으로써 제조될 수 있다. 원하는 성질(예컨대, 비저항)을 얻는 데 필요한 분위기 내의 B2H6의 몰분율은 에피택셜 증착 중 특정 기판으로부터의 붕소 외부 확산의 양, 반응기 및 기판 내에 오염원으로서 존재하는 P형 불순물의 양, 그리고 반응기 압력 및 온도 등의 여러 인자들에 의해 좌우될 것이다. 약 10 Ω·㎝의 비저항을 갖는 에피택셜 층을 얻기 위해 약 1125℃의 온도 그리고 최대 약 1 기압(절대 기압)의 압력 하에서 약 0.03 ppm의 B2H6(즉, 약 1,000,000 몰의 전체 가스 당 약 0.03 몰의 B2H6)를 함유하는 분위기가 사용되었다.
원하는 두께를 갖는 에피택셜 층이 형성되면, 실리콘을 포함하는 분위기는 바람직하게는 희유 가스(예컨대, Ar, Ne 또는 He)로서 퍼지되고(purged), 가장 바람직하게는 H2로서 퍼지된다. 그 후, 웨이퍼는, 하기하는 바와 같이, 중간에 냉각할 필요 없이 가열에 의해 디누디드 존이 형성될 수 있다.
C.후속 열공정 단계에서 웨이퍼 내의 산소의 침전 방식에 영향을 주는 열처리
에피택셜 증착을 이용하는 본 발명의 실시예에서, 에피택셜 증착 후, 웨이퍼는, 거의 모든 전자 소자 제조 공정의 열처리 사이클 동안과 같이 웨이퍼가 열처리될 때, 이상적이고 비균일한 깊이 분포의 산소 침전물이 웨이퍼 내에 형성되도록 하는 웨이퍼 내의 결정 격자 베이컨시의 템플릿을 형성하도록 처리된다. 본 발명의 다른 실시예에서, 에피택셜 층의 형성이 생략될 수도 있다. 도 2는 본 발명을 사용하여 형성될 수 있는 이러한 산소 침전물 분포를 도시하고 있다. 이 특정 실시예에서, 웨이퍼(1)는 실질적으로 산소 침전물이 없는 영역(15, 15')("디누디드 존")을 특징으로 한다. 이들 영역은 각각 전면(3) 및 후면(5)으로부터 깊이(t, t')까지 연장된다. 바람직하게는 t 및 t'는 각각 약 10 내지 약 100 ㎛의 범위 내에 있고, 더욱 바람직하게는 약 50 내지 약 100 ㎛의 범위 내에 있다. 산소 침전물이 없는 영역(15, 15')들 사이에는 실질적으로 균일한 농도의 산소 침전물을 함유하는 영역(17)이 있다. 대부분의 경우, 영역(17) 내의 산소 침전물 농도는 약 5×108개/㎤ 이상이고, 더욱 바람직하게는 약 1×109개/㎤이다. 도 2의 목적은 단순히 본 발명의 일 실시예를 설명함으로써 본 발명의 당업자의 이해를 돕기 위한것으로 인식되어야 한다. 본 발명은 이 실시예에 제한되지 않는다. 예컨대, 본 발명은 [2개의 디누디드 존(15, 15') 대신에] 단지 1개의 디누디드 존(15)을 갖는 웨이퍼를 형성하는 데에도 이용될 수 있다. 에피택셜 층이 형성되는 공정에서, 에피택셜 층을 갖는 웨이퍼의 온도는 중간의 냉각 단계 없이 증가시킬 수 있다. 에피택셜 증착 단계를 이용하지 않는 공정에서는, 웨이퍼 온도가 하기되는 바와 같이 직접적으로 증가된다.
결정 격자 베이컨시의 템플릿을 형성하기 위해, 웨이퍼는 일반적으로 산화제를 포함하는 산화 분위기 내에서 가열된 다음에 약 10℃/초 이상의 속도로 냉각된다. 웨이퍼를 가열하는 목적은 (a) 웨이퍼 전체에 걸쳐 균일하게 분포되는 결정 격자 내에 셀프-인터스티셜 및 베이컨시 쌍들[즉, 프렌켈 결함(Frenkle defect)]을 형성하는 것과, (b) 웨이퍼 내에 존재하는 모든 불안정화된 산소 침전물 핵생성 중심부를 용해시키는 것이다. 일반적으로, 보다 높은 온도로 가열함으로써 형성되는 프렌켈 결함의 수도 증가한다. 냉각 단계의 목적은, 베이컨시 농도가 웨이퍼의 중심에서 또는 중심 부근에서 최대이고 웨이퍼의 표면 방향으로 갈수록 감소되는, 비균일한 분포의 결정 격자 베이컨시를 형성하는 것이다. 결정 격자 베이컨시의 이와 같은 비균일한 분포는, 웨이퍼의 표면 부근에서의 베이컨시의 일부가 냉각 동안 그 표면으로 확산되고 소멸되어 표면 부근에서는 베이컨시의 농도가 낮아짐으로써 이루어진다.
다음으로, 비균일한 베이컨시 프로파일은, 웨이퍼가 후속 과정에서 가열될 때, 예컨대, 그 웨이퍼로 전자 부품을 제조할 때의 산소 침전을 위한 템플릿이다.특히, 웨이퍼(1)(도 2 참조)가 가열될 때, 고농도의 베이컨시를 함유하는 웨이퍼(1)의 영역(17) 내에서는 산소가 급속하게 뭉쳐서 침전물(52)을 형성하지만, 저농도의 베이컨시를 함유하는 웨이퍼 표면(3, 5) 부근의 영역(15, 15') 내에서는 뭉치지 않는 편이다. 전형적으로, 산소는 약 500℃ 내지 약 800℃ 범위 내의 온도에서 핵생성되어, 약 700℃ 내지 약 1000℃ 범위 내의 온도에서 침전물을 성장시킨다. 따라서, 예컨대, 전자 소자 제조 공정의 열처리 사이클이 종종 약 800℃의 온도에서 수행된다는 점을 고려할 때, 웨이퍼 내의 비균일한 분포의 산소 침전물(52)은 전자 소자 제조 공정의 열처리 사이클 동안 형성될 수 있다.
전술한 바와 같이, 본 발명은 웨이퍼 표면 상에 비교적 다수의 COP 및 웨이퍼의 벌크 내에 비교적 다수의 보이드를 갖는, 베이컨시-풍부 웨이퍼 출발 재료를 처리하는 데 유리하게 이용될 수 있다. 도 3은 본 발명에 따른 베이컨시-풍부 웨이퍼 출발 재료로부터 제조되어 산소 침전물 형성을 위해 열처리된 에피택셜 웨이퍼에 있어서의 결정 격자 베이컨시 응집체(51) 및 산소 침전물(52)의 프로파일을 도시하고 있다. 에피택셜 층(50)은 웨이퍼(1)의 외부면(3, 4, 6)[어떠한 에피택셜 층도 이 특정 실시예에서 후면(5) 상에 없음] 상에 있다. 에피택셜 층이 COP 내를 채웠기 때문에, 웨이퍼는 매끄럽고 COP가 없는 표면[2(웨이퍼의 측면 에지), 8]을 갖는다. 산소 침전물(52)의 프로파일은 도 2의 산소 침전물 프로파일과 유사하고, 고유 게터링 용으로 충분하다. 웨이퍼(1)의 벌크 내에 모두 존재하는 베이컨시 응집체(51)의 프로파일(즉, 벌크 내의 보이드의 프로파일)은 기본적으로 본 발명의공정 전체에 걸쳐 동일하며(즉, 이 농도는 약 5×104내지 약 1×106개/㎤임), 표면(2, 8)과 응집체(51) 사이의 장벽(barrier)으로서 작용하는 에피택셜 층(50)의 존재로 인해 웨이퍼(1)의 표면(2, 8)에 영향을 주지 않는다. 이와 같이, 웨이퍼 제조 공정은 상업적으로 유용한데, 부분적으로 이는 베이컨시-풍부 출발 재료로부터 고유 게터링 능력 및 COP가 없는 표면과 1개 이상의 디누디드 존을 갖는 실리콘 웨이퍼의 형성이 가능하고, 또한 이러한 웨이퍼를 비교적 저비용으로 그리고 적은 자본의 장비로 제조할 수 있기 때문이다.
디누디드 존을 형성하기 위한 가열 및 급속 냉각은 바람직하게는 에피택셜 증착 반응기 또는 하우징(89) 내에서 수행된다. 이는 제2 가열 챔버를 필요로 하지 않으며 EPI 챔버로부터 RTA로의 웨이퍼 전달을 필요로 하지 않는다. 열원은 하우징(89)과 챔버(90)와 동작가능하게 연결되어 있으며, 도시된 바와 같이 챔버 내부(90)에 장착된 할로겐 램프 또는 광과 같은 하나 이상의 일련의 고전력 램프 또는 광원(99)을 포함한다. 이러한 램프는 급속 열처리(RTA) 노에서 사용된다. 램프(99)는 실리콘 웨이퍼를 급속하게 가열할 수 있다. 예컨대, 다수의 램프가 수 초 내에 실온으로부터 1200℃까지 웨이퍼를 가열할 수 있다. 상용 RTA 로의 예는 AG 어소시에이츠(마운틴 뷰, 캘리포니아)로부터 구매 가능한 모델 610 로와, 어플라이드 머티리얼즈(산타 클라라, 캘리포니아)로부터의 등록 상표 센츄라 CENTURARTP를 포함한다. 공정 위치에서 서셉터(103)에 의해 웨이퍼(1)가 지지되는 동안 램프(99)는 활성화되어 광으로부터의 에너지로 웨이퍼(1)를 가열한다.서셉터(103) 및 웨이퍼(1)는 샤프트(105)에 연결된 적절한 구동 수단(104)에 의해 가열되는 동안 회전할 수 있다. 이 회전으로 인해 웨이퍼의 폭에 걸쳐 보다 균일한 웨이퍼(1) 가열이 가능해진다. 일 실시예에서, 서셉터(103)는 샤프트(105)상에 장착된 흑연 서셉터이다. 구동 수단(104)은 전기 모터를 포함할 수 있다. 램프(99)는 에피택셜 층을 형성하기 위해 이전의 가열 단계에서 사용된 램프와 동일할 수 있다. 도 4 및 5를 참조하면, 장치(88)는 디누디드 존(15,15')을 형성하기 위해 가열되는 동안 웨이퍼를 지지하기 위한 서셉터(103)를 포함한다. 급속 냉각을 실현하기 위해, 웨이퍼(1)는 적어도 냉각되는 동안은 서셉터(103) 또는 높은 열 용량을 갖는 다른 소자들로부터 이격될 필요가 있다. 본 발명에서, 이러한 냉각은 이하에 설명된 베르누이 막대(100)를 이용함으로써 달성된다. 웨이퍼의 폭에 걸쳐 온도가 균일하도록 하기 위해, 서셉터(103)는 가열되는 동안 또는 처리되는 동안 웨이퍼(1)에 인접하여 직접적인 복사 열 전달 관계를 갖도록 배치될 수 있다. 직접적인 열 전달 관계는, 웨이퍼(1)가 서셉터(103)와 접하거나 약 2mm 미만의 거리로 서셉터로부터 이격되는 경우를 포함된다. 웨이퍼(1)와 서셉터(103)가 열전도 관계에 있지 않은 냉각 단계 동안은 웨이퍼(1) 및 서셉터(103) 간의 이격은 약 10mm 이상이어야 한다. 웨이퍼 전체에 걸쳐 균일하게 열이 분포되는 것을 촉진하기 위해서는 웨이퍼(1)의 가열 동안 서셉터(103)를 사용하는 것이 바람직하다.
도시된 바와 같이, 서셉터(103)는 샤프트(105)에 의해 챔버(90)내에서 적절히 지지된다. 샤프트(105)는 도시된 바와 같이 모터(104)에 연결되어 있어서 회전이 가능하며, 따라서 대체로 수직인 축에 대하여 서셉터(103) 및 서셉터상의 웨이퍼(1)를 회전시킨다. 또는, 일부 웨이퍼 처리에 있어서, 웨이퍼, 샤프트, 및 서셉터는 회전할 필요가 없으며, 따라서 모터(104)가 필요없다. 서셉터(103)는, 도시된 구조에서, 샤프트(105)로부터 방사상으로 연장되고 각을 이루며 서로 이격되어 있는 아암들(107)을 통해 샤프트(105)에 장착된다. 어떤 수의 아암들(107)도 사용 가능하지만, 3개의 아암들이 사용된다. 서셉터(103)는 벽(91 내지 96) 및 도어(97)로부터 이격되어 있다. 샤프트(105)는 온도 정보를 제공하기 위해 서셉터(103)에 대하여 장착된 열전대(112)를 위한 리드(110) 경로를 제공하도록 내부가 비어있을 수 있다. 서셉터(103)는 장치(88)의 플로어(114)내의 개구(112)내에 위치한다.
웨이퍼의 냉각은 약 10℃/초 이상, 바람직하게는 약 15℃/초 이상, 더욱 바람직하게는 약 20℃/초 이상 그리고 더 바람직하게는 약 50℃/초 이상의 속도로 급속히 행할 필요가 있다. 이는 본 발명에서 웨이퍼(1)를 서셉터(103)로부터 이격되도록 들어올려 서셉터와 열전달 관계에 있지 않도록 함으로써 달성된다. 베르누이 막대(100)는 당업계에 공지된 것으로서, 개략적으로 132로 도시된 가스 펌프와 유체가 흐를 수 있게 아암(131)을 통해 연결되어 있는 할로우 헤드(130)를 포함하며(도 6 참조), 여기서 아암(131)은 챔버(90)로부터 가스를 끌어내고 이 가스를 헤드(130)의 하부면(134)내의 복수의 개구(133)를 통해 방출한다(도 6의 흐름 화살표 참조). 웨이퍼(1)의 가열이 완료되었을 때, 베르누이 막대 헤드(130)는 웨이퍼(1) 위로 이동하여 웨이퍼에 가스 흐름을 가함으로써 웨이퍼를 들어올린다. 아암(131)은 제어기(102)의 제어 하에 구동 수단(135)에 의해 구동된다.웨이퍼(1)에 근접하여 배치됨으로써, 최상위면(3 또는 8)이 후면(5)보다 낮은 압력에 노출되어 웨이퍼(1)의 대향면들 사이에 압력차가 생성된다. 이 압력차는 웨이퍼 이동을 초래하고 이 압력차가 정확하다면, 이 웨이퍼는 자신의 양측 면을 챔버(90)의 가스 분위기에 노출시키면서 베르누이 막대(100)아래에서 떠 있게 된다. 이 위치에서, 웨이퍼는 서셉터(103)와 열 전달 관계에 있지 않아서 냉각을 위한 열 손실율이 증가된다. 더우기, 베르누이 막대로부터의 가스 흐름은 웨이퍼(1)로부터 강제적인 대류 열 전달을 제공하여 열손실율을 더 증가시킨다. 따라서, 급속 냉각은, 웨이퍼의 대향면(3, 5 또는 8, 5)의 상당 부분이 고체 또는 고열 용량의 지지 부재가 아니라 챔버의 가스 분위기와 접촉되게 됨으로써 적어도 부분적으로 달성된다. 웨이퍼(1)의 냉각은 챔버(90) 내에서 발생할 수 있으며 공정 스테이션(90A) 또는 유지 스테이션(90B)에서 발생할 수 있다. 지금까지, 베르누이 막대를 이용하여 에피택셜층이 형성되기 전과 후에 웨이퍼를 이동시켰다. 또한, 디누디드 존 및 에피택셜 층의 형성은 본 발명의 바람직한 형태에서와 같은 하나의 챔버나 장치가 아닌 개별적인 챔버내에서 행해졌다.
대부분의 응용에 있어서, 디누디드 존이 형성되도록 웨이퍼(1)는 바람직하게는 약 1175℃ 이상의 내부 온도(soak temperature)로 챔버(90)내에 기존의 분위기 내에서 가열된다. 더욱 바람직하게는, 약 1200℃ 내지 약 1250℃ 범위 내의 내부 온도로 가열된다. 웨이퍼(1)를 가열하여 디누디드 존을 형성하는 것은 바람직하게 냉각 단계가 개재되지 않고 에피택셜 층을 형성하기 위한 가열 이후에 웨이퍼(1)의 온도를 증가시킴으로써 달성된다. 웨이퍼의 온도가 바람직한 내부 온도에 도달되면, 웨이퍼 온도는 바람직하게는 소정 시간 동안 그 내부 온도에서 유지된다. 여기에 개시된 바와 같은 웨이퍼 온도는 고온계(pyrometer) 등의 온도 측정 장치에 의해 표면 온도로서 측정된다. 바람직한 그 유지 시간은 약 10 내지 약 15 초의 범위 내에 있다. 웨이퍼는 바람직하게는 약 12 내지 약 15 초의 범위 내의 내부 온도에서 유지된다. 보다 느린 냉각 속도를 위해서는, 냉각 단계 전에 보다 높은 농도의 실리콘 격자 베이컨시를 발생시키도록 더 높은 온도로 웨이퍼를 가열할 수 있다.
웨이퍼(1)의 열처리 이후, 웨이퍼는 전술된 바와 같이 급속 냉각된다. 이 냉각 단계는 열처리가 수행되는 하우징(89) 내에서 간단히 수행된다. 또는, 바람직하게는 냉각 단계는 웨이퍼 표면과 반응하지 않을 분위기에서 수행된다. 웨이퍼의 온도가 결정 격자 베이컨시가 단결정 실리콘을 통해 확산되는 온도의 범위를 지나 감소할 때 급속 냉각 속도가 사용되는 것이 바람직하다. 결정 격자 베이컨시가 비교적 이동성을 갖는 온도 범위를 벗어난 온도까지 웨이퍼가 냉각되면, 냉각 속도는 웨이퍼의 침전 특성에 현저한 영향을 주지 않으며, 따라서 그다지 중요하지 않다. 일반적으로, 결정 격자 베이컨시는 약 850℃를 초과하는 온도에서 비교적 유동적이다. 약 850℃ 미만 그리고 바람직하게는 약 800℃ 미만의 온도로 웨이퍼를 급속 냉각하는 것이 바람직하다.
바람직한 실시예에서, 웨이퍼의 온도가 내부 온도로부터 디누디드 존 형성 내부 온도보다 적어도 약 325℃ 낮은 온도까지 떨어지는 동안 웨이퍼의 평균 냉각 속도는 약 10℃/초 이상이다. 더욱 바람직하게는, 웨이퍼의 온도가 내부 온도로부터 이 내부 온도보다 적어도 약 325℃ 낮은 온도까지 떨어지는 동안 웨이퍼의 평균 냉각 속도는 약 15℃/초 이상이다. 더 바람직하게는, 웨이퍼의 온도가 내부 온도로부터 이 내부 온도보다 적어도 약 325℃ 낮은 온도까지 떨어지는 동안 웨이퍼의 평균 냉각 속도는 약 20℃/초 이상이다. 가장 바람직하게는, 웨이퍼의 온도가 내부 온도로부터 이 내부 온도보다 적어도 약 325℃ 낮은 온도까지 떨어지는 동안 웨이퍼의 평균 냉각 속도는 약 50℃/초 이상이다.
특히 바람직한 실시예에서, 웨이퍼의 온도가 디누디드 존 형성 내부 온도로부터 이 내부 온도보다 적어도 약 400℃ 낮은 온도까지 떨어지는 동안 웨이퍼의 평균 냉각 속도는 약 10℃/초 이상이다. 더욱 바람직하게는, 웨이퍼의 온도가 내부 온도로부터 이 내부 온도보다 적어도 약 400℃ 낮은 온도까지 떨어지는 동안 웨이퍼의 평균 냉각 속도는 약 15℃/초 이상이다. 더 바람직하게는, 웨이퍼의 온도가 내부 온도로부터 이 내부 온도보다 적어도 약 400℃ 낮은 온도까지 떨어지는 동안 웨이퍼의 평균 냉각 속도는 약 20℃/초 이상이다. 가장 바람직하게는, 웨이퍼의 온도가 내부 온도로부터 이 내부 온도보다 적어도 약 400℃ 낮은 온도까지 떨어지는 동안 웨이퍼의 평균 냉각 속도는 약 50℃/초 이상이다.
또다른 바람직한 실시예에서, 웨이퍼의 온도가 디누디드 존 형성 내부 온도로부터 이 내부 온도보다 적어도 약 450℃ 낮은 온도까지 떨어지는 동안 웨이퍼의 평균 냉각 속도는 약 10℃/초 이상이다. 더욱 바람직하게는, 웨이퍼의 온도가 내부 온도로부터 이 내부 온도보다 적어도 약 450℃ 낮은 온도까지 떨어지는 동안 웨이퍼의 평균 냉각 속도는 약 15℃/초 이상이다. 더 바람직하게는, 웨이퍼의 온도가 내부 온도로부터 이 내부 온도보다 적어도 약 450℃ 낮은 온도까지 떨어지는 동안 웨이퍼의 평균 냉각 속도는 약 20℃/초 이상이다. 가장 바람직하게는, 웨이퍼의 온도가 내부 온도로부터 이 내부 온도보다 적어도 약 450℃ 낮은 온도까지 떨어지는 동안 웨이퍼의 평균 냉각 속도는 약 50℃/초 이상이다.
본 발명의 요소들 또는 본 발명의 바람직한 실시예의 요소들을 도입할 때, "하나의", "이" 및 "상기"는 1개 또는 그 이상의 요소가 있는 것을 의미하는 것으로 해석되어야 한다. 용어 "포함하는", "구비하는" 및 "갖는"은 나열된 요소 이외의 부가 요소가 있을 수 있는 것을 의미하는 것으로 해석되어야 한다.
다양한 변형이 본 발명의 범주를 벗어나지 않고 상기 구조 내에서 이루어질 수 있기 때문에, 상기 설명에 포함되거나 첨부 도면에 도시된 모든 사항은 설명을 위한 것으로 해석되어야 하며 제한적 의미로 해석되지 말아야 한다.
본 발명은 일반적으로 전자 부품의 제조에 사용되는 반도체 재료 기판, 특히 실리콘 웨이퍼의 제조 방법 및 장치에 관한 것이다. 특히, 본 발명은 단결정 실리콘 웨이퍼 및 그 제조 방법에 관한 것이다. 이러한 웨이퍼는 거의 모든 전자 소자 제조 공정에서의 열처리 사이클 중에 형성된 이상적이고 비균일한 깊이 분포의 산소 침전물의 디누디드 존을 포함한다. 또한, 이 웨이퍼는 그 위에 증착된 에피택셜 실리콘 층을 갖는 하나 이상의 주요 표면을 포함할 수 있다.

Claims (20)

  1. 열원, 서셉터, 웨이퍼 지지대, 및 베르누이 막대를 구비하는 하우징 내의 반도체 웨이퍼 내에 디누디드 존을 형성하는 방법에 있어서,
    상기 하우징 내의 지지대에 의해 지지되며 대향하는 주요 표면들을 갖는 반도체 웨이퍼를, 약 1175 ℃ 이상의 높은 온도까지 상기 열원으로 가열하는 단계;
    상기 가열 단계를 중단하고 상기 베르누이 막대로 상기 반도체 웨이퍼를 상기 지지대와 열전달 관계에 있지 않은 위치로 이동시키는 단계; 및
    상기 웨이퍼를 상기 지지대와 열 전달 관계에 있지 않은 위치에서 유지하는 동안, 상기 웨이퍼가 약 850 ℃미만의 온도에 도달하여 상기 웨이퍼내에 디누디드 존이 형성될 때까지 상기 하우징 내의 가열되어 있는 웨이퍼를 10 ℃/초 이상의 속도로 냉각하는 단계
    를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    챔버내에 상기 웨이퍼를 배치하는 단계와
    상기 웨이퍼의 하나 이상의 상기 주요 표면에 에피택셜 코팅을 도포하는 단계를 포함하고,
    상기 코팅 도포 중 적어도 일부 기간 동안 상기 웨이퍼가 상기 지지대와 직접적인 열 전달 관계에 있는 것을 특징으로 하는 방법.
  3. 제3항에 있어서,
    상기 코팅이 도포된 후 상기 웨이퍼는 약 1250 ℃ 이상의 온도로 가열되고,
    상기 웨이퍼의 냉각 속도는 약 20 ℃/초 이상인 것을 특징으로 하는 방법.
  4. 제2항에 있어서,
    상기 웨이퍼의 냉각 속도는 약 15℃/초 이상인 것을 특징으로 하는 방법.
  5. 제2항에 있어서,
    상기 웨이퍼의 냉각 속도는 약 20℃/초 이상인 것을 특징으로 하는 방법.
  6. 제2항에 있어서,
    상기 웨이퍼의 냉각 속도는 약 50℃/초 이상인 것을 특징으로 하는 방법.
  7. 제4항에 있어서,
    상기 냉각 속도는 상기 웨이퍼의 온도가 약 325 ℃ 이상 감소될 때까지 약 15 ℃/초 이상인 것을 특징으로 하는 방법.
  8. 제5항에 있어서,
    상기 냉각 속도는 상기 웨이퍼의 온도가 약 325 ℃ 이상 감소될 때까지 약20 ℃/초 이상인 것을 특징으로 하는 방법.
  9. 제6항에 있어서,
    상기 냉각 속도는 상기 웨이퍼의 온도가 약 325 ℃ 이상 감소될 때까지 약 50 ℃/초 이상인 것을 특징으로 하는 방법.
  10. 제4항에 있어서,
    상기 냉각 속도는 상기 웨이퍼의 온도가 약 400 ℃ 이상 감소될 때까지 약 15 ℃/초 이상인 것을 특징으로 하는 방법.
  11. 제5항에 있어서,
    상기 냉각 속도는 상기 반도체 웨이퍼의 온도가 약 400℃ 이상 감소될 때까지 약 20℃/초 이상인 것을 특징으로 하는 방법.
  12. 제6항에 있어서,
    상기 냉각 속도는 상기 반도체 웨이퍼의 온도가 약 400℃ 이상 감소될 때까지 약 50℃/초 이상인 것을 특징으로 하는 방법.
  13. 제4항에 있어서,
    상기 냉각 속도는 상기 반도체 웨이퍼의 온도가 약 450℃ 이상 감소될 때까지 약 15℃/초 이상인 것을 특징으로 하는 방법.
  14. 제5항에 있어서,
    상기 냉각 속도는 상기 반도체 웨이퍼의 온도가 약 450℃ 이상 감소될 때까지 약 20℃/초 이상인 것을 특징으로 하는 방법.
  15. 제6항에 있어서,
    상기 냉각 속도는 상기 반도체 웨이퍼의 온도가 약 450℃ 이상 감소될 때까지 약 50℃/초 이상인 것을 특징으로 하는 방법.
  16. 제1항에 있어서,
    상기 열원은 광인 것을 특징으로 하는 방법.
  17. 제16항에 있어서,
    상기 열원은 할로겐 램프인 것을 특징으로 하는 방법.
  18. 디누디드 존이 웨이퍼에 형성되도록 반도체 웨이퍼를 처리하는 장치에 있어서,
    챔버를 한정하며, 개방 및 폐쇄 위치 간에 선택적으로 이동 가능한 도어를 구비하는 하우징;
    상기 챔버와 동작 가능하게 연결된 열원;
    상기 챔버 내의 웨이퍼를 선택적으로 지지하기 위한 챔버 내의 지지대;
    상기 챔버 내로의 유체 도입을 선택적으로 허용하기 위해 상기 챔버와 연통하는 흡입 수단;
    상기 챔버 내에 이동가능하게 장착되어 있으며, 디누디드 존을 형성하기 위해 상기 웨이퍼를 냉각하는 동안 상기 지지대와 열 전달 관계에 있지 않은 위치로 상기 웨이퍼를 이동시키는 동작을 할 수 있는, 막대 헤드를 갖는 베르누이 막대 기구; 및
    상기 웨이퍼의 픽업 위치와 웨이퍼 냉각 위치 사이의 상기 막대 헤드의 이동을 제어하고 소정의 냉각 기간 동안 상기 냉각 위치에서 상기 웨이퍼를 유지하기 위하여, 상기 베르누이 막대 기구에 동작가능하게 연결되어 있는 제어 수단
    을 포함하는 것을 특징으로 하는 장치.
  19. 제18항에 있어서,
    상기 도어는, 챔버 외부와 내부 간의 압력차를 유지하기 위해 상기 챔버 내부를 상기 챔버의 외부로부터 선택적으로 폐쇄하는 동작이 가능한 것을 특징으로 하는 장치.
  20. 제19항에 있어서,
    상기 지지대는 웨이퍼를 가열하는 동안 웨이퍼와 직접적인 열 전달 관계에있도록 배치된 서셉터를 구비하는 것을 특징으로 하는 장치.
KR1020027018028A 2000-06-30 2001-05-14 디누디드 존을 갖는 실리콘 웨이퍼를 형성하는 방법 및 장치 KR20030021185A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US60830200A 2000-06-30 2000-06-30
US09/608,302 2000-06-30

Publications (1)

Publication Number Publication Date
KR20030021185A true KR20030021185A (ko) 2003-03-12

Family

ID=24435888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027018028A KR20030021185A (ko) 2000-06-30 2001-05-14 디누디드 존을 갖는 실리콘 웨이퍼를 형성하는 방법 및 장치

Country Status (7)

Country Link
US (1) US20050032337A1 (ko)
EP (1) EP1295324A1 (ko)
JP (1) JP2004503085A (ko)
KR (1) KR20030021185A (ko)
CN (1) CN1441961A (ko)
TW (1) TW527667B (ko)
WO (1) WO2002003444A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
ITUD20090042A1 (it) * 2009-02-23 2010-08-24 Applied Materials Inc Pinza di bernoulli
US8753961B2 (en) * 2011-01-10 2014-06-17 Texas Instruments Incorporated Thermal budget optimization for yield enhancement on bulk silicon wafers
CN103256708B (zh) * 2013-05-15 2015-08-26 北京杰雅利电子科技有限公司 一种节能型控温热台及其恒温控制方法
US10184193B2 (en) 2015-05-18 2019-01-22 Globalwafers Co., Ltd. Epitaxy reactor and susceptor system for improved epitaxial wafer flatness

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) * 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) * 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) * 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US5080549A (en) * 1987-05-11 1992-01-14 Epsilon Technology, Inc. Wafer handling system with Bernoulli pick-up
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
KR0155545B1 (ko) * 1988-06-27 1998-12-01 고다까 토시오 기판의 열처리 장치
US5100502A (en) * 1990-03-19 1992-03-31 Applied Materials, Inc. Semiconductor wafer transfer in processing systems
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2653566B2 (ja) * 1991-03-27 1997-09-17 株式会社東芝 半導体基板評価方法及び装置
JP3238432B2 (ja) * 1991-08-27 2001-12-17 東芝機械株式会社 マルチチャンバ型枚葉処理装置
JP2726583B2 (ja) * 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
US5296047A (en) * 1992-01-28 1994-03-22 Hewlett-Packard Co. Epitaxial silicon starting material
JPH05243166A (ja) * 1992-02-26 1993-09-21 Nec Corp 半導体基板の気相成長装置
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
US5589224A (en) * 1992-09-30 1996-12-31 Applied Materials, Inc. Apparatus for full wafer deposition
JP2790009B2 (ja) * 1992-12-11 1998-08-27 信越半導体株式会社 シリコンエピタキシャル層の成長方法および成長装置
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5695568A (en) * 1993-04-05 1997-12-09 Applied Materials, Inc. Chemical vapor deposition chamber
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
US5332443A (en) * 1993-06-09 1994-07-26 Applied Materials, Inc. Lift fingers for substrate processing apparatus
JPH0786289A (ja) * 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
US5445975A (en) * 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
US5551982A (en) * 1994-03-31 1996-09-03 Applied Materials, Inc. Semiconductor wafer process chamber with susceptor back coating
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
US5738751A (en) * 1994-09-01 1998-04-14 Applied Materials, Inc. Substrate support having improved heat transfer
US5611855A (en) * 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
JP3824675B2 (ja) * 1995-03-03 2006-09-20 有限会社デジタル・ウェーブ 結晶製造装置
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US5860848A (en) * 1995-06-01 1999-01-19 Rodel, Inc. Polishing silicon wafers with improved polishing slurries
JPH09205130A (ja) * 1996-01-17 1997-08-05 Applied Materials Inc ウェハ支持装置
US5772773A (en) * 1996-05-20 1998-06-30 Applied Materials, Inc. Co-axial motorized wafer lift
KR100240023B1 (ko) * 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US5848670A (en) * 1996-12-04 1998-12-15 Applied Materials, Inc. Lift pin guidance apparatus
US5789309A (en) * 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
US6073366A (en) * 1997-07-11 2000-06-13 Asm America, Inc. Substrate cooling system and method
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US6086678A (en) * 1999-03-04 2000-07-11 Memc Electronic Materials, Inc. Pressure equalization system for chemical vapor deposition reactors

Also Published As

Publication number Publication date
TW527667B (en) 2003-04-11
JP2004503085A (ja) 2004-01-29
WO2002003444A1 (en) 2002-01-10
EP1295324A1 (en) 2003-03-26
US20050032337A1 (en) 2005-02-10
CN1441961A (zh) 2003-09-10

Similar Documents

Publication Publication Date Title
US6958092B2 (en) Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
US6666915B2 (en) Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6485807B1 (en) Silicon wafers having controlled distribution of defects, and methods of preparing the same
KR20010073067A (ko) 무산소침전 초크랄스키 실리콘 웨이퍼
KR20100014188A (ko) 실리콘 웨이퍼의 제조방법
KR20030009481A (ko) 자동도핑과 이면 헤일로를 제거한 에피택셜 실리콘 웨이퍼
EP0917188B1 (en) Method for heat treatment of SOI wafer and SOI wafer heat-treated by the method
US6599815B1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
KR19990077706A (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
US6339016B1 (en) Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US6273944B1 (en) Silicon wafer for hydrogen heat treatment and method for manufacturing the same
KR20030021185A (ko) 디누디드 존을 갖는 실리콘 웨이퍼를 형성하는 방법 및 장치
EP0973190A2 (en) Silicon wafer and method for producing it
JP5583053B2 (ja) シリコンウェーハの熱処理方法
JPH07126094A (ja) シリコン単結晶製造装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid