KR200222491Y1 - Plasma source structure of semiconductor device - Google Patents
Plasma source structure of semiconductor device Download PDFInfo
- Publication number
- KR200222491Y1 KR200222491Y1 KR2019960063223U KR19960063223U KR200222491Y1 KR 200222491 Y1 KR200222491 Y1 KR 200222491Y1 KR 2019960063223 U KR2019960063223 U KR 2019960063223U KR 19960063223 U KR19960063223 U KR 19960063223U KR 200222491 Y1 KR200222491 Y1 KR 200222491Y1
- Authority
- KR
- South Korea
- Prior art keywords
- plasma
- source structure
- plasma source
- semiconductor device
- coils
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
Abstract
본 고안은 반도체 장치의 플라즈마 소오스 구조에 관한 것이다.The present invention relates to a plasma source structure of a semiconductor device.
본 고안은, 반도체 장치의 식각 또는 증착시 공급되는 플라즈마를 발생시키기 위한 반도체 장치의 플라즈마 소오스 구조로서, 상기 플라즈마 소오스 구조는, 개구부 형성된 링 형상으로서, 직경이 일정비로 늘어나는 순서로 이격·배치된 다수개의 코일을 포함하고, 상기 코일의 각각의 개구부에는 전원이 각각 인가되는 것을 특징으로 한다.The present invention is a plasma source structure of a semiconductor device for generating a plasma supplied during etching or deposition of a semiconductor device, wherein the plasma source structure is a ring shape having an opening, and a plurality of spaced apart and arranged in order of increasing diameter in a constant ratio. It comprises two coils, characterized in that the power is applied to each opening of the coil.
Description
본 고안은 반도체 플라즈마 장치에 관한 것으로, 보다 구체적으로는 반도체 플라즈마 장치의 플라즈마 소오스 구조에 관한 것이다.The present invention relates to a semiconductor plasma device, and more particularly to a plasma source structure of a semiconductor plasma device.
일반적으로 반도체 제조 공정에서, 막을 증착하거나, 소정의 막을 식각하는 공정시, 플라즈마 가스를 이용한 기술이 이용된다.In general, in a semiconductor manufacturing process, a technique using a plasma gas is used in a process of depositing a film or etching a predetermined film.
특히, 식각 공정이나, CVD(chemical vapor deposition) 공정을 진행하는 장비는 대개 공정이 진행되는 챔버내에 플라즈마 가스를 채우고, 전기적인 에너지를 인가하여, 글로우 방전(glow discharge) 유지하면서 진행된다.In particular, equipment that performs an etching process or a chemical vapor deposition (CVD) process usually fills a plasma gas in a chamber in which the process is performed, applies electrical energy, and proceeds while maintaining a glow discharge.
이때, 플라즈마를 발생시키는 소오스의 특성에 따라, 공정 후의 웨이퍼 상에 형성되는 막의 두께 또는 패턴의 식각 정도가 결정된다.At this time, depending on the characteristics of the source for generating the plasma, the thickness of the film or the degree of etching of the pattern formed on the wafer after the process is determined.
따라서, 원하는 막의 두께 또는 원하는 형태로 패터닝하기 위하여는, 플라즈마가 안정된 상태이어야 하고, 웨이퍼 전면에 걸쳐 플라즈마 밀도가 높아야 하며, 균일도가 우수하여야 한다.Therefore, in order to pattern the desired film thickness or desired shape, the plasma must be stable, the plasma density must be high throughout the wafer, and the uniformity must be excellent.
여기서, 종래의 반도체 장치의 플라즈마 소오스 구조를 설명하자면, 도 1에 도시된 바와 같이, 대구경의 웨이퍼에 대응할 수 있도록 나선형의 구조로 코일(1)이 감겨 있으며, 시작단과 끝단에 RF(radio frequency) 파우어를 인가되어, 플라즈마가 발생된다.Here, referring to the plasma source structure of the conventional semiconductor device, as shown in FIG. 1, the coil 1 is wound in a spiral structure so as to correspond to a large diameter wafer, and a radio frequency (RF) is formed at a start end and an end. The powder is applied to generate a plasma.
도 2는 도 1의 플라즈마 소오스 구조를 II-II' 선을 따라 절단하여 나타낸 단면으로, 상기 코일(1)들은 일정 간격을 두고 이격·배치되고, 코일 하단에는 세라믹 아이솔레이터(2) 구비되며, 세라믹 아이솔레이터(2) 하부에는 플라즈마 공정이 진행되어질 웨이퍼(3)가 구비된다. 이때, 세라믹 아이솔레이터(2)와, 웨이퍼(3) 사이에는 소정의 플라즈마(4)가 발생된다.FIG. 2 is a cross-sectional view of the plasma source structure of FIG. 1 taken along the line II-II ', wherein the coils 1 are spaced apart from each other at a predetermined interval, and a ceramic isolator 2 is provided at the lower end of the coil. Below the isolator 2, a wafer 3 on which a plasma process is to be performed is provided. At this time, a predetermined plasma 4 is generated between the ceramic isolator 2 and the wafer 3.
여기서, 미설명 부호 10은 플라즈마 챔버를 나타내고, 10a는 플라즈마 챔버의 가스 배출구를 나타낸다.Here, reference numeral 10 denotes a plasma chamber, and 10a denotes a gas outlet of the plasma chamber.
그러나, 상기와 같은 나선형의 플라즈마 소오스 구조는, 단일이 코일이 나선 형태로 감겨져 있어, 공정 요구 조건에 따라 다양한 제어 능력을 갖기 어려운 문제점이 발생된다.However, the spiral plasma source structure as described above has a single coil wound in a spiral form, and thus, it is difficult to have various control capabilities depending on the process requirements.
또한, 상기와 같은 나선형의 플라즈마 소오스 구조는, 가장 자리 부분에 비하여중앙 부위에 플라즈마가 많이 발생하여, 플라즈마를 균일하게 하기 위하여는 세라믹 아이솔레이터 하단 중앙에 별도의 아이솔레이터(4a)를 구비하여여 하는 번거러움이 상존한다.In addition, in the spiral plasma source structure as described above, since plasma is generated at the central portion more than the edge portion, in order to make the plasma uniform, the separate isolator 4a is provided at the bottom center of the ceramic isolator. This remains.
따라서, 본 고안은, 상기한 종래의 문제점을 해결하기 위한 것으로, 단일의 코일로 된 플라즈마 소오스 구조를 다중으로 형성하여, 공정 요구에 따라, 제어를 쉽게하고, 플라즈마를 균일하게 발생시키도록 하는 반도체 장치의 플라즈마 소오스 구조를 제공하는 것을 목적으로 한다.Accordingly, the present invention is to solve the above-mentioned conventional problems, and to form a plasma source structure made of a single coil in multiple, so as to easily control according to the process requirements, and to generate a plasma uniformly It is an object to provide a plasma source structure of an apparatus.
도 1은 종래 기술에 따른 반도체 장치의 플라즈마 소오스 구조를 개략적으로 나타낸 평면도.1 is a plan view schematically showing a plasma source structure of a semiconductor device according to the prior art;
도 2는 도 1의 플라즈마 소오스 구조를 II-II' 선으로 절단하여 나타낸 단면도.FIG. 2 is a cross-sectional view of the plasma source structure of FIG. 1 taken along line II-II ′. FIG.
도 3은 본 고안에 따른 반도체 장치의 플라즈마 소오스 구조를 개략적으로 나타낸 평면도.3 is a plan view schematically showing a plasma source structure of a semiconductor device according to the present invention.
도 4는 도 3의 플라즈마 소오스 구조를 IV-IV' 선으로 절단하여 나타낸 단면도.FIG. 4 is a cross-sectional view of the plasma source structure of FIG. 3 taken along line IV-IV ′. FIG.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
11a, 11b, 11c:코일12:아이솔레이터11a, 11b, 11c: coil 12: isolator
13:웨이퍼14:플라즈마13: Wafer 14: Plasma
상기한 본 고안의 목적을 달성하기 위하여, 본 고안은, 반도체 장치의 식각 또는 증착시 공급되는 플라즈마를 발생시키기 위한 반도체 장치의 플라즈마 소오스 구조로서, 상기 플라즈마 소오스 구조는, 개구부 형성된 링 형상으로서, 직경이 일정비로 늘어나는 순서로 이격·배치된 다수개의 코일을 포함하고, 상기 코일의 각각의 개구부에는 전원이 각각 인가되는 것을 특징으로 한다.In order to achieve the above object of the present invention, the present invention is a plasma source structure of a semiconductor device for generating a plasma supplied during etching or deposition of the semiconductor device, the plasma source structure is an opening-shaped ring shape, diameter It comprises a plurality of coils spaced apart and arranged in the order of increasing in this constant ratio, characterized in that the power is applied to each opening of the coil, respectively.
이때, 상기 각각의 코일의 개구부는 서로 반대 방향을 향하도록 교차·배치되는 것을 특징으로 한다.At this time, the openings of the respective coils are characterized in that they are arranged to cross in the opposite direction.
본 고안에 의하면, 플라즈마 소오스를 구성하는 코일을 다중 구조로, 즉 개구부를 갖는 다수개의 링 형태로 형성하여, 공정 요구에 따라, 제어를 쉽게 하고, 플라즈마를 균일하게 발생시키도록 한다.According to the present invention, the coil constituting the plasma source is formed in a multiple structure, that is, in the form of a plurality of rings having openings, so that the control is easy and the plasma is generated uniformly according to the process requirements.
[실시예]EXAMPLE
이하 첨부한 도면에 의거하여 본 고안의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
첨부한 도면 도 3은 본 고안에 따른 반도체 장치의 플라즈마 소오스 구조를 개략적으로 나타낸 평면도이고, 도 4는 도 3의 플라즈마 소오스 구조를 IV-IV' 선으로 절단하여 나타낸 단면도로서, 도면 부호 11a, 11b, 11c는 코일을 나타내고, 12는 아이솔레이터, 13은 웨이퍼, 14 플라즈마를 나타낸다.FIG. 3 is a plan view schematically illustrating a plasma source structure of the semiconductor device according to the present invention, and FIG. 4 is a cross-sectional view of the plasma source structure of FIG. 3 taken along line IV-IV ', and reference numerals 11a and 11b may be used. Denotes a coil, 12 denotes an isolator, 13 denotes a wafer, and 14 plasma.
먼저, 도 3을 참조하여, 본 고안에 따른 반도체 장치의 플라즈마 소오스 구조는, 상기 플라즈마 소오스를 구성하는 코일의 형태를, 개구부가 형성된 링 형상으로서, 직경이 일정비로 늘어나는 순서로 배치된 제1, 제2 및 제3코일(11a, 11b, 11c)로 이루어진다. 이때, 제1, 제2 및 제3코일(11a, 11b, 11c)은 소정 간격만큼 이격·배치되어 있고, 상기 코일은 본 실시예에서는 3개를 형성하였지만, 그 이상 형성가능하다.First, referring to FIG. 3, the plasma source structure of the semiconductor device according to the present invention includes a coil shape constituting the plasma source having a ring shape having an opening, the first and the diameters of which are arranged in a predetermined ratio. It consists of the 2nd and 3rd coils 11a, 11b, 11c. At this time, the first, second and third coils 11a, 11b, 11c are spaced apart from each other by a predetermined interval, and in this embodiment, three coils have been formed, but more can be formed.
또한, 상기 각 코일(11a, 11b, 11c)의 개구부는 서로 반대 방향을 향하도록 교차·배치되며, 상기 각각의 개구부에는 소정 전원이 각각 인가된다. 이때, 다수개의 코일에는 각기 다른 전원이 인가되므로, 식각 또는 증착 공정시, 전원의 가변 또는 제어가 가능하다.In addition, the openings of the coils 11a, 11b, and 11c are intersected and arranged so as to face in opposite directions to each other, and predetermined power is applied to each of the openings. In this case, since a different power is applied to the plurality of coils, the power or the power may be varied or controlled during the etching or deposition process.
도 4는 도 3의 플라즈마 소오스 구조를 IV-IV' 선으로 절단하여 나타낸 단면도로서, 제1, 제2 및 제3코일(11a, 11b, 11c)은 소정 간격만큼 이격되어, 대응·배치되고, 그 하부에는 일정 두께를 갖는 세라믹 아이솔레이터(12)가 구비되며, 그 하부에는 플라즈마 공정 또는 식각이 진행되어질 웨이퍼(13)가 구비된다.4 is a cross-sectional view of the plasma source structure of FIG. 3 taken along line IV-IV ', wherein the first, second, and third coils 11a, 11b, and 11c are spaced apart by a predetermined interval, and corresponded and arranged. The lower portion is provided with a ceramic isolator 12 having a predetermined thickness, and the lower portion is provided with a wafer 13 to be subjected to a plasma process or etching.
이때, 상기 세라믹 아이솔레이터(12)와 웨이퍼(13) 사이에 상기 다수개의 코일에 의하여 플라즈마(14)가 발생되는데, 상기 플라즈마(14)는 다수개의 코일에 각각 구비된 전원에 의하여 전 부분에 균일하게 발생된다. 여기서, 미설명 부호 20은 플라즈마 반응 챔버를 나타내고, 20a는 플라즈마 반응 챔버내의 불필요한 가스를 배출하는 배출구이다.At this time, the plasma 14 is generated between the ceramic isolator 12 and the wafer 13 by the plurality of coils, and the plasma 14 is uniformly formed in all parts by the power provided in each of the plurality of coils. Is generated. Here, reference numeral 20 denotes a plasma reaction chamber, and 20a is an outlet for discharging unnecessary gas in the plasma reaction chamber.
이와 같은 구성을 갖는 플라즈마 소오스 구조는, 플라즈마 소오스 구조를 이루는 개구부를 구비한 링 형태의 코일(11a, 11b, 11c) 각각에 전원을 인가하므로, 전원 제어 특성이 개선되고, 균일도가 확보되어, 별도의 아이솔레이터의 구비 없이고, 중앙 부분으로의 집중없이, 전 부분에 걸쳐 균일한 플라즈마(14)가 발생된다.The plasma source structure having such a configuration applies power to each of the ring-shaped coils 11a, 11b, and 11c having openings constituting the plasma source structure, thereby improving power supply control characteristics and ensuring uniformity. Without the isolator provided, a uniform plasma 14 is generated over the entire portion without concentration to the central portion.
이상에서 자세히 설명된 바와 같이, 본 고안에 의하면, 플라즈마 소오스를 구성하는 코일을 다중 구조로, 즉 개구부를 갖는 다수개의 링 형태로 형성하여, 공정 요구에 따라, 제어를 쉽게하고, 플라즈마를 균일하게 발생시키도록 한다.As described in detail above, according to the present invention, the coil constituting the plasma source is formed in a multiple structure, that is, in the form of a plurality of rings having openings, so as to easily control and uniformly plasma according to the process requirements To be generated.
기타, 본 고안은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes in the range which does not deviate from the summary.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960063223U KR200222491Y1 (en) | 1996-12-30 | 1996-12-30 | Plasma source structure of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960063223U KR200222491Y1 (en) | 1996-12-30 | 1996-12-30 | Plasma source structure of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980050052U KR19980050052U (en) | 1998-10-07 |
KR200222491Y1 true KR200222491Y1 (en) | 2001-05-02 |
Family
ID=54001466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019960063223U KR200222491Y1 (en) | 1996-12-30 | 1996-12-30 | Plasma source structure of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200222491Y1 (en) |
-
1996
- 1996-12-30 KR KR2019960063223U patent/KR200222491Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980050052U (en) | 1998-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5824605A (en) | Gas dispersion window for plasma apparatus and method of use thereof | |
US4877509A (en) | Semiconductor wafer treating apparatus utilizing a plasma | |
EP0035565B1 (en) | Methods and apparatus for generating plasmas | |
US4358686A (en) | Plasma reaction device | |
JP4565743B2 (en) | Semiconductor processing chamber electrode and method of manufacturing the same | |
US20060096540A1 (en) | Apparatus to manufacture semiconductor | |
US20030094903A1 (en) | Selectively controllable gas feed zones for a plasma reactor | |
US6380684B1 (en) | Plasma generating apparatus and semiconductor manufacturing method | |
US6652712B2 (en) | Inductive antenna for a plasma reactor producing reduced fluorine dissociation | |
JP4601104B2 (en) | Plasma processing equipment | |
JP2003243378A (en) | Plasma treatment apparatus for controlling dissociation and ionization spatially | |
JP2006221852A (en) | Induction coupled plasma generator | |
JPH06267903A (en) | Plasma device | |
JP3682178B2 (en) | Plasma processing method and plasma processing apparatus | |
KR200222491Y1 (en) | Plasma source structure of semiconductor device | |
JP2005251803A (en) | Plasma processing apparatus and method of designing the same | |
KR100575370B1 (en) | Inductive plasma chamber having multi discharge tube bridge | |
KR20050008065A (en) | High density plasma source | |
US20200402821A1 (en) | Process gas supply apparatus and wafer treatment system including the same | |
KR101040541B1 (en) | Hybrid antenna for plasma | |
JP2009158854A (en) | Plasma processing device, and plasma processing method | |
JP2001196318A (en) | Semiconductor treating method and equipment | |
KR20040021809A (en) | Inductively coupled plasma generating apparatus having antenna with different cross sections | |
KR100450286B1 (en) | Chemical vapor deposition apparatus using plasma | |
US20220122811A1 (en) | Electric arc mitigating faceplate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20090102 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |