Nothing Special   »   [go: up one dir, main page]

KR20010069064A - 칩 스케일 패키지 제조 방법 - Google Patents

칩 스케일 패키지 제조 방법 Download PDF

Info

Publication number
KR20010069064A
KR20010069064A KR1020000001307A KR20000001307A KR20010069064A KR 20010069064 A KR20010069064 A KR 20010069064A KR 1020000001307 A KR1020000001307 A KR 1020000001307A KR 20000001307 A KR20000001307 A KR 20000001307A KR 20010069064 A KR20010069064 A KR 20010069064A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead
chip
scale package
chip scale
Prior art date
Application number
KR1020000001307A
Other languages
English (en)
Inventor
조병연
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000001307A priority Critical patent/KR20010069064A/ko
Publication of KR20010069064A publication Critical patent/KR20010069064A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 리드 온 칩형(Lead On Chip Type) 리드프레임을 이용하여 반도체 칩 수준의 크기로 제조되는 칩 스케일 패키지 제조 방법에 관한 것으로서, ⒜ 마주보는 리드들의 말단 사이에 본딩패드가 위치하도록 반도체 칩을 부착시키는 반도체 칩 실장 단계, ⒝상기 본딩패드와 상기 리드를 본딩와이어로 연결하는 와이어 본딩 단계, ⒞ 상기 반도체 칩의 상면과 상기 본딩와이어 및 그 접합 부위를 봉지하는 몰딩 단계, 및 ⒟ 상기 리드를 실장에 적합한 형태로 성형하는 리드 성형 단계를 포함하는 것을 특징으로 한다. 이에 따르면, 리드프레임을 이용하여 칩 스케일 패키지를 제조할 수 있어 기존의 공정 및 설비를 이용할 수 있고 신규의 부재가 필요하지 않아 생산 원가를 절감시키는 효과를 얻을 수 있다.

Description

칩 스케일 패키지 제조 방법{Manufacturing method for chip scale package}
본 발명은 반도체 칩 패키지에 관한 것으로서, 더욱 상세하게는 리드 온 칩형(Lead On Chip Type) 리드프레임을 이용하여 반도체 칩 수준의 크기로 제조되는칩 스케일 패키지 제조 방법에 관한 것이다.
오늘날 반도체 칩 패키지는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화 되고 높은 신뢰성을 가지며 저렴하게 제조될 수 있는 제품의 개발을 위하여 계속적인 발전을 거듭해 왔다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 BGA(Ball Grid Array) 패키지 기술이다. BGA 패키지는 통상적인 플라스틱 패키지에 비하여 주기판에 대한 실장면적을 축소시킬 수 있고, 전기적 특성이 우수하다는 장점 등을 갖고 있다.
BGA 패키지는 통상적인 플라스틱 패키지와 달리 리드프레임(lead frame) 대신에 인쇄회로기판을 사용한다. 인쇄회로기판은 반도체 칩이 접착되는 면의 반대쪽 전면(全面)을 솔더 볼(solder ball)들을 배치할 수 있는 영역으로 제공할 수 있기 때문에, 주기판에 대한 실장 밀도 면에서 유리한 점이 있다. 그러나, 인쇄회로기판의 크기를 축소하는 데는 근본적으로 한계를 갖고 있다. 즉, 반도체 칩을 실장하기 위하여 회로 배선이 형성되지 않은 영역을 필요로 하기 때문에, 인쇄회로기판의 크기는 여전히 반도체 칩의 크기보다 클 수밖에 없다. 이러한 사정에서 제안된 것이 소위 칩 스케일 패키지(Chip Scale Package; CSP)이다.
칩 스케일 패키지는 최근 몇 년 사이에 미국, 일본, 한국 등의 수십 개의 회사로부터 여러 유형들이 소개되어 왔으며, 현재도 개발이 활발히 진행되고 있다. 대표적인 칩 스케일 패키지 중의 하나가 미국 테세라(Tessera)사에서 개발한 μBGA이다. μBGA 패키지에 적용되는 인쇄회로기판은 두께가 얇고 유연성을 갖는 플랙서블 회로기판(flexible circuit board)과 같은 테이프 배선기판이다. 그리고, μBGA패키지의 특징 중의 하나는 테이프 배선 기판에 형성된 윈도우를 통하여 반도체 칩의 전극패드에 빔 리드(beam lead)가 일괄적으로 접합된다는 점이다.
도 1은 테세라사의 μBGA 패키지를 나타낸 단면도이다.
도 1을 참조하면, 폴리이미드 테이프(polyimide tape;122)에 형성된 금속배선(125)과 빔 리드(121)가 테이프 배선 기판(120)을 구성하며, 탄성 중합체(135)가 테이프 배선 기판(120)과 반도체 칩(131) 사이에 개재된다. 빔 리드(121)는 반도체 칩(131)의 전극패드(132)와 접합되며, 폴리이미드 테이프(122)에 형성된 접속구멍을 통하여 접속구멍으로 노출된 금속배선 부분인 볼 안착부(124)에 부착된 솔더 볼과 연결된다. 전극패드(132)와 빔 리드(121)의 접합 부분은 에폭시 수지와 같은 성형 수지(150)에 의하여 보호된다. 한편, 빔 리드(121)는 반도체 칩(131)의 전극패드(132)와 접속되는 금속배선(125) 부분으로서, 전극패드(132)와의 양호한 접속을 위하여 금속배선의 표면에 금 도금막(127)이 형성된다. 그런데, 빔 리드(121)의 금속배선(125)에 금 도금을 하는 과정에서 폴리이미드 테이프(122)의 외측에 노출된 금속배선(125)뿐만 아니라 볼 안착부(124)상에도 금 도금막(127)이 형성되기 때문에 솔더 볼(153)은 실질적으로 볼 안착부(124)의 금 도금막(127) 위에 형성된다.
위에서 나타난 것과 같이 종래 대부분의 칩 스케일 패키지의 경우에 리드프레임을 사용하지 않고 인쇄회로기판을 사용하여 만들기 때문에 새로운 공정을 도입해야 하며 그것에 맞는 부재들도 신규로 제조되어야 한다. 이에 비해 리드프레임을 이용하여 칩 스케일 패키지를 조립하면 기존의 설비와 공정을 그대로 이용할 수 있고 가격 면에서도 유리하다.
본 발명의 목적은 리드프레임을 이용하여 칩 스케일 패키지를 구현할 수 있는 칩 스케일 패키지 제조 방법을 제공하는 데 있다.
도 1은 테세라사의 μBGA 패키지를 나타낸 단면도,
도 2내지 도 5는 본 발명에 따른 칩 스케일 패키지 제조 공정을 나타낸 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 칩 스케일 패키지 11; 반도체 칩
13; 본딩패드 15; 패씨베이션막
21; 리드 25; 접착 테이프
30; 본딩와이어 35; 에폭시 성형 수지
37; 코팅층 41; 상부 금형
42; 상부 캐버티 43; 하부 금형
44; 하부 캐버티
이와 같은 목적을 달성하기 위한 본 발명에 따른 칩 스케일 패키지 제조 방법은, ⒜ 마주보는 리드들의 말단 사이에 본딩패드가 위치하도록 반도체 칩을 부착시키는 반도체 칩 실장 단계, ⒝상기 본딩패드와 상기 리드를 본딩와이어로 연결하는 와이어 본딩 단계, ⒞ 상기 반도체 칩의 상면과 상기 본딩와이어 및 그 접합 부위를 봉지하는 몰딩 단계, 및 ⒟ 상기 리드를 실장에 적합한 형태로 성형하는 리드 성형 단계를 포함하는 것을 특징으로 한다. 바람직하게는 몰딩 단계 후에 반도체 칩의 측면과 하면을 코팅하는 단계를 더 진행한다.
이하 첨부 도면을 참조하여 본 발명에 따른 칩 스케일 패키지 제조 방법을 보다 상세하게 설명하고자 한다.
도 2내지 도 5는 본 발명에 따른 칩 스케일 패키지 제조 공정을 나타낸 단면도이다.
도 2를 참조하면, 먼저 LOC형 리드프레임의 리드(21)에 반도체 칩(11)을 부착시킨다. 복수의 본딩패드(13)가 중앙부에 배열되어 있는 센터패드형(center pad type)의 반도체 칩(11)을 마주보는 리드(21)들의 내측 말단 사이에 본딩패드(13)가 위치하도록 하여 접착 테이프(25)로 부착시킨다. 참조번호 15는 집적회로를 보호하기 위해 형성되는 패씨베이션막이다.
리드(21)에 반도체 칩(11)의 부착이 완료되면 본딩패드(13)와 그에 대응되는 리드(21)를 와이어 본딩(wire bonding)한다. 금선과 같은 도전성 재질의 본딩와이어(30)를 본딩패드(13)에 볼 본딩(ball bonding) 하고 리드(21)에 스티치 본딩(stitch bonding)하여 반도체 칩(11)과 리드(21)가 전기적으로 연결되도록 한다.
도 3을 참조하면, 다음으로 반도체 칩(11) 크기에 맞게 캐버티(42,44)가 형성된 상부 금형(41)과 하부 금형(43)을 이용하여 반도체 칩(11)의 상부를 봉지하는 몰딩 단계를 진행한다. 반도체 칩(11)을 하부 금형(43)에 형성된 하부 캐버티(44)에 위치시킨 상태에서 상부 금형(41)을 하부 금형(43)에 정합시킨다. 그리고, 상부 금형(41)과 하부 금형(43)의 정합으로 형성되는 내부 공간에 에폭시 성형 수지(35)를 주입한다. 이에 의해 반도체 칩(11) 상면을 포함하여 반도체 칩 상부의 리드(21)와 본딩와이어(30) 및 그 접합 부위가 외부환경으로부터 봉지된다. 하부 금형(43)에 형성되는 하부 캐버티(44)는 반도체 칩(11)의 측면 또는 하면에 에폭시 성형 수지(35)가 침투되지 않도록 하는 크기로 형성하여 반도체 칩(11)의 기울어짐과 워피지(warpage) 발생을 방지하도록 한다.
도 4를 참조하면, 몰딩 단계가 완료되면 반도체 칩(11)의 직접적인 외부 충격에 의한 손상을 방지하고 패키지 흡습에 의한 계면박리(delamination)의 발생으로 인한 크랙(crack)을 방지하기 위해서 몰딩이 되지 않은 반도체 칩(11)의 측면 및 하면에 코팅액을 도포하고 경화시켜 약 10~20㎛ 두께의 코팅층(37)을 형성한다.
도 5를 참조하면, 코팅층(37)의 형성이 완료되면 리드(21)의 외부로 노출된부분을 실장에 적합한 형태로 절단, 도금 및 절곡하는 리드 성형 단계를 진행한다. 리드 성형을 진행할 때 반도체 칩(11)의 손상을 최대한 줄이기 위해 거꾸로 뒤집은 상태에서 공정을 진행한다. 이에 의해 칩 수준의 크기의 칩 스케일 패키지(10)를 얻을 수 있다.
이상과 같은 본 발명에 의한 칩 스케일 패키지 제조 방법에 따르면, 리드프레임을 이용하여 칩 스케일 패키지를 제조할 수 있어 기존의 공정 및 설비를 이용할 수 있고 신규의 부재가 필요하지 않아 생산 원가를 절감시키는 효과를 얻을 수 있다.

Claims (2)

  1. ⒜ 마주보는 리드들의 말단 사이에 본딩패드가 위치하도록 반도체 칩을 부착시키는 반도체 칩 실장 단계, ⒝상기 본딩패드와 상기 리드를 본딩와이어로 연결하는 와이어 본딩 단계, ⒞ 상기 반도체 칩의 상면과 상기 본딩와이어 및 그 접합 부위를 봉지하는 몰딩 단계, 및 ⒟ 상기 리드를 실장에 적합한 형태로 성형하는 리드 성형 단계를 포함하는 것을 특징으로 하는 칩 스케일 패키지 제조 방법.
  2. 제 1항에 있어서, 상기 몰딩 단계 후에 반도체 칩의 측면과 하면을 코팅하는 단계를 더 진행하는 것을 특징으로 하는 칩 스케일 패키지 제조 방법.
KR1020000001307A 2000-01-12 2000-01-12 칩 스케일 패키지 제조 방법 KR20010069064A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000001307A KR20010069064A (ko) 2000-01-12 2000-01-12 칩 스케일 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000001307A KR20010069064A (ko) 2000-01-12 2000-01-12 칩 스케일 패키지 제조 방법

Publications (1)

Publication Number Publication Date
KR20010069064A true KR20010069064A (ko) 2001-07-23

Family

ID=19638000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000001307A KR20010069064A (ko) 2000-01-12 2000-01-12 칩 스케일 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR20010069064A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101367269B1 (ko) * 2008-04-25 2014-02-25 선문대학교 산학협력단 Ｐｓｄ 센서를 이용한 3차원 위치 측정 시스템 및 그의제어 방법과 발광 마커 유닛
KR101707767B1 (ko) 2016-03-15 2017-02-16 주식회사 참테크 칩 스케일 패키지의 성형방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101367269B1 (ko) * 2008-04-25 2014-02-25 선문대학교 산학협력단 Ｐｓｄ 센서를 이용한 3차원 위치 측정 시스템 및 그의제어 방법과 발광 마커 유닛
KR101707767B1 (ko) 2016-03-15 2017-02-16 주식회사 참테크 칩 스케일 패키지의 성형방법

Similar Documents

Publication Publication Date Title
US6429508B1 (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US7816187B2 (en) Method for fabricating semiconductor package free of substrate
US20080108182A1 (en) Method for fabricating semiconductor package free of substrate
US7423340B2 (en) Semiconductor package free of substrate and fabrication method thereof
JP2002110718A (ja) 半導体装置の製造方法
US6967127B2 (en) Methods for making semiconductor packages with leadframe grid arrays
KR100292033B1 (ko) 반도체칩패키지및그제조방법
US7354796B2 (en) Method for fabricating semiconductor package free of substrate
KR20020080232A (ko) 베이스 배선 기판 및 그 제조방법과 반도체 장치 및 그제조방법
KR20010069064A (ko) 칩 스케일 패키지 제조 방법
US20040061243A1 (en) Window-type semiconductor package and fabrication method thereof
KR100331072B1 (ko) 인쇄회로기판
KR100612761B1 (ko) 칩 스케일 적층 칩 패키지
KR0185514B1 (ko) 칩 스케일 패키지 및 그 제조 방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
KR200159861Y1 (ko) 반도체 패키지
KR100369501B1 (ko) 반도체패키지
KR20010056903A (ko) 칩 스케일 적층 칩 패키지와 그 제조 방법
KR19990056985A (ko) 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
JPH0992767A (ja) 複合リードフレームおよび半導体装置
KR20020085378A (ko) 절단라인을 갖는 인쇄회로기판
KR20020044274A (ko) 칩 스케일 패키지 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid