Nothing Special   »   [go: up one dir, main page]

KR19980083001A - Method for manufacturing contact hole of semiconductor device - Google Patents

Method for manufacturing contact hole of semiconductor device Download PDF

Info

Publication number
KR19980083001A
KR19980083001A KR1019970018120A KR19970018120A KR19980083001A KR 19980083001 A KR19980083001 A KR 19980083001A KR 1019970018120 A KR1019970018120 A KR 1019970018120A KR 19970018120 A KR19970018120 A KR 19970018120A KR 19980083001 A KR19980083001 A KR 19980083001A
Authority
KR
South Korea
Prior art keywords
forming
carbon rich
oxide film
contact hole
rich polymer
Prior art date
Application number
KR1019970018120A
Other languages
Korean (ko)
Inventor
이호석
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970018120A priority Critical patent/KR19980083001A/en
Publication of KR19980083001A publication Critical patent/KR19980083001A/en

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 콘택홀 제조방법에 관한 것으로, 반도체 기판 상부에 제 1 산화막과 층간 절연막 및 제 2 산화막을 순차적으로 형성한 다음, 감광막패턴을 마스크로 하여 상기 제 2 산화막을 경사지게 식각하여 홈을 형성한 다음, 상기 홈내에 일정 두께로 카본리치 폴리머를 형성하고 산소플라즈마로 이방성식각하여 카본리치폴리머 스페이서를 형성한 다음, 이를 식각장벽으로 등방석식각한 후 카본리치폴리머 스페이서를 제거하여 와인글라스 형상의 콘택홀을 형성하거나, 반도체 기판 상부에 산화막과 질화막을 형성한 다음 감광막패턴을 형성하고 그 전표면에 일정 두께의 카본리치폴리머를 형성한 다음, 산소플라즈마로 이방성식각하여 카본리치폴리머 스페이서를 형성한 후, 이를 식각장벽으로 등방성식각하여 콘택홀을 형성함으로써 건식식각 공정만으로도 재현성있는 콘택홀을 형성할 수 있어 반도체 소자의 신뢰성을 향상시킬 수 있는 기술에 관한 것이다.The present invention relates to a method for manufacturing a contact hole in a semiconductor device, and sequentially forming a first oxide film, an interlayer insulating film, and a second oxide film on a semiconductor substrate, and then using the photoresist pattern as a mask, the second oxide film is inclinedly etched to form a groove. After forming a carbon rich polymer in a predetermined thickness in the groove and anisotropically etched with oxygen plasma to form a carbon rich polymer spacer, and then isotropically etched it with an etch barrier and remove the carbon rich polymer spacer wine glass After forming a contact hole having a shape or forming an oxide film and a nitride film on the semiconductor substrate, a photoresist film pattern is formed, and a carbon rich polymer having a predetermined thickness is formed on the entire surface thereof, and then anisotropically etched with oxygen plasma to form a carbon rich polymer spacer. After forming, isotropically etch it with an etch barrier to form contact holes Type etching process alone can be formed with reproducibility the contact hole to a technique that can improve the reliability of the semiconductor device.

Description

반도체 소자의 콘택홀 제조방법Method for manufacturing contact hole of semiconductor device

본 발명은 반도체 소자의 콘택홀 제조방법에 관한 것으로, 특히 카본리치 폴리머를 이용하여 와인글라스 형상의 콘택홀을 형성하거나 미세패턴의 콘택홀 형성시 습식식각 공정없이 건식식각 공정만으로 콘택홀을 형성함으로써 반도체 소자의 신뢰성을 향상시키는 기술에 관한 것이다.The present invention relates to a method for manufacturing a contact hole of a semiconductor device, and in particular, by forming a contact hole in the shape of a wine glass using a carbon rich polymer or forming a contact hole using only a dry etching process without a wet etching process when forming a contact hole of a fine pattern. A technique for improving the reliability of a semiconductor device.

일반적으로, 반도체 소자에서 상하의 도전배선을 연결하는 콘택홀은 자체의 크기와 주변 배선과의 간격이 감소되고, 콘택홀의 지름과 깊이의 비인 에스팩트비(aspect ratio)는 증가한다.In general, the contact hole connecting the upper and lower conductive wirings in the semiconductor device is reduced in size and the distance between the peripheral wiring and the aspect ratio, which is the ratio of the diameter and the depth of the contact hole, is increased.

따라서, 다층의 도전배선을 구비하는 고집적 반도체소자에서는 콘택을 형성하기 위하여 제조 공정에서의 마스크들간의 정확하고 엄격한 정렬이 요구되어 공정여유도가 감소된다.Therefore, in a highly integrated semiconductor device having multiple conductive wirings, accurate and tight alignment between masks in a manufacturing process is required to form a contact, thereby reducing process margin.

상기 콘택홀은 간격 유지를 위하여 마스크 정렬시의 오배열 여유(misalignment tolerance), 노광 공정시의 렌즈 왜곡(lens distortion), 마스크 제작 및 사진식각 공정시의 임계크기 변화(critical dimension variation), 마스크간의 정합(registration) 등과 같은 요인들을 고려하여 마스크를 형성한다.The contact hole has misalignment tolerance during mask alignment, lens distortion during exposure process, critical dimension variation during mask fabrication and photolithography process, and between masks to maintain gaps. The mask is formed by considering factors such as registration.

또한, 콘택홀 형성시 리소그래피(Lithography) 공정의 한계를 극복하기 위하여 자기 정렬 콘택홀(self-align contact; 이하 SAC라 칭함) 형성 기술이 개발되었다.In addition, in order to overcome the limitations of the lithography process in forming the contact holes, a technology of forming a self-aligned contact hole (hereinafter referred to as SAC) has been developed.

도면에는 도시되어 있지 않으나, 종래 기술에 따른 와인글라스 형상의 콘택홀 제조방법에 대해 간단히 설명하기로 한다.Although not shown in the drawings, a method of manufacturing a wine glass contact hole according to the related art will be briefly described.

먼저, 반도체 기판 상부에 소정의 하부구조물 상부에 제 1 층간절연막과 제 2 층간절연막 및 제 3 층간절연막을 순차적으로 형성한다.First, a first interlayer insulating film, a second interlayer insulating film, and a third interlayer insulating film are sequentially formed on a predetermined lower structure on a semiconductor substrate.

그 다음, 상기 리소그래피 공정을 통해 상기 제 3 층간절연막 상부에 콘택홀을 형성할 부분을 노출시키는 감광막패턴을 형성한다.Next, a photoresist pattern is formed on the third interlayer insulating layer to expose a portion to form a contact hole through the lithography process.

다음, 상기 감광막패턴에 의해 노출되어 있는 제 3 층간절연막을 등방성 식각하여 오목한 형상의 요홈을 형성하고, 다시 상기 요홈의 저부를 이방성 식각하여 와인글라스 형상의 콘택홀을 형성한다.Next, the third interlayer insulating film exposed by the photosensitive film pattern is isotropically etched to form a concave groove, and then the bottom of the groove is anisotropically etched to form a wine glass contact hole.

상기와 같이 종래 기술에 따르면, 와인글라스 형상의 콘택홀 형성시 먼저 등방성식각 특성을 갖는 BOE 용액을 사용하여 습식공정을 진행한 다음, 다시 이방성 식각특성을 갖는 건식공정을 진행하여 콘택홀을 형성하게 된다.According to the prior art as described above, when forming the contact glass of the wine glass shape first proceeds the wet process using a BOE solution having an isotropic etching characteristic, and then proceeds to a dry process having an anisotropic etching characteristic to form a contact hole do.

그런데, 습식공정시 감광막패턴과 산화막층간의 접착이 불량하면 에칭이 심하게 발생하거나 에칭 프로파일(profile)를 일정하게 형성하는 것이 어렵게 된다.However, in the wet process, when the adhesion between the photoresist pattern and the oxide layer is poor, etching may be severe or it may be difficult to constantly form an etching profile.

그리고, 피식각층의 산화막 종류에 따라 습식식각 프로파일이 달라지게 되므로 후속공정의 금속배선 증착시 악영향을 줄 수 있는 문제점이 있다.In addition, since the wet etching profile is changed according to the type of the oxide layer of the etched layer, there is a problem that may adversely affect the deposition of metal wiring in a subsequent process.

한편, 0.1㎛ 이하의 미세 콘택홀 형성은 전자빔을 이용한 포토레지스트 마스크에 의해 패터닝을 하는데, 쓰루풋(through put)이 매우 낮고 아직까지 상용화하기에는 많은 어려움이 있다.On the other hand, the formation of fine contact holes of 0.1 μm or less is patterned by a photoresist mask using an electron beam. Throughput is very low and there are many difficulties in commercialization.

특히, 콘택홀을 형성하는 데 있어서 폴리머를 사용하는 경우 이온에너지를 최소화하여 웨이퍼 전면에 폴리머를 증착시키는 과정에서 에칭쳄버에 충격이 가해지면 입자가 많이 발생하여 이온에너지가 감소하고, 스텝커버리지(stepcoverage)가 불량하여 콘택마스크의 콘택홀 주변에 폴리머의 두께가 커지게 때문에 폴리머 스페이서의 크기 조절이 어려워 그에 따른 공정을 추가해야 하는 문제점이 있다.In particular, when a polymer is used to form a contact hole, when the etching chamber is subjected to an impact to minimize the ion energy and deposit the polymer on the front surface of the wafer, a large amount of particles are generated, thereby reducing the ion energy and step coverage. Since the thickness of the polymer increases around the contact hole of the contact mask due to poor), it is difficult to control the size of the polymer spacer, and thus, there is a problem in that a process must be added.

이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 산화막층에 경사진 요홈을 형성하고 일정 두께의 카본리치 폴리머를 형성한 다음 산소플라즈마로 이방성식각하여 카본리치 폴리머 스페이서를 형성한 후, 이를 식각장벽으로 등방성식각하여 카본리치 폴리머 스페이서를 제거하여 와인글라스 형상의 콘택홀을 형성함으로써 습식식각공정을 대체하여 추가비용을 절감하고, 건식식각 공정을 이용함으로 재현성있는 콘택홀을 형성할 수 있는 반도체 소자의 콘택홀 제조방법을 제공하는 데 그 목적이 있다.Accordingly, the present invention is to solve the above problems to form an inclined groove in the oxide layer, and to form a carbon rich polymer of a predetermined thickness, and then anisotropically etched with oxygen plasma to form a carbon rich polymer spacer, the etching barrier Isotropically etched to remove the carbon-rich polymer spacers to form a wine glass-shaped contact hole, thereby replacing the wet etching process, thereby reducing additional costs, and using a dry etching process to form reproducible contact holes. It is an object of the present invention to provide a method for manufacturing a contact hole.

또 다른 목적은 반도체 기판 상부에 산화막과 층간절연막을 형성한 다음 감광막패턴을 형성하고 그 전표면에 일정 두께의 카본리치폴리머를 형성한 다음, 산소 플라즈마로 이방성식각하여 카본리치 폴리머 스페이서를 형성한 후, 상기 감광막패턴 및 카본리치폴리머 스페이서를 식각장벽으로 하여 콘택홀을 형성함으로써 일련의 공정을 일괄적으로 실시하므로 추가비용이 절감되어 반도체 소자의 신뢰성 향상시키는 반도체 소자의 제조방법을 제공하는 데 목적이 있다.Another object is to form an oxide film and an interlayer insulating film on a semiconductor substrate, and then to form a photoresist pattern, a carbon rich polymer having a predetermined thickness on the entire surface thereof, and then anisotropically etch it with oxygen plasma to form a carbon rich polymer spacer. The purpose of the present invention is to provide a method for fabricating a semiconductor device in which a series of processes are performed in a batch by forming contact holes using the photoresist pattern and the carbon rich polymer spacer as etch barriers, thereby improving reliability of the semiconductor device. have.

도 1a 내지 도 1e는 본 발명의 일실시예에 따른 반도체 소자의 콘택홀 제조공정도1A to 1E are diagrams illustrating a manufacturing process of a contact hole in a semiconductor device according to an embodiment of the present invention.

도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 반도체 소자의 콘택홀 제조공정도2A to 2D are diagrams illustrating a manufacturing process of a contact hole in a semiconductor device according to another embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

11, 31 : 반도체 기판13, 33 : 제 1 산화막11, 31: semiconductor substrate 13, 33: first oxide film

15, 35 : 층간절연막17 : 제 2 산화막15, 35: interlayer insulating film 17: second oxide film

19, 37 : 감광막패턴21, 39 : 카본리치 폴리머19, 37: photoresist pattern 21, 39: carbon rich polymer

23, 41 : 카본리치폴리머 스페이서25, 43 : 콘택홀23, 41: carbon rich polymer spacer 25, 43: contact hole

상기 목적을 달성하기 위해 본 발명의 일실시예에 따른 반도체 소자의 콘택홀 제조방법은;Contact hole manufacturing method of a semiconductor device according to an embodiment of the present invention to achieve the above object;

반도체 기판 상부에 제 1 산화막과 층간절연막 및 제 2 산화막을 순차적으로 형성하는 공정과;Sequentially forming a first oxide film, an interlayer insulating film, and a second oxide film on the semiconductor substrate;

상기 제 2 산화막 상부에 콘택용 감광막패턴을 형성하는 공정과;Forming a contact photoresist pattern on the second oxide film;

상기 감광막패턴을 마스크로 건식식각하여 상기 제 2 산화막을 경사지게 형성하되 상기 층간절연막의 콘택부분 표면이 노출되는 제 2 산화막패턴을 형성하는 공정과,Dry etching the photoresist pattern with a mask to form a second oxide film inclined, but forming a second oxide film pattern exposing a contact portion surface of the interlayer insulating film;

상기 구조의 전표면에 카본리치 폴리머를 형성하는 공정과;Forming a carbon rich polymer on the entire surface of the structure;

상기 카본리치 폴리머를 산소플라즈마로 이방성식각하여 상기 제 2 산화막패턴 측벽에 카본리치 폴리머 스페이서를 형성하는 공정과;Anisotropically etching the carbon rich polymer with oxygen plasma to form a carbon rich polymer spacer on the sidewalls of the second oxide film pattern;

상기 감광막패턴 및 카본리치 스페이서를 식각장벽으로 이용하여 상기 반도체 기판이 노출될 때까지 식각하여 콘택홀을 형성하는 공정을 특징으로 한다.And forming a contact hole by using the photoresist pattern and the carbon rich spacer as an etch barrier until the semiconductor substrate is exposed.

또한, 본 발명의 다른 실시예에 따른 반도체 소자의 콘택홀 제조방법은;In addition, the contact hole manufacturing method of a semiconductor device according to another embodiment of the present invention;

반도체 기판 상부에 산화막과 층간절연막을 순차적으로 형성하는 공정과;Sequentially forming an oxide film and an interlayer insulating film on the semiconductor substrate;

상기 층간절연막 상부에 콘택용 감광막패턴을 형성하는 공정과;Forming a contact photoresist pattern on the interlayer insulating film;

상기 구조의 전표면에 카본리치 폴리머를 형성하는 공정과;Forming a carbon rich polymer on the entire surface of the structure;

상기 카본리치 폴리머를 이방성식각하여 상기 감광막패턴 측벽에 카본리치 폴리머 스페이서를 형성하는 공정과;Anisotropically etching the carbon rich polymer to form a carbon rich polymer spacer on the sidewalls of the photoresist pattern;

상기 감광막패턴 및 카본리치 스페이서를 식각장벽으로 이용하여 상기 반도체 기판이 노출될때까지 식각하여 콘택홀을 형성하는 공정을 특징으로 한다.And forming a contact hole by using the photoresist pattern and the carbon rich spacer as an etch barrier until the semiconductor substrate is exposed.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 콘택홀 제조방법에 대하여 상세히 설명을 하기로 한다.Hereinafter, a method for manufacturing a contact hole of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1e 는 본 발명의 일실시예에 따른 반도체 소자의 콘택홀 제조공정도이다.1A to 1E are diagrams illustrating a process of manufacturing a contact hole in a semiconductor device according to an embodiment of the present invention.

먼저, 반도체 기판(11) 상부에 소정의 하부구조물들(도시 않됨), 예를 들어 소자분리 산화막과 모스전계효과 트랜지스터, 비트선 및 캐패시터등을 형성한 다음, 제 1 산화막(13)과 층간절연막(15) 및 제 2 산화막(17)을 순차적으로 형성한다.First, predetermined lower structures (not shown) are formed on the semiconductor substrate 11, for example, an element isolation oxide film, a MOS field effect transistor, a bit line, a capacitor, and the like, and then a first oxide film 13 and an interlayer insulating film. 15 and the second oxide film 17 are sequentially formed.

이때, 상기 층간절연막(15)은 질화막 또는 질소가 다량 함유된 산화막을 이용한다.In this case, the interlayer insulating film 15 may be formed of a nitride film or an oxide film containing a large amount of nitrogen.

다음, 상기 층간절연막(15) 상부에 콘택으로 예정된 부분에 감광막패턴(19)을 형성한다.(도 1a 참조)Next, a photosensitive film pattern 19 is formed on a portion of the interlayer insulating film 15 to be contacted (see FIG. 1A).

그 다음, 상기 감광막패턴(19)을 마스크로 경사지게 건식식각하되 상기 층간 절연막(15)의 콘택부분이 노출되도록 식각한다.(도 1b 참조)Then, the photoresist layer pattern 19 is etched in an inclined manner with a mask, and the photoresist layer pattern 19 is etched so that the contact portion of the interlayer insulating layer 15 is exposed.

다음, 상기 구조의 전표면에 카본(C)/플로우린(F) 으로 구성된 카본리치 폴리머(21)을 일정 두께로 형성한다.Next, the carbon rich polymer 21 composed of carbon (C) / flowlin (F) is formed to a predetermined thickness on the entire surface of the structure.

이때, 상기 카본리치 폴리머(21)는 카본의 높은 조성비를 갖게 된다.(도 1c 참조)At this time, the carbon rich polymer 21 has a high composition ratio of carbon (see FIG. 1C).

그 다음, 상기 카본리치 폴리머(21)를 산소플라즈마로 이방성식각하여 상기 감광막패턴(19) 및 제 2 산화막(17)패턴 측벽에 카본리치 폴리머 스페이서(23)을 형성한다.Next, the carbon rich polymer 21 is anisotropically etched with oxygen plasma to form carbon rich polymer spacers 23 on sidewalls of the photoresist pattern 19 and the second oxide layer 17.

이때, 상기 층간절연막(15)의 콘택부분을 노출시킨다.(도 1d 참조)At this time, the contact portion of the interlayer insulating film 15 is exposed (see FIG. 1D).

다음, 상기 감광막패턴(19) 및 제 2 산화막(17) 패턴 측벽에 형성된 카본리치 폴리머 스페이서(23)을 측벽장벽으로 이용하여 상기 층간절연막(15) 및 제 1 산화막(13)의 식각 선택비가 1 : 1 인 비율로 식각하여 와인글라스 형상의 콘택홀(25)을 형성한다.Next, using the carbon rich polymer spacers 23 formed on the sidewalls of the photoresist pattern 19 and the second oxide layer 17 as sidewall barriers, the etch selectivity of the interlayer insulating layer 15 and the first oxide layer 13 is 1. Etching at a ratio of 1 to form a wine glass-shaped contact hole 25.

그 다음, 상기 콘택홀(25)내에 남아있는 감광막(19) 및 카본리치 폴리머 스페이서(23)를 산소플라즈마를 이용한 등방성식각하여 제거한다.(도 1e 참조)Then, the photoresist film 19 and the carbon rich polymer spacer 23 remaining in the contact hole 25 are removed by isotropic etching using oxygen plasma (see FIG. 1E).

도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 반도체 소자의 콘택홀 제조공정도이다.2A to 2D are diagrams illustrating a process of manufacturing a contact hole in a semiconductor device according to another exemplary embodiment of the present invention.

먼저, 반도체 기판(31) 상부에 소정의 하부구조물들(도시 않됨), 예를 들어 소자분리 산화막과 모스전계효과 트랜지스터, 비트선 및 캐패시터 등을 형성한 다음, 제 1 산화막(33)과 층간절연막(35)을 순차적으로 형성한다.First, predetermined lower structures (not shown) are formed on the semiconductor substrate 31, for example, an element isolation oxide film, a MOS field effect transistor, a bit line, a capacitor, and the like, and then a first oxide film 33 and an interlayer insulating film. (35) is formed sequentially.

이때, 층간절연막(35)은 질화막이나 질소가 다량 함유된 산화막으로 형성된다.At this time, the interlayer insulating film 35 is formed of a nitride film or an oxide film containing a large amount of nitrogen.

다음, 상기 층간절연막(35) 상부에 콘택으로 예정된 부분에 감광막패턴(37)을 형성한다.(도 2a 참조)Next, a photosensitive film pattern 37 is formed on a portion of the interlayer insulating film 35 that is intended to be a contact. (See FIG. 2A).

그 다음, 상기 구조의 전표면에 카본(C)/플로우린(F)으로 구성된 카본리치 폴리머(39)을 일정 두께로 형성한다.Next, a carbon rich polymer 39 composed of carbon (C) / flowlin (F) is formed on the entire surface of the structure to a predetermined thickness.

이때, 상기 카본리치 폴리머(39)는 카본의 높은 조성비를 갖게 된다.(도 2b 참조)At this time, the carbon rich polymer 39 has a high composition ratio of carbon (see FIG. 2B).

그 다음, 상기 카본리치 폴리머(39)에 산소플라즈마로 이방성식각하여 상기 감광막패턴(37) 측벽에 카본리치 폴리머 스페이서(41)을 형성한다.Then, the carbon rich polymer 39 is anisotropically etched with oxygen plasma to form the carbon rich polymer spacers 41 on the sidewalls of the photoresist pattern 37.

이때, 상기 층간절연막(35)의 콘택부분을 노출시키며, 상기 카본리치 폴리머 스페이서(41)의 크기는 카본리치 폴리머(39)의 증착조건을 조절하게 되면 임의로 조절할 수 있게 된다.(도 1c 참조)In this case, the contact portion of the interlayer insulating layer 35 is exposed, and the size of the carbon rich polymer spacers 41 may be arbitrarily adjusted by controlling the deposition conditions of the carbon rich polymer 39 (see FIG. 1C).

다음, 상기 감광막패턴(37) 및 카본리치 폴리머 스페이서(41)을 측벽장벽으로 이용하여 상기 질화막(35) 및 산화막(33)의 식각 선택비가 1 : 1 인 비율로 식각하여 콘택홀(43)을 형성한다.Next, the contact hole 43 is etched by using the photoresist pattern 37 and the carbon rich polymer spacer 41 as sidewall barriers in an etch selectivity ratio of the nitride film 35 and the oxide film 33 at a ratio of 1: 1. Form.

그 다음, 상기 콘택홀(43)내에 남아있는 감광막(37) 및 카본리치 폴리머 스페이서(41)를 산소플라즈마로 등방성식각하여 제거한다.(도 1d 참조)Then, the photoresist film 37 and the carbon rich polymer spacer 41 remaining in the contact hole 43 are removed by isotropic etching with oxygen plasma (see FIG. 1D).

상기한 바와 같이 본 발명에 따르면, 카본리치 폴리머를 이용하여 와인글라스 형상의 콘택홀을 형성하거나 미세패턴의 콘택홀 형성시 습식식각 공정없이 건식식각 공정만으로 콘택홀을 형성함으로써 재현성 있는 콘택홀을 형성할 수 있으며, 일련의 공정을 일괄적으로 실시, 공정을 단순화하여 추가 장비에 대한 비용이 절감되어 반도체 소자의 신뢰성을 향상시키는 이점이 있다.As described above, according to the present invention, a reproducible contact hole is formed by forming a contact hole having a wine glass shape using a carbon rich polymer or forming a contact hole using only a dry etching process without a wet etching process when forming a contact hole of a fine pattern. In addition, by carrying out a series of processes in a batch, the process is simplified to reduce the cost of additional equipment has the advantage of improving the reliability of the semiconductor device.

Claims (6)

반도체 기판 상부에 제 1 산화막과 층간 절연막 및 제 2 산화막을 순차적으로 형성하는 공정과,Sequentially forming a first oxide film, an interlayer insulating film, and a second oxide film on the semiconductor substrate; 상기 제 2 산화막 상부에 콘택용 감광막패턴을 형성하는 공정과,Forming a contact photoresist pattern on the second oxide film; 상기 감광막패턴을 마스크로 건식식각하여 상기 제 2 산화막을 경사지게 형성하되 상기 층간절연막의 콘택부분 표면이 노출되는 제 2 산화막패턴을 형성하는 공정과,Dry etching the photoresist pattern with a mask to form a second oxide film inclined, but forming a second oxide film pattern exposing a contact portion surface of the interlayer insulating film; 상기 구조의 전표면에 카본리치 폴리머를 형성하는 공정과,Forming a carbon rich polymer on the entire surface of the structure; 상기 카본리치 폴리머를 산소플라즈마로 이방성식각하여 상기 제 2 산화막패턴 측벽에 카본리치 폴리머 스페이서를 형성하는 공정과,Anisotropically etching the carbon rich polymer with oxygen plasma to form a carbon rich polymer spacer on the sidewalls of the second oxide film pattern; 상기 감광막패턴 및 카본리치 스페이서를 식각장벽으로 이용하여 상기 반도체 기판이 노출될 때까지 식각하여 콘택홀을 형성하는 공정을 특징으로 하는 반도체 소자의 콘택홀 제조방법.And forming a contact hole by using the photoresist pattern and the carbon rich spacer as an etch barrier until the semiconductor substrate is exposed. 제 1 항에 있어서, 상기 층간절연막은 질화막이나 질소가 다량 함유된 산화막으로 형성된 것을 특징으로 하는 반도체 소자의 콘택홀 제조방법.2. The method of claim 1, wherein the interlayer insulating film is formed of a nitride film or an oxide film containing a large amount of nitrogen. 제 1 항에 있어서, 상기 층간절연막과 제 1 산화막의 식각선택비는 1 : 1 인 비율로 동시에 제거하는 것을 특징으로 하는 반도체 소자의 콘택홀 제조방법.The method of claim 1, wherein an etching selectivity of the interlayer insulating layer and the first oxide layer is simultaneously removed at a ratio of 1: 1. 반도체 기판 상부에 산화막과 층간절연막을 순차적으로 형성하는 공정과,Sequentially forming an oxide film and an interlayer insulating film on the semiconductor substrate; 상기 층간절연막 상부에 콘택용 감광막패턴을 형성하는 공정과,Forming a contact photoresist pattern on the interlayer insulating film; 상기 구조의 전표면에 카본리치 폴리머를 형성하는 공정과,Forming a carbon rich polymer on the entire surface of the structure; 상기 카본리치 폴리머를 이방성식각하여 상기 감광막패턴 측벽에 카본리치 폴리머 스페이서를 형성하는 공정과,Anisotropically etching the carbon rich polymer to form a carbon rich polymer spacer on sidewalls of the photoresist pattern; 상기 감광막패턴 및 카본리치 스페이서를 식각장벽으로 이용하여 상기 반도체 기판이 노출될때까지 식각하여 콘택홀을 형성하는 공정을 특징으로 하는 반도체 소자의 콘택홀 제조방법.And forming a contact hole by using the photoresist pattern and the carbon rich spacer as an etch barrier until the semiconductor substrate is exposed. 제 4 항에 있어서, 상기 층간절연막은 질화막이나 질소가 다량 함유된 산화막으로 형성된 것을 특징으로 하는 반도체 소자의 콘택홀 제조방법.5. The method of claim 4, wherein the interlayer insulating film is formed of a nitride film or an oxide film containing a large amount of nitrogen. 제 4 항에 있어서, 상기 층간절연막과 제 1 산화막의 식각선택비는 1 : 1 인 비율로 동시에 제거하는 것을 특징으로 하는 반도체 소자의 콘택홀 제조방법.The method of claim 4, wherein an etching selectivity of the interlayer insulating layer and the first oxide layer is simultaneously removed at a ratio of 1: 1.
KR1019970018120A 1997-05-10 1997-05-10 Method for manufacturing contact hole of semiconductor device KR19980083001A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970018120A KR19980083001A (en) 1997-05-10 1997-05-10 Method for manufacturing contact hole of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018120A KR19980083001A (en) 1997-05-10 1997-05-10 Method for manufacturing contact hole of semiconductor device

Publications (1)

Publication Number Publication Date
KR19980083001A true KR19980083001A (en) 1998-12-05

Family

ID=65990647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018120A KR19980083001A (en) 1997-05-10 1997-05-10 Method for manufacturing contact hole of semiconductor device

Country Status (1)

Country Link
KR (1) KR19980083001A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382615B1 (en) * 2001-06-21 2003-05-09 주식회사 하이닉스반도체 Method for forming via hole
KR100484879B1 (en) * 2002-09-05 2005-04-22 동부아남반도체 주식회사 Method for forming a floating gate in a semiconductor flash cell

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637072A (en) * 1992-07-15 1994-02-10 Kawasaki Steel Corp Taper etching method
KR950014945A (en) * 1993-11-19 1995-06-16 이헌조 LCD injection device
KR19980012060U (en) * 1996-08-24 1998-05-25 이종수 Mounting structure of rubber contact plate for shock absorber between movable contactor support and frame of magnetic contactor
US5882535A (en) * 1997-02-04 1999-03-16 Micron Technology, Inc. Method for forming a hole in a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637072A (en) * 1992-07-15 1994-02-10 Kawasaki Steel Corp Taper etching method
KR950014945A (en) * 1993-11-19 1995-06-16 이헌조 LCD injection device
KR19980012060U (en) * 1996-08-24 1998-05-25 이종수 Mounting structure of rubber contact plate for shock absorber between movable contactor support and frame of magnetic contactor
US5882535A (en) * 1997-02-04 1999-03-16 Micron Technology, Inc. Method for forming a hole in a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382615B1 (en) * 2001-06-21 2003-05-09 주식회사 하이닉스반도체 Method for forming via hole
KR100484879B1 (en) * 2002-09-05 2005-04-22 동부아남반도체 주식회사 Method for forming a floating gate in a semiconductor flash cell

Similar Documents

Publication Publication Date Title
KR100248144B1 (en) Method of forming contact of semicondcutor device
KR100223832B1 (en) Method of manufacturing semiconductor device
JPH11312792A (en) Manufacture of capacitor for dram cell
KR0170899B1 (en) Method of manufacturing contact hole of semiconductor device
KR100527577B1 (en) Fabricating method for semiconductor device
KR100367495B1 (en) Method for manufacturing contact hole in semiconductor device
KR19980083001A (en) Method for manufacturing contact hole of semiconductor device
KR100367493B1 (en) Method for manufacturing semiconductor device
KR100346449B1 (en) Manufacturing method for semiconductor device
KR100197655B1 (en) Process for forming contact hole in semiconductor device
KR0166824B1 (en) Semiconductor device manufacturing method
KR100583120B1 (en) Manufacturing method for semiconductor device
KR100198637B1 (en) Fabricating method of semiconductor device
KR100275334B1 (en) Method for manufacturing semiconductor device
KR100256809B1 (en) Method for forming contact hole in semiconductor device
KR100434962B1 (en) Method of forming contact hole of semiconductor device without additional process for removing etch stop pattern
KR100258368B1 (en) Manufacturing method of contact of semiconductor device
KR100248143B1 (en) Method of forming contact of semicondcutor device
KR100275934B1 (en) A method for forming fine concuctive line of semiconductor device
KR0126641B1 (en) Manufacturing method of semiconductor device
KR100367494B1 (en) Method for manufacturing contact hole in semiconductor device
KR970007821B1 (en) Contact forming method of semiconductor device
KR100369867B1 (en) Method for manufacturing semiconductor device
KR0139575B1 (en) Method of manufacture in semiconductor device
KR0134109B1 (en) Fabrication method of contact hole in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application