KR102711823B1 - 반도체 제조 공정에서 증착 모델을 적용하는 방법 - Google Patents
반도체 제조 공정에서 증착 모델을 적용하는 방법 Download PDFInfo
- Publication number
- KR102711823B1 KR102711823B1 KR1020227000106A KR20227000106A KR102711823B1 KR 102711823 B1 KR102711823 B1 KR 102711823B1 KR 1020227000106 A KR1020227000106 A KR 1020227000106A KR 20227000106 A KR20227000106 A KR 20227000106A KR 102711823 B1 KR102711823 B1 KR 102711823B1
- Authority
- KR
- South Korea
- Prior art keywords
- deposition
- profile
- metrology target
- substrate
- target design
- Prior art date
Links
- 230000008021 deposition Effects 0.000 title claims abstract description 215
- 238000004519 manufacturing process Methods 0.000 title abstract description 55
- 239000004065 semiconductor Substances 0.000 title abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 213
- 239000000758 substrate Substances 0.000 claims abstract description 181
- 238000013461 design Methods 0.000 claims abstract description 154
- 238000010801 machine learning Methods 0.000 claims abstract description 17
- 238000012549 training Methods 0.000 claims abstract description 16
- 230000005855 radiation Effects 0.000 claims description 108
- 230000008569 process Effects 0.000 claims description 96
- 238000005259 measurement Methods 0.000 claims description 42
- 238000000206 photolithography Methods 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 32
- 210000001747 pupil Anatomy 0.000 claims description 30
- 238000005137 deposition process Methods 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 10
- 238000000151 deposition Methods 0.000 description 186
- 238000000059 patterning Methods 0.000 description 87
- 239000010410 layer Substances 0.000 description 79
- 230000003287 optical effect Effects 0.000 description 52
- 235000012431 wafers Nutrition 0.000 description 47
- 238000005286 illumination Methods 0.000 description 33
- 238000009826 distribution Methods 0.000 description 28
- 238000001459 lithography Methods 0.000 description 25
- 238000013528 artificial neural network Methods 0.000 description 21
- 238000004891 communication Methods 0.000 description 17
- 238000007689 inspection Methods 0.000 description 17
- 238000012545 processing Methods 0.000 description 17
- 230000015654 memory Effects 0.000 description 15
- 238000004088 simulation Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 230000002708 enhancing effect Effects 0.000 description 13
- 230000010287 polarization Effects 0.000 description 13
- 238000003860 storage Methods 0.000 description 12
- 238000001228 spectrum Methods 0.000 description 11
- 238000011161 development Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 230000000737 periodic effect Effects 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 9
- 230000018109 developmental process Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 238000003384 imaging method Methods 0.000 description 8
- 230000000670 limiting effect Effects 0.000 description 8
- 230000001537 neural effect Effects 0.000 description 8
- 238000012876 topography Methods 0.000 description 8
- 239000013598 vector Substances 0.000 description 8
- 238000004590 computer program Methods 0.000 description 7
- 238000010894 electron beam technology Methods 0.000 description 7
- 230000033001 locomotion Effects 0.000 description 7
- 230000004075 alteration Effects 0.000 description 6
- 239000000356 contaminant Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 238000007654 immersion Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 230000000007 visual effect Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000010008 shearing Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000003750 conditioning effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 3
- 229910052753 mercury Inorganic materials 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 238000009304 pastoral farming Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 230000001143 conditioned effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000005405 multipole Effects 0.000 description 2
- 210000002569 neuron Anatomy 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000012634 optical imaging Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 230000000638 stimulation Effects 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 238000012800 visualization Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 210000003050 axon Anatomy 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000276 deep-ultraviolet lithography Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000012417 linear regression Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 230000005381 magnetic domain Effects 0.000 description 1
- 238000011326 mechanical measurement Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001127 nanoimprint lithography Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000000399 optical microscopy Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 230000037452 priming Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000000306 recurrent effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70681—Metrology strategies
- G03F7/70683—Mark designs
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/706835—Metrology information management or control
- G03F7/706839—Modelling, e.g. modelling scattering or solving inverse problems
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
반도체 제조 공정에서 증착 모델을 적용하는 방법이 설명된다. 상기 방법은 증착 모델을 사용하여 기판의 증착 프로파일을 예측하는 단계; 및 예측된 증착 프로파일을 사용하여 메트롤로지 타겟 디자인을 향상시키는 단계를 포함한다. 증착 모델은 물리적 웨이퍼의 층으로부터의 실험적 단면 프로파일 정보를 사용하여 캘리브레이션된다. 일부 실시예들에서, 증착 모델은 기계 학습 모델이고, 증착 모델을 캘리브레이션하는 것은 기계 학습 모델을 트레이닝하는 것을 포함한다. 메트롤로지 타겟 디자인은, 예를 들어 정렬 메트롤로지 타겟 디자인 또는 오버레이 메트롤로지 타겟 디자인을 포함할 수 있다.
Description
본 출원은 2019년 7월 3일에 출원된 US 출원 62/870,432의 우선권을 주장하며, 이는 본 명세서에서 그 전문이 인용참조된다.
본 명세서의 기재내용은 일반적으로 마스크 제조 및 패터닝 공정들에 관한 것이다. 특히, 본 기재내용은 반도체 제조 공정에서의 증착 모델 적용에 관한 것이다.
리소그래피 투영 장치는, 예를 들어 집적 회로(IC)의 제조 시에 사용될 수 있다. 패터닝 디바이스(예를 들어, 마스크)는 IC의 개별층에 대응하는 패턴("디자인 레이아웃")을 포함하거나 제공할 수 있으며, 패터닝 디바이스 상의 패턴을 통해 타겟부를 조사(irradiate)하는 것과 같은 방법들에 의해, 이 패턴이 방사선-감응재("레지스트")층으로 코팅된 기판(예를 들어, 실리콘 웨이퍼) 상의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부 상으로 전사(transfer)될 수 있다. 일반적으로, 단일 기판은 리소그래피 투영 장치에 의해 패턴이 한 번에 한 타겟부씩 연속적으로 전사되는 복수의 인접한 타겟부들을 포함한다. 일 형태의 리소그래피 투영 장치에서는 전체 패터닝 디바이스 상의 패턴이 한 타겟부 상으로 한 번에 전사된다. 이러한 장치는 통상적으로 스테퍼(stepper)라 칭해진다. 통상적으로 스텝-앤드-스캔(step-and-scan) 장치라 칭해지는 대안적인 장치에서는 투영 빔이 주어진 기준 방향("스캐닝" 방향)으로 패터닝 디바이스에 걸쳐 스캐닝하는 한편, 동시에 이 기준 방향과 평행하게 또는 역-평행하게(anti-parallel) 기판이 이동된다. 패터닝 디바이스 상의 패턴의 상이한 부분들이 점진적으로 한 타겟부에 전사된다. 일반적으로, 리소그래피 투영 장치가 축소율(M)(예를 들어, 4)을 갖기 때문에, 기판이 이동되는 속력(F)은 투영 빔이 패터닝 디바이스를 스캐닝하는 속력의 1/M 배가 될 것이다. 본 명세서에 서술된 바와 같은 리소그래피 디바이스들에 관련된 더 많은 정보는, 예를 들어 본 명세서에서 인용참조되는 US 6,046,792로부터 얻을 수 있다.
패터닝 디바이스로부터 기판으로 패턴을 전사하기에 앞서, 기판은 전처리(priming), 레지스트 코팅 및 소프트 베이크(soft bake)와 같은 다양한 절차들을 거칠 수 있다. 노광 이후, 기판은 노광-후 베이크(post-exposure bake: PEB), 현상, 하드 베이크(hard bake) 및 전사된 패턴의 측정/검사와 같은 다른 절차들("노광-후 절차들")을 거칠 수 있다. 이러한 일련의 절차들은 디바이스, 예컨대 IC의 개별층을 구성하는 기초로서 사용된다. 그 후, 기판은 에칭, 이온-주입(도핑), 금속화(metallization), 산화, 증착, 화학-기계적 연마 등과 같은 다양한 공정들을 거칠 수 있으며, 이는 모두 디바이스의 개별층을 마무리하도록 의도된다. 디바이스에서 여러 층이 요구되는 경우, 각각의 층에 대해 전체 과정 또는 그 변형이 반복된다. 최후에는, 디바이스가 기판 상의 각 타겟부에 존재할 것이다. 그 후, 이 디바이스들은 다이싱(dicing) 또는 소잉(sawing)과 같은 기술에 의해 서로 분리되며, 개개의 디바이스들은 핀에 연결되는 캐리어 등에 장착될 수 있다.
따라서, 반도체 디바이스들과 같은 디바이스들을 제조하는 것은 통상적으로 디바이스들의 다양한 피처(feature)들 및 다수 층들을 형성하기 위해 다수의 제작 공정들을 이용하여 기판(예를 들어, 반도체 웨이퍼)을 처리하는 것을 수반한다. 이러한 층들 및 피처들은 통상적으로, 예를 들어 증착, 리소그래피, 에칭, 증착, 화학-기계적 연마, 및 이온 주입을 이용하여 제조되고 처리된다. 다수 디바이스들은 기판의 복수의 다이들 상에 제작된 후, 개별적인 디바이스들로 분리될 수 있다. 이 디바이스 제조 공정은 패터닝 공정으로 간주될 수 있다. 패터닝 공정은 기판에 패터닝 디바이스 상의 패턴을 전사하기 위해 리소그래피 장치에서 패터닝 디바이스를 이용하는 광학 및/또는 나노임프린트(nanoimprint) 리소그래피와 같은 패터닝 단계를 수반하며, 통상적이지만 선택적으로 현상 장치에 의한 레지스트 현상, 베이크 툴을 이용한 기판의 베이킹, 에칭 장치를 이용하는 패턴을 이용한 에칭, 증착 등과 같은 1 이상의 관련 패턴 처리 단계를 수반한다.
유의되는 바와 같이, 리소그래피는 IC와 같은 디바이스의 제조에 있어서 중심 단계이며, 이때 기판들 상에 형성된 패턴들은 마이크로프로세서, 메모리 칩 등과 같은 디바이스의 기능 요소들을 정의한다. 또한, 유사한 리소그래피 기술들이 평판 디스플레이(flat panel display), MEMS(micro-electro mechanical systems) 및 다른 디바이스들의 형성에 사용된다.
반도체 제조 공정이 계속해서 진보함에 따라, 통상적으로 "무어의 법칙"이라 칭하는 추세를 따라 기능 요소들의 치수들이 계속 감소되는 한편, 디바이스 당 트랜지스터와 같은 기능 요소들의 수는 수십 년에 걸쳐 꾸준히 증가하였다. 현 기술 수준에서, 디바이스들의 층들은 심(deep)-자외선 조명 소스로부터의 조명을 이용하여 기판 상에 디자인 레이아웃을 투영하는 리소그래피 투영 장치들을 이용하여 제조되어, 100 nm보다 훨씬 낮은 치수들, 즉 조명 소스(예를 들어, 193 nm 조명 소스)로부터의 방사선의 파장의 절반보다 작은 치수들을 갖는 개별적인 기능 요소들을 생성한다.
리소그래피 투영 장치의 전형적인 분해능 한계보다 작은 치수들을 갖는 피처들이 프린트되는 이 공정은 통상적으로 분해능 공식 CD = k1×λ/NA에 따른 저(low)-k1 리소그래피로서 알려져 있으며, 이때 λ는 채택되는 방사선의 파장(통상적으로, 대부분의 경우 248 nm 또는 193 nm)이고, NA는 리소그래피 투영 장치 내의 투영 광학기의 개구수(numerical aperture)이며, CD는 "임계 치수" -일반적으로, 프린트되는 최소 피처 크기- 이고, k1은 경험적인 분해능 인자이다. 일반적으로, k1이 작을수록, 특정한 전기적 기능 및 성능을 달성하기 위하여 설계자에 의해 계획된 형상 및 치수들과 비슷한 패턴을 기판 상에 재현하기가 더 어려워진다. 이 어려움을 극복하기 위해, 정교한 미세-조정 단계들이 리소그래피 투영 장치, 디자인 레이아웃, 또는 패터닝 디바이스에 적용된다. 이들은, 예를 들어 NA 및 광 간섭성(optical coherence) 세팅들의 최적화, 맞춤 조명 방식(customized illumination schemes), 위상 시프팅 패터닝 디바이스들의 사용, 디자인 레이아웃에서의 광 근접 보정(optical proximity correction: OPC, 때로는 "광학 및 공정 보정"이라고도 함), 또는 일반적으로 "분해능 향상 기술들"(resolution enhancement techniques: RET)로 정의된 다른 방법들을 포함하며, 이에 제한되지는 않는다. 본 명세서에서 사용되는 바와 같은 "투영 광학기"라는 용어는, 예를 들어 굴절 광학기, 반사 광학기, 어퍼처(aperture) 및 카타디옵트릭(catadioptric) 광학기를 포함하는 다양한 타입의 광학 시스템들을 포괄하는 것으로서 폭넓게 해석되어야 한다. 또한, "투영 광학기"라는 용어는 집합적으로 또는 개별적으로 방사선 투영 빔을 지향, 성형 또는 제어하기 위해 이 디자인 타입들 중 어느 하나에 따라 작동하는 구성요소들을 포함할 수 있다. "투영 광학기"라는 용어는, 광학 구성요소가 리소그래피 투영 장치의 광학 경로 상의 어디에 위치되든지, 리소그래피 투영 장치 내의 여하한의 광학 구성요소를 포함할 수 있다. 투영 광학기는 방사선이 패터닝 디바이스를 지나가기 전에 소스로부터의 방사선을 성형, 조정 및/또는 투영하는 광학 구성요소들, 및/또는 방사선이 패터닝 디바이스를 지나간 후에 방사선을 성형, 조정 및/또는 투영하는 광학 구성요소들을 포함할 수 있다. 투영 광학기는 일반적으로 소스 및 패터닝 디바이스를 배제한다.
일 실시예에 따르면, 반도체 제조 공정에서 증착 모델을 적용하는 방법이 제공된다. 상기 방법은 증착 모델을 사용하여 기판의 증착 프로파일을 예측하는 단계; 및 예측된 증착 프로파일을 사용하여 메트롤로지 타겟 디자인을 향상시키는 단계를 포함한다.
일 실시예에서, 상기 방법은 물리적 웨이퍼의 층으로부터의 실험적 단면 프로파일 정보를 사용하여 증착 모델을 캘리브레이션하는 단계를 더 포함한다.
일 실시예에서, 증착 모델은 기계 학습 모델이고, 증착 모델을 캘리브레이션하는 단계는 기계 학습 모델을 트레이닝(train)하는 단계를 포함한다.
일 실시예에서, 실험적 단면 프로파일 정보는 기판의 전자 이미지와 모델을 사용하여 생성된 기판의 대응하는 전자 묘사(electronic depiction) 사이의 시각적 또는 치수 비교를 포함한다.
일 실시예에서, 메트롤로지 타겟 디자인은 정렬 메트롤로지 타겟 디자인 또는 오버레이 메트롤로지 타겟 디자인을 포함한다.
일 실시예에서, 예측된 증착 프로파일을 사용하여 메트롤로지 타겟 디자인을 향상시키는 단계는 정렬 메트롤로지 타겟 디자인의 신호 강도를 예측하고 예측된 신호 강도에 기초하여 정렬 메트롤로지 타겟 디자인을 향상시키는 단계를 포함한다.
일 실시예에서, 정렬 메트롤로지 타겟 디자인을 향상시키는 단계는 예측된 신호 강도를 최대화하도록 정렬 메트롤로지 타겟 디자인의 패턴 및/또는 1 이상의 치수를 조정하는 단계, 및/또는 증착 재료를 조정하는 단계를 포함한다.
일 실시예에서, 예측된 증착 프로파일을 사용하여 메트롤로지 타겟 디자인을 향상시키는 단계는 오버레이 메트롤로지 타겟 디자인의 신호 강도를 예측하고 예측된 신호 강도에 기초하여 오버레이 메트롤로지 타겟 디자인을 향상시키는 단계를 포함한다.
일 실시예에서, 오버레이 메트롤로지 타겟 디자인을 향상시키는 단계는 예측된 신호 강도를 최대화하도록 오버레이 메트롤로지 타겟 디자인의 패턴 및/또는 1 이상의 치수를 조정하는 단계, 및/또는 증착 재료를 조정하는 단계를 포함한다.
일 실시예에서, 상기 방법은 예측된 증착 프로파일을 사용하여 비대칭에 의해 야기되는 타겟 프로파일로부터 예측된 증착 프로파일의 편차를 결정하는 단계, 및 편차를 사용하여 측정된 메트롤로지 타겟 신호의 비대칭 성분을 예측하는 단계를 더 포함한다.
일 실시예에서, 상기 방법은 편차를 사용하여 비대칭 유도 스캐너 오프셋을 보정하는 단계를 더 포함한다. 일 실시예에서, 보정하는 단계는 측정된 메트롤로지 타겟 신호의 비대칭 성분을 제거하는 단계를 포함한다. 일 실시예에서, 측정된 메트롤로지 타겟 신호의 비대칭 성분을 제거하는 단계는 측정된 메트롤로지 타겟 신호로부터 비대칭 성분을 빼는 단계를 포함한다.
일 실시예에서, 메트롤로지 타겟 신호의 비대칭 성분은 타겟 프로파일로부터의 예측된 증착 프로파일의 편차에 기초하여 예측된다.
일 실시예에서, 상기 방법은 향상된 메트롤로지 타겟 디자인에 기초하여 오버레이 및/또는 정렬을 예측하는 단계를 포함한다.
또 다른 실시예에 따르면, 반도체 제조 공정 모델링 방법이 제공된다. 상기 방법은 증착 모델에 기초하여 기판의 증착 프로파일을 예측하는 단계; 예측된 증착 프로파일을 사용하여 메트롤로지 타겟 디자인을 향상시키는 단계; 향상된 메트롤로지 타겟 디자인에 기초하여 1 이상의 포토리소그래피 공정 파라미터를 결정하는 단계; 및 1 이상의 결정된 포토리소그래피 공정 파라미터에 기초하여 포토리소그래피 장치에 대한 조정을 결정하는 단계를 포함한다.
일 실시예에서, 1 이상의 결정된 포토리소그래피 공정 파라미터는 오버레이 또는 정렬 중 1 이상을 포함한다.
일 실시예에서, 상기 방법은 오버레이 또는 정렬에 기초하여 제 1 메트롤로지 타겟 디자인으로부터 제 2 메트롤로지 타겟 디자인으로 메트롤로지 타겟 디자인을 조정하는 단계를 더 포함한다.
일 실시예에서, 메트롤로지 타겟 디자인은 정렬 메트롤로지 타겟 디자인 또는 오버레이 메트롤로지 타겟 디자인을 포함한다.
일 실시예에서, 상기 방법은 예측된 증착 프로파일을 사용하여 비대칭에 의해 야기되는 타겟 프로파일로부터 예측된 증착 프로파일의 편차를 결정하는 단계, 및 편차를 사용하여 비대칭 유도 스캐너 오프셋을 보정하는 단계를 더 포함한다.
일 실시예에서, 상기 방법은 결정된 조정에 기초하여 포토리소그래피 장치를 조정하는 단계를 더 포함한다.
일 실시예에서, 상기 방법은 물리적 웨이퍼의 층으로부터의 실험적 단면 프로파일 정보를 사용하여 증착 모델을 캘리브레이션하는 단계를 더 포함한다.
또 다른 실시예에 따르면, 컴퓨터 프로그램 제품이 제공된다. 컴퓨터 프로그램 제품은 명령어들이 기록되어 있는 비-일시적(non-transitory) 컴퓨터 판독가능한 매체를 포함하고, 명령어들은 컴퓨터에 의해 실행될 때 앞서 설명된 방법(들)을 구현한다.
앞선 실시형태들 및 다른 실시형태들 및 특징들은 첨부된 도면들과 관련하여 다음의 특정 실시예들의 설명을 검토할 때 당업자에게 명백해질 것이다:
도 1은 일 실시예에 따른 리소그래피 장치를 개략적으로 도시하는 도면;
도 2는 일 실시예에 따른 리소그래피 셀 또는 클러스터의 일 실시예를 개략적으로 도시하는 도면;
도 3은 일 실시예에 따른 예시적인 검사 장치 및 메트롤로지 기술을 개략적으로 도시하는 도면;
도 4는 일 실시예에 따른 예시적인 검사 장치를 개략적으로 도시하는 도면;
도 5는 일 실시예에 따른 검사 장치의 조명 스폿과 메트롤로지 타겟 사이의 관계를 예시하는 도면;
도 6은 일 실시예에 따른, 측정 데이터에 기초하여 복수의 관심 변수들을 도출하는 과정을 개략적으로 도시하는 도면;
도 7a는 일 실시예에 따른 '제어를 위한 디자인(design for control)' 프로세스 흐름의 다양한 스테이지들을 나타내는 흐름도;
도 7b는 일 실시예에 따른 시각화를 위한 다양한 스테이지들을 나타내는 블록 다이어그램;
도 7c는 일 실시예에 따른, '제어를 위한 디자인' 프로세스가 공정 섭동(process perturbation)들에 대해 견고한 메트롤로지 타겟 디자인들을 결정하는 방식을 나타내는 흐름도;
도 8은 일 실시예에 따른 전형적인 STI(shallow trench isolation) 공정 흐름의 일부로서 증착을 예시하는 도면;
도 9는 일 실시예에 따른, 반도체 제조 공정에서 증착 모델을 적용하는 방법을 예시하는 도면;
도 10은 일 실시예에 따른, 저부 격자의 위에 광학적으로 불투명한 재료가 증착되어 있는 오버레이 타겟의 스택을 예시하는 도면;
도 11은 일 실시예에 따른 메트롤로지(예를 들어, 정렬, 오버레이 등) 타겟 디자인을 위한 방법의 요약을 예시하는 도면;
도 12는 일 실시예에 따른 예시적인 컴퓨터 시스템의 블록 다이어그램;
도 13은 일 실시예에 따른 도 1과 유사한 리소그래피 투영 장치의 개략적인 다이어그램;
도 14는 일 실시예에 따른 도 13의 장치의 더 상세한 도면;
도 15는 일 실시예에 따른 도 13 및 도 14의 장치의 소스 컬렉터 모듈(SO)의 더 상세한 도면이다.
도 1은 일 실시예에 따른 리소그래피 장치를 개략적으로 도시하는 도면;
도 2는 일 실시예에 따른 리소그래피 셀 또는 클러스터의 일 실시예를 개략적으로 도시하는 도면;
도 3은 일 실시예에 따른 예시적인 검사 장치 및 메트롤로지 기술을 개략적으로 도시하는 도면;
도 4는 일 실시예에 따른 예시적인 검사 장치를 개략적으로 도시하는 도면;
도 5는 일 실시예에 따른 검사 장치의 조명 스폿과 메트롤로지 타겟 사이의 관계를 예시하는 도면;
도 6은 일 실시예에 따른, 측정 데이터에 기초하여 복수의 관심 변수들을 도출하는 과정을 개략적으로 도시하는 도면;
도 7a는 일 실시예에 따른 '제어를 위한 디자인(design for control)' 프로세스 흐름의 다양한 스테이지들을 나타내는 흐름도;
도 7b는 일 실시예에 따른 시각화를 위한 다양한 스테이지들을 나타내는 블록 다이어그램;
도 7c는 일 실시예에 따른, '제어를 위한 디자인' 프로세스가 공정 섭동(process perturbation)들에 대해 견고한 메트롤로지 타겟 디자인들을 결정하는 방식을 나타내는 흐름도;
도 8은 일 실시예에 따른 전형적인 STI(shallow trench isolation) 공정 흐름의 일부로서 증착을 예시하는 도면;
도 9는 일 실시예에 따른, 반도체 제조 공정에서 증착 모델을 적용하는 방법을 예시하는 도면;
도 10은 일 실시예에 따른, 저부 격자의 위에 광학적으로 불투명한 재료가 증착되어 있는 오버레이 타겟의 스택을 예시하는 도면;
도 11은 일 실시예에 따른 메트롤로지(예를 들어, 정렬, 오버레이 등) 타겟 디자인을 위한 방법의 요약을 예시하는 도면;
도 12는 일 실시예에 따른 예시적인 컴퓨터 시스템의 블록 다이어그램;
도 13은 일 실시예에 따른 도 1과 유사한 리소그래피 투영 장치의 개략적인 다이어그램;
도 14는 일 실시예에 따른 도 13의 장치의 더 상세한 도면;
도 15는 일 실시예에 따른 도 13 및 도 14의 장치의 소스 컬렉터 모듈(SO)의 더 상세한 도면이다.
본 명세서의 기재내용은 일반적으로 마스크 제조 및 패터닝 공정들에 관한 것이다. 특히, 본 기재내용은 반도체 제조 공정에서 증착 모델을 적용하는 방법들 또는 장치들에 관한 것이다. 상기 장치들 또는 방법들은 단지 일 예시로서 정렬 및/또는 오버레이 메트롤로지 타겟 디자인 동안, 또는 다른 작업들에서 증착 모델에 기초하여 증착 프로파일을 예측하거나 달리 결정하도록 구성되는 시뮬레이션 시스템들을 포함하거나, 이와 연계될 수 있다. 아래에서 더 상세히 설명되는 바와 같이, 오버레이 및/또는 정렬은 기판(예를 들어, 웨이퍼)의 현재 층과 이전 층 사이의 상대적인 시프트 및/또는 2 이상의 디자인 피처들의 서로에 대한 상대 위치를 나타낸다. 오버레이 및/또는 정렬은 흔히 스크라이브 라인들(scribe lines) 및/또는 다른 위치들에 포함된 메트롤로지 마크들의 광학적 응답에 기초하여 결정된다. 오버레이 및/또는 정렬은 여하한의 적절한 메트롤로지 시스템, 예를 들어 스케터로메트리 시스템, 회절-기반 오버레이 시스템, 다크 필드 또는 브라이트 필드 현미경, 이미지-기반 오버레이 메트롤로지 시스템, 광학 메트롤로지 시스템 및/또는 전자 빔 메트롤로지 시스템(예를 들어, CD-SEM)에 의해 측정될 수 있다. 메트롤로지 마크들 및 광학적 응답은 통상적으로 제어를 위한 디자인 프로그램 및 메트롤로지 시스템과 같은 소프트웨어 툴들을 사용하여 모델링되어, 반도체 디바이스가 물리적으로 제조되기 전 (예를 들어, 오버레이 감소, 정렬 향상, 및/또는 다른 목적들을 위한) 기판(예를 들어, 웨이퍼) 제조 레시피 및 메트롤로지 마크 디자인의 최적화를 용이하게 한다.
반도체 제조 공정 정의를 위해(예를 들어, 에칭, 증착, 및/또는 다른 프로파일들을 모델링하거나 달리 결정하기 위해) 현재 오버레이, 정렬, 및/또는 다른 메트롤로지 마크 디자인에서 기하학적 모델이 사용된다. 예를 들어, 메트롤로지 타겟 디자인 프로그램 또는 제어를 위한 디자인 프로그램 또는 다른 유사한 툴들이 정확한 시뮬레이션을 위해 RCWA(rigorous coupled-wave analysis)로 피드백하도록 실제 기판(예를 들어, 웨이퍼)을 모델링하는 "스택"을 구성하기 위해 (많은 다른 공정 관련 입력들 중에서) 증착 프로파일, 에칭 프로파일, 및/또는 다른 프로파일들을 필요로 한다. 하지만, 기하학적 모델은 지나치게 단순하다(예를 들어, 모델은 증착을 시뮬레이션하지 않고, 모델은 일정한 에칭 깊이, 측벽 각도, 스택에서의 재료들의 에칭가능하거나 에칭가능하지 않은 이원 설명 등을 사용함). 기판(예를 들어, 웨이퍼)에 대한 증착(및/또는 에칭) 효과들은 기하학적 모델에 의해 잘 설명되지 않으며, 이는 시뮬레이션 정확성을 감소시키고, 흔히 시뮬레이션된 정렬 및/또는 오버레이 측정들과 실제 정렬 및/또는 오버레이 측정들 사이의 열악한 상관관계를 유도한다. 스케터로미터 또는 다른 메트롤로지 마크 측정 신호들은 모델링된 증착-후 프로파일들에 민감할 수 있다. 모델링된 프로파일과 실제 프로파일 간의 증착-후 프로파일 차이들은 흔히 기하학적 모델이 밀도 및 레지스트 프로파일과 같은 국부적 패턴 피처들, 및 화학적 및 물리적 불균일성과 같은 전역적 효과들을 정확하게 설명할 수 없기 때문에 야기된다.
아래에서 설명되는 시스템(들) 및 방법(들)을 사용하면, 증착이 모델링된다. 따라서, 더 정확한 시뮬레이션된 프로파일들이 메트롤로지 타겟 디자인 프로그램 또는 제어를 위한 디자인 프로그램(또는 다른 유사한 툴들)에 제공될 수 있으며, 이는 오버레이 또는 정렬 측정 신호 또는 다른 스캐너 메트롤로지 마크 신호들의 응답을 더 정확하게 시뮬레이션하도록 도와, 정렬, 오버레이 또는 다른 파라미터들의 더 정확한 예측을 달성할 수 있다.
본 시스템(들) 및 방법(들)의 (이전 기하학적 모델들과 대조적으로) 증착 모델은 증착 동안 물리적 현상 및 재료 거동을 나타내기 위해 다수 파라미터들을 사용하고, 다양한 증착 효과들을 포착함으로써 증착 후 프로파일을 재구성한다. 또한, 본 시스템(들) 및 방법(들)의 모델은 본 명세서에서 설명되는 모델링된 공정 단계들이 특정 증착 공정들을 정확하게 반영할 것을 보장하기 위해 스캐닝 전자 현미경(SEM) 단면 이미지들 및/또는 다른 측정들에 기초하여 캘리브레이션될 수 있다.
다음 단락들은 시뮬레이션 시스템들을 위한 기판의 증착 프로파일을 결정하는 방법들뿐만 아니라, 시스템 및/또는 관련 시스템들의 여러 구성요소들을 설명한다. 앞서 설명된 바와 같이, 이러한 시뮬레이션 시스템들은 예를 들어 정렬 및/또는 오버레이 메트롤로지 타겟 디자인 동안 또는 다른 작업들 동안 결정된 증착 프로파일을 사용할 수 있다.
본 명세서에서는, 집적 회로(IC)의 제조에 대하여 특히 언급되지만, 본 명세서의 기재내용은 다수의 다른 가능한 적용예들을 갖는다는 것을 이해하여야 한다. 예를 들어, 이는 집적 광학 시스템, 자기 도메인 메모리용 안내 및 검출 패턴, 액정 디스플레이 패널, 박막 자기 헤드 등의 제조 시에 채택될 수 있다. 당업자라면, 이러한 대안적인 적용예와 관련하여, 본 명세서의 "레티클", "웨이퍼" 또는 "다이"라는 용어의 어떠한 사용도 각각 "마스크", "기판" 및 "타겟부"라는 좀 더 일반적인 용어와 교환가능한 것으로 간주되어야 함을 이해할 것이다.
도 1은 리소그래피 장치(LA)의 일 실시예를 개략적으로 도시한다. 상기 장치는:
- 방사선 빔(B)(예를 들어, UV 방사선, DUV 방사선, 또는 EUV 방사선)을 컨디셔닝(condition)하도록 구성되는 조명 시스템(일루미네이터)(IL);
- 패터닝 디바이스(예를 들어, 마스크)(MA)를 지지하도록 구성되고, 소정 파라미터들에 따라 패터닝 디바이스를 정확히 위치시키도록 구성된 제 1 위치설정기(PM)에 연결되는 지지 구조체(예를 들어, 마스크 테이블)(MT);
- 기판(예를 들어, 레지스트-코팅된 웨이퍼)(W)을 유지하도록 구성되고, 소정 파라미터들에 따라 기판을 정확히 위치시키도록 구성된 제 2 위치설정기(PW)에 커플링되는 기판 테이블(예를 들어, 웨이퍼 테이블)(WT)(예를 들어, WTa, WTb 또는 둘 모두); 및
- 기판(W)의 (예를 들어, 1 이상의 다이를 포함하고, 흔히 필드라고 칭하는) 타겟부(C) 상으로 패터닝 디바이스(MA)에 의해 방사선 빔(B)에 부여된 패턴을 투영하도록 구성되는 투영 시스템(예를 들어, 굴절 투영 렌즈 시스템)(PS)을 포함한다. 투영 시스템은 기준 프레임(reference frame: RF)에 지지된다.
본 명세서에 도시된 바와 같이, 장치는 (예를 들어, 투과 마스크를 채택하는) 투과형으로 구성된다. 대안적으로, 장치는 (예를 들어, 앞서 언급된 바와 같은 타입의 프로그램가능한 거울 어레이를 채택하거나, 반사 마스크를 채택하는) 반사형으로 구성될 수 있다.
일루미네이터(IL)는 방사선 소스(SO)로부터 방사선 빔을 수용한다. 예를 들어, 소스가 엑시머 레이저(excimer laser)인 경우, 소스 및 리소그래피 장치는 별도의 개체일 수 있다. 이러한 경우, 소스는 리소그래피 장치의 일부분을 형성하는 것으로 간주되지 않으며, 방사선 빔은 예를 들어 적절한 지향 거울 및/또는 빔 익스팬더(beam expander)를 포함하는 빔 전달 시스템(BD)의 도움으로, 소스(SO)로부터 일루미네이터(IL)로 통과된다. 다른 경우, 예를 들어 소스가 수은 램프인 경우, 소스는 상기 장치의 통합부일 수 있다. 소스(SO) 및 일루미네이터(IL)는, 필요에 따라 빔 전달 시스템(BD)과 함께, 방사선 시스템이라고 칭해질 수 있다.
일루미네이터(IL)는 빔의 세기 분포를 변경할 수 있다. 일루미네이터는 일루미네이터(IL)의 퓨필 평면의 환형 구역 내에서 세기 분포가 0이 아니도록(non-zero) 방사선 빔의 반경 크기를 제한하도록 배치될 수 있다. 추가적으로 또는 대안적으로, 일루미네이터(IL)는 퓨필 평면 내의 복수의 균등하게 이격된 섹터(equally spaced sector)들에서 세기 분포가 0이 아니도록 퓨필 평면 내의 빔의 분포를 제한하도록 작동가능할 수 있다. 일루미네이터(IL)의 퓨필 평면 내의 방사선 빔의 세기 분포는 조명 모드라고 칭해질 수 있다.
일루미네이터(IL)는 빔의 (각도/공간) 세기 분포를 조정하도록 구성되는 조정기(AM)를 포함할 수 있다. 일반적으로, 일루미네이터의 퓨필 평면 내의 세기 분포의 적어도 외반경 및/또는 내반경 크기(통상적으로, 각각 외측-σ 및 내측-σ라 함)가 조정될 수 있다. 일루미네이터(IL)는 빔의 각도 분포를 변화시키도록 작동가능할 수 있다. 예를 들어, 일루미네이터는 세기 분포가 0이 아닌 퓨필 평면 내의 섹터들의 수, 및 각도 크기,를 변경하도록 작동가능할 수 있다. 일루미네이터의 퓨필 평면 내의 빔의 세기 분포를 조정함으로써, 상이한 조명 모드들이 달성될 수 있다. 예를 들어, 일루미네이터(IL)의 퓨필 평면 내의 세기 분포의 반경 및 각도 크기를 제한함으로써, 세기 분포는 예를 들어 다이폴(dipole), 쿼드러폴(quadrupole) 또는 헥사폴(hexapole) 분포와 같은 멀티폴(multi-pole) 분포를 가질 수 있다. 예를 들어, 일루미네이터(IL)로 그 조명 모드를 제공하는 광학기를 삽입함으로써, 또는 공간 광 변조기를 이용함으로써, 원하는 조명 모드가 얻어질 수 있다.
일루미네이터(IL)는 빔의 편광(polarization)을 변경하도록 작동가능할 수 있고, 조정기(AM)를 이용하여 편광을 조정하도록 작동가능할 수 있다. 일루미네이터(IL)의 퓨필 평면에 걸친 방사선 빔의 편광 상태는 편광 모드라고 칭해질 수 있다. 상이한 편광 모드들의 사용은 더 큰 콘트라스트(contrast)로 하여금 기판(W) 상에 형성된 이미지에 달성되게 할 수 있다. 방사선 빔은 편광되지 않을 수 있다. 대안적으로, 일루미네이터는 방사선 빔을 선형 편광시키도록 배치될 수 있다. 방사선 빔의 편광 방향은 일루미네이터(IL)의 퓨필 평면에 걸쳐 변화할 수 있다. 방사선의 편광 방향은 일루미네이터(IL)의 퓨필 평면 내의 상이한 구역들에서 상이할 수 있다. 방사선의 편광 상태는 조명 모드에 의존하여 선택될 수 있다. 멀티폴 조명 모드들에 대해, 방사선 빔의 각각의 폴의 편광은 일루미네이터(IL)의 퓨필 평면 내의 그 폴의 위치 벡터에 일반적으로 수직일 수 있다. 예를 들어, 다이폴 조명 모드에 대해, 방사선은 다이폴의 2 개의 마주하는 섹터들을 이등분하는 라인에 실질적으로 수직인 방향으로 선형 편광될 수 있다. 방사선 빔은 2 개의 상이한 직교 방향들 중 하나로 편광될 수 있고, 이는 X-편광 및 Y-편광 상태들이라고 칭해질 수 있다. 쿼드러폴 조명 모드에 대해, 각각의 폴의 섹터에서의 방사선은 그 섹터를 이등분하는 라인에 실질적으로 수직인 방향으로 선형 편광될 수 있다. 이 편광 모드는 XY 편광이라고 칭해질 수 있다. 이와 유사하게, 헥사폴 조명 모드에 대해, 각각의 폴의 섹터에서의 방사선은 그 섹터를 이등분하는 라인에 실질적으로 수직인 방향으로 선형 편광될 수 있다. 이 편광 모드는 TE 편광이라고 칭해질 수 있다.
또한, 일루미네이터(IL)는 일반적으로 인티그레이터(IN) 및 콘덴서(CO)와 같이, 다양한 다른 구성요소들을 포함한다. 조명 시스템은 방사선을 지향, 성형, 또는 제어하기 위하여, 굴절, 반사, 자기, 전자기, 정전기 또는 다른 타입의 광학 구성요소들, 또는 여하한의 그 조합과 같은 다양한 타입들의 광학 구성요소들을 포함할 수 있다.
따라서, 일루미네이터는 방사선 빔(B)의 단면에 원하는 균일성(uniformity) 및 세기 분포를 갖는 컨디셔닝된 방사선 빔(B)을 제공한다.
지지 구조체(MT)는 패터닝 디바이스의 방위, 리소그래피 장치의 디자인, 및 예를 들어 패터닝 디바이스가 진공 환경에서 유지되는지의 여부와 같은 다른 조건들에 의존하는 방식으로 패터닝 디바이스를 지지한다. 지지 구조체는 패터닝 디바이스를 유지하기 위해 기계적, 진공, 정전기, 또는 다른 클램핑 기술들을 이용할 수 있다. 지지 구조체는, 예를 들어 필요에 따라 고정되거나 이동가능할 수 있는 프레임 또는 테이블일 수 있다. 지지 구조체는, 패터닝 디바이스가 예를 들어 투영 시스템에 대해 원하는 위치에 있을 것을 보장할 수 있다. 본 명세서의 "레티클" 또는 "마스크"라는 용어의 어떠한 사용도 "패터닝 디바이스"라는 좀 더 일반적인 용어와 동의어로 간주될 수 있다.
본 명세서에서 사용되는 "패터닝 디바이스"라는 용어는 기판의 타겟부에 패턴을 부여하는 데 사용될 수 있는 여하한의 디바이스를 언급하는 것으로 폭넓게 해석되어야 한다. 일 실시예에서, 패터닝 디바이스는 기판의 타겟부에 패턴을 생성하기 위해서 방사선 빔의 단면에 패턴을 부여하는 데 사용될 수 있는 여하한의 디바이스이다. 방사선 빔에 부여된 패턴은, 예를 들어 상기 패턴이 위상-시프팅 피처(phase-shifting feature)들 또는 소위 어시스트 피처(assist feature)들을 포함하는 경우, 기판의 타겟부 내의 원하는 패턴에 정확히 대응하지 않을 수도 있다는 것을 유의하여야 한다. 일반적으로, 방사선 빔에 부여된 패턴은 집적 회로와 같이 디바이스의 타겟부에 생성될 디바이스 내의 특정 기능 층에 해당할 것이다.
패터닝 디바이스는 투과형 또는 반사형일 수 있다. 패터닝 디바이스의 예로는 마스크, 프로그램가능한 거울 어레이 및 프로그램가능한 LCD 패널을 포함한다. 마스크는 리소그래피 분야에서 잘 알려져 있으며, 바이너리(binary)형, 교번 위상-시프트형 및 감쇠 위상-시프트형과 같은 마스크 타입들, 및 다양한 하이브리드(hybrid) 마스크 타입들을 포함한다. 프로그램가능한 거울 어레이의 일 예시는 작은 거울들의 매트릭스 구성을 채택하며, 그 각각은 입사하는 방사선 빔을 상이한 방향들로 반사시키도록 개별적으로 기울어질 수 있다. 기울어진 거울들은 거울 매트릭스에 의해 반사되는 방사선 빔에 패턴을 부여한다.
본 명세서에서 사용되는 "투영 시스템"이라는 용어는, 사용되는 노광 방사선에 대하여, 또는 침지 액체의 사용 또는 진공의 사용과 같은 다른 인자들에 대하여 적절하다면, 굴절, 반사, 카타디옵트릭(catadioptric), 자기, 전자기 및 정전기 광학 시스템, 또는 여하한의 그 조합을 포함하는 여하한 타입의 투영 시스템을 포괄하는 것으로서 폭넓게 해석되어야 한다. 본 명세서의 "투영 렌즈"라는 용어의 어떠한 사용도 "투영 시스템"이라는 좀 더 일반적인 용어와 동의어로 간주될 수 있다.
투영 시스템(PS)은 비-균일할 수 있는 광학 전달 함수를 갖고, 이는 기판(W) 상에 이미징되는 패턴에 영향을 줄 수 있다. 편광되지 않은 방사선에 대해, 이러한 효과들이 2 개의 스칼라 맵(scalar map)들에 의해 상당히 잘 설명될 수 있으며, 이는 그 퓨필 평면 내의 위치의 함수로서 투영 시스템(PS)을 나가는 방사선의 투과[아포다이제이션(apodization)] 및 상대 위상(수차)을 설명한다. 투과 맵 및 상대 위상 맵이라 할 수 있는 이 스칼라 맵들은 기저 함수들의 전체 세트(complete set)의 선형 조합으로서 표현될 수 있다. 특히 편리한 세트는 제르니케 다항식이며, 이는 단위 원(unit circle) 상에 정의되는 직교 다항식들의 세트를 형성한다. 각각의 스칼라 맵의 결정이 이러한 전개식(expansion)에서 계수들을 결정하는 단계를 수반할 수 있다. 제르니케 다항식들이 단위 원 상에서 직교이기 때문에, 제르니케 계수들은 차례로 각각의 제르니케 다항식과 측정된 스칼라 맵의 내적(inner product)을 계산하고 이를 그 제르니케 다항식의 놈(norm)의 제곱으로 나눔으로써 결정될 수 있다.
투과 맵 및 상대 위상 맵은 필드 및 시스템 의존적이다. 즉, 일반적으로 각각의 투영 시스템(PS)이 각각의 필드 지점(즉, 그 이미지 평면 내의 각각의 공간 위치)에 대해 상이한 제르니케 전개식을 가질 것이다. 그 퓨필 평면 내의 투영 시스템(PS)의 상대 위상은, 예를 들어 투영 시스템(PS)의 대상물 평면(object plane)[즉, 패터닝 디바이스(MA)의 평면]에서의 점-형 소스(point-like source)로부터 투영 시스템(PS)을 통해 방사선을 투영하고 시어링 간섭계(shearing interferometer)를 이용하여 파면(즉, 동일한 위상을 갖는 지점들의 자취)을 측정함으로써 결정될 수 있다. 시어링 간섭계는 공통 광로 간섭계(common path interferometer)이며, 이에 따라 유리하게는 파면을 측정하기 위해 이차 기준 빔이 필요하지 않다. 시어링 간섭계는 투영 시스템의 이미지 평면[즉, 기판 테이블(WT)] 내의 회절 격자, 예를 들어 2 차원 그리드, 및 투영 시스템(PS)의 퓨필 평면에 켤레인 평면에서 간섭 패턴을 검출하도록 배치되는 검출기를 포함할 수 있다. 간섭 패턴은 시어링 방향으로의 퓨필 평면의 좌표에 대한 방사선의 위상의 미분계수(derivative)와 관련된다. 검출기는, 예를 들어 전하 결합 소자(charge coupled device: CCD)와 같은 감지 요소들의 어레이를 포함할 수 있다.
리소그래피 장치의 투영 시스템(PS)은 가시적 프린지(visible fringe)들을 생성하지 않을 수 있고, 이에 따라 파면의 결정의 정확성은 예를 들어 회절 격자를 이동시키는 것과 같은 위상 스테핑 기술(phase stepping technique)들을 이용하여 향상될 수 있다. 스테핑은 측정의 스캐닝 방향에 수직인 방향으로, 및 회절 격자의 평면에서 수행될 수 있다. 스테핑 범위는 1의 격자 주기일 수 있고, 적어도 3 개의 (균일하게 분포된) 위상 스텝들이 사용될 수 있다. 따라서, 예를 들어 3 개의 스캐닝 측정들이 y-방향으로 수행될 수 있고, 각각의 스캐닝 측정은 x-방향에서 상이한 위치에 대해 수행된다. 회절 격자의 이 스테핑은 위상 변동들을 세기 변동들로 효과적으로 변환하여, 위상 정보가 결정되게 한다. 격자는 회절 격자에 수직인 방향(z 방향)에서 스테핑되어 검출기를 캘리브레이션할 수 있다.
회절 격자는, 투영 시스템(PS)의 좌표계의 축선들(x 및 y)과 일치할 수 있거나 이 축선들에 대해 45 도와 같은 각도를 가질 수 있는 2 개의 수직 방향들에서 순차적으로 스캐닝될 수 있다. 스캐닝은 정수의 격자 주기들, 예를 들어 1의 격자 주기에 걸쳐 수행될 수 있다. 스캐닝은 한 방향으로의 위상 변동을 평균하여, 다른 방향으로의 위상 변동이 재구성되게 한다. 이는 파면으로 하여금 두 방향들의 함수로서 결정되게 한다.
그 퓨필 평면 내의 투영 시스템(PS)의 투과(아포다이제이션)는, 예를 들어 투영 시스템(PS)의 대상물 평면[즉, 패터닝 디바이스(MA)의 평면]에서의 점-형 소스로부터 투영 시스템(PS)을 통해 방사선을 투영하고, 검출기를 이용하여 투영 시스템(PS)의 퓨필 평면에 켤레인 평면에서 방사선의 세기를 측정함으로써 결정될 수 있다. 수차들을 결정하기 위해 파면을 측정하는 데 사용되는 것과 동일한 검출기가 사용될 수 있다.
투영 시스템(PS)은 복수의 광학(예를 들어, 렌즈) 요소들을 포함할 수 있고, 수차들(필드 도처에서의 퓨필 평면에 걸친 위상 변동들)을 보정하기 위해 광학 요소들 중 1 이상을 조정하도록 구성되는 조정 메카니즘(AM)을 더 포함할 수 있다. 이를 달성하기 위해, 조정 메카니즘은 1 이상의 상이한 방식으로 투영 시스템(PS) 내의 1 이상의 광학(예를 들어, 렌즈) 요소를 조작하도록 작동가능할 수 있다. 투영 시스템은 그 광학 축선이 z 방향으로 연장되는 좌표계를 가질 수 있다. 조정 메카니즘은 다음: 즉, 1 이상의 광학 요소를 변위시키는 것; 1 이상의 광학 요소를 기울이는 것; 및/또는 1 이상의 광학 요소를 변형시키는 것의 여하한의 조합을 행하도록 작동가능할 수 있다. 광학 요소의 변위는 여하한의 방향(x, y, z 또는 이들의 조합)으로 이루어질 수 있다. 광학 요소의 기울임은 통상적으로 x 및/또는 y 방향들의 축선을 중심으로 회전함으로써 광학 축선에 수직인 평면을 벗어나지만, z 축선을 중심으로 한 회전이 비-회전 대칭인 비구면 광학 요소에 대해 사용될 수 있다. 광학 요소의 변형은 저주파수 형상(low frequency shape)[예를 들어, 비점수차(astigmatic)] 및/또는 고주파수 형상(high frequency shape)[예를 들어, 프리폼 비구면(free form aspheres)]을 포함할 수 있다. 광학 요소의 변형은, 예를 들어 광학 요소의 1 이상의 측면에 힘을 가하도록 1 이상의 액추에이터를 이용함으로써, 및/또는 광학 요소의 1 이상의 선택된 구역을 가열하도록 1 이상의 가열 요소를 이용함으로써 수행될 수 있다. 일반적으로, 아포다이제이션(퓨필 평면에 걸친 투과 변동)을 보정하기 위해 투영 시스템(PS)을 조정하는 것은 가능하지 않을 수 있다. 투영 시스템(PS)의 투과 맵은 리소그래피 장치(LA)에 대한 패터닝 디바이스(예를 들어, 마스크)(MA)를 디자인하는 경우에 사용될 수 있다. 전산적 리소그래피 기술(computational lithography technique)을 이용하여, 패터닝 디바이스(MA)가 아포다이제이션을 적어도 부분적으로 보정하도록 디자인될 수 있다.
리소그래피 장치는 2 개(듀얼 스테이지) 이상의 테이블들[예를 들어, 2 이상의 기판 테이블들(WTa, WTb), 2 이상의 패터닝 디바이스 테이블들, 기판 테이블(WTa)과 예를 들어 측정 및/또는 세정 등을 용이하게 하도록 지정되는 기판이 없는 투영 시스템 아래의 테이블(WTb)]을 갖는 형태로 구성될 수 있다. 이러한 "다수 스테이지" 기계에서는 추가적인 테이블이 병행하여 사용될 수 있으며, 또는 1 이상의 테이블이 노광에 사용되고 있는 동안 1 이상의 다른 테이블에서는 준비작업 단계가 수행될 수 있다. 예를 들어, 정렬 센서(AS)를 이용한 정렬 측정들 및/또는 레벨 센서(LS)를 이용한 레벨(높이, 기울기 등) 측정들이 수행될 수 있다.
또한, 리소그래피 장치는 투영 시스템과 기판 사이의 공간을 채우기 위해서, 기판의 적어도 일부분이 비교적 높은 굴절률을 갖는 액체, 예컨대 물로 덮일 수 있는 형태로도 구성될 수 있다. 또한, 침지 액체는 리소그래피 장치 내의 다른 공간들, 예를 들어 패터닝 디바이스와 투영 시스템 사이에도 적용될 수 있다. 침지 기술은 투영 시스템의 개구수(numerical aperture)를 증가시키는 기술로 당업계에 잘 알려져 있다. 본 명세서에서 사용되는 바와 같은 "침지"라는 용어는 기판과 같은 구조체가 액체 내에 잠겨야 함을 의미하는 것이라기보다는, 단지 액체가 노광 시 투영 시스템과 기판 사이에 놓인다는 것을 의미한다.
리소그래피 장치의 작동 시, 방사선 빔은 조명 시스템(IL)에 의해 컨디셔닝되고 제공된다. 방사선 빔(B)은 지지 구조체(예를 들어, 마스크 테이블)(MT) 상에 유지되는 패터닝 디바이스(예를 들어, 마스크)(MA) 상에 입사되며, 패터닝 디바이스에 의해 패터닝된다. 패터닝 디바이스(MA)를 가로질렀으면, 방사선 빔(B)은 투영 시스템(PS)을 통과하며, 이는 기판(W)의 타겟부(C) 상에 상기 빔을 포커스한다. 제 2 위치설정기(PW) 및 위치 센서(IF)(예를 들어, 간섭계 디바이스, 리니어 인코더, 2-D 인코더 또는 용량성 센서)의 도움으로, 기판 테이블(WT)은 예를 들어 방사선 빔(B)의 경로 내에 상이한 타겟부(C)들을 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정기(PM) 및 (도 1에 명확히 도시되지 않은) 또 다른 위치 센서는, 예를 들어 마스크 라이브러리(mask library)로부터의 기계적인 회수 후에, 또는 스캔하는 동안, 방사선 빔(B)의 경로에 대해 패터닝 디바이스(MA)를 정확히 위치시키는 데 사용될 수 있다. 일반적으로, 지지 구조체(MT)의 이동은 장-행정 모듈(long-stroke module: 개략 위치설정) 및 단-행정 모듈(short-stroke module: 미세 위치설정)의 도움으로 실현될 수 있으며, 이는 제 1 위치설정기(PM)의 일부분을 형성한다. 이와 유사하게, 기판 테이블(WT)의 이동은 장-행정 모듈 및 단-행정 모듈을 이용하여 실현될 수 있으며, 이는 제 2 위치설정기(PW)의 일부분을 형성한다. (스캐너와는 대조적으로) 스테퍼의 경우, 지지 구조체(MT)는 단-행정 액추에이터에만 연결되거나 고정될 수 있다. 패터닝 디바이스(MA) 및 기판(W)은 패터닝 디바이스 정렬 마크들(M1, M2) 및 기판 정렬 마크들(P1, P2)을 이용하여 정렬될 수 있다. 비록, 예시된 기판 정렬 마크들은 지정된(dedicated) 타겟부들을 차지하고 있지만, 그들은 타겟부들 사이의 공간들 내에 위치될 수도 있다[이들은 스크라이브-레인 정렬 마크(scribe-lane alignment mark)들로 알려져 있음]. 이와 유사하게, 패터닝 디바이스(MA) 상에 1보다 많은 다이가 제공되는 상황들에서, 패터닝 디바이스 정렬 마크들은 다이들 사이에 위치될 수 있다.
도시된 장치는 다음 모드들 중 적어도 하나에서 사용될 수 있다:
1. 스텝 모드에서, 지지 구조체(MT) 및 기판 테이블(WT)은 기본적으로 정지 상태로 유지되는 한편, 방사선 빔에 부여된 패턴은 한 번에 타겟부(C) 상으로 투영된다[즉, 단일 정적 노광(single static exposure)]. 그 후, 기판 테이블(WT)은 상이한 타겟부(C)가 노광될 수 있도록 X 및/또는 Y 방향으로 시프트된다. 스텝 모드에서, 노광 필드의 최대 크기는 단일 정적 노광 시에 이미징되는 타겟부(C)의 크기를 제한한다.
2. 스캔 모드에서, 지지 구조체(MT) 및 기판 테이블(WT)은 방사선 빔에 부여된 패턴이 타겟부(C) 상으로 투영되는 동안에 동기적으로 스캐닝된다[즉, 단일 동적 노광(single dynamic exposure)]. 지지 구조체(MT)에 대한 기판 테이블(WT)의 속도 및 방향은 투영 시스템(PS)의 확대(축소) 및 이미지 반전 특성에 의하여 결정될 수 있다. 스캔 모드에서, 노광 필드의 최대 크기는 단일 동적 노광 시 타겟부의 (스캐닝되지 않는 방향으로의) 폭을 제한하는 반면, 스캐닝 동작의 길이는 타겟부의 (스캐닝 방향으로의) 높이를 결정한다.
3. 또 다른 모드에서, 지지 구조체(MT)는 프로그램가능한 패터닝 디바이스를 유지하여 기본적으로 정지된 상태로 유지되며, 방사선 빔에 부여된 패턴이 타겟부(C) 상으로 투영되는 동안 기판 테이블(WT)이 이동되거나 스캐닝된다. 이 모드에서는, 일반적으로 펄스화된 방사선 소스(pulsed radiation source)가 채택되며, 프로그램가능한 패터닝 디바이스는 기판 테이블(WT)의 매 이동 후, 또는 스캔 중에 계속되는 방사선 펄스 사이사이에 필요에 따라 업데이트된다. 이 작동 모드는 앞서 언급된 바와 같은 타입의 프로그램가능한 거울 어레이와 같은 프로그램가능한 패터닝 디바이스를 이용하는 마스크없는 리소그래피(maskless lithography)에 용이하게 적용될 수 있다.
또한, 상술된 사용 모드들의 조합 및/또는 변형, 또는 완전히 다른 사용 모드들이 채택될 수도 있다.
본 명세서에서 언급되는 기판은 노광 전후에, 예를 들어 트랙(전형적으로, 기판에 레지스트 층을 도포하고 노광된 레지스트를 현상하는 툴), 또는 메트롤로지 또는 검사 툴에서 처리될 수 있다. 적용가능하다면, 이러한 기판 처리 툴과 다른 기판 처리 툴에 본 명세서의 기재내용이 적용될 수 있다. 또한, 예를 들어 다층 IC를 생성하기 위하여 기판이 한 번 이상 처리될 수 있으므로, 본 명세서에 사용되는 기판이라는 용어는 이미 여러 번 처리된 층들을 포함하는 기판을 칭할 수도 있다.
본 명세서에서 사용된 "방사선" 및 "빔"이라는 용어는 이온 빔 또는 전자 빔과 같은 입자 빔뿐만 아니라, (예를 들어, 365, 248, 193, 157 또는 126 nm의 파장을 갖는) 자외(UV) 또는 심자외(DUV) 방사선 및 (예를 들어, 5 내지 20 nm 범위 내의 파장을 갖는) 극자외(EUV) 방사선을 포함하는 모든 형태의 전자기 방사선을 포괄한다.
패터닝 디바이스 상의, 또는 패터닝 디바이스에 의해 제공되는 다양한 패턴들은 상이한 공정 윈도우들, 즉 패턴이 사양 내에서 생성될 처리 변수들의 공간을 가질 수 있다. 잠재적인 시스템적 결함들과 관련되는 패턴 사양들의 예시들은 네킹(necking), 라인 풀백(line pull back), 라인 시닝(line thinning), CD, 에지 배치, 오버래핑, 레지스트 최상부 손실(resist top loss), 레지스트 언더컷(resist undercut) 및/또는 브리징(bridging)에 대한 체크를 포함한다. 패터닝 디바이스 또는 그 영역 상의 패턴들의 공정 윈도우는 각각의 개별적인 패턴의 공정 윈도우들을 병합(예를 들어, 오버랩)함으로써 얻어질 수 있다. 패턴들의 그룹의 공정 윈도우의 경계는 개별적인 패턴들 중 일부의 공정 윈도우들의 경계들을 포함한다. 다시 말하면, 이 개별적인 패턴들이 패턴들의 그룹의 공정 윈도우를 제한한다. 이 패턴들은 "핫스폿(hot spot)들" 또는 "공정 윈도우 제한 패턴(process window limiting pattern: PWLP)들"이라고 칭해질 수 있으며, 이들은 본 명세서에서 교환가능하게 사용된다. 패터닝 공정의 일부를 제어하는 경우, 핫스폿들에 초점을 맞추는 것이 가능하고 경제적이다. 핫스폿들에 결함이 없는 경우, 다른 패턴들에 결함이 없을 가능성이 크다.
도 2에 나타낸 바와 같이, 리소그래피 장치(LA)는 때때로 리소셀(lithocell) 또는 클러스터라고도 칭하는 리소그래피 셀(LC)의 일부분을 형성할 수 있고, 이는 기판 상에 노광전(pre-exposure) 및 노광후(post-exposure) 공정들을 수행하는 장치들을 포함한다. 통상적으로, 이들은 1 이상의 레지스트 층을 증착시키는 1 이상의 스핀 코터(spin coater: SC), 노광된 레지스트를 현상하는 1 이상의 디벨로퍼(developer), 1 이상의 칠 플레이트(chill plate: CH) 및/또는 1 이상의 베이크 플레이트(bake plate: BK)를 포함한다. 기판 핸들러 또는 로봇(RO)이 입력/출력 포트(I/O1, I/O2)로부터 1 이상의 기판을 집어올리고, 이들을 상이한 공정 장치들 사이에서 이동시키며, 리소그래피 장치의 로딩 베이(loading bay: LB)로 전달한다. 흔히 집합적으로 트랙이라고도 하는 이러한 장치들은, 리소그래피 제어 유닛(LACU)을 통해 리소그래피 장치를 제어하는 감독 제어 시스템(supervisory control system: SCS)에 의해 자체 제어되는 트랙 제어 유닛(TCU)의 제어를 받는다. 따라서, 스루풋과 처리 효율성을 최대화하기 위해 상이한 장치들이 작동될 수 있다.
리소그래피 장치에 의해 노광되는 기판이 올바르고 일관성있게(consistently) 노광되기 위해서는, 및/또는 적어도 하나의 패턴 전사 단계(예를 들어, 광학 리소그래피 단계)를 포함하는 패터닝 공정(예를 들어, 디바이스 제조 공정)의 일부를 모니터링하기 위해서는, 정렬, (예를 들어, 이중 패터닝 공정에 의해 층에 별개로 제공된, 동일한 층 내의 구조체들 또는 겹쳐진 층들에서의 구조체들 사이에 있을 수 있는) 오버레이, 라인 두께, 임계 치수(CD), 포커스 오프셋, 재료 속성 등과 같은 1 이상의 속성을 측정하거나 결정하도록 기판 또는 다른 대상물을 검사하는 것이 바람직하다. 따라서, 리소셀(LC)이 위치되는 제조 시설은 통상적으로 리소셀에서 처리된 기판들(W)(도 1) 또는 리소셀 내의 다른 대상물들 중 일부 또는 전부를 측정하는 메트롤로지 시스템도 포함한다. 메트롤로지 시스템은 리소셀(LC)의 일부분일 수 있고, 예를 들어 이는 [정렬 센서(AS)(도 1)와 같이] 리소그래피 장치(LA)의 일부분일 수 있다.
1 이상의 측정된 파라미터는, 예를 들어 정렬, 패터닝된 기판 내에 또는 기판 상에 형성된 연속 층들 간의 오버레이, 예를 들어 패터닝된 기판 내에 또는 기판 상에 형성된 피처들의 임계 치수(CD)(예를 들어, 임계 선폭), 광학 리소그래피 단계의 포커스 또는 포커스 오차, 광학 리소그래피 단계의 도즈 또는 도즈 오차, 광학 리소그래피 단계의 광학 수차들 등을 포함할 수 있다. 이 측정은 제품 기판(product substrate) 자체의 타겟 및/또는 기판 상에 제공되는 지정된 메트롤로지 타겟에서 수행될 수 있다. 측정은 레지스트의 현상 후 에칭 전, 에칭 후, 증착 후, 및/또는 다른 시간에 수행될 수 있다.
패터닝 공정 시 형성된 구조체들의 측정을 수행하기 위해, 스캐닝 전자 현미경, 이미지-기반 측정 툴 및/또는 다양한 특수 툴들의 사용을 포함하는 다양한 기술들이 존재한다. 앞서 설명된 바와 같이, 고속 및 비-침습(non-invasive) 형태의 특수 메트롤로지 툴이 있으며, 여기서 기판 표면의 타겟 상으로 방사선 빔이 지향되고 산란된(회절된/반사된) 빔의 속성들이 측정된다. 기판에 의해 산란된 방사선의 1 이상의 속성을 평가함으로써, 기판의 1 이상의 속성이 결정될 수 있다. 이는 회절-기반 메트롤로지라고 칭해질 수 있다. 이 회절-기반 메트롤로지의 이러한 일 적용예는 타겟 내에서의 피처 비대칭의 측정이다. 이는 예를 들어 오버레이의 척도로서 사용될 수 있으며, 다른 적용들도 알려져 있다. 예를 들어, 비대칭은 회절 스펙트럼의 반대 부분들을 비교함으로써(예를 들어, 주기적 격자의 회절 스펙트럼에서 -1차 및 +1차를 비교함으로써) 측정될 수 있다. 이는 앞서 설명된 바와 같이, 및 예를 들어 본 명세서에서 그 전문이 인용참조되는 미국 특허 출원 공개공보 US 2006-066855에 설명된 바와 같이 행해질 수 있다. 회절-기반 메트롤로지의 또 다른 적용예는 타겟 내의 피처 폭(CD)의 측정이다. 이러한 기술들은 이후 설명되는 장치 및 방법들을 사용할 수 있다.
따라서, 디바이스 제작 공정(예를 들어, 패터닝 공정 또는 리소그래피 공정)에서, 기판 또는 다른 대상물들이 공정 동안 또는 공정 후에 다양한 타입들의 측정을 거칠 수 있다. 측정은 특정 기판이 결함이 있는지를 결정할 수 있거나, 공정에서 사용되는 장치들 및 공정에 대한 조정들을 확립할 수 있거나(예를 들어, 기판 상의 두 층들을 정렬시키거나 기판에 패터닝 디바이스를 정렬시킴), 공정 및 장치들의 성능을 측정할 수 있거나, 또는 다른 목적들을 위한 것일 수 있다. 측정의 예시들은 광학 이미징(예를 들어, 광학 현미경), 비-이미징 광학 측정(예를 들어, 스케터로미터 메트롤로지 툴, 온-스캐너 메트롤로지 시스템과 같은 회절에 기초한 측정), 기계적 측정[예를 들어, 스타일러스를 사용한 프로파일링, 원자력 현미경(AFM)], 및/또는 비-광학 이미징[예를 들어, 스캐닝 전자 현미경(SEM)]을 포함한다. 웨이퍼 상의 정렬 마크 위치들을 판독하여 웨이퍼 위치를 결정하기 위해 리소그래피 장치에서 사용되어 더 우수한 오버레이를 가능하게 하는 웨이퍼 정렬 시스템은, 본 명세서에서 그 전문이 인용참조되는 미국 특허 제 6,961,116호에 개시된 바와 같이, 정렬 마커의 2 개의 오버랩되고 상대적으로 회전된 이미지들을 생성하고, 이미지의 푸리에 변환이 간섭하게 되는 퓨필 평면 내의 세기들을 검출하며, 간섭된 차수들에서 세기 변동들로서 나타나는 2 개의 이미지들의 회절 차수들 사이의 위상차로부터 위치 정보를 추출하는 자기-참조 간섭계(self-referencing interferometer)를 사용한다.
메트롤로지 결과들은 감독 제어 시스템(SCS)에 간접적으로 또는 직접적으로 제공될 수 있다. 오차가 검출되는 경우, [특히 검사가 뱃치(batch)의 1 이상의 다른 기판이 여전히 노광되도록 충분히 빠르게 행해질 수 있다면] 후속한 기판의 노광에 대해, 및/또는 노광된 기판의 후속한 노광에 대해 조정이 수행될 수 있다. 또한, 이미 노광된 기판은 수율을 개선하도록 벗겨져서(strip) 재작업(rework)되거나, 버려져서 결점이 있다고 알려진 기판에 또 다른 처리를 수행하는 것을 회피할 수 있다. 기판의 몇몇 타겟부들에만 결점이 있는 경우, 사양을 충족시키는 타겟부들 상에만 또 다른 노광들이 수행될 수 있다.
메트롤로지 시스템(MET) 내에서, 메트롤로지 장치는 기판의 1 이상의 속성을 결정하는 데 사용되며, 특히 상이한 기판들의 1 이상의 속성이 어떻게 변하는지 또는 동일한 기판의 상이한 층들이 층마다 어떻게 변하는지를 결정하는 데 사용된다. 앞서 명시된 바와 같이, 메트롤로지 장치는 리소그래피 장치(LA) 또는 리소셀(LC)에 통합될 수 있으며, 또는 독립형 디바이스(stand-alone device)일 수 있다.
메트롤로지를 가능하게 하기 위해, 1 이상의 타겟이 기판 상에 제공될 수 있다. 일 실시예에서, 타겟은 특별히 디자인되고 주기적인 구조체를 포함할 수 있다. 일 실시예에서, 타겟은 디바이스 패턴의 일부, 예를 들어 디바이스 패턴의 주기적 구조체이다. 일 실시예에서, 디바이스 패턴은 메모리 디바이스의 주기적 구조체[예를 들어, 양극성 트랜지스터(BPT), 비트 라인 콘택트(BLC) 등의 구조체]이다.
일 실시예에서, 기판 상의 타겟은 현상 이후에 주기적 구조의 피처들이 솔리드 레지스트 라인들로 형성되도록 프린트되는 1 이상의 1-D 주기적 구조체(예를 들어, 격자)를 포함할 수 있다. 일 실시예에서, 타겟은 현상 이후에 1 이상의 주기적 구조체가 레지스트에서 솔리드 레지스트 필라(pillar)들 또는 비아(via)들로 형성되도록 프린트되는 1 이상의 2-D 주기적 구조체(예를 들어, 격자)를 포함할 수 있다. 대안적으로, 바아(bar), 필라 또는 비아는 기판 안으로(예를 들어, 기판 상의 1 이상의 층 안으로) 에칭될 수 있다.
일 실시예에서, 패터닝 공정의 관심 파라미터들 중 하나는 오버레이이다. 오버레이는 (정반사에 대응하는) 0차 회절이 차단되고, 더 높은 차수들만이 처리되는 다크 필드 스케터로메트리(dark field scatterometry)를 이용하여 측정될 수 있다. 다크 필드 메트롤로지의 예시들은 PCT 특허 출원 공개공보 WO 2009/078708 및 WO 2009/106279에서 찾아볼 수 있으며, 이들은 본 명세서에서 그 전문이 인용참조된다. 기술의 추가 개발들이 미국 특허 출원 공개공보 US2011-0027704, US2011-0043791, 및 US2012-0242970에서 설명되었으며, 이들은 본 명세서에서 그 전문이 인용참조된다. 회절 차수들의 다크-필드 검출을 이용한 회절-기반 오버레이는 더 작은 타겟들에 대한 오버레이 측정들을 가능하게 한다. 이 타겟들은 조명 스폿보다 작을 수 있고, 기판 상의 디바이스 제품 구조체들에 의해 둘러싸일 수 있다. 일 실시예에서, 다수 타겟들이 한 번의 방사선 캡처에서 측정될 수 있다.
도 3은 예시적인 검사 장치(예를 들어, 스케터로미터)를 도시한다. 이는 기판(W) 상으로 방사선을 투영하는 광대역(백색 광) 방사선 투영기(2)를 포함한다. 전향(redirect)된 방사선은, 예를 들어 도 3의 좌측 하부의 그래프에 나타낸 바와 같은 정반사된 방사선(specular reflected radiation)의 스펙트럼(파장의 함수로서 세기)을 측정하는 분광계 검출기(spectrometer detector: 4)로 통과된다. 이 데이터로부터, 검출된 스펙트럼을 야기하는 프로파일 또는 구조체가, 예를 들어 RCWA(Rigorous Coupled Wave Analysis) 및 비-선형 회귀(non-linear regression)에 의해, 또는 도 3의 우측 하단에 나타낸 바와 같은 시뮬레이션된 스펙트럼들의 라이브러리와 비교함으로써, 프로세서(PU)에 의해 재구성될 수 있다. 일반적으로, 재구성을 위해 구조체의 일반적인 형태가 알려지며, 구조체가 만들어진 공정의 정보로부터 일부 변수들이 가정되어, 측정된 데이터로부터 결정될 구조체의 몇몇 변수들만이 남게 된다. 이러한 검사 장치는 수직-입사(normal-incidence) 검사 장치 또는 경사-입사(oblique-incidence) 검사 장치로서 구성될 수 있다.
사용될 수 있는 또 다른 검사 장치가 도 4에 도시된다. 이 디바이스에서, 방사선 소스(2)에 의해 방출된 방사선은 렌즈 시스템(12)을 이용하여 평행하게 되고(collimate), 간섭 필터(interference filter: 13) 및 편광기(polarizer: 17)를 통해 투과되며, 부분 반사면(partially reflecting surface: 16)에 의해 반사되고, 바람직하게는 적어도 0.9 또는 적어도 0.95인 높은 개구수(NA)를 갖는 대물 렌즈(15)를 통해 기판(W) 상의 스폿(S)으로 포커스된다. (물과 같은 비교적 높은 굴절률의 유체를 이용하는) 침지 검사 장치는 심지어 1이 넘는 개구수를 가질 수도 있다.
리소그래피 장치(LA)에서와 같이, 측정 작업들 동안 기판(W)을 유지하기 위해 1 이상의 기판 테이블이 제공될 수 있다. 기판 테이블들은 도 1의 기판 테이블(WT)의 형태와 유사하거나 동일할 수 있다. 검사 장치가 리소그래피 장치와 통합되는 일 예시에서, 이들은 심지어 동일한 기판 테이블일 수 있다. 개략 및 미세 위치설정기들이 측정 광학 시스템에 관하여 기판을 정확히 위치시키도록 구성되는 제 2 위치설정기(PW)에 제공될 수 있다. 예를 들어, 관심 타겟의 위치를 획득하기 위해, 및 이를 대물 렌즈(15) 아래의 위치로 가져오기 위해 다양한 센서들 및 액추에이터들이 제공된다. 통상적으로, 기판(W)에 걸친 상이한 위치들에서 타겟들에 대해 많은 측정이 수행될 것이다. 기판 지지체는 상이한 타겟들을 획득하기 위해 X 및 Y 방향들로, 및 광학 시스템의 포커스에 대한 타겟의 원하는 위치를 얻기 위해 Z 방향으로 이동될 수 있다. 예를 들어, 실제로는 광학 시스템이 (통상적으로는 X 및 Y 방향들에서, 하지만 아마도 Z 방향에서도) 실질적으로 정지 상태로 유지될 수 있고 기판만이 이동하는 경우에, 대물 렌즈가 기판에 대해 상이한 위치들로 옮겨지고 있는 것처럼 작동들을 생각하고 설명하는 것이 편리하다. 기판 및 광학 시스템의 상대 위치가 올바르다면, 원칙적으로 현실에서 이들 중 어느 것이 이동하고 있는지, 또는 둘 다 이동하고 있는지, 또는 광학 시스템의 일부의 조합이 (예를 들어, Z 및/또는 기울기 방향에서) 이동하고 광학 시스템의 나머지는 정지상태이며, 기판이 (예를 들어, X 및 Y 방향들에서, 하지만 선택적으로 Z 및/또는 기울기 방향에서도) 이동하고 있는지는 중요하지 않다.
그 후, 기판(W)에 의해 전향된 방사선은 스펙트럼이 검출되게 하기 위해서, 부분 반사면(16)을 통해 검출기(18)로 전달된다. 검출기(18)는 배면-투영된 초점면(11)에[즉, 렌즈 시스템(15)의 초점 길이에] 위치될 수 있으며, 또는 평면(11)이 보조 광학기(도시되지 않음)를 이용하여 검출기(18) 상에 재-이미징(re-image)될 수 있다. 검출기는 기판 타겟(30)의 2-차원 각도 산란 스펙트럼이 측정될 수 있도록 2-차원 검출기일 수 있다. 검출기(18)는, 예를 들어 CCD 또는 CMOS 센서들의 어레이일 수 있으며, 예를 들어 프레임당 40 밀리초의 통합 시간(integration time)을 사용할 수 있다.
예를 들어, 입사 방사선의 세기를 측정하기 위해 기준 빔이 사용될 수 있다. 이를 위해, 방사선 빔이 부분 반사면(16)에 입사하는 경우, 그 일부분이 부분 반사면(16)을 통해 투과되어 기준 빔으로서 기준 거울(14)을 향한다. 그 후, 기준 빔은 동일한 검출기(18)의 상이한 부분 상으로, 또는 대안적으로 상이한 검출기(도시되지 않음) 상으로 투영된다.
가령 405 내지 790 nm의 범위, 또는 200 내지 300 nm와 같이 훨씬 낮은 범위에서 관심 파장을 선택하기 위해, 1 이상의 간섭 필터(13)가 이용될 수 있다. 간섭 필터는 상이한 필터들의 일 세트를 포함하기보다는 튜닝가능(tunable)할 수 있다. 간섭 필터 대신에, 격자가 사용될 수 있다. 타겟에 대한 방사선의 입사 각도의 범위를 제어하기 위해 조명 경로에 어퍼처 스톱(aperture stop) 또는 공간 광 변조기(도시되지 않음)가 제공될 수 있다.
검출기(18)는 단파장(또는 협파장 범위)에서의 전향된 방사선의 세기, 다수 파장들에서의 별도 세기, 또는 파장 범위에 걸쳐 통합된 세기를 측정할 수 있다. 또한, 검출기는 횡자기(transverse magnetic)- 및 횡전기(transverse electric)-편광 방사선의 세기, 및/또는 횡자기- 및 횡전기-편광 방사선 간의 위상차를 별도로 측정할 수 있다.
기판(W) 상의 타겟(30)은 현상 이후에 바아들이 (예를 들어, 증착 층에 의해 덮일 수 있는) 솔리드 레지스트 라인들로 형성되도록 프린트되는 1-D 격자일 수 있다. 타겟(30)은 현상 이후에 격자가 레지스트에서 솔리드 레지스트 필라들 또는 비아들로 형성되도록 프린트되는 2-D 격자일 수 있다. 바아, 필라 또는 비아는 기판 안으로, 또는 기판 상에(예를 들어, 기판 상의 1 이상의 층 안으로) 에칭되고, 증착 층에 의해 덮이며, 및/또는 다른 속성들을 가질 수 있다. (예를 들어, 바아, 필라 또는 비아의) 패턴은 패터닝 공정에서의 처리의 변화[예를 들어, 리소그래피 투영 장치(특히, 투영 시스템(PS))의 광학 수차, 포커스 변화, 도즈 변화 등]에 민감하며, 프린트된 격자의 변동에서 드러날 것이다. 따라서, 프린트된 격자의 측정된 데이터가 격자를 재구성하는 데 사용된다. 프린팅 단계 및/또는 다른 검사 공정들의 정보로부터, 라인 폭 및/또는 형상과 같은 1-D 격자의 1 이상의 파라미터, 또는 필라 또는 비아 폭 또는 길이 또는 형상과 같은 2-D 격자의 1 이상의 파라미터가 프로세서(PU)에 의해 수행되는 재구성 공정에 입력될 수 있다.
재구성에 의한 파라미터의 측정 이외에, 각도 분해 스케터로메트리(angle resolved scatterometry)가 제품 및/또는 레지스트 패턴들 내의 피처들의 비대칭 측정에 유용하다. 비대칭 측정의 특정 적용은 오버레이의 측정을 위한 것이며, 이때 타겟(30)은 서로 중첩된 주기적 피처들의 일 세트를 포함한다. 도 3 또는 도 4의 기구를 이용하는 비대칭 측정의 개념들은, 예를 들어 본 명세서에서 그 전문이 인용참조되는 미국 특허 출원 공개공보 US2006-066855에서 설명된다. 간단히 말하면, 타겟의 회절 스펙트럼에서의 회절 차수들의 위치들은 타겟의 주기성에 의해서만 결정되는 한편, 회절 스펙트럼에서의 비대칭이 타겟을 구성하는 개별적인 피처들에서의 비대칭을 나타낸다. 검출기(18)가 이미지 센서일 수 있는 도 4의 기구에서, 회절 차수들에서의 이러한 비대칭은 검출기(18)에 의해 기록되는 퓨필 이미지에서의 비대칭으로서 직접 나타난다. 이 비대칭이 유닛(PU)에서의 디지털 이미지 처리에 의해 측정되고, 오버레이의 알려진 값들에 대해 캘리브레이션될 수 있다.
도 5는 통상적인 타겟(30)의 평면도, 및 도 4의 장치에서의 조명 스폿(S)의 크기를 예시한다. 주위 구조체들로부터 간섭이 없는 회절 스펙트럼을 얻기 위해, 일 실시예에서 타겟(30)은 조명 스폿(S)의 폭(예를 들어, 직경)보다 큰 주기적 구조체(예를 들어, 격자)이다. 스폿(S)의 폭은 타겟의 폭과 길이보다 작을 수 있다. 다시 말하면, 타겟은 조명에 의해 '언더필링(underfill)'되고, 회절 신호는 본질적으로 타겟 자체 외부의 제품 피처들 등으로부터의 여하한의 신호들로부터 자유롭다. 조명 구성부(2, 12, 13, 17)(도 4)는 대물렌즈(15)의 후초점면(back focal plane)에 걸쳐 균일한 세기의 조명을 제공하도록 구성될 수 있다. 대안적으로, 예를 들어 조명 경로에 어퍼처를 포함함으로써, 조명이 온액시스(on axis) 또는 오프액시스(off axis) 방향들로 제한될 수 있다.
도 6은 메트롤로지를 이용하여 얻어지는 측정 데이터에 기초한 타겟 패턴(30)의 1 이상의 관심 변수의 값의 결정의 예시적인 과정을 개략적으로 도시한다. 검출기(18)에 의해 검출된 방사선이 타겟(30)에 대한 측정된 방사선 분포(608)를 제공한다. 주어진 타겟(30)에 대해, 예를 들어 수치적 맥스웰 솔버(numerical Maxwell solver: 610)를 이용하여 파라미터화된 모델(606)로부터 방사선 분포(614)가 연산/시뮬레이션될 수 있다. 파라미터화된 모델(606)은 타겟을 구성하고 이와 연계되는 다양한 재료들의 예시적인 층들을 나타낸다. 파라미터화된 모델(606)은, 변동되고 도출될 수 있는 고려 중인 타겟의 부분의 피처들 및 층들에 대한 변수들 중 1 이상을 포함할 수 있다. 도 6에 나타낸 바와 같이, 변수들 중 1 이상은 1 이상의 층의 두께(t), 1 이상의 피처의 폭(w)(예를 들어, CD), 1 이상의 피처의 높이(h), 및/또는 1 이상의 피처의 측벽 각도(α)를 포함할 수 있다. 도시되지는 않지만, 변수들 중 1 이상은 층들 중 1 이상의 굴절률[예를 들어, 실수(real) 또는 복소(complex) 굴절률, 굴절률 텐서(tensor) 등], 1 이상의 층의 흡광 계수, 1 이상의 층의 흡수, 현상 시 레지스트 손실, 1 이상의 피처의 푸팅(footing), 및/또는 1 이상의 피처의 라인 에지 거칠기를 더 포함할 수 있으며, 이에 제한되지는 않는다. 변수들의 초기 값들은 측정되고 있는 타겟에 대해 기대되는 것들일 수 있다. 그 후, 측정된 방사선 분포(608)는 612에서 연산된 방사선 분포(614)와 비교되어, 둘 사이의 차이를 결정한다. 차이가 존재하는 경우, 파라미터화된 모델(606)의 변수들 중 1 이상의 값들은 변동될 수 있고, 측정된 방사선 분포(608)와 연산된 방사선 분포(614) 사이에 충분한 매칭이 존재할 때까지 새로운 연산된 방사선 분포(614)가 계산되고 측정된 방사선 분포(608)와 비교된다. 그 시점에, 파라미터화된 모델(606)의 변수들의 값들은 실제 타겟(30)의 지오메트리의 우수한 또는 최적 매칭을 제공한다. 일 실시예에서, 측정된 방사선 분포(608)와 연산된 방사선 분포(614) 사이의 차이가 공차 임계치 내에 있는 경우에 충분한 매칭이 존재한다.
도 7a는 "제어를 위한 디자인" 방법의 주 스테이지들을 열거하는 흐름도를 나타내며, 이는 메트롤로지 타겟 디자인 소프트웨어 프로그램으로서 구현될 수 있다. 스테이지 710에서, 리소그래피 공정에서 사용될 재료들이 선택된다. 재료들은 적절한 GUI를 통해 상기 방법과 인터페이싱된 재료 라이브러리로부터 선택될 수 있다. 스테이지 720에서, 공정 단계들 각각을 입력하고 전체 공정 시퀀스에 대한 컴퓨터 시뮬레이션 모델을 구축함으로써 리소그래피 공정이 정의된다. 스테이지 730에서, 메트롤로지 타겟이 정의되고, 즉 타겟에 포함된 다양한 피처들의 치수들 및 다른 특성들이 메트롤로지 타겟 디자인 프로그램 또는 제어를 위한 디자인 프로그램으로 입력된다. 예를 들어, 격자가 구조체에 포함되는 경우, 격자 요소들의 수, 개별 격자 요소들의 폭, 2 개의 격자 요소들 사이의 간격 등이 정의되어야 한다. 스테이지 740에서, 3D 지오메트리가 생성된다. 또한, 이 단계는 다층 타겟 디자인과 관련된 여하한의 정보, 예를 들어 상이한 층들 사이의 상대 시프트들이 존재하는지를 고려한다. 이 특징은 다층 타겟 디자인을 가능하게 한다. 스테이지 750에서, 디자인된 타겟의 최종 지오메트리가 시각화된다. 아래에서 더 상세히 설명되는 바와 같이, 최종 디자인이 시각화될 뿐만 아니라, 설계자가 리소그래피 공정의 다양한 단계들을 적용함에 따라, 공정-유도 효과들로 인해 3D 지오메트리가 어떻게 형성 및 변화되고 있는지를 시각화할 수 있다. 예를 들어, 레지스트 패터닝 후의 3D 지오메트리는 레지스트 제거 및 에칭 후의 3D 지오메트리와 상이하다.
본 발명의 중요한 측면은, 타겟 설계자가 모델링 및 시뮬레이션 동안 그들의 지각 및 제어를 용이하게 하기 위해 방법의 스테이지들을 시각화할 수 있게 된다는 것이다. "뷰어(viewer)"라고 하는 상이한 시각화 툴들이 메트롤로지 타겟 디자인 소프트웨어 프로그램에 내장된다. 예를 들어, 도 7b에 나타낸 바와 같이, 설계자는 정의된 리소그래피 공정 및 타겟에 따라 재료 플롯들(760)을 볼 수 있다(또한, 런타임 추산 플롯을 얻을 수 있다). 일단 리소그래피 모델이 생성되면, 설계자는 모델 뷰어 툴(775)을 통해 모델 파라미터들을 볼 수 있다. 디자인 레이아웃 뷰어 툴(780)은 디자인 레이아웃을 보는 데 사용될 수 있다[예를 들어, GDS 파일의 시각적 렌더링(visual rendering)]. 레지스트 프로파일 뷰어 툴(785)은 레지스트 내의 패턴 프로파일들을 보는 데 사용될 수 있다. 지오메트리 뷰어 툴(790)은 기판 상의 3D 구조체들을 보는 데 사용될 수 있다. 퓨필 뷰어 툴(795)은 메트롤로지 툴에 대한 시뮬레이션된 응답을 보는 데 사용될 수 있다. 당업자는 이러한 뷰잉 툴들이 디자인 및 시뮬레이션 동안 설계자의 이해를 높이는 데 이용가능하다는 것을 이해할 것이다. 이 툴들 중 1 이상이 메트롤로지 타겟 디자인 소프트웨어의 일부 실시예들에서 존재하지 않을 수 있으며, 추가적인 뷰잉 툴들이 일부 다른 실시예들에서 존재할 수 있다.
도 7c는 메트롤로지 타겟 디자인 프로세스가 리소그래피 공정의 실제 시뮬레이션을 위해 선택되는 메트롤로지 타겟들의 수를 감소시킴으로써 전체 시뮬레이션 프로세스에서 효율을 어떻게 증가시키는지를 예시하는 흐름도를 나타낸다. 앞서 언급된 바와 같이, 메트롤로지 타겟 디자인은 설계자가 수천 또는 심지어 수백만의 디자인들을 디자인할 수 있게 한다. 이 디자인들 모두가 공정 단계들의 변동들에 대해 견고하지는 않을 수 있다. 공정 변동을 견딜 수 있는 타겟 디자인들의 서브세트를 선택하기 위해, 리소그래퍼가 블록(752)에 나타낸 바와 같이 정의된 리소그래피 공정의 1 이상의 단계를 의도적으로 동요시킬 수 있다. 섭동의 도입은 원래 정의되었던 방식에 대해 전체 공정 시퀀스를 변경한다. 그러므로, 동요된 공정 시퀀스를 적용하는 것(블록 754)이 디자인된 타겟의 3D 지오메트리도 변경한다. 리소그래퍼가 원래의 디자인 타겟들에서 0이 아닌 교체들을 나타내는 섭동들만을 선택하고, 선택된 공정 섭동들의 서브세트를 생성한다(블록 756). 그 후, 리소그래피 공정은 공정 섭동들의 이 서브세트로 시뮬레이션된다(블록 758).
리소그래피 공정(또는 일반적으로 패터닝 공정)을 사용하는 기판의 제조 또는 제작은 전형적으로 공정 변동들을 수반한다. 공정 변동들은 기판에 걸쳐 균일하지 않다. 예를 들어, 증착 공정에서, 막들은 기판의 중심에서 더 두껍고 에지에 근접할 때 더 얇은 경향이 있다. 이 시스템적 변동들은 일반적으로 알려진 공정 조건들에 기초한 기판의 특성들인 '핑거프린트들'로서 측정 데이터에 반영된다. 다시 말해서, 기판 좌표의 함수로서 공간 변동을 갖는 기판 상의 스택이 존재한다. 스택은 기판 상에 선택된 패턴(예를 들어, 디자인 패턴)을 형성하기 위해 패터닝 공정 동안 기판 상에 형성되는 다수 층들을 포함한다. 스택의 각각의 층은 두께, 재료 속성들, 및 피처들 및 패터닝 공정의 관련 파라미터들(예를 들어, CD, 피치, 오버레이 등)과 연계될 수 있다.
본 명세서에 기재된 바와 같이, 증착은 현대 반도체 제조에서 중요한 공정 단계이다. 증착은 패터닝되거나 패터닝되지 않은 표면 위에 재료 층을 증착하는 데 사용된다. 증착은 일반적으로 에칭 후 화학 기계적 연마(CMP) 전에 일어난다. 증착은 도 8에서 전형적인 STI(shallow trench isolation) 공정 흐름(800)의 일부로 예시되어 있다. 뷰(802)는 실리콘 웨이퍼(804), 패드 산화물(pad oxide: 806), 질화물 층(808) 및 레지스트(810)를 갖는 스택 및 트렌치 에칭을 예시한다. 뷰(812)는 패드 산화물(806) 언더에칭(underetching)을 예시한다. 뷰(814)는 라이너 산화물(liner oxide: 816)을 예시한다. 증착 단계가 뷰(818)에서 설명되며, 여기서 화학 기상 증착이 산화물(820)로 갭을 채우기 위해 채택된다. 새로운 재료가 증착되는 경우, 저면(822)의 토포그래피는 부분적으로 최상면(824)에 전사된다. 새로운 토포그래피는, 예를 들어 오버레이 및/또는 정렬 측정들과 관련된 메트롤로지 타겟들 뿐만 아니라 다이-내 패턴의 지오메트리에 영향을 미칠 것이다. (본 명세서에 설명되는 바와 같은) 신뢰할 수 있는 증착 모델이 이러한 및 다른 토포그래피 변동들의 예측 및 보정을 위해 중요하다. 뷰(830)는 화학 기계적 연마를 예시하고, 뷰(832)는 질화물 스트리핑(nitride stripping) 단계를 예시한다.
도 9는 본 발명의 일 실시예에 따른 반도체 제조 공정에서 증착 모델을 적용하는 예시적인 방법(900)을 나타낸다. 일부 실시예들에서, 방법(900)은 증착 모델을 생성 및/또는 캘리브레이션하는 단계(902), 공정 정보를 증착 모델에 입력하는 단계(904), 증착 프로파일을 예측하는 단계(906), 예측된 증착 프로파일을 사용하여 (1) 메트롤로지 타겟 디자인을 향상시키고, 및/또는 (2) 비대칭에 의해 야기되는 타겟 프로파일로부터 예측된 증착 프로파일의 편차를 결정하는 단계(908), 및/또는 다른 작업들을 포함한다. 이전 시스템들은 스캐너 및/또는 다른 메트롤로지 툴들에 대해 캘리브레이션된 증착 모델의 예측력을 이용하기 위해 방법(900)과 유사한 및/또는 동일한 방법을 활용하지 않는다. 예를 들어, 메트롤로지 타겟들의 전통적인 디자인은 증착의 영향들을 고려하지 않는다. 방법(900)은 메트롤로지 마크들과 관련하여 아래에서 설명되지만, 이는 제한하려는 것이 아니다. 방법(900)은 일반적으로 증착 프로파일 결정이 유용한 다수의 상이한 공정들에 적용될 수 있다. 증착 프로파일이 결정되는 시뮬레이션 시스템은 증착 프로파일에 대한 메트롤로지 또는 검사 시스템들의 응답을 시뮬레이션하는 시뮬레이션 시스템, 또는 다른 시뮬레이션 시스템들을 포함할 수 있다. 예를 들어, 결정된 증착 프로파일/시뮬레이션 시스템은 광학 시스템들 또는 SEM으로 측정되는 OPC 모델의 캘리브레이션을 위해 사용될 수 있거나, 또는 메트롤로지 시스템들로부터 크로스 웨이퍼 핑거프린트들을 시뮬레이션하기 위해, 또는 다른 목적들을 위해 사용될 수 있다.
방법(900)은 증착 프로파일에 기초한 파라미터들의 더 정확한 모델링 및/또는 결정을 용이하게 하는 (종래 시스템들에 비해) 향상된 방법이다. 증착 프로파일에 기초한 이 더 정확한 모델링 및/또는 결정은 웨이퍼의 현재 층과 이전 층 사이의 상대 시프트의 결정을 향상시킬 수 있다 - 예를 들어, 오버레이이지만, 다른 목적들이 고려된다(예를 들어, 정렬 등). 앞서 설명된 바와 같이, 오버레이 및/또는 정렬은 흔히 스크라이브 라인들 및/또는 다른 위치들에 포함된 메트롤로지 마크들의 광학적 응답에 기초하여 결정된다. 일부 실시예들에서, 방법(900)은 (종래 시스템들에 비해) 더 정확한 메트롤로지 타겟 모델을 생성하고, 이는 차례로 정렬, 오버레이, 또는 다른 파라미터들의 (종래 시스템들에 비해) 더 정확한 결정을 용이하게 한다.
작업 902는 증착 모델을 생성 및/또는 캘리브레이션하는 것을 포함한다. 일부 실시예들에서, 증착 모델을 생성하는 것은 현재 기판과 유사한 기판들(예를 들어, 웨이퍼들 및/또는 다른 기판들의 층들 및/또는 층들의 부분들)의 시작 프로파일들(예를 들어, 이전 기판들의 앞서 모델링, 제조 및/또는 측정된 프로파일들)에 기초할 수 있다. 이 정보는, 예를 들어 데이터베이스 및/또는 다른 위치들에 저장될 수 있다. 시작 프로파일들은 리소그래피 포토레지스트 프로파일들과 같은 프로파일들, 하드마스크와 같은 것들에 대한 일반 마스킹 층들, 또는 다른 마스킹 층 프로파일, 에칭 프로파일, 및/또는 다른 프로파일들일 수 있으며, 및/또는 이들을 포함할 수 있다. 일반적으로, 시작 프로파일들은 증착 모델을 구축하기 위한 입력으로서 사용되는 여하한의 패턴 디자인들일 수 있다. 패턴 디자인들은 재료가 증착될 기판(예를 들어, 웨이퍼)의 부분들 및 재료가 증착되지 않을 기판(예를 들어, 웨이퍼)의 부분들을 나타낼 수 있다. 패턴 디자인들은 이 영역들의 치수, 재료 속성 및 다른 특성을 나타낼 수 있다. 일 실시예에서, 기판들에 대한 시작 프로파일들은 패터닝 후 프로파일들을 포함한다. 일 실시예에서, 기판들에 대한 시작 프로파일들은 현상 후 검사(ADI) 치수들, 에칭 후 검사(AEI) 치수들, 및/또는 다른 치수들을 포함한다. 예를 들어, ADI는 흔히 포토레지스트 노광 및 현상 후에 수행된다. 일 실시예에서, 기판들에 대한 시작 프로파일들을 결정하는 것은 시작 프로파일의 치수들 또는 다른 특징들을 획득, 디자인, 또는 측정하는 것 중 1 이상을 포함한다.
예를 들어, 시작 프로파일들의 치수들 또는 다른 특징들을 얻는 것은 1 이상의 외부 컴퓨팅 시스템들의 데이터베이스를 통해 이 정보에 전자적으로 액세스하는 것, 로컬 전자 저장소 내의 이 정보에 액세스하는 것, 네트워크 통신을 통해 이 정보를 수신하거나 액세스하는 것, 비-일시적 저장 매체 및/또는 다른 전자 저장 소스들로부터 업로드, 다운로드 또는 다른 전자 파일 전송을 통해 이 정보를 수신하는 것, 또는 다른 방법들에 의해 이 정보를 얻는 것을 포함할 수 있다. 또 다른 예시로서, 시작 프로파일들의 디자인된 치수들 및/또는 다른 특징들은 메트롤로지 타겟 디자인 프로그램 또는 제어를 위한 디자인 프로그램과 연계된 사용자 인터페이스를 통해 사용자에 의해 입력 또는 선택될 수 있거나, 사용자로부터 달리 전달될 수 있다. 세 번째 예시로서, 시작 프로파일들의 치수들 또는 다른 특징들이 측정될 수 있다. 이러한 측정들은, 예를 들어 제작 공정을 거치는 물리적 또는 모델링된 웨이퍼의 직전(예를 들어, 증착 전) 층들에서 수행될 수 있다. 일부 실시예들에서, 시작 프로파일들은 설계자, 시스템, 또는 다른 소스들에 의해 이루어진 가정들에 기초하여 구축될 수도 있다.
일부 실시예들에서, 증착 모델을 생성하는 것은 (예를 들어, 화학 기상 증착을 위한 공정 파라미터들을 설명하는) 증착 레시피, 및/또는 다른 정보에 기초할 수 있다. 일부 실시예들에서, 증착 모델은 기판의 1 이상의 관심 구역(예를 들어, 웨이퍼의 층, 웨이퍼의 전체 층, 스택, 및/또는 다른 구역들)에 대해 생성될 수 있다.
일부 실시예들에서, 증착 모델을 생성하는 것은 본 명세서에 설명된 방법의 작업들을 수행하는 경험적 모델을 생성하는 것을 포함할 수 있다. 경험적 모델은 다양한 입력들(예를 들어, 마스크 또는 웨이퍼 이미지의 1 이상의 특성, 디자인 레이아웃의 1 이상의 특성, 패터닝 디바이스의 1 이상의 특성, 증착 공정의 1 이상의 특성) 간의 상관관계들에 기초하여 출력들을 예측할 수 있다.
일 예시로서, 경험적 모델은 기계 학습 모델 및/또는 여하한의 다른 파라미터화된 모델일 수 있다. 일부 실시예들에서, (예를 들어) 기계 학습 모델은 수학 방정식, 알고리즘, 플롯, 차트, 네트워크(예를 들어, 뉴럴 네트워크), 및/또는 다른 툴들 및 기계 학습 모델 구성요소들일 수 있으며, 및/또는 이들을 포함할 수 있다. 예를 들어, 기계 학습 모델은 입력 층, 출력 층, 및 1 이상의 중간 또는 은닉 층을 갖는 1 이상의 뉴럴 네트워크일 수 있으며, 및/또는 이들을 포함할 수 있다. 일부 실시예들에서, 1 이상의 뉴럴 네트워크는 딥 뉴럴 네트워크(예를 들어, 입력 층과 출력 층 사이의 1 이상의 중간 또는 은닉 층을 갖는 뉴럴 네트워크)일 수 있으며, 및/또는 이를 포함할 수 있다.
일 예시로서, 1 이상의 뉴럴 네트워크는 뉴럴 유닛(또는 인공 뉴런)의 대규모 집단에 기초할 수 있다. 1 이상의 뉴럴 네트워크는 (예를 들어, 축삭들에 의해 연결된 생물학적 뉴런들의 큰 클러스터들을 통해) 생물학적 뇌가 동작하는 방식을 막연히 흉내낼 수 있다. 뉴럴 네트워크의 각각의 뉴럴 유닛이 뉴럴 네트워크의 많은 다른 뉴럴 유닛들과 연결될 수 있다. 이러한 연결들은 연결된 뉴럴 유닛들의 활성화 상태에 대한 영향을 강화하거나 억제할 수 있다. 일부 실시예들에서, 각각의 개별적인 뉴럴 유닛은 모든 입력의 값들을 함께 조합하는 합산 함수를 가질 수 있다. 일부 실시예들에서, 각각의 연결(또는 뉴럴 유닛 자체)은 신호가 다른 뉴럴 유닛들로 전파하게 되기 전에 임계치를 넘어야 하도록 임계치 함수를 가질 수 있다. 이 뉴럴 네트워크 시스템들은 명시적으로 프로그램되기보다는 자체-학습 및 트레이닝될 수 있으며, 종래의 컴퓨터 프로그램들과 비교하여 소정 문제 해결 영역들에서 상당히 더 우수하게 수행할 수 있다. 일부 실시예들에서, 1 이상의 뉴럴 네트워크는 (예를 들어, 신호 경로가 전방 층들에서 후방 층들로 가로지르는 경우) 다수 층들을 포함할 수 있다. 일부 실시예들에서, 역전파 기술들이 뉴럴 네트워크들에 의해 활용될 수 있으며, 여기서 순방향 자극이 "전방" 뉴럴 유닛들에 대한 가중치들을 재설정하는 데 사용된다. 일부 실시예들에서, 1 이상의 뉴럴 네트워크에 대한 자극 및 억제는 더 혼돈되고 복잡한 방식으로 상호작용하는 연결들로 더 자유롭게 흐를 수 있다. 일부 실시예들에서, 1 이상의 뉴럴 네트워크의 중간 층들은 1 이상의 컨볼루션 층, 1 이상의 순환 층, 및/또는 다른 층들을 포함한다.
일부 실시예들에서, 증착 모델은 기판(예를 들어, 물리적 웨이퍼의 층)으로부터의 실험적 단면 프로파일 정보를 사용하여 캘리브레이션될 수 있다. 실험적 단면 프로파일 정보는 물리적 웨이퍼 층의 전자 이미지와 증착 모델을 사용하여 생성된 층의 대응하는 전자 묘사 사이의 시각적 또는 치수 비교들, 및/또는 다른 정보를 포함한다. 예를 들어, 모델은 특정 증착 공정들을 정확하게 설명하기 위해 스캐닝 전자 현미경(SEM) 단면 이미지들에 의해 캘리브레이션될 수 있다.
일 실시예에서, 1 이상의 증착 모델(의 파라미터)은 SEM 또는 다른 툴들을 사용하여 기판(예를 들어, 물리적 웨이퍼)의 대응하는 단면에 시뮬레이션된 증착 프로파일을 피팅함으로써 캘리브레이션될 수 있다. SEM에서, 일차 전자 빔은 전자 소스로부터 방출되고 집광 렌즈에 의해 수렴된 후, 빔 디플렉터, E x B 디플렉터 및 대물 렌즈를 통과하여 포커스에서 기판 테이블 상의 기판을 조사한다. 기판이 전자 빔으로 조사될 때, 기판으로부터 이차 전자들이 생성된다. 이차 전자들은 E x B 디플렉터에 의해 편향되고 이차 전자 검출기에 의해 검출된다. 예를 들어, X 또는 Y 방향 중 다른 방향에서의 기판 테이블에 의한 기판의 연속적인 이동과 함께, X 또는 Y 방향에서의 빔 디플렉터에 의한 전자 빔의 반복적인 스캐닝 또는 빔 디플렉터에 의한 전자 빔의 2 차원 스캐닝과 동기화하여 샘플로부터 생성되는 전자들을 검출함으로써 2-차원 전자 빔 이미지가 얻어질 수 있다. 이차 전자 검출기에 의해 검출되는 신호는 아날로그/디지털(A/D) 변환기에 의해 디지털 신호로 변환되고, 디지털 신호는 이미지 처리 시스템으로 전송된다. 일 실시예에서, 이미지 처리 시스템은 처리 유닛에 의한 처리를 위해 디지털 이미지들의 전부 또는 일부를 저장하는 메모리를 가질 수 있다. 처리 유닛(예를 들어, 특별히 디자인된 하드웨어 또는 하드웨어 및 소프트웨어의 조합 또는 소프트웨어를 포함한 컴퓨터 판독가능한 매체)은 디지털 이미지들을 디지털 이미지들을 나타내는 데이터세트들로 변환하거나 처리하도록 구성된다. 일 실시예에서, 처리 유닛은 본 명세서에 설명된 방법의 실행을 야기하도록 구성되거나 프로그램된다. 또한, 이미지 처리 시스템은 참조 데이터베이스에 디지털 이미지들 및 대응하는 데이터세트들을 저장하도록 구성되는 저장 매체를 가질 수 있다. 디스플레이 디바이스가 이미지 처리 시스템과 연결되어, 운영자가 그래픽 사용자 인터페이스의 도움으로 장비의 필요한 작동을 수행할 수 있도록 할 수 있다.
일부 실시예들에서, 작업 902는 기판(예를 들어, 웨이퍼의 층)의 전자 묘사(예를 들어, 모델, 전자 이미지 등)를 생성하여, 전자 묘사와 대응하는 기판(예를 들어, 물리적 웨이퍼의 층)의 이미지 사이의 시각적 비교를 용이하게 하는 것을 포함할 수 있다. 전자 묘사는 이미지, 모델, 및/또는 다른 전자 묘사들일 수 있다. 전자 묘사는 단면 이미지, 비-단면 이미지, 층을 나타내는 숫자 또는 코드(예를 들어, 이미지가 전혀 아님), 또는 전자 묘사를 형성하는 다른 정보일 수 있다. 일 실시예에서, 작업 902는 기판(예를 들어, 웨이퍼의 층)의 전자 묘사를 생성하여, 대응하는 기판(예를 들어, 물리적 웨이퍼의 층)의 SEM 이미지로부터 얻어진 치수들과의 비교를 위해 전자 묘사의 치수 측정을 용이하게 하는 것을 포함할 수 있다.
일 실시예에서, 증착 모델의 1 이상의 파라미터는 여하한의 메트롤로지 시스템(예를 들어, 스케터로미터 등)으로부터의 정보에 기초하여 캘리브레이션될 수 있다. 캘리브레이션은 마스크 층 모델에서의 파라미터들(예를 들어, 모델의 증착 프로파일에 영향을 미치는 파라미터들)의 캘리브레이션을 포함할 수 있다. 예를 들어, 캘리브레이션은 시뮬레이션된 프로파일과 물리적 웨이퍼의 대응하는 단면 사이의 유사점 또는 차이점에 기초하여 마스크 임계 치수 오프셋, 증착 속도, 증착 재료, 또는 다른 파라미터들과 같은 1 이상의 파라미터를 조정하는 것을 포함할 수 있다. 캘리브레이션된 방법(예를 들어, 모델)은, 예를 들어 오버레이 및 정렬 측정 시스템에 대한 오버레이 및/또는 정렬 측정 신호 성능을 예측(또는 시뮬레이션)하기 위해 제어를 위한 디자인 프로그램(또는 다른 유사한 디자인 소프트웨어)과 같은 시뮬레이션 시스템에 제공될 수 있는 (단지 일 예시로서 메트롤로지 타겟 디자인의) 증착 프로파일을 예측하는 데 사용될 수 있다. 일 실시예에서, 캘리브레이션 작업들은 모델링된 증착 프로파일이 물리적 웨이퍼의 대응하는 층의 이미지 및/또는 다른 전자 묘사들(예를 들어, 모델)에서의 증착 프로파일에 대응할 때까지 반복적으로 수행된다.
일부 실시예들에서, 앞서 설명된 바와 같이, 증착 모델은 (예를 들어, 1 이상의 뉴럴 네트워크를 포함하는) 기계-학습 모델이고, 증착 모델을 캘리브레이션하는 것은 기계-학습 모델을 트레이닝하는 것을 포함한다. 1 이상의 뉴럴 네트워크는 트레이닝 데이터의 세트를 사용하여 트레이닝될 수 있다(즉, 그 파라미터들이 결정됨). 트레이닝 데이터는 트레이닝 샘플들의 세트를 포함할 수 있다. 각각의 샘플은 입력 객체(전형적으로, 피처 벡터로 불릴 수 있는 벡터) 및 원하는 출력 값[감시 신호(supervisory signal)라고도 함]을 포함하는 쌍일 수 있다. 트레이닝 알고리즘은 트레이닝 데이터를 분석하고, 트레이닝 데이터에 기초하여 뉴럴 네트워크의 파라미터들(예를 들어, 1 이상의 층의 가중치들)을 조정함으로써 뉴럴 네트워크의 거동을 조정한다. 예를 들어, xi가 i-번째 예시의 피처 벡터이고 yi가 그 감시 신호이도록 {(x1,y1),(x2,y2),…,(xN,yN)} 형태의 N 개의 트레이닝 샘플들의 세트가 주어지면, 트레이닝 알고리즘이 뉴럴 네트워크 를 찾으며, 이때 X는 입력 공간이고 Y는 출력 공간이다. 피처 벡터는 일부 객체(예를 들어, 앞선 예시에서와 같은 웨이퍼 디자인, 클립 등)를 나타내는 수치적 특징들의 n-차원 벡터이다. 이 벡터들과 연계된 벡터 공간은 흔히 피처 공간으로 불린다. 트레이닝 후, 뉴럴 네트워크는 새로운 샘플들을 사용하여 예측을 수행하는 데 사용될 수 있다.
작업 904는 증착 모델에 공정 정보를 입력하는 것을 포함한다. 작업 904는, 예를 들어 입력으로서 뉴럴 네트워크를 포함하는 트레이닝된 기계 학습 모델에 공정 정보를 제공하는 것을 포함할 수 있다. 예를 들어, 공정 정보는 기판(예를 들어, 웨이퍼의 층)의 시작 프로파일을 포함할 수 있다. 시작 프로파일은 증착 모델에 대한 입력으로서 사용되는 여하한의 패턴 디자인일 수 있다. 패턴 디자인은 재료가 증착될 기판의 부분들 및 재료가 증착되지 않을 기판의 부분들을 나타낼 수 있다. 패턴 디자인은 이 영역들의 치수, 재료 속성 및 다른 특성을 나타낼 수 있다. 일부 실시예들에서, 공정 정보는 (예를 들어, 화학 기상 증착 공정에 대한 공정 파라미터들을 설명하는) 특정 증착 레시피, 및/또는 다른 정보를 포함할 수 있다.
작업 906은 증착 프로파일(906)을 예측하는 것을 포함한다. 예측된 증착 프로파일은 증착 모델을 사용한 기판의 예측된 증착 프로파일일 수 있다. 증착 프로파일을 예측하는 것은 증착 공정 레시피에 따라 주어진 시작 프로파일에 대한 증착 작업을 시뮬레이션하는 것을 포함할 수 있다. 일 실시예에서, 시작 프로파일에 대한 증착 작업을 시뮬레이션하는 것은 기판의 표면에 걸친 개별 위치들에 대한 1 이상의 증착 속도를 결정하는 것을 포함할 수 있다. 1 이상의 증착 속도는, 예를 들어 증착되는 재료의 양 및 패턴, 패턴의 어느 부분들이 덮이거나 덮이지 않는지, 주변 환경, 또는 다른 인자들에 의존할 수 있다. 일 실시예에서, 시작 프로파일에 대한 증착 작업을 시뮬레이션하는 것은 증착 공정 파라미터, 증착 모델 파라미터 및/또는 가중치, 1 이상의 증착 속도, 및/또는 다른 정보에 기초하여 시작 프로파일의 치수 또는 다른 특성들을 수정하는 것을 포함한다. 증착 프로파일을 예측하는 이 프로세스는, 예를 들어 1 이상의 증착 프로파일 기준(예를 들어, 치수, 표면 특성 등)이 만족될 때까지 되풀이하여 반복될 수 있다.
작업 908은 예측된 증착 프로파일을 사용하여, (1) 메트롤로지 타겟 디자인을 향상시키고, 및/또는 (2) 비대칭에 의해 야기되는 타겟 프로파일로부터 예측된 증착 프로파일의 편차를 결정하는 것, 및/또는 다른 작업들을 포함한다. 예를 들어, 작업 908은 메트롤로지(예를 들어, 정렬, 오버레이 등) 타겟 디자인의 신호 민감도를 예측하는 것을 포함할 수 있으며, 이에 따라 (정렬, 오버레이 등) 메트롤로지 타겟들의 최적 디자인을 용이하게 한다. 원래 디자인으로부터의 메트롤로지 타겟들의 지오메트리에서의 예측된 편차들(마크 비대칭)은, 예를 들어 비대칭-유도 스캐너 및 메트롤로지 툴 오프셋들(예를 들어, 오버레이 또는 정렬 메트롤로지 툴)을 보정하기 위해, 및/또는 다른 목적들을 위해 사용될 수 있다.
일부 실시예들에서, 작업 908은 향상된 메트롤로지 타겟 디자인 및/또는 타겟 프로파일로부터의 예측된 증착 프로파일의 편차에 기초하여 1 이상의 포토리소그래피 공정 파라미터를 결정하는 것, 1 이상의 결정된 포토리소그래피 공정 파라미터에 기초하여 포토리소그래피 장치에 대한 조정을 결정하는 것, 및/또는 다른 작업들을 포함할 수 있다. 1 이상의 결정된 포토리소그래피 공정 파라미터는, 예를 들어 오버레이 또는 정렬 중 1 이상을 포함할 수 있다. 포토리소그래피 장치를 조정하는 것은 결정된 조정 및/또는 다른 정보에 기초할 수 있다. 일부 실시예들에서, 작업 908은 오버레이 또는 정렬에 기초하여 제 1 메트롤로지 타겟 디자인으로부터 제 2 메트롤로지 타겟 디자인으로 메트롤로지 타겟 디자인을 조정하는 것을 포함할 수 있다. 메트롤로지 타겟 디자인은 정렬 메트롤로지 타겟 디자인, 오버레이 메트롤로지 타겟 디자인, 및/또는 다른 디자인들을 포함할 수 있다.
일부 실시예들에서, 메트롤로지 타겟 디자인은 정렬 메트롤로지 타겟 디자인, 오버레이 메트롤로지 타겟 디자인, 및/또는 다른 메트롤로지 타겟 디자인들을 포함한다. 일부 실시예들에서, 예측된 증착 프로파일을 사용하여 메트롤로지 타겟 디자인을 향상시키는 것은 정렬 메트롤로지 타겟 디자인의 신호 강도를 예측하고 예측된 신호 강도에 기초하여 정렬 메트롤로지 타겟 디자인을 향상시키는 것을 포함한다. 정렬 메트롤로지 타겟 디자인을 향상시키는 것은 예측된 신호 강도를 최대화하도록 정렬 메트롤로지 타겟 디자인의 패턴 및/또는 1 이상의 치수를 조정하는 것, 증착 재료를 조정하는 것, 및/또는 다른 파라미터들을 조정하는 것을 포함할 수 있다.
일부 실시예들에서, 예측된 증착 프로파일을 사용하여 메트롤로지 타겟 디자인을 향상시키는 것은 오버레이 메트롤로지 타겟 디자인의 신호 강도를 예측하고 예측된 신호 강도에 기초하여 오버레이 메트롤로지 타겟 디자인을 향상시키는 것을 포함한다. 오버레이 메트롤로지 타겟 디자인을 향상시키는 것은 예측된 신호 강도를 최대화하도록 오버레이 메트롤로지 타겟 디자인의 패턴 및/또는 1 이상의 치수를 조정하는 것, 증착 재료를 조정하는 것, 및/또는 다른 파라미터들을 조정하는 것을 포함할 수 있다.
비-제한적인 예시로서, 및 앞서 설명된 바와 같이, 일단 증착 모델이 캘리브레이션되면, 이는 신뢰할 수 있는 예측들을 생성하는 데 사용될 수 있다. 이 예시에서, 캘리브레이션된 증착 모델은 다음과 같이 설명될 수 있다:
여기서, D는 증착 모델을 나타내고, po는 캘리브레이션된 모델(예를 들어, 증착) 파라미터들을 나타내며, x는 증착 전 (예를 들어, 웨이퍼 층의) 지오메트리이고, y는 예측된 지오메트리(예를 들어, 증착 후 웨이퍼 층 프로파일)이다. 일 실시예에서, 캘리브레이션된 모델의 예측력은 증착 후 센서들에 의해 측정되는 메트롤로지 타겟의 신호 강도를 최대화하는 (x에 의해 설명된) 메트롤로지 타겟들(의 지오메트리)을 디자인하는 데 사용될 수 있다.
일 예시로서 오버레이를 사용하여, 도 10은 광학적으로 불투명한 재료(1054)가 저부 격자(1056)(의 위)에 증착되어 있는 오버레이 타겟(1052)의 스택(1050)을 예시한다. 오버레이를 측정하기 위해, 저부 격자(1056)의 토포그래피는 불투명한 재료(1054)의 (최상부) 표면(1058)에 전사되어야 한다. 더 강한 오버레이 메트롤로지 마크 신호에 대해, 저부 격자(1056)의 토포그래피의 진폭이 [예를 들어, 최상부 표면(1058)이 증착 후 실질적으로 동일한 피처들을 갖도록] 최대화될 수 있다. 본 방법 및/또는 증착 모델은 저부 격자(1056)의 토포그래피의 진폭을 최대화하도록 저부 격자(1056)를 디자인하는 데 사용될 수 있다. 예를 들어, 증착 모델을 센서 모델에 커플링하면, 격자/타겟 최적화 문제는 다음과 같이 공식화될 수 있다:
앞선 수학식에서, S는 센서 모델을 나타낼 수 있고, OVL은 오버레이 신호를 나타낼 수 있으며, argmaxx는 최대화되어야 하는 예시적인 비용 함수일 수 있고, xo는 최적의 저부 격자 디자인일 수 있다. 예를 들어, 메트롤로지 마크 토포그래피로부터의 신호의 신호 강도는 이 수학식을 사용하여 최대화될 수 있다. 최적의 저부 격자 디자인(xo)은 최대화된 신호 강도와 연계될 수 있다. argmax는 argmax 뒤에 오는 표현식의 최대화를 나타내고 그 표현식을 최대화하는 아래 첨자(이 경우에는 x)의 파라미터 값을 반환하는 표기법을 포함할 수 있다. 이 예시들은 제한하려는 것이 아니다. 예를 들어, 이 동일한 원리들은 정렬 메트롤로지 마크 최적화, 및/또는 증착, 에칭, 및/또는 다른 리소그래피 공정들을 거치는 여하한의 다른 웨이퍼 피처들의 다른 디자인에 적용될 수 있다.
도 11은 본 발명의 일 실시예에 따른 메트롤로지(예를 들어, 정렬, 오버레이 등) 타겟 디자인을 위한 방법(1100)의 요약을 예시한다. 메트롤로지 마크(및/또는 웨이퍼의 다른 부분들)와 연계된 웨이퍼 층 및/또는 스택 지오메트리(1102)가 증착 공정(1106)을 시뮬레이션하고 증착 프로파일(1110)을 예측(1108)하는 증착 모델(예를 들어, 본 명세서에 설명된 증착 모델)에 제공(1104)될 수 있다. 증착 모델은, 예를 들어 저부 격자로부터 웨이퍼 층의 최상부 표면으로의 전사된 토포그래피를 예측할 수 있다. 예측된 증착 프로파일(1110)은 증착 프로파일(1110)과 연계된 신호 강도를 예측하도록 구성되는 센서 시뮬레이터(예를 들어, 메트롤로지 타겟 디자인 툴)에 제공(1112)될 수 있다. 저부 격자의 지오메트리는, 예를 들어 메트롤로지 마크 신호의 강도 및/또는 다른 특성들을 개선하도록 조정될 수 있다. 도 11에 나타낸 작업들은 메트롤로지 마크를 개선하기 위해 되풀이하여 반복될 수 있다. 도 11에 나타낸 작업들은, 예를 들어 정지 조건이 만족될 때까지 되풀이하여 반복될 수 있다. 정지 조건은 반복 횟수, 신호 강도 임계치, 반복과 관련된 비용, 반복과 관련된 시간, 및/또는 다른 조건들을 포함할 수 있다. 일부 실시예들에서, 도 11에 나타낸 작업들 중 1 이상은, 예를 들어 웨이퍼 제작 동안 실시간으로 또는 거의 실시간으로 수행될 수 있다.
도 9의 작업 908로 되돌아가면, 일부 실시예들에서, 예측된 증착 프로파일을 사용하여 비대칭에 의해 야기되는 타겟 프로파일로부터 예측된 증착 프로파일의 편차를 결정하는 것은 편차를 이용하여 측정된 메트롤로지 타겟 신호의 비대칭 성분을 예측하는 것을 더 포함한다. 편차는 비대칭 유도 스캐너 오프셋을 보정하기 위해, 및/또는 다른 용도들을 위해 사용될 수 있다. 보정은, 예를 들어 측정된 메트롤로지 타겟 신호의 비대칭 성분을 제거하는 것을 포함할 수 있다. 일부 실시예들에서, 측정된 메트롤로지 타겟 신호의 비대칭 성분을 제거하는 것은 측정된 메트롤로지 타겟 신호로부터 비대칭 성분을 빼는 것을 포함한다. 일부 실시예들에서, 메트롤로지 타겟 신호의 비대칭 성분은 타겟 프로파일로부터의 예측된 증착 프로파일의 편차에 기초하여 예측될 수 있다.
비-제한적인 예시로서, 초기 기판 지오메트리가 주어지면, 캘리브레이션된 증착 모델은 다음 수학식에 따라 여하한의 가능한 비대칭들을 포함하여 증착 후 최종 메트롤로지 타겟 지오메트리(예를 들어, 증착 프로파일)를 예측하도록 구성된다:
여기서, ypred는 증착 후 예측된 지오메트리이다. 예측된 타겟 지오메트리(ypred)는 다음 수학식에 따라 예측된 비대칭 핑거프린트를 얻기 위해 입력으로서 센서 모델에 제공될 수 있다:
여기서, zasym은 비대칭 핑거프린트이다. 비대칭 핑거프린트는 다음 수학식에 따라 보정된 신호를 얻기 위해 (예를 들어) 측정된 신호(zmeas)로부터 감산될 수 있다:
여기서, zcorr은 보정된 신호이다. 이 예시는 제한하려는 것이 아니며, 이 접근법은 스캐너의 정렬 센서, 오버레이 센서, 및/또는 다른 센서들과 같은 여하한의 비대칭에 민감한 센서에 적용가능할 수 있다는 것을 유의하여야 한다.
도 12는 본 명세서에 개시된 방법들, 흐름들 또는 시스템(들)을 구현하는 데 도움이 될 수 있는 컴퓨터 시스템(100)을 나타내는 블록 다이어그램이다. 컴퓨터 시스템(100)은 정보를 전달하는 버스(102) 또는 다른 통신 기구, 및 정보를 처리하는 버스(102)와 커플링된 프로세서(104)[또는 다중 프로세서들(104 및 105)]를 포함한다. 또한, 컴퓨터 시스템(100)은 프로세서(104)에 의해 실행될 정보 및 명령어들을 저장하는 RAM(random access memory) 또는 다른 동적 저장 디바이스와 같은, 버스(102)에 커플링된 주 메모리(106)를 포함한다. 또한, 주 메모리(106)는 프로세서(104)에 의해 실행될 명령어들의 실행 시 임시 변수들 또는 다른 매개 정보(intermediate information)를 저장하는 데 사용될 수 있다. 컴퓨터 시스템(100)은 프로세서(104)에 대한 정적 정보 및 명령어들을 저장하는 버스(102)에 커플링된 ROM(read only memory: 108) 또는 다른 정적 저장 디바이스를 더 포함한다. 자기 디스크 또는 광학 디스크와 같은 저장 디바이스(110)가 제공되고 버스(102)에 커플링되어 정보 및 명령어들을 저장한다.
컴퓨터 시스템(100)은 버스(102)를 통해, 컴퓨터 사용자에게 정보를 보여주는 CRT(cathode ray tube) 또는 평판 또는 터치 패널 디스플레이(touch panel display)와 같은 디스플레이(112)에 커플링될 수 있다. 영숫자 및 다른 키들을 포함한 입력 디바이스(114)는 정보 및 명령 선택(command selection)들을 프로세서(104)로 전달하기 위해 버스(102)에 커플링된다. 또 다른 타입의 사용자 입력 디바이스는 방향 정보 및 명령 선택들을 프로세서(104)로 전달하고, 디스플레이(112) 상의 커서 움직임을 제어하기 위한 마우스, 트랙볼(trackball) 또는 커서 방향키들과 같은 커서 제어부(cursor control: 116)이다. 이 입력 디바이스는, 통상적으로 디바이스로 하여금 평면에서의 위치들을 특정하게 하는 2 개의 축선인 제 1 축선(예를 들어, x) 및 제 2 축선(예를 들어, y)에서 2 자유도를 갖는다. 또한, 입력 디바이스로서 터치 패널(스크린) 디스플레이가 사용될 수도 있다.
일 실시예에 따르면, 주 메모리(106)에 포함된 1 이상의 명령어들의 1 이상의 시퀀스를 실행하는 프로세서(104)에 응답하여 컴퓨터 시스템(100)에 의해 본 명세서에 설명된 1 이상의 방법의 부분들이 수행될 수 있다. 이러한 명령어들은 저장 디바이스(110)와 같은 또 다른 컴퓨터-판독가능한 매체로부터 주 메모리(106)로 읽혀질 수 있다. 주 메모리(106) 내에 포함된 명령어들의 시퀀스들의 실행은, 프로세서(104)가 본 명세서에 설명된 공정 단계들을 수행하게 한다. 또한, 주 메모리(106) 내에 포함된 명령어들의 시퀀스들을 실행하기 위해 다중 처리 구성(multi-processing arrangement)의 1 이상의 프로세서가 채택될 수 있다. 대안적인 실시예에서, 하드웨어에 내장된 회로(hard-wired circuitry)가 소프트웨어 명령어들과 조합하거나 그를 대신하여 사용될 수 있다. 따라서, 본 명세서의 기재내용은 하드웨어 회로와 소프트웨어의 여하한의 특정 조합에 제한되지 않는다.
본 명세서에서 사용된 "컴퓨터-판독가능한 매체"라는 용어는 실행을 위해 프로세서(104)에 명령어를 제공하는 데 관여하는 여하한의 매체를 칭한다. 이러한 매체는 비휘발성 매체(non-volatile media), 휘발성 매체 및 전송 매체를 포함하는 다수의 형태를 취할 수 있으며, 이에 제한되지는 않는다. 비휘발성 매체는, 예를 들어 저장 디바이스(110)와 같은 광학 또는 자기 디스크를 포함한다. 휘발성 매체는 주 메모리(106)와 같은 동적 메모리를 포함한다. 전송 매체는 버스(102)를 포함하는 와이어들을 포함하여, 동축 케이블(coaxial cable), 구리선 및 광섬유를 포함한다. 또한, 전송 매체는 무선 주파수(RF) 및 적외선(IR) 데이터 통신 시 발생되는 파장들과 같이 음파(acoustic wave) 또는 광파의 형태를 취할 수도 있다. 컴퓨터-판독가능한 매체의 보편적인 형태들은, 예를 들어 플로피 디스크(floppy disk), 플렉시블 디스크(flexible disk), 하드 디스크, 자기 테이프, 여하한의 다른 자기 매체, CD-ROM, DVD, 여하한의 다른 광학 매체, 펀치 카드(punch card), 종이 테이프(paper tape), 홀(hole)들의 패턴을 갖는 여하한의 다른 물리적 매체, RAM, PROM, 및 EPROM, FLASH-EPROM, 여하한의 다른 메모리 칩 또는 카트리지(cartridge), 이후 설명되는 바와 같은 반송파, 또는 컴퓨터가 판독할 수 있는 여하한의 다른 매체를 포함한다.
다양한 형태의 컴퓨터 판독가능한 매체는 실행을 위해 1 이상의 명령어들의 1 이상의 시퀀스를 프로세서(104)로 전달하는 데 관련될 수 있다. 예를 들어, 명령어들은 초기에 원격 컴퓨터의 자기 디스크 상에 저장되어 있을 수 있다(bear). 원격 컴퓨터는 그 동적 메모리로 명령어들을 로딩하고, 모뎀을 이용하여 전화선을 통해 명령어들을 보낼 수 있다. 컴퓨터 시스템(100)에 로컬인 모뎀이 전화선 상의 데이터를 수신하고, 적외선 송신기를 사용하여 상기 데이터를 적외선 신호로 전환할 수 있다. 버스(102)에 커플링된 적외선 검출기는 적외선 신호로 전달된 데이터를 수신하고, 상기 데이터를 버스(102)에 놓을 수 있다. 버스(102)는, 프로세서(104)가 명령어들을 회수하고 실행하는 주 메모리(106)로 상기 데이터를 전달한다. 주 메모리(106)에 의해 수신된 명령어들은 프로세서(104)에 의한 실행 전이나 후에 저장 디바이스(110)에 선택적으로 저장될 수 있다.
또한, 컴퓨터 시스템(100)은 버스(102)에 커플링된 통신 인터페이스(118)를 포함할 수 있다. 통신 인터페이스(118)는 로컬 네트워크(122)에 연결되는 네트워크 링크(120)에 커플링하여 양방향(two-way) 데이터 통신을 제공한다. 예를 들어, 통신 인터페이스(118)는 ISDN(integrated services digital network) 카드 또는 대응하는 타입의 전화선에 데이터 통신 연결을 제공하는 모뎀일 수 있다. 또 다른 예시로서, 통신 인터페이스(118)는 호환성 LAN에 데이터 통신 연결을 제공하는 LAN(local area network) 카드일 수 있다. 또한, 무선 링크가 구현될 수도 있다. 여하한의 이러한 구현에서, 통신 인터페이스(118)는 다양한 타입의 정보를 나타내는 디지털 데이터 스트림들을 전달하는 전기적, 전자기적 또는 광학적 신호들을 송신하고 수신한다.
통상적으로, 네트워크 링크(120)는 1 이상의 네트워크를 통해 다른 데이터 디바이스에 데이터 통신을 제공한다. 예를 들어, 네트워크 링크(120)는 로컬 네트워크(122)를 통해 호스트 컴퓨터(host computer: 124), 또는 ISP(Internet Service Provider: 126)에 의해 작동되는 데이터 장비로의 연결을 제공할 수 있다. 차례로, ISP(126)는 이제 보편적으로 "인터넷"(128)이라고 칭하는 월드와이드 패킷 데이터 통신 네트워크를 통해 데이터 통신 서비스를 제공한다. 로컬 네트워크(122) 및 인터넷(128)은 둘 다 디지털 데이터 스트림들을 전달하는 전기적, 전자기적 또는 광학적 신호들을 사용한다. 다양한 네트워크를 통한 신호들, 및 컴퓨터 시스템(100)에 또한 그로부터 디지털 데이터를 전달하는 통신 인터페이스(118)를 통한 네트워크 링크(120) 상의 신호들은 정보를 전달하는 반송파의 예시적인 형태들이다.
컴퓨터 시스템(100)은 네트워크(들), 네트워크 링크(120) 및 통신 인터페이스(118)를 통해 메시지들을 송신하고, 프로그램 코드를 포함한 데이터를 수신할 수 있다. 인터넷 예시에서는, 서버(130)가 인터넷(128), ISP(126), 로컬 네트워크(122) 및 통신 인터페이스(118)를 통해 어플리케이션 프로그램에 대한 요청된 코드를 전송할 수 있다. 하나의 이러한 다운로드된 어플리케이션은, 예를 들어 본 명세서에 설명된 방법의 일부 또는 전부를 제공할 수 있다. 수신된 코드는 수신될 때 프로세서(104)에 의해 실행될 수 있고, 및/또는 추후 실행을 위해 저장 디바이스(110) 또는 다른 비휘발성 저장소에 저장될 수 있다. 이 방식으로, 컴퓨터 시스템(100)은 반송파의 형태로 어플리케이션 코드를 얻을 수 있다.
도 13은 본 명세서에 설명된 기술들과 함께 이용될 수 있는, 도 1에 나타낸 장치와 유사한 및/또는 동일한 예시적인 리소그래피 투영 장치를 개략적으로 도시한다. 상기 장치는:
- 방사선 빔(B)을 컨디셔닝하는 조명 시스템(IL) -이러한 특정한 경우, 조명 시스템은 방사선 소스(SO)도 포함함- ;
- 패터닝 디바이스(MA)(예를 들어, 레티클)를 유지하는 패터닝 디바이스 홀더가 제공되고, 아이템(PS)에 대하여 패터닝 디바이스를 정확히 위치시키는 제 1 위치설정기에 연결되는 제 1 대상물 테이블(예를 들어, 패터닝 디바이스 테이블)(MT);
- 기판(W)(예를 들어, 레지스트-코팅된 실리콘 웨이퍼)을 유지하는 기판 홀더가 제공되고, 아이템(PS)에 대하여 기판을 정확히 위치시키는 제 2 위치설정기에 연결되는 제 2 대상물 테이블(기판 테이블)(WT); 및
- 기판(W)의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부(C) 상으로 패터닝 디바이스(MA)의 조사된 부분을 이미징하는 투영 시스템("렌즈")(PS)[예를 들어, 굴절, 카톱트릭(catoptric) 또는 카타디옵트릭 광학 시스템]을 포함한다.
본 명세서에 도시된 바와 같이, 상기 장치는 투과형으로 구성된다(즉, 투과 패터닝 디바이스를 가짐). 하지만, 일반적으로 이는 예를 들어 (반사 패터닝 디바이스를 갖는) 반사형으로 구성될 수도 있다. 상기 장치는 전형적인 마스크로 상이한 종류의 패터닝 디바이스를 채택할 수 있다; 예시들로는 프로그램가능한 거울 어레이 또는 LCD 매트릭스를 포함한다.
소스(SO)[예를 들어, 수은 램프 또는 엑시머 레이저, LPP(레이저 생성 플라즈마) EUV 소스]는 방사선 빔을 생성한다. 예를 들어, 이 빔은 곧바로 또는 빔 익스팬더(Ex)와 같은 컨디셔닝 수단을 가로지른 후 조명 시스템(일루미네이터)(IL)으로 공급된다. 일루미네이터(IL)는 상기 빔 내의 세기 분포의 외반경 및/또는 내반경 크기(통상적으로, 각각 외측-σ 및 내측-σ라 함)를 설정하는 조정 수단(AD)을 포함할 수 있다. 또한, 이는 일반적으로 인티그레이터(IN) 및 콘덴서(CO)와 같은 다양한 다른 구성요소들을 포함할 것이다. 이러한 방식으로, 패터닝 디바이스(MA)에 입사하는 빔(B)은 그 단면에 원하는 균일성 및 세기 분포를 갖는다.
도 13과 관련하여, 소스(SO)는 [흔히 소스(SO)가, 예를 들어 수은 램프인 경우와 같이] 리소그래피 투영 장치의 하우징 내에 있을 수 있지만, 그것은 리소그래피 투영 장치로부터 멀리 떨어져 있을 수도 있으며, 그것이 생성하는 방사선 빔은 (예를 들어, 적절한 지향 거울들의 도움으로) 장치 내부로 들어올 수 있다는 것을 유의하여야 한다; 이 후자의 시나리오는 흔히 소스(SO)가 [예를 들어, KrF, ArF 또는 F2 레이징(lasing)에 기초한] 엑시머 레이저인 경우이다.
이후, 상기 빔(B)은 패터닝 디바이스 테이블(MT) 상에 유지되어 있는 패터닝 디바이스(MA)를 통과한다(intercept). 패터닝 디바이스(MA)를 가로질렀으면, 상기 빔(B)은 렌즈(PS)를 통과하며, 이는 기판(W)의 타겟부(C) 상에 상기 빔(B)을 포커스한다. 제 2 위치설정 수단[및 간섭 측정 수단(IF)]의 도움으로, 기판 테이블(WT)은 예를 들어 상기 빔(B)의 경로 내에 상이한 타겟부(C)를 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정 수단은 예를 들어 패터닝 디바이스 라이브러리(patterning device library)로부터의 패터닝 디바이스(MA)의 기계적인 회수 후에 또는 스캔하는 동안, 상기 빔(B)의 경로에 대해 패터닝 디바이스(MA)를 정확히 위치시키는 데 사용될 수 있다. 일반적으로, 대상물 테이블들(MT, WT)의 이동은 장-행정 모듈(long-stroke module)(개략 위치설정) 및 단-행정 모듈(short-stroke module)(미세 위치설정)의 도움으로 실현될 것이며, 이는 명확히 도시되지는 않는다. 하지만, (스텝-앤드-스캔 툴과는 대조적으로) 스테퍼의 경우, 패터닝 디바이스 테이블(MT)은 단-행정 액추에이터에만 연결되거나 고정될 수 있다.
도시된 툴은 두 가지 상이한 모드로 사용될 수 있다:
- 스텝 모드에서, 패터닝 디바이스 테이블(MT)은 기본적으로 정지 상태로 유지되며, 전체 패터닝 디바이스 이미지가 한 번에 [즉, 단일 "플래시(flash)"로] 타겟부(C) 상으로 투영된다. 그 후, 상이한 타겟부(C)가 빔(B)에 의해 조사될 수 있도록 기판 테이블(WT)이 x 및/또는 y 방향으로 시프트된다;
- 스캔 모드에서는, 주어진 타겟부(C)가 단일 "플래시"로 노광되지 않는 것을 제외하고는 기본적으로 동일한 시나리오가 적용된다. 그 대신에, 패터닝 디바이스 테이블(MT)은 v의 속도로 주어진 방향(소위 "스캔 방향", 예를 들어 y 방향)으로 이동가능하여, 투영 빔(B)이 패터닝 디바이스 이미지에 걸쳐 스캐닝하도록 유도된다; 동시발생적으로, 기판 테이블(WT)은 속도 V = Mv로 동일한 방향 또는 그 반대 방향으로 동시에 이동되며, 여기서 M은 렌즈(PS)의 배율이다(통상적으로, M = 1/4 또는 1/5). 이러한 방식으로, 분해능을 떨어뜨리지 않고도 비교적 넓은 타겟부(C)가 노광될 수 있다.
도 14는 소스 컬렉터 모듈(SO), 조명 시스템(IL), 및 투영 시스템(PS)을 포함하여 상기 장치(1000)를 더 상세히 나타낸다. 소스 컬렉터 모듈(SO)은 소스 컬렉터 모듈(SO)의 포위 구조체(enclosing structure: 220) 내에 진공 환경이 유지될 수 있도록 구성되고 배치된다. EUV 방사선 방출 플라즈마(210)가 방전 생성 플라즈마 소스에 의해 형성될 수 있다. EUV 방사선은 전자기 스펙트럼의 EUV 범위 내의 방사선을 방출하도록 초고온 플라즈마(very hot plasma: 210)가 생성되는 가스 또는 증기, 예를 들어 Xe 가스, Li 증기 또는 Sn 증기에 의해 생성될 수 있다. 초고온 플라즈마(210)는, 예를 들어 적어도 부분적으로 이온화된 플라즈마를 야기하는 전기적 방전에 의해 생성된다. 방사선의 효율적인 발생을 위해, Xe, Li, Sn 증기 또는 여하한의 다른 적절한 가스 또는 증기의, 예를 들어 10 Pa의 분압(partial pressure)이 필요할 수 있다. 일 실시예에서, EUV 방사선을 생성하기 위해 여기된 주석(Sn)의 플라즈마가 제공된다.
초고온 플라즈마(210)에 의해 방출된 방사선은, 소스 챔버(source chamber: 211)의 개구부 내에 또는 그 뒤에 위치되는 선택적인 가스 방벽 또는 오염물 트랩(contaminant trap: 230)(몇몇 경우에는, 오염물 방벽 또는 포일 트랩이라고도 함)을 통해, 소스 챔버(211)로부터 컬렉터 챔버(collector chamber: 212) 내로 통과된다. 오염물 트랩(230)은 채널 구조체를 포함할 수 있다. 또한, 오염물 트랩(230)은 가스 방벽, 또는 가스 방벽과 채널 구조체의 조합을 포함할 수 있다. 본 명세서에서 더 나타내는 오염물 트랩 또는 오염물 방벽(230)은 적어도 당업계에 알려진 바와 같은 채널 구조체를 포함한다.
컬렉터 챔버(212)는 소위 스침 입사 컬렉터(grazing incidence collector)일 수 있는 방사선 컬렉터(CO)를 포함할 수 있다. 방사선 컬렉터(CO)는 방사선 컬렉터 상류측(upstream radiation collector side: 251) 및 방사선 컬렉터 하류측(downstream radiation collector side: 252)을 갖는다. 컬렉터(CO)를 가로지르는 방사선은 격자 스펙트럼 필터(grating spectral filter: 240)로부터 반사되어, 점선 'O'로 나타낸 광학 축선을 따라 가상 소스점(virtual source point: IF)에 포커스될 수 있다. 가상 소스점(IF)은 통상적으로 중간 포커스라고 칭해지며, 소스 컬렉터 모듈은 중간 포커스(IF)가 포위 구조체(220)에서의 개구부(221)에, 또는 그 부근에 위치되도록 배치된다. 가상 소스점(IF)은 방사선 방출 플라즈마(210)의 이미지이다.
후속하여, 방사선은 조명 시스템(IL)을 가로지르며, 이는 패터닝 디바이스(MA)에서의 방사선 세기의 원하는 균일성뿐 아니라, 패터닝 디바이스(MA)에서의 방사선 빔(21)의 원하는 각도 분포를 제공하도록 배치되는 패싯 필드 거울 디바이스(facetted field mirror device: 22) 및 패싯 퓨필 거울 디바이스(facetted pupil mirror device: 24)를 포함할 수 있다. 지지 구조체(MT)에 의해 유지되어 있는 패터닝 디바이스(MA)에서의 방사선 빔(21)의 반사 시, 패터닝된 빔(26)이 형성되고, 패터닝된 빔(26)은 투영 시스템(PS)에 의하여 반사 요소들(28, 30)을 통해 기판 테이블(WT)에 의해 유지되어 있는 기판(W) 상으로 이미징된다.
일반적으로, 나타낸 것보다 더 많은 요소가 조명 광학기 유닛(IL) 및 투영 시스템(PS) 내에 존재할 수 있다. 격자 스펙트럼 필터(240)는 리소그래피 장치의 타입에 따라 선택적으로 존재할 수 있다. 또한, 도면들에 나타낸 것보다 더 많은 거울이 존재할 수 있으며, 예를 들어 도 14에 나타낸 것보다 1 내지 6 개의 추가 반사 요소들이 투영 시스템(PS) 내에 존재할 수 있다.
도 14에 예시된 바와 같은 컬렉터 광학기(CO)가 단지 컬렉터(또는 컬렉터 거울)의 일 예시로서, 스침 입사 반사기들(253, 254 및 255)을 갖는 네스티드 컬렉터(nested collector)로서 도시된다. 스침 입사 반사기들(253, 254 및 255)은 광학 축선(O) 주위에 축대칭으로 배치되고, 이 타입의 컬렉터 광학기(CO)는 흔히 DPP 소스라고 하는 방전 생성 플라즈마 소스와 조합하여 사용될 수 있다.
대안적으로, 소스 컬렉터 모듈(SO)은 도 15에 나타낸 바와 같은 LPP 방사선 시스템의 일부분일 수 있다. 레이저(LA)가 크세논(Xe), 주석(Sn) 또는 리튬(Li)과 같은 연료에 레이저 에너지를 축적(deposit)하도록 배치되어, 수십 eV의 전자 온도를 갖는 고이온화 플라즈마(highly ionized plasma: 210)를 생성한다. 이 이온들의 탈-여기(de-excitation) 및 재조합 동안 발생되는 강렬한 방사선(energetic radiation)은 플라즈마로부터 방출되어, 근수직 입사 컬렉터 광학기(near normal incidence collector optic: CO)에 의해 수집되고, 포위 구조체(220)의 개구부(221) 상에 포커스된다.
본 발명의 실시예들은 다음 항목들에 의해 더 설명될 수 있다:
1. 반도체 제조 공정 모델링 방법으로서,
증착 모델에 기초하여 기판의 증착 프로파일을 예측하는 단계;
예측된 증착 프로파일을 사용하여 메트롤로지 타겟 디자인을 향상시키는 단계;
향상된 메트롤로지 타겟 디자인에 기초하여 1 이상의 포토리소그래피 공정 파라미터를 예측하는 단계; 및
1 이상의 결정된 포토리소그래피 공정 파라미터에 기초하여 포토리소그래피 장치에 대한 조정을 결정하는 단계를 포함하는 반도체 제조 공정 모델링 방법.
2. 1 항에 있어서, 1 이상의 결정된 포토리소그래피 공정 파라미터는 기판의 1 이상의 층과 연계된 오버레이 또는 정렬 중 1 이상을 포함하는 반도체 제조 공정 모델링 방법.
3. 2 항에 있어서, 메트롤로지 타겟 디자인을 향상시키는 단계는 오버레이 또는 정렬에 기초하여 제 1 메트롤로지 타겟 디자인으로부터 제 2 메트롤로지 타겟 디자인으로 메트롤로지 타겟 디자인을 조정하는 단계를 포함하는 반도체 제조 공정 모델링 방법.
4. 1 항에 있어서, 메트롤로지 타겟 디자인은 정렬 메트롤로지 타겟 디자인 또는 오버레이 메트롤로지 타겟 디자인을 포함하는 반도체 제조 공정 모델링 방법.
5. 1 항에 있어서, 예측된 증착 프로파일은 비대칭에 의해 야기되는 타겟 프로파일로부터 예측된 증착 프로파일의 편차를 결정하는 데 사용되고, 편차는 비대칭 유도 스캐너 오프셋을 보정하는 데 사용되는 반도체 제조 공정 모델링 방법.
6. 1 항에 있어서, 결정된 조정에 기초하여 포토리소그래피 장치를 조정하는 단계를 더 포함하고, 조정하는 단계는 포토리소그래피 장치의 도즈, 포커스, 또는 퓨필 중 1 이상을 조정하는 단계를 포함하는 반도체 제조 공정 모델링 방법.
7. 6 항에 있어서, 포토리소그래피 장치의 도즈, 포커스, 또는 퓨필 중 1 이상을 조정하는 단계는 메트롤로지 타겟 디자인의 형상을 개선하고 및/또는 비대칭에 의해 야기되는 타겟 증착 프로파일로부터의 예측된 증착 프로파일의 편차를 감소시키도록 방사선 소스 빔의 세기를 조정하는 단계, 투영 시스템 렌즈의 위치를 조정하는 단계, 또는 투영 시스템 장치의 크기를 조정하는 단계 중 1 이상을 포함하는 반도체 제조 공정 모델링 방법.
8. 1 항에 있어서, 물리적 웨이퍼의 층으로부터의 실험적 단면 프로파일 정보를 사용하여 증착 모델을 캘리브레이션하는 단계를 더 포함하는 반도체 제조 공정 모델링 방법.
9. 1 항에 있어서, 증착 프로파일을 예측하는 단계는 증착-전 기판 프로파일 및 증착 레시피 파라미터들을 수신하는 단계, 및 예측된 증착 프로파일을 생성하기 위해 증착 레시피 파라미터들에 기초하여 증착-전 기판 프로파일에 대한 증착 공정을 시뮬레이션하는 단계를 포함하는 반도체 제조 공정 모델링 방법.
10. 1 항에 있어서, 비대칭은 기판에 걸친 대응하는 피처들의 치수들의 차이들을 포함하는 반도체 제조 공정 모델링 방법.
11. 반도체 제조 공정에서 증착 모델을 적용하는 방법으로서,
증착 모델을 사용하여 기판의 증착 프로파일을 예측하는 단계; 및
예측된 증착 프로파일을 사용하여 메트롤로지 타겟 디자인을 향상시키는 단계를 포함하는 방법.
12. 11 항에 있어서, 물리적 웨이퍼의 층으로부터의 실험적 단면 프로파일 정보를 사용하여 증착 모델을 캘리브레이션하는 단계를 더 포함하는 방법.
13. 12 항에 있어서, 증착 모델은 기계 학습 모델이고, 증착 모델을 캘리브레이션하는 단계는 기계 학습 모델을 트레이닝하는 단계를 포함하는 방법.
14. 12 항에 있어서, 실험적 단면 프로파일 정보는 기판의 전자 이미지와 모델을 사용하여 생성된 기판의 대응하는 전자 묘사 사이의 시각적 또는 치수 비교를 포함하는 방법.
15. 11 항 내지 14 항 중 어느 한 항에 있어서, 메트롤로지 타겟 디자인은 정렬 메트롤로지 타겟 디자인 또는 오버레이 메트롤로지 타겟 디자인을 포함하는 방법.
16. 11 항 내지 15 항 중 어느 한 항에 있어서, 예측된 증착 프로파일을 사용하여 메트롤로지 타겟 디자인을 향상시키는 단계는 정렬 메트롤로지 타겟 디자인의 신호 강도를 예측하고 예측된 신호 강도에 기초하여 정렬 메트롤로지 타겟 디자인을 향상시키는 단계를 포함하는 방법.
17. 16 항에 있어서, 정렬 메트롤로지 타겟 디자인을 향상시키는 단계는 예측된 신호 강도를 최대화하도록 정렬 메트롤로지 타겟 디자인의 패턴 및/또는 1 이상의 치수를 조정하는 단계, 및/또는 증착 재료를 조정하는 단계를 포함하는 방법.
18. 11 항 내지 15 항 중 어느 한 항에 있어서, 예측된 증착 프로파일을 사용하여 메트롤로지 타겟 디자인을 향상시키는 단계는 오버레이 메트롤로지 타겟 디자인의 신호 강도를 예측하고 예측된 신호 강도에 기초하여 오버레이 메트롤로지 타겟 디자인을 향상시키는 단계를 포함하는 방법.
19. 18 항에 있어서, 오버레이 메트롤로지 타겟 디자인을 향상시키는 단계는 예측된 신호 강도를 최대화하도록 오버레이 메트롤로지 타겟 디자인의 패턴 및/또는 1 이상의 치수를 조정하는 단계, 및/또는 증착 재료를 조정하는 단계를 포함하는 방법.
20. 11 항 내지 19 항 중 어느 한 항에 있어서, 예측된 증착 프로파일을 사용하여 비대칭에 의해 야기되는 타겟 프로파일로부터 예측된 증착 프로파일의 편차를 결정하는 단계, 및 편차를 사용하여 측정된 메트롤로지 타겟 신호의 비대칭 성분을 예측하는 단계를 더 포함하는 방법.
21. 20 항에 있어서, 편차를 사용하여 비대칭 유도 스캐너 오프셋을 보정하는 단계를 더 포함하는 방법.
22. 21 항에 있어서, 보정하는 단계는 측정된 메트롤로지 타겟 신호의 비대칭 성분을 제거하는 단계를 포함하는 방법.
23. 22 항에 있어서, 측정된 메트롤로지 타겟 신호의 비대칭 성분을 제거하는 단계는 측정된 메트롤로지 타겟 신호로부터 비대칭 성분을 빼는 단계를 포함하는 방법.
24. 20 항 내지 23 항 중 어느 한 항에 있어서, 메트롤로지 타겟 신호의 비대칭 성분은 타겟 프로파일로부터의 예측된 증착 프로파일의 편차에 기초하여 예측되는 방법.
25. 11 항에 있어서, 향상된 메트롤로지 타겟 디자인에 기초하여 오버레이 및/또는 정렬을 예측하는 단계를 더 포함하는 방법.
26. 명령어들이 기록되어 있는 비-일시적 컴퓨터 판독가능한 매체를 포함한 컴퓨터 프로그램 제품으로서,
명령어들은 컴퓨터에 의해 실행될 때 1 항 내지 25 항 중 어느 한 항의 방법을 구현하는 컴퓨터 프로그램 제품.
27. 반도체 제조 공정 모델링 방법으로서,
기판의 증착 프로파일을 얻는 단계; 및
증착 프로파일을 사용하여 메트롤로지 타겟 디자인을 조정하는 단계를 포함하는 반도체 제조 공정 모델링 방법.
28. 27 항에 있어서, 조정된 메트롤로지 타겟 디자인에 기초하여 1 이상의 포토리소그래피 공정 파라미터를 예측하는 단계를 더 포함하는 반도체 제조 공정 모델링 방법.
29. 27 항에 있어서, 1 이상의 결정된 포토리소그래피 공정 파라미터에 기초하여 포토리소그래피 장치에 대한 조정을 결정하는 단계를 더 포함하는 반도체 제조 공정 모델링 방법.
30. 27 항에 있어서, 증착 프로파일을 얻는 단계는 증착 모델을 사용함으로써 예측된 증착 프로파일을 생성하는 단계를 포함하는 반도체 제조 공정 모델링 방법.
31. 29 항에 있어서, 메트롤로지 타겟 디자인은 정렬 메트롤로지 타겟 디자인 또는 오버레이 메트롤로지 타겟 디자인을 포함하고,
1 이상의 결정된 포토리소그래피 공정 파라미터는 기판의 1 이상의 층과 연계된 오버레이 또는 정렬 중 1 이상을 포함하는 반도체 제조 공정 모델링 방법.
32. 27 항에 있어서, 메트롤로지 타겟 디자인을 조정하는 단계는:
메트롤로지 타겟 디자인의 신호 강도를 예측하는 단계; 및
예측된 신호 강도에 기초하여 메트롤로지 타겟 디자인을 수정하는 단계를 포함하는 반도체 제조 공정 모델링 방법.
33. 32 항에 있어서, 메트롤로지 타겟 디자인을 수정하는 단계는 예측된 신호 강도를 최대화하도록 메트롤로지 타겟 디자인의 패턴 및/또는 1 이상의 치수를 조정하는 단계, 및/또는 증착 재료를 조정하는 단계를 포함하는 반도체 제조 공정 모델링 방법.
34. 30 항에 있어서, 예측된 증착 프로파일은 비대칭에 의해 야기되는 타겟 프로파일로부터 예측된 증착 프로파일의 편차를 결정하는 데 사용되고, 편차는 비대칭 유도 스캐너 오프셋을 보정하는 데 사용되는 반도체 제조 공정 모델링 방법.
35. 29 항에 있어서, 결정된 조정은 포토리소그래피 장치의 도즈, 포커스, 또는 퓨필 중 1 이상의 조정을 포함하고, 포토리소그래피 장치의 도즈, 포커스, 또는 퓨필 중 1 이상의 조정은 메트롤로지 타겟 디자인의 형상을 개선하고 및/또는 비대칭에 의해 야기되는 타겟 증착 프로파일로부터의 예측된 증착 프로파일의 편차를 감소시키기 위한 방사선 소스 빔의 세기, 투영 시스템 렌즈의 위치, 또는 투영 시스템 어퍼처의 크기 중 1 이상의 조정을 포함하는 반도체 제조 공정 모델링 방법.
36. 30 항에 있어서, 예측된 증착 프로파일을 생성하는 단계는 물리적 웨이퍼의 층으로부터의 실험적 단면 프로파일 정보를 사용하여 증착 모델을 캘리브레이션하는 단계를 포함하는 반도체 제조 공정 모델링 방법.
37. 30 항에 있어서, 예측된 증착 프로파일을 생성하는 단계는 증착-전 기판 프로파일 및 증착 레시피 파라미터들을 수신하는 단계, 및 예측된 증착 프로파일을 생성하기 위해 증착 레시피 파라미터들에 기초하여 증착-전 기판 프로파일에 대한 증착 공정을 시뮬레이션하는 단계를 포함하는 반도체 제조 공정 모델링 방법.
38. 34 항에 있어서, 비대칭은 기판에 걸친 대응하는 피처들의 치수들의 차이들을 포함하는 반도체 제조 공정 모델링 방법.
39. 36 항에 있어서, 증착 모델은 기계 학습 모델이고, 증착 모델을 캘리브레이션하는 단계는 기계 학습 모델을 트레이닝하는 단계를 포함하는 반도체 제조 공정 모델링 방법.
40. 30 항에 있어서, 예측된 증착 프로파일을 사용하여 비대칭에 의해 야기되는 타겟 프로파일로부터 예측된 증착 프로파일의 편차를 결정하는 단계, 및 편차를 사용하여 측정된 메트롤로지 타겟 신호의 비대칭 성분을 예측하는 단계, 및 비대칭 유도 스캐너 오프셋을 보정하는 단계를 더 포함하고, 보정하는 단계는 측정된 메트롤로지 타겟 신호의 비대칭 성분을 제거하는 단계를 포함하는 반도체 제조 공정 모델링 방법.
41. 27 항에 있어서, 메트롤로지 타겟 디자인을 조정하는 단계는 오버레이 또는 정렬 측정 신호 또는 다른 스캐너 메트롤로지 마크 신호의 응답을 시뮬레이션하는 단계를 포함하는 반도체 제조 공정 모델링 방법.
42. 명령어들이 기록되어 있는 비-일시적 컴퓨터 판독가능한 매체를 포함한 컴퓨터 프로그램 제품으로서,
42. 명령어들이 기록되어 있는 비-일시적 컴퓨터 판독가능한 매체를 포함한 컴퓨터 프로그램 제품으로서,
명령어들은 컴퓨터에 의해 실행될 때 27 항 내지 41 항 중 어느 한 항의 방법을 구현하는 컴퓨터 프로그램 제품.
본 명세서에 개시된 개념들은 서브 파장 피처들을 이미징하는 여하한의 일반적인 이미징 시스템을 시뮬레이션하거나 수학적으로 모델링할 수 있으며, 특히 점점 더 짧은 파장들을 생성할 수 있는 신흥 이미징 기술들로 유용할 수 있다. 이미 사용중인 신흥 기술들로는 ArF 레이저를 사용하여 193 nm의 파장을 생성하고, 심지어 플루오린 레이저를 사용하여 157 nm의 파장도 생성할 수 있는 EUV(극자외), DUV 리소그래피를 포함한다. 또한, EUV 리소그래피가 이 범위 내의 광자들을 생성하기 위해 고에너지 전자로 재료(고체 또는 플라즈마)를 가격(hit)하거나, 싱크로트론(synchrotron)을 이용함으로써 20 내지 5 nm 범위 내의 파장들을 생성할 수 있다.
본 명세서에 개시된 개념들은 실리콘 웨이퍼와 같은 기판 상에 이미징하기 위해 사용될 수 있지만, 개시된 발명은 여하한 타입의 리소그래피 이미징 시스템들, 예를 들어 실리콘 웨이퍼들 이외의 기판들 상에 이미징하는 데 사용되는 것들로 사용될 수도 있다는 것을 이해하여야 한다. 또한, 개시된 요소들의 조합 및 서브-조합들이 개별 실시예들을 포함할 수 있다. 예를 들어, 예측된 증착 프로파일을 사용하여, (1) 메트롤로지 타겟 디자인을 향상시키고, 및/또는 (2) 비대칭에 의해 야기되는 타겟 프로파일로부터 예측된 증착 프로파일의 편차를 결정하는 것이 개별 실시예들을 포함할 수 있고, 및/또는 이 특징들이 동일한 실시예에서 함께 사용될 수 있다.
상기 서술내용은 예시를 위한 것이지, 제한하려는 것이 아니다. 따라서, 당업자라면 아래에 설명되는 청구항들의 범위를 벗어나지 않고 서술된 바와 같이 변형예가 행해질 수도 있음을 이해할 것이다.
Claims (15)
- 명령어들이 기록되어 있는 비-일시적(non-transitory) 컴퓨터 판독가능한 매체로서,
상기 명령어들은 1 이상의 프로세서에 의해 실행될 때:
기판의 증착 프로파일을 얻는 단계 -상기 얻는 단계는 증착 모델을 사용함으로써 예측된 증착 프로파일을 생성하는 단계를 포함함- ; 및
상기 예측된 증착 프로파일을 사용하여 메트롤로지 타겟 디자인을 조정하는 단계
를 포함하는 방법을 구현하는, 비-일시적 컴퓨터 판독가능한 매체. - 제 1 항에 있어서,
상기 방법은 조정된 메트롤로지 타겟 디자인에 기초하여 1 이상의 포토리소그래피 공정 파라미터를 예측하는 단계를 더 포함하는, 비-일시적 컴퓨터 판독가능한 매체. - 제 2 항에 있어서,
상기 방법은 1 이상의 결정된 포토리소그래피 공정 파라미터에 기초하여 포토리소그래피 장치에 대한 조정을 결정하는 단계를 더 포함하는, 비-일시적 컴퓨터 판독가능한 매체. - 제 3 항에 있어서,
상기 메트롤로지 타겟 디자인은 정렬 메트롤로지 타겟 디자인 또는 오버레이 메트롤로지 타겟 디자인을 포함하고,
상기 1 이상의 결정된 포토리소그래피 공정 파라미터는 상기 기판의 1 이상의 층과 연계된 오버레이 및 정렬 중 1 이상을 포함하는, 비-일시적 컴퓨터 판독가능한 매체. - 제 1 항에 있어서,
상기 메트롤로지 타겟 디자인을 조정하는 단계는:
상기 메트롤로지 타겟 디자인의 측정 신호 강도를 예측하는 단계; 및
예측된 신호 강도에 기초하여 상기 메트롤로지 타겟 디자인을 수정하는 단계를 포함하는, 비-일시적 컴퓨터 판독가능한 매체. - 제 5 항에 있어서,
상기 메트롤로지 타겟 디자인을 수정하는 단계는 상기 예측된 신호 강도를 최대화하도록 증착 재료를 조정하는 단계 및 상기 메트롤로지 타겟 디자인의 패턴 또는 1 이상의 치수를 조정하는 단계를 포함하는, 비-일시적 컴퓨터 판독가능한 매체. - 제 1 항에 있어서,
상기 예측된 증착 프로파일은 비대칭에 의해 야기되는 타겟 프로파일로부터 상기 예측된 증착 프로파일의 편차를 결정하는 데 사용되고, 상기 편차는 비대칭 유도 스캐너 오프셋을 보정하는 데 사용되는, 비-일시적 컴퓨터 판독가능한 매체. - 제 3 항에 있어서,
결정된 조정은 상기 포토리소그래피 장치의 도즈, 포커스, 및 퓨필 중 1 이상의 조정을 포함하고, 상기 포토리소그래피 장치의 도즈, 포커스, 및 퓨필 중 1 이상의 조정은 상기 메트롤로지 타겟 디자인의 형상을 개선하고 비대칭에 의해 야기되는 타겟 증착 프로파일로부터의 예측된 증착 프로파일의 편차를 감소시키기 위한 방사선 소스 빔의 세기, 투영 시스템 렌즈의 위치, 및 투영 시스템 어퍼처의 크기 중 1 이상의 조정을 포함하는, 비-일시적 컴퓨터 판독가능한 매체. - 제 1 항에 있어서,
상기 예측된 증착 프로파일을 생성하는 단계는 물리적 웨이퍼의 공정 층으로부터의 실험적 단면 프로파일 정보를 사용하여 상기 증착 모델을 캘리브레이션하는 단계를 포함하는, 비-일시적 컴퓨터 판독가능한 매체. - 제 4 항에 있어서,
상기 예측된 증착 프로파일을 생성하는 단계는 증착-전 기판 프로파일 및 증착 레시피 파라미터들을 수신하는 단계, 및 상기 예측된 증착 프로파일을 생성하기 위해 상기 증착 레시피 파라미터들에 기초하여 상기 증착-전 기판 프로파일에 대한 증착 공정을 시뮬레이션하는 단계를 포함하는, 비-일시적 컴퓨터 판독가능한 매체. - 제 7 항에 있어서,
상기 비대칭은 상기 기판에 걸친 대응하는 피처(feature)들의 치수들의 차이들을 포함하는, 비-일시적 컴퓨터 판독가능한 매체. - 제 11 항에 있어서,
상기 증착 모델은 기계 학습 모델이고, 상기 증착 모델을 캘리브레이션하는 단계는 상기 기계 학습 모델을 트레이닝(train)하는 단계를 포함하는, 비-일시적 컴퓨터 판독가능한 매체. - 제 4 항에 있어서,
상기 방법은 상기 예측된 증착 프로파일을 사용하여 비대칭에 의해 야기되는 타겟 프로파일로부터 상기 예측된 증착 프로파일의 편차를 결정하는 단계, 및 상기 편차를 사용하여 측정된 메트롤로지 타겟 신호의 비대칭 성분을 예측하는 단계, 및 비대칭 유도 스캐너 오프셋을 보정하는 단계를 더 포함하고, 상기 보정하는 단계는 상기 측정된 메트롤로지 타겟 신호의 비대칭 성분을 제거하는 단계를 포함하는, 비-일시적 컴퓨터 판독가능한 매체. - 제 1 항에 있어서,
상기 메트롤로지 타겟 디자인을 조정하는 단계는 오버레이 또는 정렬 측정 신호 또는 다른 스캐너 메트롤로지 마크 신호의 응답을 시뮬레이션하는 단계를 포함하는, 비-일시적 컴퓨터 판독가능한 매체. - 기판의 증착 프로파일을 얻는 단계 -상기 얻는 단계는 증착 모델을 사용함으로써 예측된 증착 프로파일을 생성하는 단계를 포함함- ; 및
상기 예측된 증착 프로파일을 사용하여 메트롤로지 타겟 디자인을 조정하는 단계 -상기 메트롤로지 타겟 디자인을 조정하는 단계는 오버레이 또는 정렬 측정 신호 또는 다른 스캐너 메트롤로지 마크 신호의 응답을 시뮬레이션하는 단계를 포함함-
를 포함하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962870432P | 2019-07-03 | 2019-07-03 | |
| US62/870,432 | 2019-07-03 | ||
| PCT/EP2020/065400 WO2021001109A1 (en) | 2019-07-03 | 2020-06-04 | Method for applying a deposition model in a semiconductor manufacturing process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220016960A KR20220016960A (ko) | 2022-02-10 |
| KR102711823B1 true KR102711823B1 (ko) | 2024-10-02 |
Family
ID=71016516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227000106A KR102711823B1 (ko) | 2019-07-03 | 2020-06-04 | 반도체 제조 공정에서 증착 모델을 적용하는 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20220350254A1 (ko) |
| EP (1) | EP3994526A1 (ko) |
| JP (1) | JP7482910B2 (ko) |
| KR (1) | KR102711823B1 (ko) |
| CN (1) | CN114026500A (ko) |
| TW (1) | TWI765277B (ko) |
| WO (1) | WO2021001109A1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12124247B2 (en) | 2019-05-10 | 2024-10-22 | Sandisk Technologies Llc | Implementation of deep neural networks for testing and quality control in the production of memory devices |
| CN115398345A (zh) * | 2020-04-02 | 2022-11-25 | Asml荷兰有限公司 | 在半导体制造过程中用于确定对于一组衬底的检查策略的方法 |
| US11532525B2 (en) * | 2021-03-03 | 2022-12-20 | Applied Materials, Inc. | Controlling concentration profiles for deposited films using machine learning |
| CN113051863B (zh) * | 2021-03-12 | 2023-02-24 | 广东省大湾区集成电路与系统应用研究院 | 半导体建模方法、装置、存储介质及计算机设备 |
| US11604420B2 (en) | 2021-05-03 | 2023-03-14 | Kla Corporation | Self-calibrating overlay metrology |
| CN113471093B (zh) * | 2021-06-08 | 2024-06-04 | 广东省大湾区集成电路与系统应用研究院 | 一种用于半导体器件的薄膜形貌预测方法及装置 |
| WO2023033884A1 (en) * | 2021-09-02 | 2023-03-09 | Sandisk Technologies Llc | Implementation of deep neural networks for testing and quality control in the production of memory devices |
| US12131105B2 (en) * | 2021-09-15 | 2024-10-29 | Applied Materials, Inc. | Virtual measurement of conditions proximate to a substrate with physics-informed compressed sensing |
| US12105504B2 (en) | 2022-04-27 | 2024-10-01 | Applied Materials, Inc. | Run-to-run control at a manufacturing system using machine learning |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014526805A (ja) * | 2011-09-23 | 2014-10-06 | ケーエルエー−テンカー コーポレイション | プロセス認識メトロロジー |
| JP2017537352A (ja) * | 2014-11-26 | 2017-12-14 | エーエスエムエル ネザーランズ ビー．ブイ． | 計測方法、コンピュータ製品およびシステム |
| US20180314163A1 (en) | 2014-12-15 | 2018-11-01 | Asml Netherlands B.V. | Optimization based on machine learning |
Family Cites Families (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4075966B2 (ja) | 1996-03-06 | 2008-04-16 | エーエスエムエル ネザーランズ ビー．ブイ． | 差分干渉計システム及びこのシステムを具えたリソグラフステップアンドスキャン装置 |
| JPH1187197A (ja) * | 1997-09-14 | 1999-03-30 | Toshiba Corp | シミュレーション方法及びこの方法を実施するシミュレーション装置 |
| US6077756A (en) * | 1998-04-24 | 2000-06-20 | Vanguard International Semiconductor | Overlay target pattern and algorithm for layer-to-layer overlay metrology for semiconductor processing |
| US7382447B2 (en) * | 2001-06-26 | 2008-06-03 | Kla-Tencor Technologies Corporation | Method for determining lithographic focus and exposure |
| US7136796B2 (en) * | 2002-02-28 | 2006-11-14 | Timbre Technologies, Inc. | Generation and use of integrated circuit profile-based simulation information |
| DE60319462T2 (de) | 2002-06-11 | 2009-03-12 | Asml Netherlands B.V. | Lithographischer Apparat und Verfahren zur Herstellung eines Artikels |
| US20050209818A1 (en) * | 2004-03-17 | 2005-09-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for predicting a parameter for a lithography overlay first lot |
| US7791727B2 (en) | 2004-08-16 | 2010-09-07 | Asml Netherlands B.V. | Method and apparatus for angular-resolved spectroscopic lithography characterization |
| US7925486B2 (en) * | 2006-03-14 | 2011-04-12 | Kla-Tencor Technologies Corp. | Computer-implemented methods, carrier media, and systems for creating a metrology target structure design for a reticle layout |
| US7495781B2 (en) * | 2006-07-10 | 2009-02-24 | Tokyo Electron Limited | Optimizing selected variables of an optical metrology model |
| JP2008034714A (ja) * | 2006-07-31 | 2008-02-14 | Fujitsu Ltd | デバイス製造支援装置、そのシミュレーション方法、デバイス製造装置 |
| DK1970465T3 (da) * | 2007-03-13 | 2013-10-07 | Jds Uniphase Corp | Fremgangsmåde og system til katodeforstøvning til aflejring af et lag, der består af en blanding af materialer og har et på forhånd defineret brydningsindeks |
| US7873504B1 (en) * | 2007-05-07 | 2011-01-18 | Kla-Tencor Technologies Corp. | Computer-implemented methods, carrier media, and systems for creating a metrology target structure design for a reticle layout |
| NL1036245A1 (nl) | 2007-12-17 | 2009-06-18 | Asml Netherlands Bv | Diffraction based overlay metrology tool and method of diffraction based overlay metrology. |
| NL1036597A1 (nl) | 2008-02-29 | 2009-09-01 | Asml Netherlands Bv | Metrology method and apparatus, lithographic apparatus, and device manufacturing method. |
| KR100982306B1 (ko) * | 2008-06-09 | 2010-09-15 | 삼성모바일디스플레이주식회사 | 가상 계측 장치 및 계측 방법 |
| WO2010117626A2 (en) * | 2009-03-31 | 2010-10-14 | Christophe Pierrat | Lithography modelling and applications |
| NL2005162A (en) | 2009-07-31 | 2011-02-02 | Asml Netherlands Bv | Methods and scatterometers, lithographic systems, and lithographic processing cells. |
| KR20120058572A (ko) | 2009-08-24 | 2012-06-07 | 에이에스엠엘 네델란즈 비.브이. | 메트롤로지 방법 및 장치, 리소그래피 장치, 리소그래피 처리 셀 및 메트롤로지 타겟들을 포함하는 기판 |
| US8473271B2 (en) * | 2010-03-12 | 2013-06-25 | Synopsys, Inc. | Fast photolithography process simulation to predict remaining resist thickness |
| NL2007425A (en) | 2010-11-12 | 2012-05-15 | Asml Netherlands Bv | Metrology method and apparatus, and device manufacturing method. |
| US8601407B2 (en) * | 2011-08-25 | 2013-12-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Geometric pattern data quality verification for maskless lithography |
| KR101898087B1 (ko) * | 2013-12-30 | 2018-09-12 | 에이에스엠엘 네델란즈 비.브이. | 메트롤로지 타겟의 디자인을 위한 장치 및 방법 |
| US10151986B2 (en) | 2014-07-07 | 2018-12-11 | Kla-Tencor Corporation | Signal response metrology based on measurements of proxy structures |
| WO2016078861A1 (en) * | 2014-11-17 | 2016-05-26 | Asml Netherlands B.V. | Process based metrology target design |
| US10430719B2 (en) * | 2014-11-25 | 2019-10-01 | Stream Mosaic, Inc. | Process control techniques for semiconductor manufacturing processes |
| US9823585B2 (en) * | 2015-03-31 | 2017-11-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | EUV focus monitoring systems and methods |
| KR102377411B1 (ko) * | 2015-04-10 | 2022-03-21 | 에이에스엠엘 네델란즈 비.브이. | 검사와 계측을 위한 방법 및 장치 |
| US9646127B2 (en) * | 2015-05-14 | 2017-05-09 | Synopsys, Inc. | 3D resist profile aware etch-bias model |
| US9940429B2 (en) * | 2015-06-29 | 2018-04-10 | International Business Machines Corporation | Early overlay prediction and overlay-aware mask design |
| JP2017037441A (ja) * | 2015-08-07 | 2017-02-16 | 株式会社東芝 | プロセスシミュレータ、レイアウトエディタ及びシミュレーションシステム |
| EP3290911A1 (en) | 2016-09-02 | 2018-03-07 | ASML Netherlands B.V. | Method and system to monitor a process apparatus |
| WO2018077787A1 (en) * | 2016-10-24 | 2018-05-03 | Asml Netherlands B.V. | Method for optimizing a patterning device pattern |
| US10698320B2 (en) * | 2016-12-14 | 2020-06-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for optimized wafer process simulation |
| US10083270B2 (en) * | 2016-12-14 | 2018-09-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Target optimization method for improving lithography printability |
| US10409171B2 (en) * | 2017-01-25 | 2019-09-10 | Kla-Tencor Corporation | Overlay control with non-zero offset prediction |
| US10133838B2 (en) * | 2017-01-30 | 2018-11-20 | Dongfang Jingyuan Electron Limited | Guided defect detection of integrated circuits |
| US10474042B2 (en) * | 2017-03-22 | 2019-11-12 | Kla-Tencor Corporation | Stochastically-aware metrology and fabrication |
| EP3454123A1 (en) | 2017-09-06 | 2019-03-13 | ASML Netherlands B.V. | Metrology method and apparatus |
| US10657214B2 (en) * | 2018-10-09 | 2020-05-19 | Applied Materials, Inc. | Predictive spatial digital design of experiment for advanced semiconductor process optimization and control |
| KR102611986B1 (ko) * | 2018-12-19 | 2023-12-08 | 삼성전자주식회사 | 반도체 소자의 형상 예측 방법 |
-
2020
- 2020-06-04 US US17/621,494 patent/US20220350254A1/en active Pending
- 2020-06-04 JP JP2021575253A patent/JP7482910B2/ja active Active
- 2020-06-04 EP EP20731031.9A patent/EP3994526A1/en active Pending
- 2020-06-04 KR KR1020227000106A patent/KR102711823B1/ko active IP Right Grant
- 2020-06-04 CN CN202080047195.9A patent/CN114026500A/zh active Pending
- 2020-06-04 WO PCT/EP2020/065400 patent/WO2021001109A1/en unknown
- 2020-06-16 TW TW109120155A patent/TWI765277B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014526805A (ja) * | 2011-09-23 | 2014-10-06 | ケーエルエー−テンカー コーポレイション | プロセス認識メトロロジー |
| JP2017537352A (ja) * | 2014-11-26 | 2017-12-14 | エーエスエムエル ネザーランズ ビー．ブイ． | 計測方法、コンピュータ製品およびシステム |
| US20180314163A1 (en) | 2014-12-15 | 2018-11-01 | Asml Netherlands B.V. | Optimization based on machine learning |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202117454A (zh) | 2021-05-01 |
| WO2021001109A1 (en) | 2021-01-07 |
| KR20220016960A (ko) | 2022-02-10 |
| TWI765277B (zh) | 2022-05-21 |
| US20220350254A1 (en) | 2022-11-03 |
| EP3994526A1 (en) | 2022-05-11 |
| JP7482910B2 (ja) | 2024-05-14 |
| JP2022537741A (ja) | 2022-08-29 |
| CN114026500A (zh) | 2022-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102685425B1 (ko) | 패터닝 공정에서의 웨이퍼 거동을 결정하기 위해 이미지 패턴들을 그룹화하는 장치 및 방법 | |
| KR102711823B1 (ko) | 반도체 제조 공정에서 증착 모델을 적용하는 방법 | |
| US20240004299A1 (en) | Method and system to monitor a process apparatus | |
| KR102550326B1 (ko) | 시뮬레이션 시스템을 위한 웨이퍼 층의 에칭 프로파일을 결정하는 방법 | |
| KR102580667B1 (ko) | 기판의 스택 구성을 결정하는 방법 | |
| US20230244151A1 (en) | Method for adjusting a target feature in a model of a patterning process based on local electric fields | |
| US20220404711A1 (en) | Process monitoring and tuning using prediction models | |
| US20220404718A1 (en) | Matching pupil determination | |
| KR102719344B1 (ko) | 기판의 스택 구성을 결정하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| GRNT | Written decision to grant |