KR102490539B1 - 딥러닝을 위한 가속기용 프로그램 생성 방법 - Google Patents

Abstract

본 개시는 딥러닝을 위한 가속기용 프로그램을 생성하는 방법에 관한 것이다. 딥러닝을 위한 가속기용 프로그램을 생성하는 방법은, 딥러닝 애플리케이션을 수신하는 단계, 딥러닝 애플리케이션에 포함된 단위 연산 리스트를 생성하는 단계, 단위 연산 리스트로부터 중간 표현을 생성하는 단계 및 중간 표현을 기초로 딥러닝 애플리케이션을 위한 가속기용 프로그램을 생성하는 단계를 포함한다.

Description

딥러닝을 위한 가속기용 프로그램 생성 방법{METHOD FOR GENERATING PROGRAM FOR USE IN ACCELERATOR FOR DEEP LEARNING}

본 발명은 딥러닝을 위한 가속기용 프로그램 생성 방법에 관한 것이다. 구체적으로, 딥러닝 애플리케이션에 포함된 단위 연산들을 결합하여 딥러닝을 위한 최적의 가속기용 프로그램을 생성하는 방법에 관한 것이다.

딥러닝 애플리케이션을 작성하는 애플리케이션 프로그래머는 주로 딥러닝 프레임워크(예: TensorFlow)를 사용하여 단위 연산의 조합을 표현하며, 딥러닝 프레임워크는 애플리케이션 프로그래머가 명시한 연산들을 미리 구현된 단위 연산용 개별 프로그램에 매핑시켜 실행할 수 있다. 미리 구현된 단위 연산용 개별 프로그램은 일반적으로 하드웨어 제조사가 배포하는 프리미티브 라이브러리(예: Nvidia의 cuDNN, Intel의 MKL-DNN)를 활용하여 구현될 수 있으며, 해당 프로그램의 소스 코드는 통상적으로 공개되어 있지 않다.

단위 연산의 조합을 처리할 때 단위 연산 각각을 별도의 프로그램으로 실행하는 것보다 단위 연산의 조합을 하나의 프로그램으로 구현하여 처리할 시 성능 향상을 얻을 수 있다. 예를 들어, 두 개의 단위 연산 A 및 B가 순차적으로 실행되며, A의 연산 결과를 B의 입력으로 사용하는 경우, A 및 B를 한꺼번에 처리하는 프로그램을 작성하면, A의 결과를 메모리에 저장하고 B에서 이를 읽는 오버헤드를 없앨 수 있다. 이와 같은 기법을 커널 퓨전(kernel fusion)이라고 부른다.

커널 퓨전을 사용하여 딥러닝 애플리케이션을 가속화하고자 하는 연구/발명/프로그램은 이미 개발되어 있으나, 미리 정해진 패턴에 대해서만 커널 퓨전을 실행할 수 있다는 한계가 있다. 즉, 종래 기술에 따르면, 미리 정의하지 않은 단위 연산 패턴에 대해서는 단위 연산을 결합한 프로그램이 생성되지 못할 수 있다.

본 개시는 상기와 같은 문제를 해결하기 위한 딥러닝을 위한 가속기용 프로그램을 생성하는 방법 및 컴퓨터 프로그램을 제공한다.

본 개시는 방법, 장치 또는 컴퓨터 판독 가능 저장 매체에 저장된 컴퓨터 프로그램, 컴퓨터 판독 가능 저장 매체를 포함한 다양한 방식으로 구현될 수 있다.

본 개시의 일 실시예에 따르면, 딥러닝을 위한 가속기용 프로그램을 생성하는 방법은, 딥러닝 애플리케이션을 수신하는 단계, 딥러닝 애플리케이션에 포함된 단위 연산 리스트를 생성하는 단계, 단위 연산 리스트로부터 중간 표현을 생성하는 단계 및 중간 표현을 기초로 딥러닝 애플리케이션을 위한 가속기용 프로그램을 생성하는 단계를 포함한다.

본 개시의 일 실시예에 따르면, 단위 연산 분할 스케쥴러에 의해, 딥러닝 애플리케이션을 분석함으로써, 딥러닝 애플리케이션에 포함된 복수의 단위 연산을 추출하는 단계를 더 포함한다. 딥러닝 애플리케이션에 포함된 단위 연산 리스트를 생성하는 단계는, 추출된 복수의 단위 연산을 포함하는 단위 연산 리스트를 생성하는 단계를 포함한다.

본 개시의 일 실시예에 따르면, 추출된 복수의 단위 연산의 패턴을 분석함으로써 복수의 단위 연산의 데이터 의존 관계를 결정하는 단계 및 결정된 복수의 단위 연산의 데이터 의존 관계를 기초로, 딥러닝 애플리케이션에 대응하는 복수의 분할 스케쥴을 결정하는 단계를 더 포함한다.

본 개시의 일 실시예에 따르면, 단위 연산 분할 스케쥴러에 의해, 복수의 분할 스케쥴 중 하나의 분할 스케쥴을 선택하는 단계를 더 포함한다. 단위 연산 리스트로부터 중간 표현을 생성하는 단계는, 선택된 하나의 분할 스케쥴에 기초하여, 중간 표현 DB로부터, 단위 연산 리스트에 대응하는 복수의 단위 연산 중간 표현을 추출하는 단계 - 복수의 단위 연산 중간 표현의 각각은 하나의 스레드 블록의 연산에 대한 데이터 플로우 그래프를 나타냄 - 및 선택된 하나의 분할 스케쥴에 기초하여 추출된 복수의 단위 연산 중간 표현을 연결함으로써, 하나 이상의 중간 표현을 생성하는 단계를 포함한다.

본 개시의 일 실시예에 따르면, 중간 표현을 기초로 딥러닝 애플리케이션을 위한 가속기용 프로그램을 생성하는 단계는, 선택된 하나의 분할 스케쥴을 기초로 생성된 하나 이상의 중간 표현의 각각에 대응하는 가속기용 프로그램을 생성하는 단계를 포함한다.

본 개시의 일 실시예에 따르면, 생성된 가속기용 프로그램의 성능을 결정하는 단계, 결정된 가속기용 프로그램의 성능을 단위 연산 분할 스케쥴러에 제공하는 단계 및 결정된 가속기용 프로그램의 성능을 기초로, 단위 연산 분할 스케쥴러에 의해, 복수의 분할 스케쥴 중에서 선택된 분할 스케쥴 이외의 다른 하나의 분할 스케쥴을 선택하는 단계를 더 포함한다.

본 개시의 일 실시예에 따르면, 결정된 복수의 분할 스케쥴에 대응하는 복수의 가속기용 프로그램을 생성하는 단계 및 복수의 가속기용 프로그램의 각각의 성능을 결정하는 단계를 더 포함한다. 중간 표현을 기초로 딥러닝 애플리케이션을 위한 가속기용 프로그램을 생성하는 단계는, 결정된 성능을 기초로, 생성된 복수의 가속기용 프로그램 중 하나의 가속기용 프로그램을 선택하는 단계를 포함한다.

본 개시의 일 실시예에 따르면, 중간 표현은 각각의 스칼라 연산을 나타내는 복수의 노드와 스칼라 연산 사이의 의존 관계를 나타내는 엣지를 포함하는 그래프로 나타낸다. 중간 표현을 기초로 딥러닝 애플리케이션을 위한 가속기용 프로그램을 생성하는 단계는, 중간 표현의 그래프를 역 후위 순회로 탐색하여 각 노드의 연산에 해당하는 핵심 연산 코드를 생성하는 단계를 포함한다.

본 개시의 일 실시예에 따르면, 중간 표현을 기초로 딥러닝 애플리케이션을 위한 가속기용 프로그램을 생성하는 단계는, 딥러닝 애플리케이션에 사용되는 하드웨어 및 타겟 프로그램 언어를 획득하는 단계, 미리 저장된 기초 코드 DB로부터, 획득된 하드웨어 및 타겟 프로그램 언어에 대응하는 기초 코드를 추출하는 단계 및 추출된 기초 코드 및 생성된 핵심 연산 코드를 포함하는 가속기용 프로그램을 생성하는 단계를 포함한다.

본 개시의 일 실시예에 따르면, 상술된 딥러닝을 위한 가속기용 프로그램을 생성하는 방법을 컴퓨터에서 실행하기 위해 컴퓨터 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램이 제공된다.

본 개시의 일부 실시예에 따르면, 프로세서는 딥러닝 애플리케이션에 포함된 단위 연산들을 기초로 최적의 성능을 나타낼 수 있는 단위 연산의 조합에 대응되는 가속기용 프로그램을 실시간으로 생성함으로써, 오버헤드 등을 감소시켜 딥러닝 애플리케이션의 성능을 향상시킬 수 있다.

본 개시의 일부 실시예에 따르면, 프로세서는 딥러닝 애플리케이션이 어떤 단위 연산 및/또는 단위 연산의 조합을 포함하고 있더라도, 딥러닝 애플리케이션을 구성하는 단위 연산들을 조합하여 가속기용 프로그램을 생성할 수 있으며, 분할 스케쥴에 따른 각각의 가속기용 프로그램의 성능을 기초로, 최적의 성능을 갖는 가속기용 프로그램을 생성 및/또는 선택할 수 있다.

본 개시의 일부 실시예에 따르면, 프로그래머의 개입 없이, 프로세서는 하나 이상의 단위 연산을 조합하여 실시간으로 가속기용 프로그램을 생성할 수 있으므로, 최적의 가속기용 프로그램을 생성하는 일련의 과정을 자동화할 수 있다. 즉, 추가적인 인적 자원의 투입 없이 딥러닝 애플리케이션을 위한 코드를 생성하거나, 기존 딥러닝 애플리케이션의 성능을 향상시킬 수 있다.

본 개시의 일부 실시예에 따르면, 프로세서는, 분할 스케쥴에 따라 하나 이상의 단위 연산 중간 표현들을 적절히 연결하여, 최적의 중간 표현을 생성할 수 있다.

본 개시의 일부 실시예에 따르면, 프로세서는 중간 표현에 대응되는 코드를 실시간으로 생성하여 가속기용 프로그램을 생성할 수 있다.

본 개시의 일부 실시예에 따르면, 분할 스케쥴에 따른 가속기용 프로그램 중 성능이 가장 우수한 최종 가속기용 프로그램이 생성될 수 있으며, 생성된 최종 가속기용 프로그램이 딥러닝 애플리케이션을 구동하기 위해 사용될 수 있다.

본 개시의 실시예들은, 이하 설명하는 첨부 도면들을 참조하여 설명될 것이며, 여기서 유사한 참조 번호는 유사한 요소들을 나타내지만, 이에 한정되지는 않는다.
도 1은 본 개시의 일 실시예에 따라 프로세서가 가속기용 프로그램을 생성하는 예시를 나타내는 도면이다.
도 2는 본 개시의 일 실시예에 따른 프로세서의 내부 구성을 나타내는 블록도이다.
도 3은 본 개시의 일 실시예에 따른 딥러닝 기반 가속기용 프로그램을 생성하는 방법의 예시를 나타내는 흐름도이다.
도 4는 본 개시의 일 실시예에 따라 단위 연산 분할 스케쥴러가 단위 연산 리스트를 생성하는 예시를 나타내는 도면이다.
도 5는 본 개시의 일 실시예에 따라 단위 연산 분할 스케쥴러가 복수의 분할 스케쥴을 결정하는 예시를 나타내는 도면이다.
도 6은 본 개시의 일 실시예에 따라 중간 표현 변환 모듈이 중간 표현을 생성하는 예시를 나타내는 도면이다.
도 7은 본 개시의 일 실시예에 따라 중간 표현 변환 모듈이 단위 연산 중간 표현들을 연결하는 예시를 나타내는 도면이다.
도 8은 본 개시의 일 실시예에 따라 코드 생성기가 가속기용 프로그램을 생성하는 예시를 나타내는 도면이다.
도 9는 본 개시의 일 실시예에 따른 중간 표현의 데이터플로우 그래프를 나타내는 예시적인 도면이다.
도 10은 본 개시의 일 실시예에 따라 최종 가속기용 프로그램을 생성하는 예시를 나타내는 블록도이다.

이하, 본 개시의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 상세히 설명한다. 다만, 이하의 설명에서는 본 개시의 요지를 불필요하게 흐릴 우려가 있는 경우, 널리 알려진 기능이나 구성에 관한 구체적 설명은 생략하기로 한다.

첨부된 도면에서, 동일하거나 대응하는 구성요소에는 동일한 참조부호가 부여되어 있다. 또한, 이하의 실시예들의 설명에 있어서, 동일하거나 대응되는 구성요소를 중복하여 기술하는 것이 생략될 수 있다. 그러나, 구성요소에 관한 기술이 생략되어도, 그러한 구성요소가 어떤 실시예에 포함되지 않는 것으로 의도되지는 않는다.

개시된 실시예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 개시는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 개시가 완전하도록 하고, 본 개시가 통상의 기술자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이다.

본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 개시된 실시예에 대해 구체적으로 설명하기로 한다. 본 명세서에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 관련 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서, 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.

본 명세서에서의 단수의 표현은 문맥상 명백하게 단수인 것으로 특정하지 않는 한, 복수의 표현을 포함한다. 또한, 복수의 표현은 문맥상 명백하게 복수인 것으로 특정하지 않는 한, 단수의 표현을 포함한다. 명세서 전체에서 어떤 부분이 어떤 구성요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.

또한, 명세서에서 사용되는 '모듈' 또는 '부'라는 용어는 소프트웨어 또는 하드웨어 구성요소를 의미하며, '모듈' 또는 '부'는 어떤 역할들을 수행한다. 그렇지만, '모듈' 또는 '부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '모듈' 또는 '부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서, '모듈' 또는 '부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 또는 변수들 중 적어도 하나를 포함할 수 있다. 구성요소들과 '모듈' 또는 '부'들은 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '모듈' 또는 '부'들로 결합되거나 추가적인 구성요소들과 '모듈' 또는 '부'들로 더 분리될 수 있다.

본 개시의 일 실시예에 따르면, '모듈' 또는 '부'는 프로세서 및 메모리로 구현될 수 있다. '프로세서'는 범용 프로세서, 중앙 처리 장치(CPU), 마이크로프로세서, 디지털 신호 프로세서(DSP), 제어기, 마이크로제어기, 상태 머신, 멀티코어 CPU, GPU, FPGA 등과 같은 가속기 등을 포함하도록 넓게 해석되어야 한다. 몇몇 환경에서, '프로세서'는 주문형 반도체(ASIC), 프로그램가능 로직 디바이스(PLD), 필드 프로그램가능 게이트 어레이(FPGA) 등을 지칭할 수도 있다. '프로세서'는, 예를 들어, DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들의 조합, DSP 코어와 결합한 하나 이상의 마이크로프로세서들의 조합, 또는 임의의 다른 그러한 구성들의 조합과 같은 처리 디바이스들의 조합을 지칭할 수도 있다. 또한, '메모리'는 전자 정보를 저장 가능한 임의의 전자 컴포넌트를 포함하도록 넓게 해석되어야 한다. '메모리'는 임의 액세스 메모리(RAM), 판독-전용 메모리(ROM), 비-휘발성 임의 액세스 메모리(NVRAM), 프로그램가능 판독-전용 메모리(PROM), 소거-프로그램가능 판독 전용 메모리(EPROM), 전기적으로 소거가능 PROM(EEPROM), 플래쉬 메모리, 자기 또는 광학 데이터 저장장치, 레지스터들 등과 같은 프로세서-판독가능 매체의 다양한 유형들을 지칭할 수도 있다. 프로세서가 메모리로부터 정보를 판독하고/하거나 메모리에 정보를 기록할 수 있다면 메모리는 프로세서와 전자 통신 상태에 있다고 불린다. 프로세서에 집적된 메모리는 프로세서와 전자 통신 상태에 있다.

본 개시에서, 'DNN(Deep Neural Network) 프레임워크' 또는 '딥러닝 프레임워크'는, 딥러닝 애플리케이션 작성 및 실행을 용이하게 하는 만들어진 임의의 소프트웨어 집합체를 포함할 수 있다. 일 실시예에 따르면, 이러한 DNN 프레임워크는 개발자로 하여금 높은 숙련도가 요구되는 병렬 프로그래밍 모델 또는 프로그램을 보다 손쉽게 이용할 수 있도록, 딥러닝 처리 또는 딥러닝 연산 함수를 가속기에 적용하여 학습(training) 과정과 추론(inference) 과정을 가속할 수 있다. 예를 들어, DNN 프레임워크는 최근에 널리 사용되고 있는 Caffe, Tensorflow, Pytorch, CNTK 및 Theano 등의 DNN 프레임워크를 포함할 수 있으나, 이에 제한되지 않는다.

본 개시에서, '딥러닝 애플리케이션'은, 복수의 단위 연산의 조합을 지칭할 수 있다. 일 실시예에 따르면, 딥러닝 애플리케이션 프로그래머는 딥러닝 프레임 워크(예를 들어, Tensorflow, Pytorch, CNTK, Caffe 등)를 사용하여 복수의 단위 연산의 조합을 작성함으로써, 딥러닝 애플리케이션을 생성할 수 있다.

본 개시에서, '단위 연산(element-wise operation)'은 딥러닝 애플리케이션을 구성하는 임의의 스칼라 연산 및/또는 스칼라 연산의 집합을 지칭할 수 있으며, 이에 한정되지 않으나, 예를 들어, 덧셈 연산, 뺄셈 연산, 최대값 연산, 최소값 연산, 부동 소수점 곱셈 연산, 합성곱(convolution), 행렬 곱셈, ReLU(Recitified Linear Unit), 풀링(pooling), LSTM(Long Short-Term Memory), GRU(Gated Recurrent Unit) 등의 연산을 포함할 수 있다.

본 개시에서, '단위 연산 중간 표현'은 하나의 스레드 블록(Thread Block)의 연산을 표현하는 데이터플로우 그래프(Data Flow Graph, 이하, DFS)를 지칭할 수 있다. 예를 들어, 단위 연산 중간 표현은 스칼라 연산을 나타내는 복수의 노드(node)와 스칼라 연산 사이의 의존 관계를 나타내는 엣지(edge)를 포함하는 그래프로 표현될 수 있다.

본 개시에서, '중간 표현'은 데이터 의존 관계를 기초로 생성된 하나 이상의 단위 연산 중간 표현의 조합을 지칭할 수 있으며, 예를 들어, DFS로 나타낼 수 있다.

본 개시에서, '분할 스케쥴'은 딥러닝 애플리케이션에 포함된 단위 연산의 패턴을 분석해서 가속기용 프로그램을 어떻게 구현할지에 대한 스케쥴을 지칭할 수 있으며, 딥러닝 애플리케이션에 포함된 단위 연산, 단위 연산의 실행 순서, 단위 연산의 의존 관계 등에 기초하여 하나 이상의 분할 스케쥴 또는 복수의 분할 스케쥴이 결정될 수 있다.

본 개시에서, '핵심 연산 코드'는 가속기용 프로그램 중 적어도 일부를 구성하는 코드를 지칭할 수 있으며, 예를 들어, 중간 표현을 나타내는 코드를 지칭할 수 있다. 일 실시예에 따르면, 가속기를 GPU로 사용하고 GPU를 타겟으로 CUDA 프로그램을 사용하는 경우, 핵심 연산 코드는 가속기용 프로그램의 커널 중간의 연산 부분을 지칭할 수 있다.

본 개시에서, '가속기용 프로그램'은 가속기 상에서 동작이 가능한 임의의 코드 및/또는 실행 파일 등을 지칭하는 것으로서, C 프로그램, OpenCL, CUDA 프로그램 등을 포함할 수 있다.

본 개시에서, '코드'는 프로그램을 실행하기 위해 작성된 임의의 코드를 지칭할 수 있으며, 예를 들어, 소스 코드 등을 지칭할 수 있다.

도 1은 본 개시의 일 실시예에 따라 프로세서(100)가 가속기용 프로그램(120)을 생성하는 예시를 나타내는 도면이다. 예를 들어, 가속기용 프로그램(120)은 가속기 상에서 동작이 가능한 임의의 코드 및/또는 실행 파일 등을 나타내는 것으로서, 멀티코어 CPU, GPU, FPGA 등에서 동작 가능한 프로그램 등을 포함할 수 있다. 또한, 가속기용 프로그램(120)은 하나 이상의 단위 연산을 조합/결합하여 생성되는 임의의 프로그램을 지칭할 수 있다. 여기서, 단위 연산은 딥러닝에 사용될 수 있는 임의의 연산을 지칭할 수 있으며, 예를 들어, 합성곱(convolution), 행렬 곱셈, ReLU(Recitified Linear Unit), 풀링(pooling), LSTM(Long Short-Term Memory), GRU(Gated Recurrent Unit) 등의 연산을 포함할 수 있다.

일 실시예에 따르면, 프로세서(100)는 딥러닝 애플리케이션(110)을 수신할 수 있다. 여기서, 딥러닝 애플리케이션(110)은 단위 연산의 조합으로 구성되거나 표현된 임의의 소프트웨어 프로그램 또는 임의의 소프트웨어 프로그램을 생성하기 위한 정보 및/또는 데이터를 지칭할 수 있다. 예를 들어, 딥러닝 애플리케이션(110)은 상술된 합성곱, 행렬 곱셈, ReLU, 풀링, LSTM, GRU 등의 단위 연산들을 임의로 조합하거나 연결하여 생성될 수 있다. 프로세서(100)는 수신된 딥러닝 애플리케이션(110)으로부터 딥러닝 애플리케이션(110)에 포함된 단위 연산들을 추출하고, 추출된 단위 연산들을 포함하는 단위 연산 리스트를 생성할 수 있다. 이 경우, 단위 연산 리스트는 딥러닝 애플리케이션(110)에 포함된 각각의 단위 연산, 각각의 단위 연산의 실행 순서, 각각의 단위 연산의 의존 관계(dependence) 등을 포함할 수 있다.

그리고 나서, 프로세서(100)는 단위 연산 리스트로부터 중간 표현을 생성할 수 있다. 예를 들어, 중간 표현은 가속기용 프로그램(120)의 기초가 되는 코드를 생성하기 위한 것으로서, 단위 연산 중간 표현을 이용하여 생성될 수 있다. 여기서, 단위 연산 중간 표현은 단위 연산의 데이터플로우 그래프(DFG: Data Flow Graph)를 지칭할 수 있다. 예를 들어, 데이터플로우 그래프는 스칼라 연산을 나타내는 노드와 스칼라 연산 간의 데이터 의존 관계를 나타내는 엣지 등을 포함할 수 있다. 이에 따라, 중간 표현은 이러한 단위 연산의 데이터플로우 그래프를 결합하여 생성된 데이터플로우 그래프를 지칭할 수 있다. 일 실시예에 따르면, 프로세서(100)는 중간 표현 DB(Database)로부터 하나 이상의 단위 연산 중간 표현을 수신할 수 있다. 예를 들어, 프로세서(100)는 하나 이상의 단위 연산 중간 표현을 연결하고, 공유 메모리의 최적화를 수행하고, 스레드(thread) 간 연산을 분배함으로써, 중간 표현을 생성할 수 있다.

프로세서(100)는 중간 표현을 기초로 딥러닝 애플리케이션(110)을 위한 가속기용 프로그램(120)을 생성할 수 있다. 일 실시예에 따르면, 프로세서(100)는 중간 표현을 기초로 가속기용 프로그램(120)을 위한 코드를 생성할 수 있다. 이 경우, 프로세서(100)는 최적의 성능을 나타내는 단위 연산의 조합에 따라 하나의 가속기용 프로그램(120)을 생성 및/또는 결정하거나, 둘 이상의 가속기용 프로그램(120)을 생성 및/또는 결정할 수 있다. 이와 같은 구성에 의해, 프로세서(100)는 딥러닝 애플리케이션에 포함된 단위 연산들을 기초로 최적의 성능을 나타낼 수 있는 단위 연산의 조합에 대응되는 가속기용 프로그램을 생성함으로써, 오버헤드 등을 감소시켜 딥러닝 애플리케이션의 성능을 향상시킬 수 있다. 예를 들어, 프로세서(100)는 이러한 가속기용 프로그램을 실시간으로 생성할 수 있다.

도 2는 본 개시의 일 실시예에 따른 프로세서(100)의 내부 구성을 나타내는 블록도이다. 도시된 바와 같이, 프로세서(100)는 단위 연산 분할 스케쥴러(210), 중간 표현 변환 모듈(220), 코드 생성기(230), 성능 측정기(240) 등을 포함할 수 있다. 또한, 프로세서(100)는 기초 코드 DB(250), 중간 표현 DB(260) 등과의 통신을 통해 가속기용 프로그램 생성에 필요한 정보 및/또는 데이터를 주고받을 수 있다.

상술된 바와 같이, 프로세서(100)는 딥러닝 애플리케이션을 수신할 수 있다. 예를 들어, 딥러닝 애플리케이션은 복수의 단위 연산, 각각의 단위 연산의 실행 순서, 각각의 단위 연산의 의존 관계 등을 포함할 수 있다. 다른 예에서, 딥러닝 애플리케이션이 복수의 단위 연산만을 포함하는 경우, 프로세서(100) 및/또는 단위 연산 분할 스케쥴러(210)는 딥러닝 애플리케이션의 복수의 단위 연산의 패턴을 분석함으로써 복수의 단위 연산의 데이터 의존 관계를 결정할 수 있다.

일 실시예에 따르면, 단위 연산 분할 스케쥴러(210)는 딥러닝 애플리케이션에 포함된 정보를 기초로 복수의 단위 연산을 그룹화할 스케쥴을 결정할 수 있다. 즉, 단위 연산 분할 스케쥴러(210)는 복수의 단위 연산의 데이터 의존 관계를 기초로, 딥러닝 애플리케이션에 대응하는 복수의 분할 스케쥴을 결정할 수 있다. 예를 들어, 딥러닝 애플리케이션에 A, B, C 와 같은 3개의 단위 연산이 포함되어 있으며, A, B, C가 순차적으로 실행되고, A-B, B-C 간에 데이터 의존 관계가 있는 경우에, 단위 연산 분할 스케쥴러(210)는 (A, B, C), (A-B, C), (A, B-C), (A-B-C)의 총 4 가지의 분할 스케쥴을 생성할 수 있다.

일 실시예에 따르면, 단위 연산 분할 스케쥴러(210)는 복수의 단위 연산, 각각의 단위 연산의 실행 순서, 각각의 단위 연산의 의존 관계 등에 기초하여 가능한 모든 분할 스케쥴을 생성할 수 있다. 추가적으로 또는 대안적으로, 단위 연산 분할 스케쥴러(210)는 가능한 분할 스케쥴 중 성능이 낮은 것으로 미리 인식된 분할 스케쥴은 생성하지 않거나, 생성된 분할 스케쥴에서 제외시킬 수 있다. 예를 들어, 딥러닝 애플리케이션에 A, B, C 와 같은 3개의 단위 연산이 포함되어 있으며, A, B, C가 순차적으로 실행되고, A-B, B-C 간에 데이터 의존 관계가 있다고 가정할 수 있다. 이 경우, A와 B를 별도의 가속기용 프로그램으로 구성하는 것이, A-B를 하나의 프로그램으로 구성하는 것보다 성능이 더 좋다고 확인된 경우에는, A-B-C를 하나의 프로그램으로 구성하여 성능 향상을 얻을 가능성은 거의 없을 수 있다. 이러한 경우 불필요한 분할 스케쥴로 처리되어 프로그램 생성 및 성능 측정 등의 탐색이 진행되지 않을 수 있다.

일 실시예에 따르면, 프로세서(100) 및/또는 단위 연산 분할 스케쥴러(210)는 딥러닝 애플리케이션을 분석함으로써, 딥러닝 애플리케이션에 포함된 복수의 단위 연산을 추출하고, 추출된 복수의 단위 연산을 포함하는 단위 연산 리스트를 생성할 수 있다. 여기서, 단위 연산 리스트는 단위 연산 분할 스케쥴러(210)에 의해 산출된 분할 스케쥴을 포함할 수 있다.

프로세서(100)는 생성된 단위 연산 리스트를 중간 표현 DB(260)로 전송할 수 있다. 그리고 나서, 프로세서(100)는 중간 표현 DB(260)로부터 단위 연산 리스트에 포함된 각각의 단위 연산 중간 표현 및/또는 분할 스케쥴에 따른 단위 연산 중간 표현의 조합을 수신할 수 있다. 여기서, 단위 연산 중간 표현은 스칼라 연산(예를 들어, 부동 소수점 곱셈 등)을 나타내는 노드(node)와 스칼라 연산 간의 디펜던스(dependence)를 나타내는 엣지(edge)를 포함하는 데이터플로우 그래프의 형태로 표현될 수 있다.

일 실시예에 따르면, 중간 표현 변환 모듈(220)은 중간 표현 DB(260)로부터 수신된 복수의 단위 연산 중간 표현을 이용하여 중간 표현을 생성할 수 있다. 즉, 중간 표현 변환 모듈(220)은 딥러닝 애플리케이션과 연관된 단위 연산의 실행 순서 및/또는 데이터 의존 관계를 기초로, 단위 연산 중간 표현을 연결함으로써, 중간 표현을 생성할 수 있다. 그리고 나서, 중간 표현 변환 모듈(220)은 각 스레드가 어떠한 연산을 처리할 지를 결정하는 스레드 간 연산 분배를 수행할 수 있다. 예를 들어, 중간 표현 변환 모듈(220)은 미리 정해진 알고리즘 등을 이용하여, 딥러닝 애플리케이션의 성능이 향상될 수 있도록 스레드 간 연산 분배를 수행할 수 있다.

일 실시예에 따르면, 중간 표현 변환 모듈(220)은 단위 연산 중간 표현을 각각 직접 연결하거나, 하나의 단위 연산 중간 표현의 결과를 공유 메모리에 저장한 후에, 다른 단위 연산 중간 표현이 공유 메모리에 저장된 결과를 읽어오도록 연결할 수도 있다. 예를 들어, A와 B의 단위 연산 중간 표현을 연결하는 경우, 중간 표현 변환 모듈(220)은 A의 노드(스칼라 연산에 대응되는 노드)와 B의 노드를 직접 연결할 수 있다. 다른 예에서, 중간 표현 변환 모듈(220)은 A 단위 연산 중간 표현의 결과를 공유 메모리에 저장하고, 저장된 결과를 B 단위 연산 중간 표현이 읽어오도록 단위 연산 중간 표현을 연결할 수 있다. 단위 연산 중간 표현을 연결하는 방법은 가속기용 프로그램의 성능에 기초하여 정해질 수 있으며, A 단위 연산 중간 표현의 결과를 공유 메모리에 저장하는 경우에는, 미리 정해진 알고리즘 등을 기초로 공유 메모리 최적화가 수행될 수 있다.

일 실시예에 따르면, 코드 생성기(230)는 중간 표현 변환 모듈(220)에 의해 생성된 중간 표현을 이용하여 가속기용 프로그램을 대한 코드를 생성할 수 있다. 즉, 코드 생성기(230)는 하나 이상의 단위 연산 중간 표현을 결합 및/또는 조합하여 생성된 중간 표현에 기초하여, 해당 중간 표현에 대응하는 연산을 수행할 수 있도록 핵심 연산 코드를 생성할 수 있다. 추가적으로, 코드 생성기(230)는 핵심 연산 코드를 실행하기 위한 기초 코드를 생성 및/또는 추출할 수 있다. 이러한, 기초 코드는 딥러닝 애플리케이션에 사용되는 하드웨어 및 타켓 프로그램 언어에 기초하여 결정되는 뼈대 코드일 수 있다. 즉, 코드 생성기(230)는 생성된 핵심 연산 코드와 기초 코드를 이용하여, 가속기용 프로그램을 생성할 수 있다.

일 실시예에 따르면, 코드 생성기(230)는 딥러닝 애플리케이션에 사용되는 하드웨어 및 타겟 프로그램 언어를 획득하고, 미리 저장된 기초 코드 DB(250)로부터, 획득된 하드웨어 및 타겟 프로그램 언어에 대응하는 기초 코드를 추출할 수 있다. 이 경우, 코드 생성기(230)는 기초 코드 DB(250)로부터 추출된 기초 코드를 그대로 이용하거나, 해당 기초 코드를 이용하여 새로운 기초 코드를 생성할 수도 있다. 예를 들어, 기초 코드는 디바이스 함수(예를 들어, CUDA 디바이스 함수)를 실행하기 위해 메모리를 할당하고 데이터를 전송하기 위한 호스트 프로그램 코드, 커널을 호출하기 위한 호스트 프로그램 코드, 디바이스 함수의 헤더 코드, 핵심 연산과 무관하게 실행되는 디바이스 함수 코드(예를 들어, 스레드의 ID 획득, 인덱스 초기화와 연관된 코드), 핵심 연산 실행을 위해 필요한 데이터를 글로벌 메모리에서 읽어오기 위한 코드 등을 포함할 수 있다.

일 실시예에 따르면, 성능 측정기(240)는 코드 생성기(230)에 의해 생성된 가속기용 프로그램의 성능을 측정할 수 있다. 여기서, 성능 측정기(240)는 실행 시간, 에너지 소모 및/또는 리소스 사용량의 성능 지표를 이용하여 가속기용 프로그램의 성능을 측정할 수 있으나, 이에 한정되지 않으며, 딥러닝 애플리케이션(또는 가속기용 프로그램)의 성능을 측정할 수 있는 임의의 성능 지표가 사용될 수 있다. 이 경우, 성능 측정기(240)는 가속기용 프로그램을 실제로 구동시켜 가속기용 프로그램의 성능을 측정하거나, 딥러닝 애플리케이션(또는 가속기용 프로그램)의 성능을 측정하기 위해 미리 정해진 알고리즘을 사용하여 가속기용 프로그램의 성능을 측정할 수도 있다. 예를 들어, 성능 측정기(240)는 테스트 데이터를 생성된 가속기용 프로그램에 입력하여, 테스트 데이터에 대응하는 결과값이 나올 때의 실행 시간을 측정할 수 있다. 이 때, 기대되는 결과값이 나오면서 실행 시간이 짧은 경우 성능이 높다고 판정될 수 있다.

일 실시예에 따르면, 성능 측정기(240)는 복수의 분할 스케쥴에 따라 생성된 각각의 가속기용 프로그램의 성능을 측정할 수 있다. 이에 따라, 프로세서(100)는 복수의 분할 스케쥴에 따른 각각의 가속기용 프로그램의 성능을 비교하고, 가장 성능이 우수한 가속기용 프로그램을 선택할 수 있다. 이와 같은 구성에 의해, 프로세서(100)는 딥러닝 애플리케이션이 어떤 단위 연산 및/또는 단위 연산의 조합을 포함하고 있더라도, 딥러닝 애플리케이션을 구성하는 단위 연산들을 조합하여 가속기용 프로그램을 생성할 수 있으며, 분할 스케쥴에 따른 각각의 가속기용 프로그램의 성능을 기초로, 최적의 성능을 갖는 가속기용 프로그램을 생성 및/또는 선택할 수 있다.

기초 코드 DB(250) 및 중간 표현 DB(260)는 프로세서(100)와 연결되거나 통신을 통해 접근 가능한 데이터베이스를 지칭할 수 있다. 도 2에서는 기초 코드 DB(250) 및 중간 표현 DB(260)는 별도의 데이터베이스로 구성되도록 도시되어 있으나, 이에 한정되지 않으며, 하나의 데이터베이스로 구성될 수 있다.

또한, 도 2에서는 프로세서(100)의 구성을 각각의 기능별로 구분하여 설명하였으나, 반드시 물리적으로 구분되는 것을 의미하지 않는다. 도 2에서는, 단위 연산 분할 스케쥴러(210)와 중간 표현 변환 모듈(220)은 구분되어 상술되었으나, 이는 발명의 이해를 돕기 위한 것일 뿐이며, 하나의 연산 장치에서 둘 이상의 기능을 수행할 수도 있다. 이와 같은 구성에 의해, 프로그래머의 개입 없이, 프로세서(100)는 하나 이상의 단위 연산을 조합하여 실시간으로 가속기용 프로그램을 생성할 수 있으므로, 최적의 가속기용 프로그램을 생성하는 일련의 과정을 자동화할 수 있다. 즉, 추가적인 인적 자원의 투입 없이 딥러닝 애플리케이션을 위한 코드를 생성하거나, 기존 딥러닝 애플리케이션의 성능을 향상시킬 수 있다.

도 3은 본 개시의 일 실시예에 따른 딥러닝을 위한 가속기용 프로그램을 생성하는 방법(300)의 예시를 나타내는 흐름도이다. 일 실시예에 따르면, 딥러닝을 위한 가속기용 프로그램을 생성하는 방법(300)은 적어도 하나의 프로세서(예를 들어, 도 2의 프로세서)에 의해 수행될 수 있다. 딥러닝을 위한 가속기용 프로그램을 생성하는 방법(300)은 프로세서가 딥러닝 애플리케이션을 수신함으로써 개시될 수 있다(S310). 여기서, 딥러닝 애플리케이션은 하나 이상의 스칼라 연산 및/또는 하나 이상의 단위 연산을 포함할 수 있다.

일 실시예에 따르면, 프로세서는 딥러닝 애플리케이션에 포함된 단위 연산 리스트를 생성할 수 있다(S320). 이 경우, 프로세서는 단위 연산 분할 스케쥴러에 의해, 딥러닝 애플리케이션을 분석함으로써, 딥러닝 애플리케이션에 포함된 복수의 단위 연산을 추출하고, 추출된 복수의 단위 연산을 포함하는 단위 연산 리스트를 생성할 수 있다.

그리고 나서, 프로세서는 단위 연산 리스트로부터 중간 표현을 생성할 수 있다(S330). 예를 들어, 프로세서는 단위 연산 리스트를 중간 표현 DB에 제공하고, 중간 표현 DB로부터 단위 연산 리스트에 대응하는 하나 이상의 단위 연산 중간 표현을 추출할 수 있다. 중간 표현은 추출된 하나 이상의 단위 연산 중간 표현이 연결됨으로써 생성될 수 있다.

프로세서는 중간 표현을 기초로 딥러닝 애플리케이션을 위한 가속기용 프로그램을 생성할 수 있다(S340). 여기서, 중간 표현은 각각의 스칼라 연산을 나타내는 복수의 노드와 스칼라 연산 사이의 의존 관계를 나타내는 엣지를 포함하는 데이터플로우 그래프로 나타낼 수 있다. 이 경우, 프로세서는 중간 표현의 그래프를 역 후위 순회(reverse postorder)로 탐색하여 각 노드의 연산에 해당하는 핵심 연산 코드를 생성할 수 있다. 일 실시예에 따르면, 프로세서는 딥러닝 애플리케이션에 사용되는 하드웨어 및 타겟 프로그램 언어를 획득할 수 있다. 또한, 프로세서는 미리 저장된 기초 코드 DB로부터, 획득된 하드웨어 및 타겟 프로그램 언어에 대응하는 기초 코드를 추출하고, 추출된 기초 코드 및 핵심 연산 코드를 포함하는 가속기용 프로그램을 생성할 수 있다.

도 4는 본 개시의 일 실시예에 따라 단위 연산 분할 스케쥴러(210)가 단위 연산 리스트(420)를 생성하는 예시를 나타내는 도면이다. 도시된 바와 같이, 단위 연산 분할 스케쥴러(210)는 딥러닝 애플리케이션(410)을 이용하여 단위 연산 리스트(420)를 생성할 수 있다. 일 실시예에 따르면, 딥러닝 애플리케이션(410)은 하나 이상의 단위 연산을 포함할 수 있으며, 각각의 단위 연산은 하나 이상의 스칼라 연산을 포함할 수 있다. 다른 실시예에 따르면, 딥러닝 애플리케이션(410)은 하나 이상의 단위 연산, 각각의 단위 연산의 실행 순서, 각각의 단위 연산의 의존 관계 등을 포함할 수 있다.

단위 연산 분할 스케쥴러(210)는 딥러닝 애플리케이션(410)을 분석함으로써, 딥러닝 애플리케이션(410)에 포함된 복수의 단위 연산을 추출할 수 있다. 이 경우, 단위 연산 분할 스케쥴러(210)는 딥러닝 애플리케이션(410)의 복수의 단위 연산의 패턴을 분석함으로써 복수의 단위 연산의 데이터 의존 관계를 결정할 수 있다. 또한, 단위 연산 분할 스케쥴러(210)는 딥러닝 애플리케이션(410)의 복수의 단위 연산의 패턴을 분석함으로써 복수의 단위 연산의 실행 순서를 결정할 수도 있다.

일 실시예에 따르면, 단위 연산 분할 스케쥴러(210)는 추출된 복수의 단위 연산을 포함하는 단위 연산 리스트(420)를 생성할 수 있다. 이 경우, 단위 연산 분할 스케쥴러(210)는 결정된 복수의 단위 연산의 데이터 의존 관계 및/또는 복수의 단위 연산의 실행 순서를 기초로, 딥러닝 애플리케이션(410)에 대응하는 복수의 분할 스케쥴을 결정할 수 있다. 그리고 나서, 단위 연산 분할 스케쥴러(210)는 각각의 분할 스케쥴에 대응되는 단위 연산 리스트(420)를 생성할 수 있다. 즉, 복수의 분할 스케쥴에 따라 하나의 딥러닝 애플리케이션(410)에 대응되는 복수의 단위 연산 리스트(420)가 생성될 수 있다.

도 5는 본 개시의 일 실시예에 따라 단위 연산 분할 스케쥴러(210)가 복수의 분할 스케쥴(520, 530, 540, 550)을 결정하는 예시를 나타내는 도면이다. 일 실시예에 따르면, 복수의 단위 연산(510)(예를 들어, A->B->C)은 딥러닝 애플리케이션으로부터 추출되거나, 단위 연산 분할 스케쥴러(210)에 의해 결정된 것으로서, 단위 연산의 종류, 실행 순서, 의존 관계 등을 포함할 수 있다. 여기서, 복수의 단위 연산(510)은 A, B 및 C 단위 연산으로 구성되며, A->B->C의 실행 순서를 갖고, A-B 및 B-C 간에 데이터 의존 관계가 있을 수 있다.

일 실시예에 따르면, 단위 연산 분할 스케쥴러(210)는 단위 연산(510)으로부터 4개의 분할 스케쥴(520, 530, 540, 550)을 결정할 수 있다. 예를 들어, A, B 및 C 단위 연산을 각각의 중간 표현으로 생성하기 위한 분할 스케쥴(520), A 및 B 단위 연산을 하나의 중간 표현으로 생성하고, C 단위 연산을 다른 하나의 중간 표현으로 생성하기 위한 분할 스케쥴(530), B 및 C 단위 연산을 하나의 중간 표현으로 생성하고, A 단위 연산을 다른 하나의 중간 표현으로 생성하기 위한 분할 스케쥴(540) 및 A, B 및 C 단위 연산의 각각을 하나의 중간 표현으로 생성하기 위한 분할 스케쥴(550)이 결정될 수 있다.

일 실시예에 따르면, 단위 연산 분할 스케쥴러(210)는 각 분할 스케쥴(520, 530, 540, 550)에 대응되는 단위 연산 리스트를 생성하고, 생성된 단위 연산 리스트에 대응되는 단위 연산 중간 표현들을 중간 표현 DB로부터 추출할 수 있다. 예를 들어, 분할 스케쥴(520)에 대응되는 단위 연산 리스트가 생성된 경우, 단위 연산 분할 스케쥴러(210)는 중간 표현 DB로부터 A, B 및 C 각각의 단위 연산 중간 표현을 추출할 수 있다. 다른 예에서, 분할 스케쥴(530)에 대응되는 단위 연산 리스트가 생성된 경우, 단위 연산 분할 스케쥴러(210)는 중간 표현 DB로부터 A 및 B가 결합된 단위 연산 중간 표현 및 C의 단위 연산 중간 표현을 추출하거나, A, B 및 C 각각의 단위 연산 중간 표현을 추출할 수 있다.

도 6은 본 개시의 일 실시예에 따라 중간 표현 변환 모듈(220)이 중간 표현(620)을 생성하는 예시를 나타내는 도면이다. 상술된 바와 같이, 프로세서 및/또는 단위 연산 분할 스케쥴러는 중간 표현 DB로부터 단위 연산 리스트에 대응되는 단위 연산 중간 표현(610)을 추출할 수 있다. 여기서, 단위 연산 중간 표현(610)은 단위 연산 리스트에 포함된 단위 연산, 단위 연산의 실행 순서, 의존 관계 등에 기초하여 추출된 n개(n은 자연수)의 단위 연산 중간 표현으로 구성될 수 있다. 이와 같이 추출된 단위 연산 중간 표현(610)은 중간 표현 변환 모듈(220)에 제공될 수 있다.

중간 표현 변환 모듈(220)은 단위 연산 중간 표현(610)을 이용하여 중간 표현(620)을 생성할 수 있다. 일 실시예에 따르면, 중간 표현 변환 모듈(220)은 복수의 분할 스케쥴 중에서 선택된 하나의 분할 스케쥴에 기초하여 추출된 복수의 단위 연산 중간 표현(610)을 연결함으로써, 선택된 하나의 분할 스케쥴에 포함된 하나 이상의 중간 표현(620)을 생성할 수 있다. 예를 들어, A-B-C의 분할 스케쥴에 기초하여 A, B 및 C 각각의 단위 연산 중간 표현이 추출된 경우, 중간 표현 변환 모듈(220)은 A, B 및 C를 실행 순서 및/또는 의존 관계에 따라 연결하여, 하나의 중간 표현을 생성할 수 있다. 예를 들어, 분할 스케쥴이 (A-B, C)이고, A, B, C가 단위 연산 중간 표현(620)으로서 추출된 경우, 중간 표현 변환 모듈(220)은 단위 연산 중간 표현인 A와 B를 연결하는 작업을 수행할 수 있다.

일 실시예에 따르면, 중간 표현(620)에 포함된 연산들은 복수의 스레드가 각각 어떠한 연산을 처리할 지를 결정하여 분할/분배될 수 있다. 예를 들어, 중간 표현 변환 모듈(220)은 미리 정해진 알고리즘 등을 이용하여, 딥러닝 애플리케이션의 성능이 가장 향상될 수 있도록 스레드 간 연산 분배를 수행할 수 있다. 또한, 중간 표현(620)에 포함된 일부 연산이 수행된 후 결과가 공유 메모리 상에 저장되는 경우에는, 중간 표현 변환 모듈(220)은 미리 정해진 알고리즘 등을 기초로 공유 메모리 최적화를 수행할 수 있다.

도 7은 본 개시의 일 실시예에 따라 중간 표현 변환 모듈(220)이 단위 연산 중간 표현들(710, 720)을 연결하는 예시를 나타내는 도면이다. 예를 들어, A 단위 연산 중간 표현(710)은 3개의 a 스칼라 연산과 2개의 b 스칼라 연산으로 구성될 수 있으며, B 단위 연산 중간 표현(720)은 3개의 c 스칼라 연산과 1개의 d 스칼라 연산으로 구성될 수 있다. 여기서, 스칼라 연산은 덧셈 연산, 뺄셈 연산, 최대값 연산, 최소값 연산, 부동 소수점 곱셈 연산 등을 나타낼 수 있으며, 이러한 하나 이상의 스칼라 연산을 집합으로서 가진 단위 연산은, 딥러닝 애플리케이션을 생성하기 위해 사용되는 합성곱(convolution), 행렬 곱셈, ReLU(Recitified Linear Unit), 풀링(pooling), LSTM(Long Short-Term Memory), GRU(Gated Recurrent Unit) 등을 나타낼 수 있다.

중간 표현 변환 모듈(220)은 단위 연산 중간 표현(710) 및 단위 연산 중간 표현(720)을 연결하여 중간 표현(730)을 생성할 수 있다. 즉, 중간 표현(730)은 하나 이상의 단위 연산을 하나의 가속기용 프로그램으로 생성하기 위한 단위 연산 중간 표현들(710, 720)의 집합일 수 있다. 중간 표현 변환 모듈(220)은 분할 스케쥴을 고려하여, 단위 연산 중간 표현(710) 및 단위 연산 중간 표현(720)을 연결할 수 있다. 다시 말해, 단위 연산 중간 표현(710) 및 단위 연산 중간 표현(720)의 실행 순서, 의존 관계 등을 기초로 단위 연산 중간 표현(710)과 단위 연산 중간 표현(720)이 연결될 수 있다.

도시된 예에서, 단위 연산 중간 표현(710)이 먼저 실행된 후, 단위 연산 중간 표현(720)이 실행될 수 있다. 또한, 단위 연산 중간 표현(710)의 b 스칼라 연산의 결과값은 단위 연산 중간 표현(720)의 c 스칼라 연산의 입력으로서 사용될 수 있다. 이 경우, 중간 표현 변환 모듈(220)은 단위 연산 중간 표현(710)의 b 스칼라 연산과 단위 연산 중간 표현(720)의 c 스칼라 연산을 직접 연결하여 중간 표현(730)을 생성할 수 있다.

도 7에서는 중간 표현 변환 모듈(220)이 단위 연산 중간 표현(710)의 스칼라 연산과 단위 연산 중간 표현(720)의 스칼라 연산을 직접 연결하여 중간 표현(730)을 생성하는 것으로 도시되었으나, 이에 한정되지 않는다. 예를 들어, 중간 표현 변환 모듈(220)은 공유 메모리 최적화 및/또는 스레드 간 연산 분배 등을 고려하여 단위 연산 중간 표현(710)의 실행 결과를 공유 메모리 상에 저장할 수 있으며, 이 때 단위 연산 중간 표현(710)은 별도의 중간 표현으로 생성될 수 있다. 또한, 중간 표현 변환 모듈(220)은 단위 연산 중간 표현(720)을 별도의 중간 표현으로 생성하여, 단위 연산 중간 표현(720)이 공유 메모리 상에 저장된 단위 연산 중간 표현(710)의 실행 결과를 읽어오도록 할 수 있다. 이와 같은 구성에 의해, 중간 표현 변환 모듈(220)은 분할 스케쥴에 따라 하나 이상의 단위 연산 중간 표현들을 적절히 연결하여, 최적의 중간 표현을 생성할 수 있다.

도 8은 본 개시의 일 실시예에 따라 코드 생성기(230)가 가속기용 프로그램(820)을 생성하는 예시를 나타내는 도면이다. 상술된 바와 같이, 코드 생성기(230)는 중간 표현(810) 및 기초 코드(830)를 이용하여 가속기용 프로그램(820)을 생성할 수 있다. 여기서, 중간 표현(810)은 각각이 스칼라 연산을 나타내는 복수의 노드와 스칼라 연산 사이의 의존 관계를 나타내는 엣지를 포함하는 데이터플로우 그래프로 나타낼 수 있다.

일 실시예에 따르면, 코드 생성기(230)는 중간 표현(810)을 기초로 딥러닝 애플리케이션을 위한 가속기용 프로그램(820)을 생성할 수 있다. 이 경우, 코드 생성기(230)는 중간 표현(810)의 그래프를 역 후위 순회(reverse postorder)로 탐색하여 각 노드의 연산에 해당하는 핵심 연산 코드를 생성할 수 있으나, 이에 한정되지 않는다. 여기서, 핵심 연산 코드는 가속기용 프로그램(820)의 커널 중 중간 표현(810)에 대응되는 연산을 실행하기 위한 코드 부분일 수 있다.

일 실시예에 따르면, 코드 생성기(230)는 중간 표현(810) 및 기초 코드(830)를 기초로 딥러닝 애플리케이션을 위한 가속기용 프로그램(820)을 생성할 수 있다. 코드 생성기(230)는 딥러닝 애플리케이션에 사용되는 하드웨어 및 타겟 프로그램 언어를 획득할 수 있다. 그리고 나서, 미리 저장된 기초 코드 DB로부터, 획득된 하드웨어 및 타겟 프로그램 언어에 대응하는 기초 코드(830)를 추출할 수 있다. 여기서, 기초 코드(830)는 핵심 코드 연산 부분 이외의 가속기용 프로그램을 생성하기 위한 임의의 코드를 포함할 수 있으며, 예를 들어,

디바이스 함수(예를 들어, CUDA 디바이스 함수)를 실행하기 위해 메모리를 할당하고, 데이터를 전송하기 위한 호스트 프로그램 코드, 커널을 호출하기 위한 호스트 프로그램 코드, 디바이스 함수의 헤더 코드, 핵심 연산과 무관하게 실행되는 디바이스 함수 코드(예를 들어, 스레드의 ID 획득, 인덱스 초기화와 연관된 코드) 및/또는 핵심 연산 실행을 위해 필요한 데이터를 글로벌 메모리에서 읽어오기 위한 코드 등을 포함할 수 있다.

도 8에서는 하나의 중간 표현(810)을 기초로 하나의 가속기용 프로그램(820)이 생성되는 것으로 도시되었으나, 이에 한정되지 않는다. 예를 들어, 코드 생성기(230)는 복수의 분할 스케쥴 내에 포함된 하나 이상의 중간 표현(810)의 각각에 대응하는 복수의 가속기용 프로그램(820)을 생성할 수도 있다. 이와 같은 구성에 의해, 코드 생성기(230)는 중간 표현(810)에 대응되는 코드를 실시간으로 생성하여 가속기용 프로그램(820)을 생성할 수 있다.

도 9는 본 개시의 일 실시예에 따른 중간 표현의 데이터플로우 그래프(900)를 나타내는 예시적인 도면이다. 중간 표현의 데이터플로우 그래프(900)는 단위 연산 중간 표현들(예를 들어, 단위 연산 중간 표현의 데이터 플로우 그래프들)을 연결함으로써, 생성될 수 있다. 그래프(900)의 각 노드는 중간 표현을 구성하는 스칼라 연산을 나타낼 수 있으며, 노드를 연결하는 각 엣지는 스칼라 연산들의 의존 관계를 나타낼 수 있다.

일 실시예에 따르면, 상술된 프로세서 및/또는 코드 생성기는 그래프(900)를 역 후위 순회로 탐색하여 각 노드의 연산에 해당하는 핵심 연산 코드를 생성할 수 있다. 여기서, 역 후위 순회는 역 트리 구조의 그래프에서 각각의 노드를 탐색하기 위한 방법으로서, 순서에 따라 각 서브 트리를 탐색하는 방법일 수 있다.

일 실시예에 따르면, 중간 표현의 데이터플로우 그래프(900)에서 코드 생성기는 좌측 상단의 A 노드(910)부터 탐색을 시작할 수 있다. 즉, 코드 생성기는 A 노드(910)의 코드를 생성할 수 있다. 그리고 나서, 코드 생성기는 A 노드(910)의 자식 노드인 D 노드(940)를 생성하기 위해 필요한 B 노드(920)의 코드를 생성한 후, D 노드(940)의 코드를 생성할 수 있다. 또한, 코드 생성기는 D 노드(940)의 자식 노드인 F 노드(960)의 코드를 생성할 수 있다. 그리고 나서, 역 후위 순회에 의해, 코드 생성기는 C 노드(930)의 코드를 생성하고, E 노드(950)의 코드를 생성하고, G 노드(970)의 코드를 생성할 수 있다. F 노드(960)의 코드와 G 노드(970)의 코드가 모두 생성된 후, 마지막으로, H 노드(980)의 코드가 생성될 수 있다. 요컨대, A 노드(910), B 노드(920), D 노드(940), F 노드(960), C 노드(930), E 노드(950), G 노드(970) 및 H 노드(980) 순서로 탐색되고, 그러한 순서로 핵심 연산 코드가 생성될 수 있다.

본 개시에서. 각 노드는 각 노드를 연결하는 엣지(각 스칼라 연산의 의존 관계에 대응되는 간선)에 따라 노드가 역 후위 순회에 의해 탐색될 수 있으며, 탐색된 순서에 기초하여 코드가 생성될 수 있다. 예를 들어, 상술된 코드는 line-by-line으로 생성될 수 있으며, SSA(Single Static Assignment) 형태로 생성될 수 있다. 또한, 코드의 매 라인(line)마다 새로운 변수가 생성될 수 있으며, 변수명이 겹치지 않도록 각 코드가 생성될 수 있다.

도 10은 본 개시의 일 실시예에 따라 최종 가속기용 프로그램(1060)을 생성하는 예시를 나타내는 블록도이다. 도시된 바와 같이, 단위 연산 분할 스케쥴러(1020)는 딥러닝 애플리케이션(1010)을 수신할 수 있다. 예를 들어, 딥러닝 애플리케이션(1010)은 딥러닝 프레임워크를 사용하여 생성된 개념적인 단위 연산의 조합일 수 있다.

단위 연산 분할 스케쥴러(1020)는 딥러닝 애플리케이션(1010)에 포함된 단위 연산 리스트(1022)를 생성할 수 있다. 구체적으로, 단위 연산 분할 스케쥴러(1020)는 딥러닝 애플리케이션(1010)을 분석함으로써, 딥러닝 애플리케이션(1010)에 포함된 복수의 단위 연산을 추출하고, 추출된 복수의 단위 연산을 포함하는 단위 연산 리스트(1022)를 생성할 수 있다. 또한, 단위 연산 분할 스케쥴러(1020)는 딥러닝 애플리케이션(1010)의 복수의 단위 연산의 패턴을 분석함으로써 복수의 단위 연산의 데이터 의존 관계를 결정하고, 결정된 복수의 단위 연산의 데이터 의존 관계를 기초로, 딥러닝 애플리케이션(1010)에 대응하는 복수의 분할 스케쥴을 결정할 수 있다. 이 경우, 단위 연산 분할 스케쥴러(1020)는 복수의 분할 스케쥴 중 하나의 분할 스케쥴(1024)을 선택할 수 있다.

일 실시예에 따르면, 선택된 하나의 분할 스케쥴(1024)에 기초하여, 단위 연산 리스트(1022)에 대응하는 복수의 단위 연산 중간 표현(1032)이 중간 표현 DB(1030)로부터 추출될 수 있다. 여기서, 복수의 단위 연산 중간 표현(1032)의 각각은 하나의 스레드 블록의 연산에 대한 데이터 플로우 그래프를 나타낼 수 있다. 그리고 나서, 선택된 하나의 분할 스케쥴(1024)에 기초하여 복수의 단위 연산 중간 표현(1032)이 연결됨으로써, 하나 이상의 중간 표현이 생성될 수 있다.

일 실시예에 따르면, 코드 생성기(1040)는 선택된 분할 스케쥴(1024)을 기초로 생성된 하나 이상의 중간 표현의 각각에 대응하는 가속기용 프로그램(1042)을 생성할 수 있다. 여기서, 중간 표현은 각각의 스칼라 연산을 나타내는 복수의 노드와 스칼라 연산 사이의 의존 관계를 나타내는 엣지를 포함하는 그래프로 구성될 수 있다. 예를 들어, 코드 생성기(1040)는 중간 표현의 그래프를 역 후위 순회로 탐색하여 각 노드의 연산에 해당하는 핵심 연산 코드를 생성할 수 있다.

또한, 코드 생성기(1040)는 딥러닝 애플리케이션에 사용되는 하드웨어 및 타겟 프로그램 언어를 획득할 수 있다. 예를 들어, 하드웨어는 딥러닝을 위해 사용되는 멀티코어 CPU, GPU, FPGA 등을 지칭할 수 있으나, 이에 한정되지 않는다. 또한, 타겟 프로그램 언어는 멀티코어 CPU, GPU, FPGA 등을 이용하여 GPU 프로그램, FPGA 프로그램 등을 생성하기 위한 프로그램 언어를 지칭할 수 있다. 예를 들어, GPU 프로그램은 커널 함수(또는 디바이스 함수) 이를 호출하기 위한 호스트 함수 등을 포함할 수 있다. 다른 예에서, FPGA 프로그램은 비트스트림, 이를 FPGA 하드웨어로 합성 및 실행하기 위한 호스트 함수 등을 포함할 수 있다. 또 다른 예로서, 코드 생성기(1040)는 미리 저장된 기초 코드 DB로부터, 획득된 하드웨어 및 타겟 프로그램 언어에 대응하는 기초 코드를 추출할 수 있다. 그리고 나서, 코드 생성기(1040)는 기초 코드 및 생성된 핵심 연산 코드를 포함하는 가속기용 프로그램(1042)을 생성할 수 있다.

그리고 나서, 성능 측정기(1050)는 생성된 가속기용 프로그램(1042)의 성능(1052)을 결정할 수 있다. 또한, 성능 측정기(1050)는 결정된 가속기용 프로그램(1042)의 성능(1052)을 단위 연산 분할 스케쥴러(1020)에 제공할 수 있다. 결정된 가속기용 프로그램(1042)의 성능(1052)을 기초로, 단위 연산 분할 스케쥴러(1020)는 복수의 분할 스케쥴 중에서, 이미 선택된 분할 스케쥴 이외의 다른 하나의 분할 스케쥴을 선택할 수 있다. 그리고 나서, 선택된 다른 하나의 분할 스케쥴에 따른 단위 연산 리스트가 제공되고, 단위 연산 중간 표현이 추출되고, 중간 표현이 생성되고, 다른 가속기용 프로그램이 생성될 수 있다.

이와 같은 과정을 반복하여, 코드 생성기(1040)는 결정된 복수의 분할 스케쥴에 대응하는 복수의 가속기용 프로그램을 생성할 수 있다. 이 경우, 성능 측정기(1050)는 복수의 가속기용 프로그램의 각각의 성능을 결정할 수 있다. 그리고 나서, 성능 측정기(1050)는 결정된 성능을 기초로, 생성된 복수의 가속기용 프로그램 중 하나의 가속기용 프로그램(1060)을 선택할 수 있다.

도 10에서는 단위 연산 분할 스케쥴러(1020), 코드 생성기(1040), 성능 측정기(1050) 등을 기능별로 구분하여 설명하였으나, 반드시 물리적으로 구분되는 것을 의미하지 않는다. 예를 들어, 코드 생성기(1040)와 성능 측정기(1050)는 구분되어 상술되었으나, 이는 발명의 이해를 돕기 위한 것일 뿐이며, 하나의 연산 장치에서 둘 이상의 기능을 수행할 수도 있다. 또한, 도 10에서는 단위 연산 분할 스케쥴러(1020), 코드 생성기(1040), 성능 측정기(1050) 등이 최종 가속기용 프로그램(1060)을 결정하기 위해 사용되는 것으로 상술되었으나, 이에 한정되지 않으며, 최종 가속기용 프로그램(1060)을 결정하기 위해 중간 표현 변환 모듈 등이 더 포함될 수 있다. 이와 같은 구성에 의해, 분할 스케쥴에 따른 가속기용 프로그램 중 성능이 가장 우수한 최종 가속기용 프로그램이 생성될 수 있으며, 생성된 최종 가속기용 프로그램이 딥러닝 애플리케이션을 구동하기 위해 사용될 수 있다.

상술한 방법은 컴퓨터에서 실행하기 위해 컴퓨터 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램으로 제공될 수 있다.　 매체는 컴퓨터로 실행 가능한 프로그램을 계속 저장하거나, 실행 또는 다운로드를 위해 임시 저장하는 것일 수도 있다.　 또한, 매체는 단일 또는 수개 하드웨어가 결합된 형태의 다양한 기록수단 또는 저장수단일 수 있는데, 어떤 컴퓨터 시스템에 직접 접속되는 매체에 한정되지 않고, 네트워크 상에 분산 존재하는 것일 수도 있다.　 매체의 예시로는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM 및 DVD 와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical medium), 및 ROM, RAM, 플래시 메모리 등을 포함하여 프로그램 명령어가 저장되도록 구성된 것이 있을 수 있다.　 또한, 다른 매체의 예시로, 애플리케이션을 유통하는 앱 스토어나 기타 다양한 소프트웨어를 공급 내지 유통하는 사이트, 서버 등에서 관리하는 기록매체 내지 저장매체도 들 수 있다.　

본 개시의 방법, 동작 또는 기법들은 다양한 수단에 의해 구현될 수도 있다.　 예를 들어, 이러한 기법들은 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 조합으로 구현될 수도 있다.　 본원의 개시와 연계하여 설명된 다양한 예시적인 논리적 블록들, 모듈들, 회로들, 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 양자의 조합들로 구현될 수도 있음을 통상의 기술자들은 이해할 것이다.　 하드웨어 및 소프트웨어의 이러한 상호 대체를 명확하게 설명하기 위해, 다양한 예시적인 구성요소들, 블록들, 모듈들, 회로들, 및 단계들이 그들의 기능적 관점에서 일반적으로 위에서 설명되었다.　 그러한 기능이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지의 여부는, 특정 애플리케이션 및 전체 시스템에 부과되는 설계 요구사항들에 따라 달라진다.　 통상의 기술자들은 각각의 특정 애플리케이션을 위해 다양한 방식들로 설명된 기능을 구현할 수도 있으나, 그러한 구현들은 본 개시의 범위로부터 벗어나게 하는 것으로 해석되어서는 안된다.　

하드웨어 구현에서, 기법들을 수행하는 데 이용되는 프로세싱 유닛들은, 하나 이상의 ASIC들, DSP들, 디지털 신호 프로세싱 디바이스들(digital signal processing devices; DSPD들), 프로그램가능 논리 디바이스들(programmable logic devices; PLD들), 필드 프로그램가능 게이트 어레이들(field programmable gate arrays; FPGA들), 프로세서들, 제어기들, 마이크로제어기들, 마이크로프로세서들, 전자 디바이스들, 본 개시에 설명된 기능들을 수행하도록 설계된 다른 전자 유닛들, 컴퓨터, 또는 이들의 조합 내에서 구현될 수도 있다.　

따라서, 본 개시와 연계하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들은 범용 프로세서, DSP, ASIC, FPGA나 다른 프로그램 가능 논리 디바이스, 이산 게이트나 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본원에 설명된 기능들을 수행하도록 설계된 것들의 임의의 조합으로 구현되거나 수행될 수도 있다.　 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다.　 프로세서는 또한, 컴퓨팅 디바이스들의 조합, 예를 들면, DSP와 마이크로프로세서, 복수의 마이크로프로세서들, DSP 코어와 연계한 하나 이상의 마이크로프로세서들, 또는 임의의 다른 구성의 조합으로 구현될 수도 있다.　

펌웨어 및/또는 소프트웨어 구현에 있어서, 기법들은 랜덤 액세스 메모리(random access memory; RAM), 판독 전용 메모리(read-only memory; ROM), 비휘발성 RAM(non-volatile random access memory; NVRAM), PROM(programmable read-only memory), EPROM(erasable programmable read-only memory), EEPROM(electrically erasable PROM), 플래시 메모리, 컴팩트 디스크(compact disc; CD), 자기 또는 광학 데이터 스토리지 디바이스 등과 같은 컴퓨터 판독가능 매체 상에 저장된 명령어들로 구현될 수도 있다.　 명령들은 하나 이상의 프로세서들에 의해 실행 가능할 수도 있고, 프로세서(들)로 하여금 본 개시에 설명된 기능의 특정 양태들을 수행하게 할 수도 있다.　

이상 설명된 실시예들이 하나 이상의 독립형 컴퓨터 시스템에서 현재 개시된 주제의 양태들을 활용하는 것으로 기술되었으나, 본 개시는 이에 한정되지 않고, 네트워크나 분산 컴퓨팅 환경과 같은 임의의 컴퓨팅 환경과 연계하여 구현될 수도 있다.　 또 나아가, 본 개시에서 주제의 양상들은 복수의 프로세싱 칩들이나 장치들에서 구현될 수도 있고, 스토리지는 복수의 장치들에 걸쳐 유사하게 영향을 받게 될 수도 있다.　 이러한 장치들은 PC들, 네트워크 서버들, 및 휴대용 장치들을 포함할 수도 있다.　

본 명세서에서는 본 개시가 일부 실시예들과 관련하여 설명되었지만, 본 개시의 발명이 속하는 기술분야의 통상의 기술자가 이해할 수 있는 본 개시의 범위를 벗어나지 않는 범위에서 다양한 변형 및 변경이 이루어질 수 있다.　 또한, 그러한 변형 및 변경은 본 명세서에 첨부된 특허청구의 범위 내에 속하는 것으로 생각되어야 한다.

100: 프로세서 110: 딥러닝 애플리케이션
120: 가속기용 프로그램

Claims (10)

1. 딥러닝을 위한 가속기용 프로그램을 생성하는 방법에 있어서,
   딥러닝 애플리케이션을 수신하는 단계;
   단위 연산 분할 스케쥴러에 의해, 상기 딥러닝 애플리케이션을 분석함으로써, 상기 딥러닝 애플리케이션에 포함된 복수의 단위 연산을 추출하는 단계;
   상기 추출된 복수의 단위 연산의 패턴을 분석함으로써, 상기 딥러닝 애플리케이션에 대응하는 복수의 분할 스케쥴을 결정하는 단계;
   상기 단위 연산 분할 스케쥴러에 의해, 상기 복수의 분할 스케쥴 중 하나의 분할 스케쥴을 선택하는 단계;
   상기 선택된 하나의 분할 스케쥴에 대응하는 단위 연산 리스트를 생성하는 단계 - 상기 단위 연산 리스트는 상기 추출된 복수의 단위 연산을 포함함 -;
   상기 선택된 하나의 분할 스케쥴에 대응하는 단위 연산 리스트로부터 중간 표현을 생성하는 단계; 및
   상기 중간 표현을 기초로 상기 딥러닝 애플리케이션을 위한 가속기용 프로그램을 생성하는 단계
   를 포함하는, 딥러닝을 위한 가속기용 프로그램을 생성하는 방법.
   
2. 삭제
3. 제1항에 있어서,
   상기 딥러닝 애플리케이션에 대응하는 복수의 분할 스케쥴을 결정하는 단계는,
   상기 추출된 복수의 단위 연산의 패턴을 분석함으로써 상기 복수의 단위 연산의 데이터 의존 관계를 결정하는 단계; 및
   상기 결정된 복수의 단위 연산의 데이터 의존 관계를 기초로, 상기 딥러닝 애플리케이션에 대응하는 복수의 분할 스케쥴을 결정하는 단계
   를 포함하는, 딥러닝을 위한 가속기용 프로그램을 생성하는 방법.
   
4. 제1항에 있어서,
   상기 선택된 하나의 분할 스케쥴에 대응하는 단위 연산 리스트로부터 중간 표현을 생성하는 단계는,
   상기 선택된 하나의 분할 스케쥴에 기초하여, 중간 표현 DB로부터, 상기 단위 연산 리스트에 대응하는 복수의 단위 연산 중간 표현을 추출하는 단계 - 상기 복수의 단위 연산 중간 표현의 각각은 하나의 스레드 블록의 연산에 대한 데이터 플로우 그래프를 나타냄 -; 및
   상기 선택된 하나의 분할 스케쥴에 기초하여 상기 추출된 복수의 단위 연산 중간 표현을 연결함으로써, 하나 이상의 중간 표현을 생성하는 단계
   를 포함하는, 딥러닝을 위한 가속기용 프로그램을 생성하는 방법.
   
5. 제4항에 있어서,
   상기 중간 표현을 기초로 상기 딥러닝 애플리케이션을 위한 가속기용 프로그램을 생성하는 단계는,
   상기 선택된 하나의 분할 스케쥴을 기초로 생성된 상기 하나 이상의 중간 표현의 각각에 대응하는 가속기용 프로그램을 생성하는 단계
   를 포함하는, 딥러닝을 위한 가속기용 프로그램을 생성하는 방법.
   
6. 제1항에 있어서,
   상기 생성된 가속기용 프로그램의 성능을 결정하는 단계;
   상기 결정된 가속기용 프로그램의 성능을 상기 단위 연산 분할 스케쥴러에 제공하는 단계; 및
   상기 결정된 가속기용 프로그램의 성능을 기초로, 상기 단위 연산 분할 스케쥴러에 의해, 상기 복수의 분할 스케쥴 중에서 상기 선택된 분할 스케쥴 이외의 다른 하나의 분할 스케쥴을 선택하는 단계
   를 더 포함하는, 딥러닝을 위한 가속기용 프로그램을 생성하는 방법.
   
7. 제1항에 있어서,
   상기 결정된 복수의 분할 스케쥴에 대응하는 복수의 가속기용 프로그램을 생성하는 단계; 및
   상기 복수의 가속기용 프로그램의 각각의 성능을 결정하는 단계를 더 포함하고,
   상기 중간 표현을 기초로 상기 딥러닝 애플리케이션을 위한 가속기용 프로그램을 생성하는 단계는,
   상기 결정된 성능을 기초로, 상기 생성된 복수의 가속기용 프로그램 중 하나의 가속기용 프로그램을 선택하는 단계
   를 포함하는, 딥러닝을 위한 가속기용 프로그램을 생성하는 방법.
   
8. 제1항에 있어서,
   상기 중간 표현은 각각의 스칼라 연산을 나타내는 복수의 노드(node)와 상기 스칼라 연산 사이의 의존 관계를 나타내는 엣지(edge)를 포함하는 그래프로 나타내고,
   상기 중간 표현을 기초로 상기 딥러닝 애플리케이션을 위한 가속기용 프로그램을 생성하는 단계는,
   상기 중간 표현의 그래프를 역 후위 순회(reverse postorder)로 탐색하여 각 노드의 연산에 해당하는 핵심 연산 코드를 생성하는 단계
   를 포함하는, 딥러닝을 위한 가속기용 프로그램을 생성하는 방법.
   
9. 제8항에 있어서,
   상기 중간 표현을 기초로 상기 딥러닝 애플리케이션을 위한 가속기용 프로그램을 생성하는 단계는,
   상기 딥러닝 애플리케이션에 사용되는 하드웨어 및 타겟 프로그램 언어를 획득하는 단계;
   미리 저장된 기초 코드 DB로부터, 상기 획득된 하드웨어 및 타겟 프로그램 언어에 대응하는 기초 코드를 추출하는 단계; 및
   상기 추출된 기초 코드 및 상기 생성된 핵심 연산 코드를 포함하는 가속기용 프로그램을 생성하는 단계
   를 포함하는, 딥러닝을 위한 가속기용 프로그램을 생성하는 방법.
   
10. 제1항 및 제3항 내지 제9항 중 어느 한 항에 따른 딥러닝을 위한 가속기용 프로그램을 생성하는 방법을 컴퓨터에서 실행하기 위해 컴퓨터 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램.

Images