Nothing Special   »   [go: up one dir, main page]

KR102336432B1 - 발광소자 및 발광소자 패키지 - Google Patents

발광소자 및 발광소자 패키지 Download PDF

Info

Publication number
KR102336432B1
KR102336432B1 KR1020150123570A KR20150123570A KR102336432B1 KR 102336432 B1 KR102336432 B1 KR 102336432B1 KR 1020150123570 A KR1020150123570 A KR 1020150123570A KR 20150123570 A KR20150123570 A KR 20150123570A KR 102336432 B1 KR102336432 B1 KR 102336432B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
type semiconductor
conductivity type
Prior art date
Application number
KR1020150123570A
Other languages
English (en)
Other versions
KR20170027091A (ko
Inventor
박덕현
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020150123570A priority Critical patent/KR102336432B1/ko
Priority to PCT/KR2016/008656 priority patent/WO2017026753A1/ko
Priority to US15/747,167 priority patent/US10636943B2/en
Priority to EP16835393.6A priority patent/EP3333908B1/en
Priority to CN201680046399.4A priority patent/CN107851688B/zh
Publication of KR20170027091A publication Critical patent/KR20170027091A/ko
Application granted granted Critical
Publication of KR102336432B1 publication Critical patent/KR102336432B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치에 관한 것이다.
실시 예는 발광소자는 하부전극과, 하부전극 상에 위치하고, 제1 도전형 도펀트를 포함하는 제1 도전형 반도체층, 활성층 및 제2 도전형 도펀트를 포함하는 제2 도전형 반도체층을 포함하는 발광구조물과, 하부전극과 발광구조물 사이에 배치되어 복수의 홈을 포함하는 윈도우층, 및 윈도우층의 복수의 홈 내에 배치되고, 윈도우층의 가장자리에 인접한 홈으로부터 윈도우층의 가장자리로 끝단으로 연장되는 제1 반사층을 포함하고, 제1 반사층은 굴절률이 상이한 제1 및 제2 유전체층의 페어(pair) 구조를 갖고, λ/4n의 두께를 갖고, 제1 및 제2 유전체층은 4 이상의 페어 구조로 이루어질 수 있다.

Description

발광소자 및 발광소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}
실시 예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.
발광소자는 반도체화합물의 조성비를 조절함으로써, 다양한 색상 구현이 가능하다. 예컨대 발광소자는 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자, 또는 적색(RED) 발광소자 일 수 있다.
일반적인 발광소자는 활성층과 상기 활성층을 사이에 두고 서로 다른 도펀트를 포함하는 제1 및 제2 도전형 반도체층을 포함하는 발광구조물을 포함하고, 상기 제1 및 제2 도전형 반도체층과 연결된 전극들을 포함한다.
일반적인 발광소자는 복수의 층으로 구성되어 내부에 반사층을 포함하더라도 층간 계면에서의 전반사 또는 광의 일부를 흡수되어 전체적으로 광 추출 효율이 저하되는 문제가 있었다.
실시 예는 광 추출 효율 및 광도를 개선할 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치를 제공한다.
실시 예의 발광소자는 하부전극; 상기 하부전극 상에 위치하고, 제1 도전형 도펀트를 포함하는 제1 도전형 반도체층, 활성층 및 제2 도전형 도펀트를 포함하는 제2 도전형 반도체층을 포함하는 발광구조물; 상기 하부전극과 상기 발광구조물 사이에 배치되어 복수의 홈을 포함하는 윈도우층; 및 상기 윈도우층의 상기 복수의 홈 내에 배치되고, 상기 윈도우층의 가장자리에 인접한 상기 홈으로부터 상기 윈도우층의 가장자리로 끝단으로 연장되는 제1 반사층을 포함하고, 상기 제1 반사층은 굴절률이 상이한 제1 및 제2 유전체층의 페어(pair) 구조를 갖고, λ/4n의 두께를 갖고, 상기 제1 및 제2 유전체층은 4 이상의 페어 구조로 이루어질 수 있다.
실시 예의 발광소자 패키지(200)는 상기 발광소자(100)를 포함할 수 있다.
실시 예는 복수의 홈을 포함하는 윈도우층 상에 배치된 반사층에 의해 발광구조물로부터의 광을 다양한 방위로 반사시켜 발광소자의 광 추출 효율을 향상시킬 수 있다.
실시 예는 광 추출 효율을 향상시켜 광도를 향상시킬 수 있다.
도 1은 실시 예에 따른 발광소자를 도시한 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ' 라인을 따라 절단한 발광소자를 도시한 단면도이다.
도 3은 제1 실시 예에 따른 적색 파장의 발광소자에서 제1 반사층의 파장 별 반사율 및 페어 수에 따른 반사율을 나타낸 도면이다.
도 4는 제2 실시 예에 따른 적색 파장의 발광소자에서 제1 반사층의 파장 별 반사율 및 페어 수에 따른 반사율을 나타낸 도면이다.
도 5는 제3 실시 예에 따른 적외선 적색 파장의 발광소자에서 제1 반사층의 파장 별 반사율 및 페어 수에 따른 반사율을 나타낸 도면이다.
도 6은 제4 실시 예에 따른 적외선 적색 파장의 발광소자에서 제1 반사층의 파장 별 반사율 및 페어 수에 따른 반사율을 나타낸 도면이다.
도 7 내지 도 13은 실시 예에 따른 발광소자의 제조방법을 도시한 도면이다.
도 14는 실시 예의 발광소자 패키지를 도시한 단면도이다.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도 1은 실시 예에 따른 발광소자를 도시한 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ' 라인을 따라 절단한 발광소자를 도시한 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 실시 예에 따른 발광소자는 발광구조물(110), 상부전극패드(174), 가지전극(172), 윈도우층(120), 반사층(Distributed Bragg Reflector, 130)제1 반사층(130) 및 하부전극(140)을 포함할 수 있다.
상기 발광구조물(110)은 상기 하부전극(140) 상에 배치되고, 상기 상부전극패드(174) 및 상기 가지전극(172)은 상기 발광구조물(110) 상에 배치될 수 있다.
상기 발광구조물(110)은 제1 도전형 반도체층(112), 상기 제1 도전형 반도체층(112) 아래에 위치한 활성층(114) 및 상기 활성층(114) 아래에 위치한 제2 도전형 반도체층(116)을 포함할 수 있다.
상기 제1 도전형 반도체층(112)은 반도체 화합물, 예컨대 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 등의 화합물 반도체로 구현될 수 있다. 상기 제1 도전형 반도체층(112)은 단층 또는 다층으로 형성될 수 있다. 상기 제1 도전형 반도체층(112)은 제1 도전형 도펀트가 도핑될 수 있다. 예컨대 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, n형 도펀트를 포함할 수 있다. 예컨대 상기 n형 도펀트는 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 상기 제1 도전형 반도체층(112)은 InxAlyGa1-x-yP(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제1 도전형 반도체층(112)은 AlGaP, InGaP, AlInGaP, InP, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP 중 어느 하나 이상으로 형성될 수 있다.
상기 활성층(114)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함할 수 있다. 상기 활성층(114)는 화합물 반도체로 구성될 수 있다. 상기 활성층(114)는 예로서 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.
상기 활성층(114)은 양자우물과 양자벽을 포함할 수 있다. 상기 활성층(114)이 다중 양자 우물 구조로 구현된 경우, 양자우물과 양자벽이 교대로 배치될 수 있다. 상기 양자우물과 양자벽은 GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 제2 도전형 반도체층(116)은 상기 활성층(114) 상에 형성될 수 있다. 상기 제2 도전형 반도체층(116)은 반도체 화합물, 예컨대 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(116)은 단층 또는 다층으로 형성될 수 있다. 상기 제2 도전형 반도체층(116)은 제2 도전형 도펀트가 도핑될 수 있다. 예컨대 상기 제2 도전형 반도체층(116)은 InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있으나 이에 한정되는 것은 아니다. 예컨대 상기 제2 도전형 반도체층(116)은 AlGaP, InGaP, AlInGaP, InP, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP 중 어느 하나 이상으로 형성될 수 있다. 상기 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상기 윈도우층(120)은 상기 발광구조물(110) 아래에 배치될 수 있다. 상기 윈도우층(120)은 상기 제2 도전형 반도체층(116)과 하부전극(140) 사이에 위치하여 전류 퍼짐 기능을 할 수 있다. 상기 윈도우층(120)은 InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있으나 이에 한정되는 것은 아니다. 상기 윈도우층(120)은 Zn, Cd, S, Se, Al, Ga, As, Te, In, P 중 적어도 하나를 포함할 수 있고, 예컨대 Zn를 포함하는 경우, ZnSe, ZnTe, ZnS 등에서 선택될 수 있으나, 이에 한정되는 것은 아니다. 상기 윈도우층(120)은 인(P)계 반도체로서, 예컨대 InAlGaP, InAlP, GaP, InGaP 등에서 선택될 수 있다.
상기 윈도우층(120)은 제2 도전형 도펀트를 포함할 수 있다. 예컨대 상기 제2 도전형 반도체층(116)이 p형 도펀트를 포함하는 경우, 상기 윈도우층(120)은 p형 도펀트를 포함할 수 있다. 상기 윈도우층(120)은 상기 제2 도전형 반도체층(116)의 도핑 농도보다 높은 도핑농도를 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 윈도우층(120)의 두께는 상기 제2 도전형 반도체층(116)의 두께보다 두꺼울 수 있으나, 이에 한정되는 것은 아니다.
상기 윈도우층(120)은 하부에 복수의 홈을 포함할 수 있다. 상기 복수의 홈은 상기 활성층(114)과 중첩된 영역에 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 반사층(130)은 ODR(Omni Directional Reflector), DBR(Distributed Bragg Reflector)일 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제1 반사층(130)은 SiO2, SiN, Al2O3, ZnO, ITO 중 적어도 하나를 포함하여 단층 또는 다층으로 형성할 수 있다.
상기 제1 반사층(130)은 상기 윈도우층(120) 아래에 배치될 수 있다. 상기 제1 반사층(130)은 윈도우층(120)과 상기 하부전극(140) 사이에 배치될 수 있다. 상기 제1 반사층(130)은 상기 윈도우층(120) 하부에 직접 접촉될 수 있다. 상기 제1 반사층(130)은 상기 윈도우층(120)의 복수의 홈 내에 배치될 수 있다. 상기 제1 반사층(130)은 상기 윈도우층(120)의 가장자리와 인접한 홈으로부터 상기 윈도우층(120)의 가장자리까지 연장될 수 있다. 예컨대 상기 제1 반사층(130)은 상기 윈도우층(120)의 외측까지 연장될 수 있다. 상기 제1 반사층(130)은 상기 발광구조물(110)로부터의 광을 외부로 반사하는 기능을 제공할 수 있다. 상기 제1 반사층(130)은 상기 윈도우층(120)의 복수의 홈 내에 배치되어 상기 복수의 홈 형상에 따라 상기 발광구조물(110)로부터의 광을 다양한 방위로 반사시켜 발광소자의 광 추출 효율을 향상시킬 수 있다.
실시 예의 상기 제1 반사층(130)은 예컨대 DBR일 수 있다. 상기 제1 반사층(130)은 서로 굴절률이 상이한 제1 및 제2 유전체층(131, 132)을 포함할 수 있다. 상기 제1 및 제2 유전체층(131, 132)은 하나 이상의 페어 구조일 수 있다. 예컨대 상기 제1 반사층(130)은 상기 제1 및 제2 유전체층(131, 132)이 교대로 적어도 4 페어 이상 증착될 수 있으나 이에 한정하지 않는다. 예컨대 상기 제1 반사층(130)은 4 페어 내지 8 페어일 수 있다. 상기 제1 반사층(130)이 4페어 미만으로 형성될 경우, 반사율이 저하되어 광손실이 발생할 수 있고, 8페어를 초과하여 형성될 경우, 8페어로 형성할 때와 비교하여 추가적인 반사율의 증가가 크지 않으며 제1 반사층(130)의 두께가 커지게 됨으로써 발광소자의 크기가 커지게 되어 발광소자의 제작 공정의 진행이 어려워지고 크랙(Crack) 등의 손상이 발생할 수도 있다. 상기 제1 반사층(130)은 λ/4n의 두께를 가질 수 있으나, 이에 한정되는 것은 아니다. λ은 활성층(114)에서 방출된 광의 파장을 나타내고, n은 제1 반사층(130)의 굴절률을 나타낸다.
상기 제1 및 제2 유전체층(131, 132)은 Si, Zr, Ta, Ti 및 Al 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다. 예컨대, 상기 제1 유전체층(131)은 SiO2, Al2O3 중 하나를 포함할 수 있고, 상기 제2 유전체층(132)은 상기 제1 유전체층(131)보다 높은 굴절률을 갖는 SiN, Si-H, Si3N4, TiO2, ZrO2 중 하나를 포함할 수 있으나 이에 한정하지 않는다.
상기 하부전극(140)은 도전 패턴(141), 제2 반사층(142), 본딩층(144) 및 지지기판(146)을 포함할 수 있다.
상기 도전 패턴(141)은 상기 발광구조물(110)의 하부에 배치될 수 있다. 상기 도전 패턴(141)은 상기 윈도우층(120) 아래에 배치될 수 있고, 상기 윈도우층(120)과 직접 접촉될 수 있다. 상기 도전 패턴(141) 상기 윈도우층(120)과 오믹 컨택을 위한 오믹 패턴을 포함할 수 있다. 상기 도전 패턴(141)은 상기 윈도우층(120)의 인접한 상기 복수의 홈 사이에 배치될 수 있다. 구체적으로 상기 도전 패턴(141)은 상기 제1 반사층(130)으로부터 노출된 상기 윈도우층(120) 하부에 배치될 수 있다. 상기 도전 패턴(130)은 상기 발광구조물(110)과 수직으로 중첩된 영역에 배치될 수 있으나, 이에 한정되는 것은 아니다.
상기 도전 패턴(141)은 단층 또는 다층으로 형성될 수 있다. 상기 도전 패턴(141)은 Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Be, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 것은 아니다.
상기 제2 반사층(142)은 전기적인 접촉이 우수하며 반사성이 높은 물질로 단층 또는 복수의 층으로 형성될 수 있다. 제2 반사층(142)예컨대 상기 제2 반사층(142)은 Pd, Ir, Ru, Mg, Zn, Pt, Ag, Ni, Al, Rh, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 단층 또는 다층으로 형성될 수 있다.
상기 본딩층(144) 및 상기 지지기판(146)은 단층 또는 복수의 층으로 형성될 수 있다. 상기 본딩층(144)은 Ni, Ti, Cr, Pt. Au, Sn, In, Pd, Cu, TiW 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 것은 아니다. 상기 지지기판(146)은 전기적인 접촉이 우수한 물질로 형성될 수 있다. 예컨대 상기 지지기판(146)은 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC 등), Cu, Au, Cu Alloy, Ni, Cu-W, 등을 선택적으로 포함할 수 있다.
실시 예의 발광소자는 상부전극패드(174) 및 가지전극(172)을 포함할 수 있다. 실시 예에서는 하나의 상부전극패드(174) 및 복수의 가지전극(172)을 한정하여 설명하고 있지만, 이에 한정하지 않고, 상기 상부전극패드(174) 및 가지전극(172)은 적어도 2 개 이상이 배치될 수 있다. 여기서, 실시 예는 상기 제1 도전형 반도체층(112)과 상기 가지전극(172) 사이에 도전층(171)이 배치될 수 있다. 상기 도전층(171)은 상기 가지전극(172) 아래에 배치될 수 있다. 상기 도전층(171)은 반도체와 전기적 접촉이 우수한 물질로 단층 또는 복수의 층으로 형성될 수 있다. 상기 도전층(171)은 상기 가지전극(172)과 상기 제1 도전형 반도체층(112)을 오믹 컨택(ohmic Contact)을 위한 오믹층을 포함할 수 있다.
상기 상부전극패드(174)는 상기 가지전극(172)와 전기적으로 연결될 수 있다. 상기 상부전극패드(174)는 상기 제1 도전형 반도체층(112)과 직접 접촉할 수 있다. 상기 상부전극패드(174)는 상기 제1 도전형 반도체층(112)과 쇼트키 컨택(schottky contact)될 수 있고, 상기 가지전극(172)는 상기 제1 도전형 반도체층(112)와 오믹 컨택(ohmic contact)될 수 있다. 예컨대 상기 상부전극패드(174)와 상기 제1 도전형 반도체층(112)은 쇼트키 컨택되어 역 바이어스에 의한 접합부의 전위장벽을 통해 전류흐름을 제어할 수 있다. 이에 따라 실시 예는 제1 도전형 반도체층(112)과 오믹 컨택된 가지전극(172)으로 전류가 상대적으로 더 잘 흐르도록 유도하므로 전류 퍼짐 효과가 향상되어 광 출력이 향상될 수 있다.
상기 상부전극패드(174)는 상기 제1 도전형 반도체층(112)과 직접 접촉되는 구조를 한정하여 설명하고 있지만, 이에 한정되는 것은 아니다. 예컨대 상기 도전층(171)은 상기 상부전극패드(174)와 상기 제1 도전형 반도체층(112) 사이에 배치될 수 있거나 상기 도전층(171)이 상기 상부전극패드(174)와 상기 제1 도전형 반도체층(112)사이에 배치되고 상기 상부전극패드(174)가 상기 도전층(171)을 관통하여 상기 제1 도전형 반도체층(112)과 접하도록 배치될 수도 있다. 이때, 상기 상부전극패드(174)는 상기 가지전극(172)보다 높은 저항을 갖는 물질을 포함할 수 있다. 즉, 발광소자는 가지전극(172)보다 높은 저항을 갖는 상부전극패드(174)에 의해 상기 가지전극(172)으로 전류가 흐르도록 유도하므로 전류 퍼짐 효과가 향상되어 광 출력이 향상될 수 있다.
상기 상부전극패드(174) 및 가지전극(172)은 단층 또는 복수의 층으로 형성될 수 있으며, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Rh, Ru, Ag, Cu-W 중에서 적어도 어느 하나로 형성될 수 있으나 이에 한정되는 것은 아니다.
실시 예의 발광소자는 복수의 홈을 포함하는 윈도우층(120)과, 상기 윈도우층(120)의 복수의 홈 내부 및 상기 윈도우층(120)의 가장자리 하부에 제1 반사층(130)이 배치되어 상기 발광구조물(110)로부터의 광을 다양한 방위로 반사시켜 발광소자의 광 추출 효율을 향상시킬 수 있다.
도 3은 제1 실시 예에 따른 적색 파장의 발광소자에서 제1 반사층의 파장 별 반사율 및 페어 수에 따른 반사율을 나타낸 도면이다.
도 3a를 참조하면, 제1 실시 예의 제1 반사층은 도 1 및 도 2의 제1 반사층의 기술적 특징을 채용할 수 있다.
상기 제1 실시 예는 600㎚ 내지 700㎚의 적색 파장을 발광하는 발광소자일 수 있다. 구체적으로 제1 실시 예는 620㎚의 적색 파장을 발광하는 발광소자일 수 있다.
제1 실시 예에 따른 제1 반사층은 제1 유전체층 및 제2 유전체층을 포함할 수 있고, 상기 제1 유전체층은 상기 제2 유전체층보다 낮은 굴절률을 가질 수 있다. 예를 들어, 상기 제1 유전체층은 SiO2(n=1.4), 제2 유전체층은 SiN(n=2.0)일 수 있다. 여기서, n은 굴절률이다. 상기 제1 반사층은 520㎚ 내지 740㎚ 파장대에서 높은 반사율을 나타내도록 설계될 수 있다. 상기 제1 유전체층의 두께는 100㎚ 내지 120㎚일 수 있고, 상기 제2 유전체층의 두께는 65㎚ 내지 85㎚일 수 있다. 상기 제1 및 제2 유전체층의 두께는 적색 파장에서 높은 반사율을 갖도록 설정한 것으로 위의 범위를 벗어나는 경우, 반사율이 저하될 수 있다.
도 3b를 참조하면, 제1 실시 예에 따른 제1 반사층은 복수의 홈을 포함하는 윈도우층의 상기 홈 내부 및 상기 윈도우층의 가장자리 하부에 배치되어 발광구조물로부터의 광을 다양한 방위로 반사시킬 뿐만 아니라, 발광구조물로부터의 광의 파장에 따라 상기 제1 및 제2 유전체층의 두께를 제어하므로 광 추출 효율을 향상시킬 수 있다. 여기서, 제1 실시 예는 적색 파장을 갖는 발광구조물, SiO2(n=1.4)의 제1 유전체층, SiN(n=2.0)의 제2 유전체층일 경우, 상기 제1 유전체층의 두께는 100㎚ 내지 120㎚, 상기 제2 유전체층의 두께는 65㎚ 내지 85㎚으로 4페어 이상에서 높은 반사율을 구현할 수 있다.
도 4는 제2 실시 예에 따른 적색 파장의 발광소자에서 제1 반사층의 파장 별 반사율 및 및 페어 수에 따른 반사율을 나타낸 도면이다.
도 4a를 참조하면, 제2 실시 예의 제1 반사층은 도 1 및 도 2의 제1 반사층의 기술적 특징을 채용할 수 있다.
상기 제2 실시 예는 600㎚ 내지 700㎚의 적색 파장을 발광하는 발광소자일 수 있다. 구체적으로 제2 실시 예는 620㎚의 적색 파장을 발광하는 발광소자일 수 있다.
제2 실시 예에 따른 제1 반사층은 제1 유전체층 및 제2 유전체층을 포함할 수 있고, 상기 제1 유전체층은 상기 제2 유전체층보다 낮은 굴절률을 가질 수 있다. 상기 제1 유전체층은 SiO2(n=1.4), 제2 유전체층은 TiO2(n=2.1)일 수 있다. 여기서, n은 굴절률이다. 상기 제1 반사층은 520㎚ 내지 740㎚ 파장대에서 높은 반사율을 나타내도록 설계될 수 있다. 상기 제1 유전체층의 두께는 100㎚ 내지 120㎚일 수 있고, 상기 제2 유전체층의 두께는 65㎚ 내지 85㎚일 수 있다. 상기 제1 및 제2 유전체층의 두께는 적색 파장에서 높은 반사율을 갖도록 설정한 것으로 위의 범위를 벗어나는 경우, 반사율이 저하될 수 있다.
도 4b를 참조하면, 제2 실시 예에 따른 제1 반사층은 복수의 홈을 포함하는 윈도우층의 상기 홈 내부 및 상기 윈도우층의 가장자리 하부에 배치되어 발광구조물로부터의 광을 다양한 방위로 반사시킬 뿐만 아니라, 발광구조물로부터의 광의 파장에 따라 상기 제1 및 제2 유전체층의 두께를 제어하므로 광 추출 효율을 향상시킬 수 있다. 여기서, 제2 실시예는 적색 파장을 갖는 발광구조물, SiO2(n=1.4)의 제1 유전체층, TiO2(n=2.1)의 제2 유전체층일 경우, 상기 제1 유전체층의 두께는 100㎚ 내지 120㎚, 상기 제2 유전체층의 두께는 65㎚ 내지 85㎚으로 4페어 이상에서 높은 반사율을 구현할 수 있다.
도 5는 제3 실시 예에 따른 적외선 적색 파장의 발광소자에서 제1 반사층의 파장 별 반사율 및 페어 수에 따른 반사율을 나타낸 도면이다.
도 5a를 참조하면, 제3 실시 예의 제1 반사층은 도 1 및 도 2의 제1 반사층의 기술적 특징을 채용할 수 있다.
상기 제3 실시 예는 720㎚ 이상의 적외선 적색 파장을 발광하는 발광소자일 수 있다. 구체적으로 제3 실시 예는 850㎚의 적색 파장을 발광하는 발광소자일 수 있다.
제3 실시 예에 따른 제1 반사층은 제1 유전체층 및 제2 유전체층을 포함할 수 있고, 상기 제1 유전체층은 상기 제2 유전체층보다 낮은 굴절률을 가질 수 있다. 상기 제1 유전체층은 SiO2(n=1.4), 제2 유전체층은 SiN(n=2.0)일 수 있다. 여기서, n은 굴절률이다. 상기 제1 반사층은 720㎚ 이상의 파장대에서 높은 반사율을 나타내도록 설계될 수 있다. 상기 제1 유전체층의 두께는 140㎚ 내지 160㎚일 수 있고, 상기 제2 유전체층의 두께는 90㎚ 내지 110㎚일 수 있다. 상기 제1 및 제2 유전체층의 두께는 적외선 적색 파장에서 높은 반사율을 갖도록 설정한 것으로 위의 범위를 벗어나는 경우, 반사율이 저하될 수 있다.
도 5b를 참조하면, 제3 실시 예에 따른 제1 반사층은 복수의 홈을 포함하는 윈도우층의 상기 홈 내부 및 상기 윈도우층의 가장자리 하부에 배치되어 발광구조물로부터의 광을 다양한 방위로 반사시킬 뿐만 아니라, 발광구조물로부터의 광의 파장에 따라 상기 제1 및 제2 유전체층의 두께를 제어하므로 광 추출 효율을 향상시킬 수 있다. 여기서, 제3 실시예는 적외선 적색 파장을 갖는 발광구조물, SiO2(n=1.4)의 제1 유전체층, SiN(n=2.0)의 제2 유전체층일 경우, 상기 제1 유전체층의 두께는 140㎚ 내지 160㎚, 상기 제2 유전체층의 두께는 90㎚ 내지 110㎚으로 4페어 이상에서 높은 반사율을 구현할 수 있다.
도 6은 제4 실시 예에 따른 적외선 적색 파장의 발광소자에서 제1 반사층의 파장 별 반사율 및 페어 수에 따른 반사율을 나타낸 도면이다.
도 6a를 참조하면, 제4 실시 예의 제1 반사층은 도 1 및 도 2의 제1 반사층의 기술적 특징을 채용할 수 있다.
상기 제4 실시 예는 720㎚ 이상의 적외선 적색 파장을 발광하는 발광소자일 수 있다. 구체적으로 제4 실시 예는 850㎚의 적색 파장을 발광하는 발광소자일 수 있다.
제4 실시 예에 따른 제1 반사층은 제1 유전체층 및 제2 유전체층을 포함할 수 있고, 상기 제1 유전체층은 상기 제2 유전체층보다 낮은 굴절률을 가질 수 있다. 상기 제1 유전체층은 SiO2(n=1.4), 제2 유전체층은 TiO2(n=2.1)일 수 있다. 여기서, n은 굴절률이다. 상기 제1 반사층은 720㎚ 이상의 파장대에서 높은 반사율을 나타내도록 설계될 수 있다. 상기 제1 유전체층의 두께는 140㎚ 내지 160㎚일 수 있고, 상기 제2 유전체층의 두께는 90㎚ 내지 110㎚일 수 있다. 상기 제1 및 제2 유전체층의 두께는 적외선 적색 파장에서 높은 반사율을 갖도록 설정한 것으로 위의 범위를 벗어나는 경우, 반사율이 저하될 수 있다.
도 6b를 참조하면, 제4 실시 예에 따른 제1 반사층은 복수의 홈을 포함하는 윈도우층의 상기 홈 내부 및 상기 윈도우층의 가장자리 하부에 배치되어 발광구조물로부터의 광을 다양한 방위로 반사시킬 뿐만 아니라, 발광구조물로부터의 광의 파장에 따라 상기 제1 및 제2 유전체층의 두께를 제어하므로 광 추출 효율을 향상시킬 수 있다. 여기서, 제4 실시예는 적외선 적색 파장을 갖는 발광구조물, SiO2(n=1.4)의 제1 유전체층, TiO2(n=2.1)의 제2 유전체층일 경우, 상기 제1 유전체층의 두께는 140㎚ 내지 160㎚, 상기 제2 유전체층의 두께는 90㎚ 내지 110㎚으로 4페어 이상에서 높은 반사율을 구현할 수 있다.
이하, 도 7 내지 도 13을 참조하여 실시 예에 따른 발광소자의 제조방법을 설명하기로 한다.
도 7을 참조하면, 먼저 기판(101)을 준비한다. 상기 기판(101)은 열전도성이 뛰어난 물질일 수 있다. 상기 기판(101)는 단층 또는 다층으로 형성될 수 있다. 상기 기판(101)은 전도성 기판 또는 절연성 기판일 수 있다. 예컨대 상기 기판(101)은 GaAs, 사파이어(Al2O3), SiC, Si, GaN, ZnO, GaP, InP, Ge 및 Ga203 중 적어도 하나일 수 있다. 상기 기판(101)은 발광구조물(110) 형성 전에 세정공정이 진행되어 표면의 불순물이 제거될 수 있다.
상기 기판(101)과 상기 발광구조물(110) 사이에는 버퍼층(102)이 배치될 수 있다.
상기 버퍼층(102)은 상기 기판(101)과 반도체층 사이의 격자 상수의 차이를 줄여주게 되며, 그 물질은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 선택될 수 있다. 예컨대 상기 버퍼층(102)은 언도프트 GaN일 수 있으나, 이에 한정되는 것은 아니다.
상기 발광구조물(110)은 적색 파장의 광을 발광할 수 있으나, 이에 한정하는 것은 아니다. 상기 발광구조물(110)은 제1 도전형 반도체층(112), 상기 제1 도전형 반도체층(112) 상에 형성되는 활성층(114) 및 상기 활성층(114) 상에 형성되는 제2 도전형 반도체층(116)을 포함할 수 있다. 상기 발광구조물(110)은 단면에서의 폭이 동일하거나 제2 도전형 반도체층(116), 활성층(114), 제1 도전형 반도체층(112)로 갈수록 작아질 수 있으며 이에 한정하지 않는다.
상기 제1 도전형 반도체층(112)은 반도체 화합물, 예컨대 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 등의 화합물 반도체로 구현될 수 있다. 상기 제1 도전형 반도체층(112)은 단층 또는 다층으로 형성될 수 있다. 상기 제1 도전형 반도체층(112)은 제1 도전형 도펀트가 도핑될 수 있다. 예컨대 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, n형 도펀트를 포함할 수 있다. 예컨대 상기 n형 도펀트는 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 상기 제1 도전형 반도체층(112)은 InxAlyGa1-x-yP(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제1 도전형 반도체층(112)은 AlGaP, InGaP, AlInGaP, InP, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP 중 어느 하나 이상으로 형성될 수 있다.
상기 제1 도전형 반도체층(112)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(114)은 상기 제1 도전형 반도체층(112)상에 형성될 수 있다.
상기 활성층(114)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함할 수 있다. 상기 활성층(114)는 화합물 반도체로 구성될 수 있다. 상기 활성층(114)는 예로서 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.
상기 활성층(114)은 양자우물과 양자벽을 포함할 수 있다. 상기 활성층(114)이 다중 양자 우물 구조로 구현된 경우, 양자우물과 양자벽이 교대로 배치될 수 있다. 상기 양자우물과 양자벽은 각각 InxAlyGa1-x-yP(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있거나, GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다.
상기 제2 도전형 반도체층(116)은 상기 활성층(114) 상에 형성될 수 있다. 상기 제2 도전형 반도체층(116)은 반도체 화합물, 예컨대 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(116)은 단층 또는 다층으로 형성될 수 있다. 상기 제2 도전형 반도체층(116)은 제2 도전형 도펀트가 도핑될 수 있다. 예컨대 상기 제2 도전형 반도체층(116)은 InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있으나 이에 한정되는 것은 아니다. 예컨대 상기 제2 도전형 반도체층(116)은 AlGaP, InGaP, AlInGaP, InP, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP 중 어느 하나 이상으로 형성될 수 있다. 상기 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상기 제1 도전형 AlGaN 계열 반도체층(112)은 n형 반도체층, 상기 제2 도전형 AlGaN 계열 반도체층(116)은 p형 반도체층으로 설명하고 있지만, 상기 제1 도전형 AlGaN 계열 반도체층(112)을 p형 반도체층, 상기 제2 도전형 AlGaN 계열 반도체층(116)을 n형 반도체층으로 형성할 수도 있으며, 이에 한정되는 것은 아니다. 상기 제2 도전형 AlGaN 계열 반도체층(116) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
윈도우층(120)은 상기 제2 도전형 반도체층(116)상에 형성될 수 있다. 상기 윈도우층(120)은 상기 제2 도전형 반도체층(116)과 직접 접촉될 수 있다. 상기 윈도우층(120)은 InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있으나 이에 한정되는 것은 아니다. 상기 윈도우층(120)은 전류 퍼짐 효과를 개선할 수 있다. 상기 윈도우층(120)은 Zn, Cd, S, Se, Al, Ga, As, Te, In, P 중 적어도 하나를 포함할 수 있고, 예컨대 Zn를 포함하는 경우, ZnSe, ZnTe, ZnS 등에서 선택될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어 상기 윈도우층(120)은 인(P)계 반도체로서, 예컨대 InAlGaP, InAlP, GaP, InGaP 등에서 선택될 수 있다.
상기 윈도우층(120)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 윈도우층(120)은 제2 도전형 도펀트를 포함할 수 있다. 예컨대 상기 제2 도전형 반도체층(116)이 p형 도펀트를 포함하는 경우, 상기 윈도우층(120)은 p형 도펀트를 포함할 수 있다. 상기 제1 윈도우층(120)은 상기 제2 도전형 반도체층(116)의 도핑 농도보다 높은 도핑농도를 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 윈도우층(120)의 두께는 상기 제2 도전형 반도체층(116)의 두께보다 두꺼울 수 있으나, 이에 한정되는 것은 아니다.
도 8을 참조하면, 윈도우층(120) 상에 복수의 홈(123)이 형성될 수 있다.
상기 복수의 홈(123)은 상기 윈도우층(120)의 상부면 상에 형성될 수 있다. 상기 복수의 홈(123)은 포토레지스트를 이용한 에칭공정으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 윈도우층(120)의 상부면은 상기 윈도우층(120)의 가장자리에 위치한 제1 영역(121a)과, 상기 복수의 홈(123) 사이에 위치한 제2 영역(121b)을 포함할 수 있다.
도 9를 참조하면, 제1 반사층(130)은 윈도우층(120) 상에 형성될 수 있다. 상기 제1 반사층(130)은 상기 윈도우층(120) 상에 증착되고, 포토레지스트를 이용한 에칭 공정으로 형성될 수 있다. 상기 제1 반사층(130)은 윈도우층(120)의 복수의 홈(123) 내에 형성될 수 있고, 제1 영역(121a) 상에 위치할 수 있다. 상기 제1 반사층(130)은 윈도우층(120)의 제2 영역(121b)을 외부에 노출시킬 수 있다.
상기 제1 반사층(130)은 상기 윈도우층(120)에 직접 접촉될 수 있다. 상기 제1 반사층(130)은 상기 윈도우층(120)의 가장자리 끝단까지 연장될 수 있다. 상기 제1 반사층(130)은 상기 발광구조물(110)로부터의 광을 외부로 반사하는 기능을 제공할 수 있다. 상기 제1 반사층(130)은 상기 윈도우층(120)의 복수의 홈(123) 내에 형성되어 상기 복수의 홈(123) 형상에 대응될 수 있다. 따라서, 상기 제1 반사층(130)은 발광구조물(110)로부터의 광을 다양한 방위로 반사시켜 발광소자의 광 추출 효율을 향상시킬 수 있다.
상기 제1 반사층(130)은 서로 굴절률이 상이한 제1 및 제2 유전체층(131, 132)을 포함할 수 있다. 상기 제1 및 제2 유전체층(131, 132)은 하나 이상의 페어 구조일 수 있다. 예컨대 상기 제1 반사층(130)은 상기 제1 및 제2 유전체층(131, 132)이 교대로 적어도 4 페어 이상 증착될 수 있다. 예컨대 상기 제1 반사층(130)은 4 페어 내지 8 페어일 수 있다. 상기 제1 반사층(130)은 λ/4n의 두께를 가질 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 및 제2 유전체층(131, 132)은 Si, Zr, Ta, Ti 및 Al 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다. 예컨대, 상기 제1 유전체층(131)은 SiO2, Al2O3 중 하나를 포함할 수 있고, 상기 제2 유전체층(132)은 상기 제1 유전체층(131)보다 높은 굴절률을 갖는 SiN, Si-H, Si3N4, TiO2, ZrO2 중 하나를 포함할 수 있다.
도 10을 참조하면, 도전패턴(141)은 윈도우층(120) 상에 형성될 수 있다. 예컨대 상기 도전패턴(141)은 제1 반사층(130)으로부터 노출된 상기 윈도우층(120)의 제2 영역(121b) 상에 형성될 수 있다. 상기 도전패턴(141)은 윈도우층(120) 상에 증착되고, 포토레지스트를 이용한 에칭공정으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 도전 패턴(141)은 반도체와 전기적인 접촉이 우수한 물질로 형성될 수 있다. 상기 도전 패턴(141)은 단층 또는 다층으로 형성될 수 있다. 상기 도전 패턴(141)은 Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 것은 아니다.
도 11을 참조하면, 제2 반사층(142), 본딩층(144) 및 지지기판(146)은 제1 반사층(130) 및 도전 패턴(141) 상에 형성될 수 있다.
상기 제2 반사층(142)는 단층 또는 다층으로 형성될 수 있다. 상기 제2 반사층(142)은 전기적인 접촉이 우수하며 반사성이 높은 물질로 형성될 수 있다. 예컨대 상기 제2 반사층(142)은 Pd, Ir, Ru, Mg, Zn, Pt, Ag, Ni, Al, Rh, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 단층 또는 다층으로 형성될 수 있다.
상기 본딩층(144)은 단층 또는 다층으로 형성될 수 있다. 상기 본딩층(144)은 전기적인 접촉이 우수한 물질로 형성될 수 있다. 예컨대 상기 본딩층(144)은 Ni, Ti, Cr, Pt. Au, Sn, In, Pd, Cu, TiW 중 적어도 어느 하나가 포함될 수 있으나 이에 한정되는 것은 아니다.
상기 지지기판(146)은 단층 또는 다층으로 형성될 수 있다. 상기 지지기판(146)은 전기적인 접촉이 우수한 물질로 형성될 수 있다. 예컨대 상기 지지기판(146)은 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC 등), Cu, Au, Cu Alloy, Ni, Cu-W, 등을 선택적으로 포함할 수 있다.
도 12를 참조하면, 기판(도11의 101)은 제거될 수 있다. 상기 기판(도11의 101)의 제거 방법은 레이저, 화학적 식각, 물리적 식각을 이용할 수 있다. 예컨대 상기 기판(도11의 101)의 제거 방법은 레이저 리프트 오프 방법을 이용할 수 있다. 상기 레이저 리프트 오프 방법은 상기 기판(도11의 101)과 발광구조물(110)의 계면에 에너지를 제공함으로써, 상기 발광구조물(110)의 접합표면이 열분해되어 상기 기판(도11의 101)과 발광구조물(110)을 분리할 수 있다.
상기 제1 도전형 반도체층(112)은 상기 기판(도11의 101)로부터 노출될 수 있다. 노출된 상기 제1 도전형 반도체층(112)의 표면에는 러프니스 형태의 다수의 오목부 및 다수의 볼록부를 갖는 광 추출 패턴(119)이 형성될 수 있다.
도 13을 참조하면, 상부전극패드(174) 및 가지전극(172)은 노출된 제1 도전형 반도체층(112) 상에 형성될 수 있다. 도전층(171)은 상기 제1 도전형 반도체층(112) 상에 형성될 수 있다. 상기 가지전극(172)은 상기 도전층(171) 상에 형성될 수 있다. 즉, 상기 도전층(171)은 상기 제1 도전형 반도체층(112)과 상기 가지전극(172) 사이에 배치될 수 있다.
상기 도전층(171)은 단층 또는 다층으로 형성될 수 있다. 상기 도전층(171)은 반도체와 전기적인 접촉인 우수한 물질로 형성될 수 있다. 예컨대 상기 도전층(171)은 Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 것은 아니다.
상기 상부전극패드(174) 및 가지전극(172)는 단층 또는 다층으로 형성될 수 있으며, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Rh, Ru, Ag, Cu-W 중 적어도 어느 하나가 포함될 수 있으나 이에 한정되는 것은 아니다.
도 7 내지 도 13에 도시된 발광소자의 제조방법은 실시 예를 기준으로 한정하여 설명하고 있지만, 이에 한정하지 않고, 각각의 제조단계들의 순서는 변경될 수 있다.
실시 예의 발광소자는 복수의 홈(123)을 포함하는 윈도우층(120)과, 상기 윈도우층(120)의 복수의 홈(123) 내부 및 상기 윈도우층(120)의 가장자리 하부에 배치된 제1 반사층(130)에 의해 상기 발광구조물(110)로부터의 광을 다양한 방위로 반사시켜 발광소자의 광 추출 효율을 향상시킬 수 있다. 즉, 실시 예의 발광소자는 광 추출 효율을 향상시켜 광도가 개선될 수 있다.
도 14는 실시 예의 발광소자 패키지를 도시한 단면도이다.
도 14에 도시된 바와 같이, 실시 예에 따른 발광 소자 패키지(200)는 패키지 몸체부(205)와, 상기 패키지 몸체부(205)에 설치된 제1 리드 프레임(213) 및 제2 리드 프레임(214)과, 상기 제2 리드 프레임(214)상에 배치되어 상기 제1 리드 프레임(213) 및 제2 리드 프레임(214)과 전기적으로 연결되는 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(240)를 포함할 수 있다. 상기 몰딩부재(240)는 형광체를 포함할 수 있으며 상부면이 오목하거나 볼록한 면을 포함할 수 있다.
상기 발광소자(100)는 도 1 내지 도 13의 실시 예의 기술적 특징을 채용할 수 있다.
상기 제1 리드 프레임(213) 및 제2 리드 프레임(214)은 서로 전기적으로 분리되며, 상기 제1 리드 프레임(213)은 와이어(230)에 의해 상기 발광소자(100)와 전기적으로 연결되어 상기 발광소자(100)에 전원을 제공하는 역할을 할 수 있다. 또한, 상기 제1 리드 프레임(213) 및 제2 리드 프레임(214)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광소자(100)는 상기 제1 리드 프레임(213) 또는 제2 리드 프레임(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
실시예에 따른 발광소자(100)는 백라이트 유닛, 조명 유닛, 디스플레이 장치, 지시 장치, 램프, 가로등, 차량용 조명장치, 차량용 표시장치, 스마트 시계 등에 적용될 수 있으나 이에 한정되는 것은 아니다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
120: 윈도우층
121a: 제1 영역
121b: 제2 영역
123: 복수의 홈
130: 제1 반사층
131: 제1 유전체층
132: 제2 유전체층

Claims (6)

  1. 하부전극;
    상기 하부전극 상에 위치하고, 제1 도전형 도펀트를 포함하는 제1 도전형 반도체층, 활성층 및 제2 도전형 도펀트를 포함하는 제2 도전형 반도체층을 포함하는 발광구조물;
    상기 하부전극과 상기 발광구조물 사이에 배치되어 복수의 홈을 포함하는 윈도우층; 및
    상기 윈도우층의 상기 복수의 홈 내에 배치되고, 상기 윈도우층의 가장자리에 인접한 상기 홈으로부터 상기 윈도우층의 가장자리 끝단으로 연장되는 제1 반사층을 포함하고,
    상기 제1 반사층은 굴절률이 상이한 제1 및 제2 유전체층의 페어(pair) 구조를 갖고, λ/4n의 두께를 갖고,
    상기 제1 및 제2 유전체층은 4 이상의 페어 구조로 이루어진 발광소자.
  2. 제1 항에 있어서,
    상기 제1 및 제2 유전체층은 Si, Zr, Ta, Ti 및 Al 중 적어도 하나를 포함하는 발광소자.
  3. 제1 항에 있어서,
    상기 제1 반사층은 상기 윈도우층 및 상기 하부전극 사이에 위치하고, 상기 윈도우층과 직접 접촉되는 발광소자.
  4. 제1 항에 있어서,
    상기 윈도우층의 하부면은 상기 윈도우층의 가장자리에 위치한 제1 영역; 및
    상기 복수의 홈 사이에 위치한 제2 영역을 포함하고,
    상기 제2 영역은 상기 제1 반사층으로부터 노출되는 발광소자.
  5. 제4 항에 있어서,
    상기 하부전극은,
    상기 제1 반사층으로부터 노출된 상기 윈도우층의 상기 제2 영역 상에 배치된 도전패턴을 포함하고,
    상기 도전패턴은 상기 윈도우층의 제2 영역과 직접 접촉되는 발광소자.
  6. 제1항 내지 제5 중 어느 하나의 발광소자를 포함하는 발광소자 패키지.
KR1020150123570A 2015-08-07 2015-09-01 발광소자 및 발광소자 패키지 KR102336432B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150123570A KR102336432B1 (ko) 2015-09-01 2015-09-01 발광소자 및 발광소자 패키지
PCT/KR2016/008656 WO2017026753A1 (ko) 2015-08-07 2016-08-05 발광소자 및 발광소자 패키지
US15/747,167 US10636943B2 (en) 2015-08-07 2016-08-05 Light emitting diode and light emitting diode package
EP16835393.6A EP3333908B1 (en) 2015-08-07 2016-08-05 Light emitting device
CN201680046399.4A CN107851688B (zh) 2015-08-07 2016-08-05 发光二极管及发光二极管封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150123570A KR102336432B1 (ko) 2015-09-01 2015-09-01 발광소자 및 발광소자 패키지

Publications (2)

Publication Number Publication Date
KR20170027091A KR20170027091A (ko) 2017-03-09
KR102336432B1 true KR102336432B1 (ko) 2021-12-07

Family

ID=58402909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150123570A KR102336432B1 (ko) 2015-08-07 2015-09-01 발광소자 및 발광소자 패키지

Country Status (1)

Country Link
KR (1) KR102336432B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100065867A1 (en) 2008-09-12 2010-03-18 Hitachi Cable, Ltd. Light emitting device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5123573B2 (ja) * 2007-06-13 2013-01-23 ローム株式会社 半導体発光素子およびその製造方法
KR20130006844A (ko) * 2011-06-24 2013-01-18 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101871503B1 (ko) * 2011-09-06 2018-06-27 엘지이노텍 주식회사 발광 소자 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100065867A1 (en) 2008-09-12 2010-03-18 Hitachi Cable, Ltd. Light emitting device

Also Published As

Publication number Publication date
KR20170027091A (ko) 2017-03-09

Similar Documents

Publication Publication Date Title
KR100986353B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101007139B1 (ko) 발광소자 및 그 제조방법
US8772803B2 (en) Semiconductor light-emitting device and method for fabricating the same
KR100986374B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
CN107851688B (zh) 发光二极管及发光二极管封装
US20110284823A1 (en) Semiconductor light emitting device
KR101054984B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102164087B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR102237144B1 (ko) 발광 소자 및 발광 소자 패키지
KR102356232B1 (ko) 자외선 발광소자 및 발광소자 패키지
KR20160145413A (ko) 적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지
KR102425124B1 (ko) 발광소자 및 발광소자 패키지
KR101199129B1 (ko) 반도체 발광소자 및 그 제조방법
KR102336432B1 (ko) 발광소자 및 발광소자 패키지
KR102175346B1 (ko) 발광소자 및 발광 소자 패키지
KR102397266B1 (ko) 발광소자 및 조명장치
KR102356516B1 (ko) 발광소자 및 발광소자 패키지
KR102561565B1 (ko) 발광소자 및 발광소자 패키지
KR102432015B1 (ko) 자외선 발광소자 및 발광소자 패키지
KR102376672B1 (ko) 발광소자 및 발광소자 패키지
KR102385943B1 (ko) 발광 소자 및 발광 소자 패키지
KR102322696B1 (ko) 자외선 발광소자 및 발광소자 패키지
KR102346649B1 (ko) 발광 소자 및 이를 구비한 발광 소자 패키지
KR102249637B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR102328477B1 (ko) 발광 소자 및 이를 구비한 라이트 유닛

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant