Nothing Special   »   [go: up one dir, main page]

KR102112107B1 - 전자부품 및 전자부품의 제조 방법 - Google Patents

전자부품 및 전자부품의 제조 방법 Download PDF

Info

Publication number
KR102112107B1
KR102112107B1 KR1020190051380A KR20190051380A KR102112107B1 KR 102112107 B1 KR102112107 B1 KR 102112107B1 KR 1020190051380 A KR1020190051380 A KR 1020190051380A KR 20190051380 A KR20190051380 A KR 20190051380A KR 102112107 B1 KR102112107 B1 KR 102112107B1
Authority
KR
South Korea
Prior art keywords
layer
laminate
particles
electronic component
external electrode
Prior art date
Application number
KR1020190051380A
Other languages
English (en)
Other versions
KR20190143802A (ko
Inventor
토시히로 하라다
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20190143802A publication Critical patent/KR20190143802A/ko
Application granted granted Critical
Publication of KR102112107B1 publication Critical patent/KR102112107B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

외부전극에 굽힘 응력이 가해진 경우라도 크랙이 생기기 어려우면서 수분의 침입을 억제할 수 있는 전자부품을 제공한다.
전자부품은 적층체와, 적층체의 단면에 마련된 외부전극(14b)을 포함한다. 외부전극(14b)은 단면에 마련된 Ni층(41)과, Ni층(41) 상에 마련된 Ni-Sn 합금층(42)과, Ni-Sn 합금층(42) 상에 마련되고, Sn 입자를 포함하는 금속입자(50)를 함유하는 수지층(43)을 포함한다. Ni층(41)과 Ni-Sn 합금층(42)이 마련되어 있음으로써 외부전극(14b)으로부터 적층체의 내부로의 수분의 침입을 억제할 수 있고, 수지층(43)이 마련되어 있음으로써 외부전극(14b)에 굽힘 응력이 가해진 경우에 크랙의 발생을 억제할 수 있다.

Description

전자부품 및 전자부품의 제조 방법{ELECTRONIC COMPONENT AND METHOD OF PRODUCING ELECTRONIC COMPONENT}
본 발명은 적층체의 표면에 외부전극을 포함하는 전자부품, 및 그와 같은 전자부품의 제조 방법에 관한 것이다.
적층 세라믹 콘덴서 등과 같이, 적층체의 표면에 외부전극을 포함한 전자부품이 알려져 있다. 그와 같은 전자부품이 기판에 실장된 상태에서 기판에 휘어짐 등에 의한 굽힘 응력이 가해지면, 외부전극에 크랙이 생기는 경우가 있다. 그 경우, 크랙이 생긴 부분으로부터 수분이 침입하여 절연 저항값이 저하되고, 적층체의 내부에 마련되어 있는 내부전극이 단락(短絡)될 가능성이 있다.
특허문헌 1에는 금속입자를 포함하는 수지를 사용하여 외부전극을 형성함으로써, 굽힘 응력에 대한 내성을 향상시킨 전자부품이 기재되어 있다.
일본 공개특허공보 특개2000-182883호
그러나 수지는 수분을 투과하기 쉽기 때문에, 수지를 사용하여 외부전극을 형성하면, 외부전극으로부터 내부로 수분이 침입하여, 절연 저항값이 저하될 가능성이 있다.
본 발명은 상기 과제를 해결하는 것이며, 외부전극에 굽힘 응력이 가해진 경우라도 크랙이 생기기 어려우면서 수분의 침입을 억제할 수 있는 전자부품, 및 그와 같은 전자부품의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 전자부품은,
적층체와,
상기 적층체의 단면(端面)에 마련된 외부전극을 포함하고,
상기 외부전극은,
상기 단면에 마련된 Ni층과,
상기 Ni층 상에 마련된 Ni-Sn 합금층과,
상기 Ni-Sn 합금층 상에 마련되고, Sn 입자를 포함하는 금속입자를 함유하는 수지층을 포함하는 것을 특징으로 한다.
상기 금속입자에는 상기 Sn 입자 외에, Ag 입자, Cu 입자, 및 Ni 입자 중 적어도 하나가 포함되어 있어도 된다.
상기 적층체는 Ni를 함유하는 내부전극을 포함하고,
상기 내부전극은 상기 외부전극이 마련되어 있는 상기 단면으로 인출되어, 상기 외부전극과 접속되며,
상기 Ni층과 상기 내부전극은 소결되어 있어도 된다.
상기 금속입자는 편평(扁平) 형상 및 구(球) 형상 중 적어도 한쪽의 형상을 가지도록 구성되어 있어도 된다.
본 발명에 의한 전자부품의 제조 방법은,
유전체층과 내부전극이 교대로 복수 적층되고, 상기 내부전극이 양 단면으로 인출된 적층체를 포함하는 전자부품의 제조 방법으로서,
소성 후에 상기 적층체가 될 미(未)소성 적층체를 준비하는 공정과,
상기 미소성 적층체의 상기 양 단면에 Ni를 함유하는 도전 페이스트를 도포하는 공정과,
상기 Ni를 함유하는 도전 페이스트와 상기 미소성 적층체를 일체(一體)로 소성함으로써, 단면에 Ni층이 형성된 상기 적층체를 얻는 공정과,
상기 Ni층 상에, Sn 입자를 포함하는 금속입자를 함유하는 수지 페이스트를 도포하는 공정과,
상기 수지 페이스트가 도포된 상기 적층체에 열처리를 실시하여, 상기 Ni층 상에 Ni-Sn 합금층을 형성하면서, 상기 Ni-Sn 합금층 상에, 상기 금속입자를 포함하는 수지층을 형성하는 공정을 포함하는 것을 특징으로 한다.
상기 열처리를 실시할 때의 온도는 400℃ 이상 600℃ 이하이어도 된다.
본 발명의 전자부품은, 외부전극이, 적층체의 단면에 마련된 Ni층과, Ni층 상에 마련된 Ni-Sn 합금층과, Ni-Sn 합금층 상에 마련되고, Sn 입자를 포함하는 금속입자를 함유하는 수지층을 포함하도록 구성되어 있다. Ni층과 Ni-Sn 합금층이 마련되어 있음으로써 외부전극으로부터 적층체의 내부로의 수분의 침입을 억제할 수 있고, 수지층이 마련되어 있음으로써 외부전극에 굽힘 응력이 가해진 경우에 크랙의 발생을 억제할 수 있다.
도 1은 한 실시형태에서의 적층 세라믹 콘덴서의 사시도이다.
도 2는 도 1에 나타내는 적층 세라믹 콘덴서의 II-II선을 따른 단면도이다.
도 3은 도 1에 나타내는 적층 세라믹 콘덴서의 III-III선을 따른 단면도이다.
도 4는 제2 외부전극의 상세한 구성을 나타내는 단면도이다.
이하에 본 발명의 실시형태를 나타내어, 본 발명의 특징으로 하는 바를 구체적으로 설명한다.
이하의 설명에서는 전자부품의 일례로서 적층 세라믹 콘덴서를 들어 설명한다. 단, 본 발명의 전자부품이 적층 세라믹 콘덴서에 한정되는 것은 아니다.
도 1은 한 실시형태에서의 적층 세라믹 콘덴서(10)의 사시도이다. 도 2는 도 1에 나타내는 적층 세라믹 콘덴서(10)의 II-II선을 따른 단면도이다. 도 3은 도 1에 나타내는 적층 세라믹 콘덴서(10)의 III-III선을 따른 단면도이다.
도 1~도 3에 나타내는 바와 같이, 적층 세라믹 콘덴서(10)는 전체적으로 직방체 형상을 가지는 전자부품이고, 적층체(11)와 한 쌍의 외부전극(14(14a, 14b))을 가지고 있다. 한 쌍의 외부전극(14(14a, 14b))은 도 1에 나타내는 바와 같이 대향하도록 배치되어 있다.
여기서는, 한 쌍의 외부전극(14)이 대향하는 방향을 적층 세라믹 콘덴서(10)의 길이 방향(L)으로 정의하고, 후술하는 내부전극(13(13a, 13b))의 적층 방향을 두께 방향(T)으로 정의하며, 길이 방향(L) 및 두께 방향(T) 중 어느 방향에도 직교하는 방향을 폭 방향(W)으로 정의한다.
적층체(11)는, 길이 방향(L)으로 마주 보는 제1 단면(15a) 및 제2 단면(15b)과, 두께 방향(T)으로 마주 보는 제1 주면(主面)(16a) 및 제2 주면(16b)과, 폭 방향(W)으로 마주 보는 제1 측면(17a) 및 제2 측면(17b)을 가진다.
제1 단면(15a)에는 제1 외부전극(14a)이 마련되어 있고, 제2 단면(15b)에는 제2 외부전극(14b)이 마련되어 있다. 제1 외부전극(14a) 및 제2 외부전극(14b)의 상세한 구성에 대해서는 후술한다.
적층체(11)의 길이 방향(L)의 치수는 예를 들면 0.4㎜ 이상 3.2㎜ 이하, 폭 방향(W)의 치수는 예를 들면 0.2㎜ 이상 2.5㎜ 이하, 두께 방향(T)의 치수는 예를 들면 0.2㎜ 이상 2.5㎜ 이하이다. 길이 방향(L)의 치수는 폭 방향(W)의 치수보다도 길어도 되고 짧아도 된다. 적층체(11)의 치수는 마이크로미터 또는 광학현미경으로 측정할 수 있다.
적층체(11)는 모서리부 및 능선부에 라운드형을 띠고 있는 것이 바람직하다. 여기서, 모서리부는 적층체(11)의 3면이 교차하는 부분이고, 능선부는 적층체(11)의 2면이 교차하는 부분이다.
도 2 및 도 3에 나타내는 바와 같이, 적층체(11)는 유전체층(12)과 제1 내부전극(13a) 및 제2 내부전극(13b)을 포함한다.
유전체층(12)은, 적층체(11)의 두께 방향 외측에 위치하는 외층 유전체층(121)과, 제1 내부전극(13a)과 제2 내부전극(13b) 사이에 위치하는 내층 유전체층(122)을 포함한다. 외층 유전체층(121)의 두께는 예를 들면, 20㎛ 이상이다. 또한, 내층 유전체층(122)의 두께는 예를 들면, 0.5㎛ 이상 2.0㎛ 이하이다.
제1 내부전극(13a)은 적층체(11)의 제1 단면(15a)으로 인출되어 있다. 또한, 제2 내부전극(13b)은 적층체(11)의 제2 단면(15b)으로 인출되어 있다. 제1 내부전극(13a)과 제2 내부전극(13b)은 두께 방향(T)에서 내층 유전체층(122)을 사이에 두고 교대로 배치되어 있다.
제1 내부전극(13a)은, 제2 내부전극(13b)과 대향하는 부분인 대향 전극부와, 대향 전극부로부터 적층체(11)의 제1 단면(15a)까지 인출된 부분인 인출 전극부를 포함하고 있다. 또한, 제2 내부전극(13b)은, 제1 내부전극(13a)과 대향하는 부분인 대향 전극부와, 대향 전극부로부터 적층체(11)의 제2 단면(15b)까지 인출된 부분인 인출 전극부를 포함하고 있다.
제1 내부전극(13a)의 대향 전극부와 제2 내부전극(13b)의 대향 전극부가 내층 유전체층(122)을 사이에 두고 대향함으로써 용량이 형성되고, 이로써, 콘덴서로서 기능한다.
제1 내부전극(13a) 및 제2 내부전극(13b)은 예를 들면, Ni, Cu, Ag, Pd, 및 Au 등의 금속, Ag와 Pd의 합금 등을 함유하고 있다. 바람직하게는, 제1 내부전극(13a) 및 제2 내부전극(13b)은 Ni를 함유하고 있다. 제1 내부전극(13a) 및 제2 내부전극(13b)은, 또한 유전체층(12)에 포함되는 세라믹과 동일조성계의 유전체 입자를 포함하고 있어도 된다.
제1 내부전극(13a) 및 제2 내부전극(13b)의 두께는 0.5㎛ 이상 2.0㎛ 이하인 것이 바람직하다.
제1 외부전극(14a)은 적층체(11)의 제1 단면(15a)의 전체에 형성되어 있음과 함께, 제1 단면(15a)으로부터 제1 주면(16a), 제2 주면(16b), 제1 측면(17a), 및 제2 측면(17b)으로 돌아 들어가도록 형성되어 있다. 제1 외부전극(14a)은 제1 내부전극(13a)과 전기적으로 접속되어 있다.
제2 외부전극(14b)은 적층체(11)의 제2 단면(15b)의 전체에 형성되어 있음과 함께, 제2 단면(15b)으로부터 제1 주면(16a), 제2 주면(16b), 제1 측면(17a), 및 제2 측면(17b)으로 돌아 들어가도록 형성되어 있다. 제2 외부전극(14b)은 제2 내부전극(13b)과 전기적으로 접속되어 있다.
도 4는 제2 외부전극(14b)의 상세한 구성을 나타내는 단면도이다. 이하에서는 제2 외부전극(14b)의 구성에 대해 설명하겠지만, 제1 외부전극(14a)의 구성에 대해서도 마찬가지이다.
제2 외부전극(14b)은 Ni층(41)과 Ni-Sn 합금층(42)과 수지층(43)과 도금층(44)을 포함한다.
Ni에 의해 구성되어 있는 Ni층(41)은 적층체(11)의 제2 단면(15b)에 마련되어 있다. 본 실시형태에서는, Ni층(41)은 제1 주면(16a), 제2 주면(16b), 제1 측면(17a), 및 제2 측면(17b)으로 돌아 들어가지 않고, 제2 단면(15b)에만 마련되어 있다.
Ni층(41)의 두께는 예를 들면 2㎛ 이상 10㎛ 이하인 것이 바람직하다. Ni층(41)의 두께가 2㎛ 미만이 되면, 외부로부터 내부로의 수분의 침입을 억제하는 효과가 낮아진다. 또한, Ni층(41)의 두께가 10㎛를 초과하면, 외부전극 전체의 두께가 두꺼워져, 적층 세라믹 콘덴서(10)의 사이즈가 커진다.
Ni층(41)은 제2 내부전극(13b)과 일체로 소결되어 있다. 도시는 생략하지만, 제1 외부전극(14a) 측에 마련되어 있는 Ni층은 제1 내부전극(13a)과 일체로 소결되어 있다. Ni층(41)이 제2 내부전극(13b)과 일체로 소결되어 있음으로써, Ni층(41)과 제2 내부전극(13b)의 밀착성이 높아져, 적층체(11)와 Ni층(41)의 계면에 취약 부위가 생기는 것을 억제할 수 있다.
Ni-Sn 합금층(42)은 Ni와 Sn의 합금으로 이루어지는 층으로서, Ni층(41) 상에 마련되어 있다. 본 실시형태에서는, Ni층(41)과 마찬가지로 Ni-Sn 합금층(42)은 제1 주면(16a), 제2 주면(16b), 제1 측면(17a), 및 제2 측면(17b)으로 돌아 들어가지 않도록 마련되어 있다. Ni층(41) 상에 Ni-Sn 합금층이 마련되어 있음으로써 외부로부터 내부로의 수분의 침입을 보다 효과적으로 억제할 수 있고, 절연 저항의 저하를 억제할 수 있다.
Ni-Sn 합금층(42)의 두께는 1㎛ 이상 5㎛ 이하인 것이 바람직하다. Ni-Sn 합금층(42)의 두께가 1㎛ 미만이 되면, 외부로부터 내부로의 수분의 침입을 억제하는 효과가 낮아진다. 또한, Ni-Sn 합금층(42)의 두께가 5㎛를 초과하면, 외부전극 전체의 두께가 두꺼워져, 적층 세라믹 콘덴서(10)의 사이즈가 커진다.
수지층(43)은 Ni-Sn 합금층(42) 상에 마련되고, Sn 입자를 포함하는 금속입자(50)를 함유한다. 수지층(43)은 Ni-Sn 합금층(42) 상뿐만 아니라, 제1 주면(16a), 제2 주면(16b), 제1 측면(17a), 및 제2 측면(17b)으로 돌아 들어가도록 마련되어 있다.
수지층(43)에 포함되는 금속입자(50)는 Sn 입자만이어도 되고, Sn 입자 외에, Ag 입자, Cu 입자, 및 Ni 입자 중 적어도 하나가 포함되어 있어도 된다. 수지층(43)에 포함되는 금속입자(50)로서, Sn 입자 외에, Ag 입자, Cu 입자, 및 Ni 입자 중 적어도 하나가 포함되어 있음으로써, Sn 입자만 포함되어 있는 구성과 비교하여 등가직렬저항을 낮게 할 수 있다.
수지층(43)에 포함되는 금속입자(50)는 편평 형상 및 구 형상 중 적어도 한쪽의 형상을 가진다. 즉, 수지층(43)에는 편평 형상의 금속입자(50)만 포함되어 있어도 되고, 구 형상의 금속입자(50)만 포함되어 있어도 되며, 그 양쪽이 포함되어 있어도 된다. 구 형상에는 완전한 구형뿐만 아니라, 구형에 가까운 형상도 포함된다.
수지층(43)에 편평 형상의 금속입자(50)가 포함되어 있음으로써 도전성이 향상된다. 또한, 수지층(43)에 구 형상의 금속입자(50)가 포함되어 있음으로써, 적층 세라믹 콘덴서(10)에 굽힘 응력이 가해졌을 때에 외부전극(14)에 크랙이 생기기 어려운 구조로 할 수 있다. 이 때문에, 수지층(43)에는 편평 형상의 금속입자(50)와 구 형상의 금속입자(50)가 포함되어 있는 것이 바람직하다.
수지층(43)에 포함되는 수지로는 예를 들면 에폭시 수지 등의 열경화성 수지를 사용할 수 있다.
수지층(43)의 두께는 예를 들면, 적층 세라믹 콘덴서(10)가 1005 사이즈(길이 방향(L): 1.0㎜, 폭 방향(W): 0.5㎜)인 경우, 20㎛ 이상 30㎛ 이하이다. 수지층(43)은 적층체(11)의 제1 주면(16a), 제2 주면(16b), 제1 측면(17a), 및 제2 측면(17b)으로 돌아 들어가도록 형성되어 있다.
금속입자(50)의 입자경(粒子徑)은 예를 들면 1㎛ 이상 10㎛ 이하이다. 금속입자가 구 형상이 아닐 경우의 입자경은 구상당경(sphere equivalent diameter)이다. 수지층(43)에 대한 금속입자의 함유율은 40체적% 이상인 것이 바람직하다. 금속입자의 함유율을 40체적% 이상으로 함으로써 수지층(43)의 양호한 도전성을 확보할 수 있다.
도금층(44)은 수지층(43) 상에 마련되어 있다. 도금층(44)에는 예를 들면, Cu, Ni, Ag, Pd, Ag와 Pd의 합금, 및 Au 등 중 적어도 하나가 포함된다.
도금층(44)은 1층이어도 되고 복수층이어도 된다. 단, 도금층(44)은 Ni 도금층과 Sn 도금층의 2층 구조인 것이 바람직하다. Ni 도금층은 수지층(43) 등이 적층 세라믹 콘덴서(10)를 실장할 때의 솔더에 의해 침식되는 것을 방지하는 기능을 한다. 또한, Sn 도금층은 적층 세라믹 콘덴서(10)를 실장할 때의 솔더의 젖음성을 향상시키는 기능을 한다.
도금층(44)의 1층당 두께는 예를 들면, 2㎛ 이상 8㎛ 이하인 것이 바람직하다.
(적층 세라믹 콘덴서의 제조 방법)
먼저, 유전체 세라믹 분말에 바인더와 유기용제를 배합하여 분산시킨 세라믹 슬러리를 준비하고, 수지 필름 상에 세라믹 슬러리를 도포함으로써 세라믹 그린 시트를 제작한다.
이어서, 내부전극용 도전성 페이스트를 준비하고, 세라믹 그린 시트에 내부전극용 도전성 페이스트를 인쇄함으로써 내부전극 패턴을 형성한다. 내부전극용 도전성 페이스트에는 예를 들면 Ni 분말, 유기용제, 바인더 등이 포함된다. 내부전극용 도전성 페이스트의 인쇄는 예를 들면, 스크린 인쇄나 그라비어 인쇄 등의 인쇄 방법을 이용할 수 있다.
이어서, 내부전극 패턴이 형성되어 있지 않은 세라믹 그린 시트를 소정 매수 적층하고, 그 위에, 내부전극 패턴이 형성된 세라믹 그린 시트를 순차적으로 적층하고, 또한 그 위에 내부전극 패턴이 형성되어 있지 않은 세라믹 그린 시트를 소정 매수 적층하여, 마더 적층체를 제작한다.
이어서, 마더 적층체를 강체 프레스, 정수압 프레스 등의 방법에 의해 프레스한다.
이어서, 프레스된 마더 적층체를 프레스 커팅, 다이싱, 레이저 등의 절단 방법에 의해 소정의 사이즈로 커팅한다. 이 다음, 배럴 연마 등에 의해 모서리부 및 능선부를 라운드형으로 한다. 상술한 공정에 의해 미소성 적층체가 얻어진다. 이 미소성 적층체에서는 양 단면에 내부전극 패턴이 노출되어 있다.
이어서, 테이블에 Ni를 함유하는 도전 페이스트를 도포하고, Ni를 함유하는 도전 페이스트층을 형성한다. 그리고 내부전극 패턴이 양 단면에 노출된 미소성 적층체의 한쪽 단면을 Ni를 함유하는 도전 페이스트층에 침지하고, 한쪽 단면을 Ni를 함유하는 도전 페이스트로 덮는다. 이 때, 탄성체를 이용하여 미소성 적층체의 측면을 유지하고, Ni를 함유하는 도전 페이스트층에 한쪽 단면을 침지하도록 해도 되고, 미소성 적층체의 다른 쪽 단면을, 점착제를 통해 도시하지 않는 유지 부재와 접착하여 유지하고, Ni를 함유하는 도전 페이스트층에 한쪽 단면을 침지하도록 해도 된다. 한편, Ni를 함유하는 도전 페이스트는 유리를 포함하고 있어도 된다.
한편, 테이블 상에 형성된 Ni를 함유하는 도전 페이스트층의 두께는 미소성 적층체의 능선부의 R양 이하인 것이 바람직하다. Ni를 함유하는 도전 페이스트층의 두께가 미소성 적층체의 능선부의 R양 이하이면, Ni를 함유하는 도전 페이스트층에 미소성 적층체의 단면을 침지했을 때에 거의 단면에만, Ni를 함유하는 도전 페이스트를 도포할 수 있다.
동일한 방법에 의해, 미소성 적층체의 다른 쪽 단면에도 Ni를 함유하는 도전 페이스트를 도포한다.
한편, 미소성 적층체의 단면에 Ni를 함유하는 도전 페이스트를 도포하는 방법이 상술한 방법에 한정되는 것은 아니고, 스크린 인쇄 등, 다른 방법을 이용해도 된다.
이어서, 건조시킴으로써, Ni를 함유하는 도전 페이스트에 포함되는 유기용제를 제거한다. 예를 들면, 80℃ 이상 150℃ 이하의 고온 분위기 중에서 건조시킨다. 단, 건조 방법에 특별히 제약은 없고, 예를 들면 온풍을 내뿜어도 되고, 원적외선을 이용하여 건조시켜도 된다.
이어서, Ni를 함유하는 도전 페이스트가 도포된 미소성 적층체를, 예를 들면 1000℃ 이상 1200℃ 이하의 온도에서 소성한다. 본 실시형태에서는 미소성 적층체와, Ni를 함유하는 도전 페이스트를 동시에 소성하는, 소위 코파이어링(co-firing)에 의해 소성된 적층체와 Ni층을 얻는다. 미소성 적층체와 Ni를 함유하는 도전 페이스트를 일체로 소성함으로써 소성 후에 얻어지는 적층체와 Ni층의 밀착성이 높아져, 적층체와 Ni층의 계면에 취약 부위가 형성되는 것을 억제할 수 있다.
또한, 내부전극용 도전성 페이스트에 포함되는 금속분으로 Ni 분말을 사용함으로써, 소성 후에 얻어지는 내부전극과 Ni층의 결합력을 보다 높일 수 있다.
또한, Ni를 함유하는 도전 페이스트는 단면에만 도포되어 있으므로, 소성 시에 Ni층의 형성 과정에서 수축에 의한 조임이 적층체에 발생하지 않아, 수축에 의한 적층체의 크랙의 발생을 억제할 수 있다.
또한, 생산성 향상을 위해, 대량의 미소성 적층체를 한번에 소성하는 경우, 측면이나 주면에 Ni를 함유하는 도전 페이스트가 도포되어 있으면, Ni를 함유하는 도전 페이스트를 통해 다른 미소성 적층체에 부착될 가능성이 있다. 그러나 본 실시형태에서는 측면 및 주면에는 Ni를 함유하는 도전 페이스트가 도포되어 있지 않으므로, 다른 미소성 적층체로의 부착을 억제할 수 있고, 생산성이 향상된다.
이어서, 에폭시 수지에 금속입자를 섞은 수지 페이스트를 테이블에 도포하여 수지 페이스트층을 형성한다. 금속입자에는 적어도 Sn 입자가 포함된다. 수지 페이스트층의 두께는 테이블에 형성한 Ni를 함유하는 도전 페이스트층의 두께보다도 두꺼운 편이 바람직하다.
그리고 적층체의 단면에 마련된 Ni층을 수지 페이스트층에 침지한다. 수지 페이스트층으로의 침지는, 상술한 Ni를 함유하는 도전 페이스트층으로의 침지와 동일한 방법에 의해 실시할 수 있다.
적층체의 양 단면에 마련되어 있는 Ni층을 수지 페이스트층에 침지한 후, 100℃ 이상 200℃ 이하의 온도에서 수지 페이스트를 열경화시키고, 또한 400℃ 이상 600℃ 이하의 온도에서 열처리를 실시한다. 열처리에 의해, 수지 페이스트에 포함되는 Sn 입자와, Ni층에 포함되는 Ni가 반응하여, 소결한 Ni층 상에 Ni-Sn 합금층이 형성된다. 또한, Ni-Sn 합금층 상에는 금속입자를 포함하는 수지층이 형성된다.
이어서, 수지층 상에 도금층을 형성한다. 예를 들면, 수지층 상에 Ni 도금층을 형성하고, Ni 도금층 상에 Sn 도금층을 형성한다. 도금층은 예를 들면 전해 도금에 의해 형성할 수 있다.
상술한 공정에 의해, 유전체층과 내부전극이 교대로 복수 적층된 적층체의 양 단면에, Ni층, Ni-Sn 합금층, Sn 입자를 포함하는 금속입자를 함유하는 수지층, 및 도금층을 포함하는 외부전극이 형성된 적층 세라믹 콘덴서가 제작된다.
본 발명은 상기 실시형태에 한정되는 것이 아니고, 본 발명의 범위 내에서 다양한 응용, 변형을 가하는 것이 가능하다.
예를 들면, 상술한 실시형태에서는 외부전극이 도금층을 포함하는 것으로 설명했는데, 도금층을 마련하지 않는 구성으로 해도 된다.
전자부품인 적층 세라믹 콘덴서(10)의 제조 방법이 상술한 방법에 한정되는 것은 아니다. 상술한 실시형태에서는 외부전극을 형성할 때에 Ni층 상에, Sn 입자를 포함하는 금속입자를 함유하는 수지 페이스트를 도포한 후, 열처리를 실시함으로써 Ni-Sn 합금층과 수지층을 동시에 형성하는 것으로 설명했다. 그러나 적층 순서로 Ni층, Ni-Sn 합금층, 및 수지층을 순서대로 형성하도록 해도 된다.
10: 적층 세라믹 콘덴서 11: 적층체
12: 유전체층 13a: 제1 내부전극
13b: 제2 내부전극 14a: 제1 외부전극
14b: 제2 외부전극 15a: 제1 단면
15b: 제2 단면 16a: 제1 주면
16b: 제2 주면 17a: 제1 측면
17b: 제2 측면 41: Ni층
42: Ni-Sn 합금층 43: 수지층
44: 도금층 50: 금속입자
121: 외층 유전체층 122: 내층 유전체층

Claims (6)

  1. 적층체와,
    상기 적층체의 단면(端面)에 마련된 외부전극을 포함하고,
    상기 외부전극은,
    상기 단면에 마련된 Ni층과,
    상기 Ni층 상에 마련된 Ni-Sn 합금층과,
    상기 Ni-Sn 합금층 상에 마련되고, Sn 입자를 포함하는 금속입자를 함유하는 수지층을 포함하는 것을 특징으로 하는 전자부품.
  2. 제1항에 있어서,
    상기 금속입자에는 상기 Sn 입자 외에, Ag 입자, Cu 입자, 및 Ni 입자 중 적어도 하나가 포함되는 것을 특징으로 하는 전자부품.
  3. 제1항 또는 제2항에 있어서,
    상기 적층체는 Ni를 함유하는 내부전극을 포함하고,
    상기 내부전극은, 상기 외부전극이 마련되어 있는 상기 단면으로 인출되어, 상기 외부전극과 접속되며,
    상기 Ni층과 상기 내부전극은 소결되어 있는 것을 특징으로 하는 전자부품.
  4. 제1항 또는 제2항에 있어서,
    상기 금속입자는 편평(扁平) 형상 및 구(球) 형상 중 적어도 한쪽의 형상을 가지는 것을 특징으로 하는 전자부품.
  5. 유전체층과 내부전극이 교대로 복수 적층되고, 상기 내부전극이 양 단면으로 인출된 적층체를 포함하는 전자부품의 제조 방법으로서,
    소성 후에 상기 적층체가 될 미(未)소성 적층체를 준비하는 공정과,
    상기 미소성 적층체의 상기 양 단면에, Ni를 함유하는 도전 페이스트를 도포하는 공정과,
    상기 Ni를 함유하는 도전 페이스트와 상기 미소성 적층체를 일체(一體)로 소성함으로써 단면에 Ni층이 형성된 상기 적층체를 얻는 공정과,
    상기 Ni층 상에, Sn 입자를 포함하는 금속입자를 함유하는 수지 페이스트를 도포하는 공정과,
    상기 수지 페이스트가 도포된 상기 적층체에 열처리를 실시하여, 상기 Ni층 상에 Ni-Sn 합금층을 형성하면서, 상기 Ni-Sn 합금층 상에, 상기 금속입자를 포함하는 수지층을 형성하는 공정을 포함하는 것을 특징으로 하는 전자부품의 제조 방법.
  6. 제5항에 있어서,
    상기 열처리를 실시할 때의 온도는 400℃ 이상 600℃ 이하인 것을 특징으로 하는 전자부품의 제조 방법.
KR1020190051380A 2018-06-21 2019-05-02 전자부품 및 전자부품의 제조 방법 KR102112107B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018117648A JP6904309B2 (ja) 2018-06-21 2018-06-21 電子部品および電子部品の製造方法
JPJP-P-2018-117648 2018-06-21

Publications (2)

Publication Number Publication Date
KR20190143802A KR20190143802A (ko) 2019-12-31
KR102112107B1 true KR102112107B1 (ko) 2020-05-18

Family

ID=68968372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190051380A KR102112107B1 (ko) 2018-06-21 2019-05-02 전자부품 및 전자부품의 제조 방법

Country Status (4)

Country Link
US (1) US11011307B2 (ko)
JP (1) JP6904309B2 (ko)
KR (1) KR102112107B1 (ko)
CN (2) CN110634675A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102105057B1 (ko) * 2018-08-16 2020-04-27 삼성전기주식회사 적층 세라믹 전자부품
JP7031574B2 (ja) * 2018-12-21 2022-03-08 株式会社村田製作所 電子部品およびその製造方法
DE102020107286A1 (de) * 2019-03-28 2020-10-01 Taiyo Yuden Co., Ltd. Mehrschichtiger Keramikkondensator und Verfahren zu dessen Herstellung
JP2021103711A (ja) * 2019-12-25 2021-07-15 株式会社村田製作所 積層セラミック電子部品
JP2022061638A (ja) * 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサ
KR20220081632A (ko) * 2020-12-09 2022-06-16 삼성전기주식회사 적층형 전자 부품
KR20220092249A (ko) * 2020-12-24 2022-07-01 삼성전기주식회사 적층형 전자 부품
KR20220163610A (ko) * 2021-06-03 2022-12-12 삼성전기주식회사 적층형 커패시터
KR20230046529A (ko) 2021-09-30 2023-04-06 삼성전기주식회사 커패시터 부품

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238784A (ja) 2011-05-13 2012-12-06 Murata Mfg Co Ltd 電子部品
JP5930045B2 (ja) 2012-08-09 2016-06-08 株式会社村田製作所 セラミック電子部品

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203771A (ja) * 1995-01-27 1996-08-09 Murata Mfg Co Ltd セラミック電子部品
JP2000182883A (ja) 1998-12-15 2000-06-30 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
CN101630591A (zh) * 2008-07-14 2010-01-20 禾伸堂企业股份有限公司 具多功能性积层陶瓷电容制程方法
JP2012164966A (ja) * 2011-01-21 2012-08-30 Murata Mfg Co Ltd セラミック電子部品
US9490055B2 (en) * 2011-10-31 2016-11-08 Murata Manufacturing Co., Ltd. Ceramic electronic component and manufacturing method thereof
WO2014097823A1 (ja) * 2012-12-18 2014-06-26 株式会社村田製作所 積層セラミック電子部品
JP6112060B2 (ja) * 2013-06-19 2017-04-12 株式会社村田製作所 セラミック電子部品およびその製造方法
JP2015046644A (ja) * 2014-12-11 2015-03-12 株式会社村田製作所 積層セラミック電子部品
JP6524734B2 (ja) * 2015-03-19 2019-06-05 株式会社村田製作所 電子部品およびこれを備えた電子部品連
JP6632808B2 (ja) * 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6623574B2 (ja) * 2015-06-24 2019-12-25 株式会社村田製作所 積層セラミックコンデンサ
CN106571229B (zh) * 2015-10-09 2018-11-09 株式会社村田制作所 电子部件
KR102242667B1 (ko) * 2015-12-22 2021-04-21 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP2017191880A (ja) * 2016-04-14 2017-10-19 株式会社村田製作所 積層セラミック電子部品及びその製造方法
US10446320B2 (en) * 2016-04-15 2019-10-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor having external electrode including conductive resin layer
JP2018073900A (ja) * 2016-10-26 2018-05-10 株式会社村田製作所 積層セラミックコンデンサ
JP2018088451A (ja) * 2016-11-28 2018-06-07 株式会社村田製作所 積層セラミックコンデンサ
TWI665691B (zh) * 2017-01-25 2019-07-11 禾伸堂企業股份有限公司 積層陶瓷電容器及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238784A (ja) 2011-05-13 2012-12-06 Murata Mfg Co Ltd 電子部品
JP5930045B2 (ja) 2012-08-09 2016-06-08 株式会社村田製作所 セラミック電子部品

Also Published As

Publication number Publication date
US11011307B2 (en) 2021-05-18
KR20190143802A (ko) 2019-12-31
CN110634675A (zh) 2019-12-31
CN116884769A (zh) 2023-10-13
US20190392991A1 (en) 2019-12-26
JP6904309B2 (ja) 2021-07-14
JP2019220602A (ja) 2019-12-26

Similar Documents

Publication Publication Date Title
KR102112107B1 (ko) 전자부품 및 전자부품의 제조 방법
KR102242091B1 (ko) 적층 세라믹 콘덴서
KR101729295B1 (ko) 세라믹 전자부품 및 연속 테이핑 전자부품
KR101397835B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102366445B1 (ko) 적층 세라믹 전자부품
JP2022014533A (ja) 電子部品
KR101849095B1 (ko) 전자부품
JP6388809B2 (ja) セラミック電子部品及びその製造方法
JP7196732B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2021034440A (ja) 積層セラミック電子部品
JP7551280B2 (ja) 積層セラミック電子部品
JP2022014532A (ja) 電子部品及び電子部品の製造方法
CN111755247B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
CN111755245B (zh) 层叠陶瓷电容器
JP4463045B2 (ja) セラミック電子部品及びコンデンサ
KR101973441B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP2022014535A (ja) 電子部品
JP2015084360A (ja) 積層セラミックコンデンサ
JP7215410B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP3918095B2 (ja) 積層セラミック電子部品及びその製造方法
JP2022114762A (ja) セラミック電子部品、回路基板およびセラミック電子部品の製造方法
JP2022077451A (ja) 積層セラミックコンデンサ
JP2019040943A (ja) 積層セラミックコンデンサ
KR101574462B1 (ko) 적층 세라믹 전자 부품
JP2015043424A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant