Nothing Special   »   [go: up one dir, main page]

KR101875943B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101875943B1
KR101875943B1 KR1020110108676A KR20110108676A KR101875943B1 KR 101875943 B1 KR101875943 B1 KR 101875943B1 KR 1020110108676 A KR1020110108676 A KR 1020110108676A KR 20110108676 A KR20110108676 A KR 20110108676A KR 101875943 B1 KR101875943 B1 KR 101875943B1
Authority
KR
South Korea
Prior art keywords
layer
plating layer
insulating layer
via hole
plating
Prior art date
Application number
KR1020110108676A
Other languages
English (en)
Other versions
KR20130044554A (ko
Inventor
최대영
황정호
권순규
김윤선
박해환
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110108676A priority Critical patent/KR101875943B1/ko
Publication of KR20130044554A publication Critical patent/KR20130044554A/ko
Application granted granted Critical
Publication of KR101875943B1 publication Critical patent/KR101875943B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판 및 그 제조방법을 제공한다. 상기 인쇄회로기판 제조방법은 패턴이 형성된 금속층 상에 형성된 절연층에 비아홀을 형성하고, 상기 절연층 상에 제1 동 도금층을 형성하며; 상기 제1 도금층의 상면을 상기 비아홀에 대응한 부분을 제외하고 연마하고; 상기 제1 도금층 상에 선택적으로 마스크층을 형성하며; 상기 제1 도금층의 상면 중 상기 마스크층이 형성되지 않은 부분에 제2 도금층을 형성하는 것을 포함한다. 이러한 본 발명에 따르면, 딤플이 완전히 제거된 인쇄회로기판을 제조할 수 있다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREFOR}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 전자제품이 소형화, 박판화, 고밀도화 추세에 따라 다층 인쇄회로기판 역시 설계 자유도 및 전자제품의 추세에 맞추어 원자재의 변경과 함께 회로의 층 구성이 복합화되고 있다. 아울러, 신호 처리의 고속화 및 소형화(경박단소)에 대응하기 위해 고밀도 배선용 인쇄회로기판(PCB)의 층간 도전법의 개발이 요구되고 있다.
이에 따라, 다층 인쇄회로기판의 경우, 마이크로 비아홀, 즉, 블라인드 비아홀(Blind Via Hole)을 형성하여 층간의 선택적인 전기적 도통을 형성시키고 있다.
도 1은 종래 기술에 따라 비아홀 동 도금법으로 비아홀을 충진하는 공정을 나타낸 도면이다.
도 1을 참조하면, 패턴이 형성된 제1 금속층(10) 상부에 필름 타입의 수지 코팅 적층판(Resin Coated Clad: RCC) 또는 열경화성(Thermally Curable; TC) 수지를 사용하여 절연층(20)이 형성되어 있고, 절연층(20) 상에는 제2 금속층(40)이 형성되어 있다. 이런 상태에서 레이저 드릴을 사용하여, 절연층(20)을 뚫고 상기 제1 금속층(10)까지 비아홀(30)을 가공하게 된다(S1).
이후, 상기 비아홀(30)이 형성된 부위에 비아 충진용 동 도금층(60)을 형성하게 된다(S3). 이 경우, 상기 절연층(20)의 상부에도 동 도금층이 동시에 형성될 수 있다. 따라서, 절연층(20) 상에 드라이 필름 레지스트층(50)을 형성하는데(S2), 이는 충진용 동 도금층(60)의 형성시 절연층(20)의 상부의 선택적인 부분에만 동 도금층(60)이 형성되도록 할 수 있다.
그런데, 종래 방식으로 비아홀(30)을 충진하는 동 도금층(60)을 형성할 때, 비아홀(30)에 의해 동 도금층 표면에 딤플(dimple)(80)을 발생시킬 수 있는 문제점이 있다. 또한, 비아홀(30)의 사이즈(A) 및 절연 두께(B)에 제약 사항이 있었다. 구체적으로, 비아홀 사이즈(A)가 0.12파이 이상이고 절연 두께가 0.05mm 이상의 구조에서 딤플을 제거하는데(Dimple Zero) 한계가 있었다.
전술한 문제점을 해결하기 위하여 본 발명이 이루고자 하는 기술적 과제는 딤플을 제거한 인쇄회로기판 및 그 제조방법을 제공하는 데 있다.
전술한 기술적 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은 패턴이 형성된 금속층 상에 형성된 절연층에 비아홀을 형성하고; 상기 절연층 상에 제1 동 도금층을 형성하며; 상기 제1 도금층의 상면을 상기 비아홀에 대응한 부분을 제외하고 연마하고; 상기 제1 도금층 상에 선택적으로 마스크층을 형성하며; 상기 제1 도금층의 상면 중 상기 마스크층이 형성되지 않은 부분에 제2 도금층을 형성하는 것을 포함한다.
상기 비아홀은 레이저를 이용한 드릴 공정에 의해 형성될 수 있다.
상기 레이저는 CO2 레이저 또는 Nd-YAG 레이저일 수 있다.
상기 마스크층은 드라이 필름 레지스트 필름으로 형성될 수 있다.
상기 제1 및 제2 도금층은 구리로 형성될 수 있다.
또한, 본 발명의 다른 실시예에 따른 인쇄회로기판은 패턴이 형성된 금속층 상에 형성된 절연층; 상기 절연층에 형성된 비아홀; 상기 절연층 상에 형성되며 상기 비아홀에 대응한 부분을 제외하고 연마된 제1 동 도금층; 상기 제1 도금층의 상면에 형성된 제2 도금층을 포함한다.
상기 인쇄회로기판은 상기 제1 도금층 상에 선택적으로 형성된 마스크층을 더 포함할 수 있다.
이와 같이, 본 발명은 비아홀을 충진하기 위한 제1 동 도금층을 형성한 후 제1 도금층에 형성된 딤플을 제거하기 위해 제1 도금층을 선택적으로 연마한다. 이후, 제1 도금층 상에 다시 제2 도금층을 형성하여 딤플을 제거한다. 이러한 본 발명에 따르면, 딤플이 완전히 제거된 인쇄회로기판을 제조할 수 있다.
도 1은 종래 기술에 따라 비아홀 동 도금법으로 비아홀을 충진하는 공정을 나타낸 도면이다.
도 2는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조 공정을 나타낸 도면이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명되는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙여 설명하기로 한다.
이하, 본 발명에서 실시하고자 하는 구체적인 기술내용에 대해 첨부도면을 참조하여 상세하게 설명하기로 한다.
도 2는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조 공정을 나타낸 도면이다.
도 2를 참조하면, 절연층(120)은 패턴이 형성된 제1 금속층(110) 상부에 필름 타입의 수지 코팅 적층판(Resin Coated Clad: RCC) 또는 열경화성(Thermally Curable; TC) 수지를 사용하여 형성된다. 상기 제1 금속층(110)은 프리프레그(Prepreg; 도시 생략)에 형성된 동박으로서, 식각 공정을 거쳐 소정의 회로 패턴이 형성된 동박을 말한다. 그리고, 절연층(120) 상에는 제2 금속층(130)이 형성되어 있다.
먼저, 절연층(120)에 비아홀을 형성한다(S10). 구체적으로 레이저 드릴을 사용하여 절연층(120)을 뚫고 상기 제1 금속층(110)까지 비아홀을 가공한다. 예를 들어, 상기 레이저로는 CO2 레이저 또는 Nd-YAG 레이저를 사용할 수 있다.
이후, 비아홀이 형성된 부위에 비아 충진용 제1 동 도금층(140)을 형성한다(S20). 이 경우, 상기 절연층(120)의 상부에도 제1 동 도금층(140)이 동시에 형성될 수 있다.
제1 동 도금층(140)이 형성된 후, 동 도금층(140)의 상면을 연마기(200)를 이용하여 연마한다(S30). 도 2에 도시된 바와 같이, 연마 공정(S30)에 의해 제1 동 도금층(140)의 상면은 연마될 때, 딤플 부분 즉, 비아홀 상에 형성된 제1 동 도금층(140) 일부는 연마되지 않는다. 예컨대, 제1 동 도금층(140)의 상면 중 비아홀에 대응한 부분을 제외하고 연마 공정이 이루어질 수 있다. 왜냐하면, 제1 동 도금층(140)의 비아홀에 대응한 부분은 동 도금층(140)의 다른 부분보다 낮기 때문에 연마기(200)가 제1 동 도금층(140)의 상면을 연마할 때, 거의 연마되지 않는다.
그에 따라, 제1 동 도금층(140)의 비아홀 상에 형성된 부분 즉, 딤플 부분은 연마되지 않고, 절연층(120) 상에 형성된 부분은 연마되어, 딤플의 크기가 감소한다. 다시 말해, 제1 동 도금층(140)의 표면에 발생된 딤플 즉, 단차가 작아지거나 제거될 수 있다.
연마 공정 후, 제1 동 도금층(140) 상에 마스크층(150)을 형성한다. 마스크층(150)는 드라이 필름 레지스트 필름으로 형성될 수 있다. 마스크층(150)이 형성된 후, 마스크층(150)이 형성되지 않은 제1 동 도금층(140)의 상면의 일부에 제2 동 도금층(160)을 형성한다(S40). 이 경우, 제1 동 도금층(140)의 표면에 딤플은 그 크기가 매우 작거나, 딤플이 존재하지 않기 때문에, 제1 동 도금층(140) 상에 형성되는 제2 동 도금층(160)의 표면에는 딤플이 발행하지 않는다. 즉, 제2 도금층(160)의 표면에서는 딤플이 제로가 된다.
한편, 본 실시예에서는 도금층(140,160)이 구리 즉, 동으로 이루어져 있지만, 이를 대체할 수 있는 어떠한 금속도 가능함은 당업자에게 자명하다.
이와 같이, 본 발명은 비아홀을 충진하기 위한 제1 도금층을 형성한 후 제1 도금층에 형성된 딤플을 제거하기 위해 제1 도금층을 선택적으로 연마한다. 이후, 제1 도금층 상에 다시 제2 도금층을 형성하여 딤플을 제거한다. 이러한 본 발명에 따르면, 딤플이 완전히 제거된 인쇄회로기판을 제조할 수 있다.
이상에서 설명한 본 발명의 바람직한 실시 예들은 기술적 과제를 해결하기 위해 개시된 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자(당업자)라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
110: 제1 금속층 120: 절연층
130: 제2 금속층 140: 제1 동 도금층
150: 마스크층 160: 제2 동 도금층

Claims (11)

  1. 제 1 금속층 위에 절연층을 형성하고,
    상기 형성된 절연층 위에 제 2 금속층을 형성하며,
    상기 제 1 금속층의 표면이 노출되도록, 상기 절연층 및 상기 제 2 금속층을 관통하는 비아 홀을 형성하고,
    상기 비아 홀의 내부 및 상기 제 2 금속층 상에 제 1 도금층을 형성하고,
    상기 제 1 도금층 중 상기 비아 홀의 내부에 형성된 제 1 영역을 제외한 상기 제 2 금속층 상에 형성된 제 2 영역을 연마하고,
    상기 제 1 도금층 위에, 상기 제 1 도금층의 상기 제 1 영역의 전체 영역 및 상기 제 2 영역의 일부 영역을 노출하는 개구부를 갖는 마스크층을 형성하고,
    상기 마스크의 상기 개구부를 채우는 제 2 도금층을 상기 제 1 도금층의 상기 제 1 영역 및 상기 제 2 영역의 일부 영역 위에 형성하는 것을 포함하며,
    상기 제 1 도금층의 상기 제 1 영역은,
    상기 제 1 도금층의 상면에서 하면 방향으로 일정 깊이 함몰된 오목부를 포함하고,
    상기 제 2 도금층은,
    상기 제 1 도금층의 상기 오목부를 채우며 상기 제 1 도금층 위에 배치하며,
    상기 오목부에 대응하는 상기 제 1 도금층의 상면의 적어도 일부는,
    상기 절연층의 상면보다 낮게 위치하고,
    상기 오목부를 채우는 상기 제 2 도금층의 하면의 적어도 일부는,
    상기 절연층의 상면보다 낮게 위치하는 인쇄회로기판의 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 금속층;
    상기 제 1 금속층 상에 위치하며, 상기 제 1 금속층의 표면을 노출하는 비아 홀이 형성된 절연층;
    상기 절연층의 일부 상면 및 상기 절연층의 비아 홀 내에 배치되는 제 1 도금층; 및
    상기 제 1 도금층 위에 배치되는 제 2 도금층을 포함하고,
    상기 제 1 도금층은,
    상기 절연층의 비아 홀 내에 배치되는 제 1 영역과, 상기 절연층의 상면 위에 배치되는 제 2 영역을 포함하고,
    상기 제 1 도금층의 상기 제 1 영역은,
    상기 제 1 도금층의 상면에서 하면 방향으로 일정 깊이 함몰된 오목부를 포함하고,
    상기 제 2 도금층은,
    상기 제 1 도금층의 상기 오목부를 채우며 상기 제 1 도금층 위에 배치하며,
    상기 오목부에 대응하는 상기 제 1 도금층의 상면의 적어도 일부는,
    상기 절연층의 상면보다 낮게 위치하고,
    상기 오목부를 채우는 상기 제 2 도금층의 하면의 적어도 일부는,
    상기 절연층의 상면보다 낮게 위치하는 인쇄회로기판.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020110108676A 2011-10-24 2011-10-24 인쇄회로기판 및 그 제조방법 KR101875943B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110108676A KR101875943B1 (ko) 2011-10-24 2011-10-24 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110108676A KR101875943B1 (ko) 2011-10-24 2011-10-24 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130044554A KR20130044554A (ko) 2013-05-03
KR101875943B1 true KR101875943B1 (ko) 2018-07-06

Family

ID=48656925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110108676A KR101875943B1 (ko) 2011-10-24 2011-10-24 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101875943B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021107654A3 (ko) * 2019-11-27 2021-07-22 엘지이노텍 주식회사 인쇄회로기판
WO2021149979A1 (ko) * 2020-01-22 2021-07-29 엘지이노텍 주식회사 회로기판
WO2022164279A1 (ko) * 2021-02-01 2022-08-04 엘지이노텍 주식회사 반도체 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060107061A (ko) * 2005-04-07 2006-10-13 대덕전자 주식회사 인쇄 회로 기판에 있어서 비아필 도금 및 벨트 샌딩 공법을이용한 빌드업 기판 제작 방법
KR100861406B1 (ko) * 2007-04-27 2008-10-02 주식회사 코리아써키트 인쇄회로기판 제조방법
JP2008235624A (ja) * 2007-03-22 2008-10-02 Kyocer Slc Technologies Corp 配線基板およびその製造方法
KR100907841B1 (ko) * 2004-09-24 2009-07-14 이비덴 가부시키가이샤 도금 방법 및 도금 장치
JP2009252952A (ja) * 2008-04-04 2009-10-29 Fujikura Ltd 銅充填めっき方法及びその方法で製造されたプリント配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907841B1 (ko) * 2004-09-24 2009-07-14 이비덴 가부시키가이샤 도금 방법 및 도금 장치
KR20060107061A (ko) * 2005-04-07 2006-10-13 대덕전자 주식회사 인쇄 회로 기판에 있어서 비아필 도금 및 벨트 샌딩 공법을이용한 빌드업 기판 제작 방법
JP2008235624A (ja) * 2007-03-22 2008-10-02 Kyocer Slc Technologies Corp 配線基板およびその製造方法
KR100861406B1 (ko) * 2007-04-27 2008-10-02 주식회사 코리아써키트 인쇄회로기판 제조방법
JP2009252952A (ja) * 2008-04-04 2009-10-29 Fujikura Ltd 銅充填めっき方法及びその方法で製造されたプリント配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021107654A3 (ko) * 2019-11-27 2021-07-22 엘지이노텍 주식회사 인쇄회로기판
US12108531B2 (en) 2019-11-27 2024-10-01 Lg Innotek Co., Ltd. Circuit board comprising via
WO2021149979A1 (ko) * 2020-01-22 2021-07-29 엘지이노텍 주식회사 회로기판
WO2022164279A1 (ko) * 2021-02-01 2022-08-04 엘지이노텍 주식회사 반도체 패키지

Also Published As

Publication number Publication date
KR20130044554A (ko) 2013-05-03

Similar Documents

Publication Publication Date Title
KR100990546B1 (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
JP2007207781A (ja) 多層構造のプリント配線基板およびプリント配線基板の製造方法
JP2001053447A (ja) 部品内蔵型多層配線基板およびその製造方法
US7524429B2 (en) Method of manufacturing double-sided printed circuit board
JP2013118370A (ja) ビアホールめっき方法及びそれを用いて製造されたプリント回路基板
JP2004146836A (ja) 回路基板及びその製造方法
JP2008130748A (ja) 抵抗素子を内蔵するプリント配線板の製造法
KR101874992B1 (ko) 부품 내장형 인쇄회로기판 및 이의 제조방법
KR20170029291A (ko) 외층 회로 형성을 통한 다층인쇄회로기판의 스터브 제거방법
KR100965341B1 (ko) 인쇄회로기판의 제조방법
KR20090096809A (ko) 반도체 부품 내장형 인쇄회로기판 제조 방법
KR101875943B1 (ko) 인쇄회로기판 및 그 제조방법
KR20130141927A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101136396B1 (ko) 인쇄회로기판 및 그 제조방법
JP4314263B2 (ja) 微小ホールランドを有するビアホールおよびその形成方法
JP2013106034A (ja) プリント回路基板の製造方法
KR101023372B1 (ko) 다중 층구성 인쇄회로기판의 제조방법 및 이에 의한 인쇄회로기판
KR101089923B1 (ko) 인쇄회로기판의 제조방법
KR101233642B1 (ko) 캐비티 인쇄회로기판 제조방법
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
KR101085576B1 (ko) 금속을 이용한 인쇄회로기판을 제조하는 방법 및 이를 이용하여 제조한 인쇄회로기판
KR102149797B1 (ko) 기판 및 그 제조 방법
KR20140054628A (ko) 인쇄회로기판의 제조방법
KR100905567B1 (ko) 인쇄회로기판의 제조방법
KR100745520B1 (ko) 다층 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant