Nothing Special   »   [go: up one dir, main page]

KR101665569B1 - Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark - Google Patents

Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark Download PDF

Info

Publication number
KR101665569B1
KR101665569B1 KR1020160061643A KR20160061643A KR101665569B1 KR 101665569 B1 KR101665569 B1 KR 101665569B1 KR 1020160061643 A KR1020160061643 A KR 1020160061643A KR 20160061643 A KR20160061643 A KR 20160061643A KR 101665569 B1 KR101665569 B1 KR 101665569B1
Authority
KR
South Korea
Prior art keywords
bars
overlay
overlay mark
mark
sub
Prior art date
Application number
KR1020160061643A
Other languages
Korean (ko)
Inventor
장현진
하호철
이길수
Original Assignee
(주)오로스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)오로스 테크놀로지 filed Critical (주)오로스 테크놀로지
Priority to KR1020160061643A priority Critical patent/KR101665569B1/en
Application granted granted Critical
Publication of KR101665569B1 publication Critical patent/KR101665569B1/en
Priority to CN201680007966.5A priority patent/CN108351595B/en
Priority to PCT/KR2016/011584 priority patent/WO2017200159A1/en
Priority to TW105133791A priority patent/TWI600134B/en
Priority to JP2016209326A priority patent/JP6063602B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

The present invention relates to an overlay mark and to an overlay measurement method and a semiconductor device manufacturing method using the same. The present invention provides an overlay mark, which determines relative stagger between two consecutive pattern layers or among two or more patterns formed separately on one layer, comprising: a first overlay structure including a pair of first bars, which face each other and extend in a first direction, and a pair of second bars, which face each other and extend in a second direction perpendicular to the first direction; and a second overlay structure including multiple pairs of third bars parallel to the first bars and multiple pairs of fourth bars parallel to the second bars, wherein gaps between the adjacent third bars are different from one another and gaps between the adjacent fourth bars are different from one another. The overlay mark according to the present invention can minimize the occurrence of errors during the analysis of an image by varying gaps between bars.

Description

오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법{Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an overlay mark, an overlay measurement method using the overlay mark,

본 발명은 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법에 관한 것이다.The present invention relates to an overlay mark, an overlay measurement method using the overlay mark, and a semiconductor device manufacturing method.

반도체 기판 상에는 복수 개의 패턴 층들이 순차적으로 형성된다. 또한, 더블 패터닝 등을 통해서 하나의 층의 회로가 두 개의 패턴으로 나뉘어 형성되기도 한다. 이러한 패턴 층들 또는 하나의 층의 복수의 패턴이 미리 설정된 위치에 정확하게 형성되어야만, 원하는 반도체 소자를 제조할 수 있다.A plurality of pattern layers are sequentially formed on the semiconductor substrate. In addition, a circuit of one layer is formed by dividing into two patterns through double patterning or the like. The desired pattern elements or a plurality of patterns of one layer are precisely formed at predetermined positions, so that a desired semiconductor element can be manufactured.

따라서 패턴 층들이 정확하게 정렬되었는지를 확인하기 위해서, 패턴 층들과 동시에 형성되는 오버레이 마크들이 사용된다.Thus, overlay marks formed at the same time as the pattern layers are used to ensure that the pattern layers are correctly aligned.

오버레이 마크를 이용하여 오버레이를 측정하는 방법은 아래와 같다. 먼저, 이전 공정, 예를 들어, 에칭 공정에서 형성된 패턴 층에, 패턴 층 형성과 동시에 오버레이 마크의 일부인 하나의 구조물을 형성한다. 그리고 후속 공정, 예를 들어, 포토리소그래피 공정에서, 포토레지스트에 오버레이 마크의 나머지 구조물을 형성한다. 그리고 오버레이 측정장치를 통해서 이전 공정에 형성된 패턴 층의 오버레이 구조물(포토레지스트 층을 투과하여 이미지 획득)과 포토레지스트 층의 오버레이 구조물의 이미지를 획득하고, 이들 이미지들의 중심들 사이의 오프셋 값을 계측하여 오버레이 값을 측정한다. 오버레이 값이 허용범위를 벗어나면, 포토레지스트 층을 제거하고, 재작업 한다.The method of measuring the overlay using the overlay mark is as follows. First, one structure, which is a part of the overlay marks, is formed in the pattern layer formed in the previous step, for example, the etching step, at the same time as the pattern layer formation. And in subsequent processes, e.g., photolithography processes, form the remaining structures of the overlay marks on the photoresist. Then, an overlay structure (obtained by passing through the photoresist layer) of the pattern layer formed in the previous process and an image of the overlay structure of the photoresist layer are obtained through the overlay measuring device, and an offset value between the centers of these images is measured Measure the overlay value. If the overlay value is outside the acceptable range, remove the photoresist layer and rework.

널리 알려진 오버레이 마크로는 BIB(box in box), AIM(Advanced Imaging Metrology) 등이 있다. 또한, 도 1에 도시된 바와 같이, BIB를 개량하여 상층에는 정사각형 형태의 박스(1)를 형성하고, 상대적으로 신호가 약한 하층에는 박스의 각각의 변과 나란한 복수의 바들(2)을 구비한 마크도 있다. 도 1에 도시된 마크에 있어서, 복수의 바들(2)은 등 간격으로 배열되므로, 신호의 세기가 미약한 경우에, 도 2에 도시된 바와 같이, 이미지를 분석할 때 한 주기만큼 왼쪽으로 시프트해서 읽는 오류가 발생할 수 있다는 문제가 있다. 이러한 오류가 발생할 경우 바들의 중심의 위치가 잘못 인식되어, 오버레이 값이 잘못 계산될 수 있다.Commonly known overlay macros include box-in-box (BIB) and Advanced Imaging Metrology (AIM). Further, as shown in Fig. 1, the BIB is improved to form a square box 1 in the upper layer, and a lower layer having a relatively weak signal is provided with a plurality of bars 2 parallel to the respective sides of the box There is also a mark. In the mark shown in Fig. 1, since the plurality of bars 2 are arranged at equal intervals, when the intensity of the signal is weak, Likewise, when analyzing an image, there is a problem that an error may occur in reading by shifting to the left by one cycle. If such an error occurs, the position of the center of the bar is misrecognized, and the overlay value may be calculated incorrectly.

일본등록특허 JP5180419Japanese Patent JP 5180419

본 발명은 반도체 제조공정에서 패턴 층들이 정확하게 정렬되었는지를 확인하기 위해 패턴 층들과 동시에 형성되는 새로운 오버레이 마크를 제공하는 것을 목적으로 한다. 또한, 상술한 바와 같이 바들이 등 간격으로 배열됨에 따라서 이미지 분석시에 오류가 발생하는 것을 최소화하는 것을 목적으로 한다.It is an object of the present invention to provide a new overlay mark formed simultaneously with pattern layers to ensure that the pattern layers are correctly aligned in a semiconductor manufacturing process. It is also an object of the present invention to minimize the occurrence of errors in image analysis as the bars are arranged at regular intervals as described above.

본 발명은 두 개의 연속하는 패턴 층 또는 하나의 층에 따로 형성된 두 개 이상의 패턴 간의 상대적 엇갈림을 결정하는 오버레이 마크로서, 서로 마주보며, 제1방향으로 연장된 한 쌍의 제1바들와, 서로 마주보며 상기 제1방향과 직교하는 제2방향으로 연장된 한 쌍의 제2바들을 포함하는 제1 오버레이 구조물과, 상기 제1바들과 나란한 복수 쌍의 제3바들과, 상기 제2바들과 나란한 복수 쌍의 제4바들을 포함하며, 인접하는 제3바들 사이의 간격이 서로 다르고, 인접하는 제4바들 사이의 간격이 서로 다른 제2 오버레이 구조물을 포함하는 오버레이 마크를 제공한다.The present invention is an overlay mark for determining the relative dislocation between two or more successive pattern layers or two or more patterns formed separately on one layer, the overlay mark comprising a pair of first bars facing each other and extending in a first direction, A first overlay structure including a pair of second bars extending in a second direction orthogonal to the first direction, a plurality of pairs of third bars aligned with the first bars, and a plurality of pairs And the second overlay structure includes a fourth bar of adjacent first bars, wherein the spacing between adjacent third bars is different and the spacing between adjacent fourth bars is different.

또한, 상기 제3바들과 상기 제4바들은 각각 길이방향을 따라서 복수의 서브 바들로 분할되는 오버레이 마크를 제공한다.In addition, the third bars and the fourth bars provide overlay marks that are divided into a plurality of sub bars along the longitudinal direction, respectively.

또한, 상기 복수의 서브 바들은 폭이 서로 다른 적어도 두 개의 서브 바들을 포함하는 오버레이 마크를 제공한다.In addition, the plurality of sub bars provide an overlay mark including at least two sub bars of different widths.

또한, 상기 서브 바들은 각각 폭 방향을 따라서 복수의 세그먼트 바들로 분할되는 오버레이 마크를 제공한다.In addition, the sub bars each provide an overlay mark that is divided into a plurality of segment bars along the width direction.

또한, 인접하는 상기 서브 바들은 서로 다른 수의 세그먼트 바들로 분할되는 오버레이 마크를 제공한다.In addition, adjacent sub bars provide overlay marks that are divided into different numbers of segment bars.

또한, 상기 제3바들과 제4바들은 바깥쪽에 배치될수록 길이가 길어지는 오버레이 마크를 제공한다.The third bars and the fourth bars provide an overlay mark having a longer length as it is disposed on the outside.

본 발명은, 또한, 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성함과 동시에 오버레이 마크를 형성하는 단계와, 상기 오버레이 마크를 이용하여 오버레이 값을 측정하는 단계와, 측정된 오버레이 값을 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성하기 위한 공정제어에 이용하는 단계를 포함하며, 상기 오버레이 마크는 상술한 오버레이 마크인 것 특징으로 하는 반도체 소자의 제조방법을 제공한다.The present invention also relates to a method of manufacturing a semiconductor device, comprising the steps of: forming two patterns formed separately on two successive pattern layers or one pattern layer and simultaneously forming overlay marks; measuring an overlay value using the overlay marks; Using the measured overlay value for process control to form two consecutive pattern layers or two patterns formed separately in one pattern layer, wherein the overlay mark is the above-mentioned overlay mark. And a manufacturing method thereof.

또한, 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성함과 동시에 형성된 오버레이 마크의 이미지를 획득하는 단계와, 상기 오버레이 마크의 이미지를 분석하는 단계를 포함하며, 상기 오버레이 마크는 상술한 오버레이 마크인 것 특징으로 하는 오버레이 측정방법을 제공한다.The method of claim 1, further comprising the steps of: forming two patterns that are separately formed in two successive pattern layers or one pattern layer and obtaining images of overlay marks formed at the same time; and analyzing images of the overlay marks, And the marks are the above-mentioned overlay marks.

본 발명에 따른 오버레이 마크는 반도체 제조공정에서 패턴 층들이 정확하게 정렬되었는지를 확인하는 마크로서 사용할 수 있다. 또한, 하나의 층의 복수의 패턴이 정확하게 정렬되었는지를 확인하는 마크로서 사용할 수도 있다.The overlay mark according to the present invention can be used as a mark to confirm that the pattern layers are correctly aligned in the semiconductor manufacturing process. It may also be used as a mark to confirm whether a plurality of patterns of one layer are correctly aligned.

본 발명에 따른 오버레이 마크는 바들 사이의 간격을 달리함으로써 이미지 분석 시 오류가 발생하는 것을 최소화할 수 있다는 장점이 있다.The overlay mark according to the present invention is advantageous in minimizing errors in image analysis by varying the intervals between bars.

도 1은 종래의 오버레이 마크의 평면도이다.
도 2는 도 1에 도시된 오버레이 마크의 이미지 분석 단계를 설명하는 도면이다.
도 3은 본 발명에 따른 오버레이 마크의 일실시예의 평면도이다.
도 4는 세그먼트 바에 의한 신호의 개수 증가를 설명하기 위한 도면이다.1 is a plan view of a conventional overlay mark.
Fig. 2 is a view for explaining the image analysis step of the overlay mark shown in Fig. 1. Fig.
3 is a plan view of an embodiment of an overlay mark according to the present invention.
4 is a diagram for explaining an increase in the number of signals by a segment bar.

이하, 첨부된 도면들을 참고하여 본 발명의 일실시예들을 상세히 설명하기로 한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태들로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 한정되는 것으로 해석되어서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 따라서 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장된 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the embodiments of the present invention may be modified into various other forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. Embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Therefore, the shapes and the like of the elements in the drawings are exaggerated in order to emphasize a clearer description, and elements denoted by the same symbols in the drawings denote the same elements.

도 3은 본 발명에 따른 오버레이 마크의 일실시예의 평면도이다.3 is a plan view of an embodiment of an overlay mark according to the present invention.

도 3을 참고하면, 본 발명에 따른 오버레이 마크(100)의 일실시예는 제1오버레이 구조물(10)과 제2오버레이 구조물(20)을 포함한다. 오버레이 마크(100)는 웨이퍼의 스크라이브 레인에 형성되어 웨이퍼 상의 2개 이상의 패턴 층들 사이 또는 단일 층 상의 2개 이상의 패턴들 간의 오버레이를 측정하기 위해 제공될 수 있다. Referring to FIG. 3, one embodiment of an overlay mark 100 in accordance with the present invention includes a first overlay structure 10 and a second overlay structure 20. The overlay mark 100 may be provided in a scribe lane of the wafer to provide an overlay between two or more pattern layers on a wafer or between two or more patterns on a single layer.

서로 다른 패턴 층들 사이의 오버레이 측정에 활용될 경우에는 제1오버레이 구조물(10)과 제2오버레이 구조물(20)이 서로 다른 패턴 층에 형성된다. 그리고 동일 층의 서로 다른 패턴들, 예를 들어, 더블 패터닝 공정에서 형성되는 두 개의 패턴, 사이의 오버레이 측정에 활용될 경우에는 제1오버레이 구조물(10)과 제2오버레이 구조물(20)이 동일한 층에 형성된다. 이때, 제1오버레이 구조물(10)과 제2오버레이 구조물(20)은 서로 다른 공정을 통해서 동일한 층에 형성된다. 이하에서는 편의상, 서로 다른 패턴 층들 사이의 오버레이 측정을 기준으로 설명한다.The first overlay structure 10 and the second overlay structure 20 are formed in different pattern layers when utilized for overlay measurement between different pattern layers. And when the first overlay structure 10 and the second overlay structure 20 are utilized for overlay measurement between different patterns of the same layer, for example, two patterns formed in the double patterning process, As shown in FIG. At this time, the first overlay structure 10 and the second overlay structure 20 are formed on the same layer through different processes. For convenience, the following description will be made on the basis of overlay measurement between different pattern layers.

도 3에 도시된 바와 같이, 본 실시예에 있어서, 제1오버레이 구조물(10)은 제1바들(12a, 12b)과 제2바들(14a, 14b)을 포함한다. 서로 마주보는 한 쌍의 제1바들(12a, 12b)은 제1방향으로 길게 형성된다. 서로 마주보는 한 쌍의 제2바들(14a, 14b)은 제1방향과 직교하는 제2방향으로 길게 형성된다. 제1방향과 제2방향을 각각 Y축 방향과 X축 방향일 수 있다. 제1오버레이 구조물(10)은 전체적으로는 대체로 정사각형 형태로서 중심점에 대해서 점대칭이다.As shown in Fig. 3, in this embodiment, the first overlay structure 10 includes first bars 12a, 12b and second bars 14a, 14b. A pair of first bars (12a, 12b) facing each other are elongated in the first direction. The pair of second bars 14a and 14b facing each other are elongated in a second direction orthogonal to the first direction. The first direction and the second direction may be the Y-axis direction and the X-axis direction, respectively. The first overlay structure 10 generally has a generally square shape and is point symmetrical with respect to the center point.

제2오버레이 구조물(20)은 제1오버레이 구조물(10)의 좌우에 배치되는 제1영역(22a, 22b)과, 상하에 각각 배치되는 제2영역(24a, 24b)을 구비한다. 본 실시예에 있어서, 제1영역(22a, 22b)은 제1오버레이 구조물(10)의 좌측에 배치되는 세 줄의 제3바들(221a, 222a, 223a)과 우측에 배치되는 세 줄의 제3바들(221b, 222b, 223b)를 포함해서 총 6개의 바로 이루어지며, 제2영역(24a, 24b)도 상하 세 줄씩 총 6개의 제4바들(241a, 242a, 243a, 241b, 242b, 243b)을 포함한다. 제3바들(221a, 222a, 223a, 221b, 222b, 223b)은 제1바들(12a, 12b)과 함께 X축 방향 오버레이 측정에 사용되며, 제4바들(241a, 242a, 243a, 241b, 242b, 243b)은 제2바들(14a, 14b)과 함께 Y축 방향 오버레이 측정에 사용된다.The second overlay structure 20 includes first regions 22a and 22b disposed on the left and right sides of the first overlay structure 10 and second regions 24a and 24b disposed on the upper and lower sides, respectively. In the present embodiment, the first areas 22a and 22b are formed by three rows of third bars 221a, 222a, and 223a disposed on the left side of the first overlay structure 10 and three rows of third 242b, and 243b, which are six upper and lower four bars, 241a, 242a, 243a, 241b, 242b, and 243b, . The third bars 221a, 222a, 223a, 221b, 222b and 223b are used for X-axis overlay measurement together with the first bars 12a and 12b and the fourth bars 241a, 242a, 243a, 241b, 243b are used together with the second bars 14a, 14b for Y-axis direction overlay measurement.

제3바들(221a, 222a, 223a, 221b, 222b, 223b)과 제4바들(241a, 242a, 243a, 241b, 242b, 243b)은 바깥쪽에 배치될수록 길이가 길어진다. 본 실시예에서는 바깥쪽에 배치될수록 바의 길이가 길어지므로, 바깥쪽 바들(221a, 241a, 221b, 241b)에서 확보할 수 있는 신호가 증가한다. 바의 길이방향을 따라서 확보된 신호를 합해서 판단하므로, 길이가 길어지면 획득할 수 있는 신호의 양이 증가한다. 바깥쪽에 배치된 바들(221a, 241a, 221b, 241b)은 손상될 가능성이 높지만, 본 실시예에서는 바깥쪽에 배치된 바들(221a, 241a, 221b, 241b)을 길게 형성함으로써 바의 일부가 손상되더라도 충분한 신호를 확보할 수 있다.The third bars 221a, 222a, 223a, 221b, 222b, and 223b and the fourth bars 241a, 242a, 243a, 241b, 242b, and 243b become longer as they are disposed outward. In the present embodiment, since the bar is disposed at an outer position, the signal that can be secured by the outer bars 221a, 241a, 221b, and 241b increases. It is judged by summing the signals secured along the longitudinal direction of the bar. Therefore, if the length is increased, the amount of signals that can be obtained increases. The bars 221a, 241a, 221b, and 241b disposed outside are highly likely to be damaged. However, in this embodiment, the bar bars 221a, 241a, 221b, and 241b disposed outside are long, A signal can be secured.

도 3에서 알 수 있듯이, 본 실시예에 있어서, 인접하는 바들 사이의 간격이 서로 다르다. 가장 안쪽에 배치되는 제3바들(223a, 223b)과 중간에 배치되는 제3바들(222a, 222b) 사이의 간격이 중간에 배치되는 제3바들(222a, 222b)과 가장 바깥쪽에 배치되는 제3바들(221a, 221b) 사이의 간격에 비해서 좁다. 마찬가지로, 인접하는 제4바들 사이의 간격도 서로 다르다. 바들 사이의 간격이 다르므로 제2오버레이 구조물(20)의 일부의 이미지를 획득하여 오버레이를 측정할 때 이미지에 포착된 바들이 어느 위치에 배치되어 있는 바인지를 알 수 있다. 예를 들어, 가장 바깥쪽에 배치된 제3바들(221a, 221b)가 훼손되어, 중간과 안쪽 두 개의 제3바들(222a, 223a 또는 222b, 223b)의 이미지만 획득된 경우, 바들이 등 간격으로 배치된 종래의 오버레이 마크에서는 이 이미지가 가장 바깥쪽의 두 바(221a, 222a 또는 221b, 222b)의 이미지인지, 안쪽 두 바(222a, 223a 또는 222b, 223b)의 이미지인지 구별할 수 없어 오버레이 계산시에 오류가 발생하는 경우가 있었다. 그러나 본 발명에서는 두 개의 바 사이의 간격을 통해서, 가장 안쪽에 배치된 제3바(223a, 223b)와 중간에 배치된 제3바(222a, 222b)의 이미지인 것을 바로 확인할 수 있으므로 이러한 오류가 발생하지 않는다.As can be seen from Fig. 3, in the present embodiment, the intervals between adjacent bars are different from each other. Third bars 222a and 222b in which the intervals between the third bars 223a and 223b disposed in the innermost position and the third bars 222a and 222b disposed in the middle are disposed in the middle, Which is narrower than the interval between the bars 221a and 221b. Similarly, the intervals between the adjacent fourth bars are also different from each other. Since the spacing between the bars is different, an image of a portion of the second overlay structure 20 can be obtained to determine where the bars captured in the image are located when measuring the overlay. For example, if the outermost third bars 221a and 221b are damaged so that only images of the middle and inner third bars 222a and 223a or 222b and 223b are obtained, In the conventional overlay mark disposed, it is impossible to discriminate whether this image is the image of the outermost two bars 221a, 222a or 221b, 222b or the image of the inner two bars 222a, 223a or 222b, 223b, Errors occurred in some cases. However, in the present invention, since it is immediately possible to confirm that the images are the third bars 223a and 223b arranged in the innermost part and the third bars 222a and 222b arranged in the middle through the interval between the two bars, Does not occur.

제3바들과 제4바들은 각각 복수의 서브 바들을 포함한다. 그리고 서브 바들은 각각 복수의 세그먼트 바들을 포함한다. 모든 바들이 동일하게 서브 바 및 세그먼트 바로 분할되어 있으므로, 이하에서는 도면상의 가장 좌측에 위치하는 제3바(221a)를 기준으로 설명한다.The third bars and the fourth bars each include a plurality of sub bars. And the sub bars each include a plurality of segment bars. Since all the bars are divided into sub bars and segments in the same manner, the third bar 221a located at the leftmost position in the figure will be referred to as the following description.

이 제3바(221a)는 세 개의 서브 바들(311a, 312a, 313a)을 포함한다. 즉, 하나의 바는 길이 방향을 따라서 세 개의 서브 바들(311a, 312a, 313a)로 분할된다. 이 서브 바들 중에서 가운데 위치하는 서브 바(312a)의 두께는 다른 두 개의 서브 바들(311a, 313a)의 두께에 비해서 얇다. 또한, 본 실시예에서는 하나의 서브 바가 두 개 또는 세 개의 세그먼트 바들을 포함한다. 즉, 가운데 배치되는 서브 바(312a)는 두 개의 세그먼트 바들(342a)을 포함하며, 나머지 두 개의 서브 바들(311a, 313a)은 각각 세 개의 세그먼트 바들(341a, 343a)을 포함한다. 도 4에 도시된 바와 같이, 통상 하나의 바에서 얻을 수 있는 신호가 두 개인데, 하나의 서브 바를 두 개의 세그먼트 바들로 분할하면, 네 개의 신호를 얻을 수 있을 수 있으므로, 재현성 및 정밀도 측면에서 유리하다. 또한, 서브 바별로 세그먼트 바의 수를 달리함으로써, 서브 바별로 각각 오버레이를 측정한 후 이들을 서로 비교하여, 오버레이 마크의 신뢰성을 평가할 수도 있다.The third bar 221a includes three sub bars 311a, 312a, and 313a. That is, one bar is divided into three sub bars 311a, 312a, and 313a along the length direction. The thickness of the sub-bar 312a positioned at the center of the sub-bars is thinner than the thickness of the other two sub-bars 311a and 313a. Also, in this embodiment, one subbar includes two or three segment bars. That is, the centered sub-bar 312a includes two segment bars 342a, and the remaining two sub-bars 311a and 313a include three segment bars 341a and 343a, respectively. As shown in FIG. 4, when two subbars are divided into two segment bars, four signals can be obtained. In this case, in terms of reproducibility and accuracy, Do. Furthermore, by varying the number of segment bars for each sub-bar, it is also possible to evaluate the reliability of the overlay mark by measuring the overlay for each sub-bar and comparing them with each other.

제1오버레이 구조물(10)과 제2오버레이 구조물(20)이 모두 90도 회전에 대한 불변체이고, 제1오버레이 구조물(10)과 제2오버레이 구조물(20)의 회전 중심이 일치하므로, 본 실시예의 오버레이 마크(100)는 전체가 90도 회전에 대한 불변체이다.Since the first overlay structure 10 and the second overlay structure 20 are all deformed for 90-degree rotation and the rotation centers of the first overlay structure 10 and the second overlay structure 20 coincide with each other, The exemplary overlay mark 100 is an entirety for an 90 degree rotation.

한편, 반대로 형성할 수도 있으나, 이전 공정에서 형성된 패턴 층에는 제2오버레이 구조물(20)을 형성하고, 후속 공정에서 형성되는 패턴 층에는 제1오버레이 구조물(10)을 형성하는 것이 바람직하다. 이전 공정에서 형성된 패턴 층은 후속 공정에서 형성된 패턴 층에 의해서 가려지므로, 후속 공정에서 형성된 패턴 층에 비해서 정확한 이미지 획득이 어렵다. 따라서 좀 더 정확한 측정이 용이한 제2오버레이 구조물(20)을 이전 공정에 형성하는 것이 유리하기 때문이다.Alternatively, the second overlay structure 20 may be formed on the pattern layer formed in the previous process, and the first overlay structure 10 may be formed on the pattern layer formed in the subsequent process. Since the pattern layer formed in the previous process is masked by the pattern layer formed in the subsequent process, accurate image acquisition is difficult compared to the pattern layer formed in the subsequent process. This is because it is advantageous to form the second overlay structure 20 which is easier to measure more accurately in the previous process.

이하에서는 도 1에 도시된, 오버레이 마크(100)를 이용한 오버레이 계측방법에 대해서 설명한다. 오버레이 계측방법은 오버레이 마크(100)의 이미지를 획득하는 단계와, 오버레이 마크(100)의 이미지를 분석하는 단계를 포함한다. 오버레이 마크(100)는 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성함과 동시에 형성된다.Hereinafter, an overlay measurement method using the overlay mark 100 shown in FIG. 1 will be described. The overlay metrology method includes obtaining an image of the overlay mark 100 and analyzing the image of the overlay mark 100. The overlay mark 100 is formed at the same time as forming two consecutive pattern layers or two patterns formed separately on one pattern layer.

오버레이 마크(100)의 이미지를 획득하는 단계는 제1오버레이 구조물(10)의 이미지를 획득하는 단계와, 제2오버레이 구조물(20)의 이미지를 획득하는 단계와, 이들 이미지의 결합 이미지를 획득하는 단계를 포함할 수 있다.Obtaining an image of the overlay mark 100 may include obtaining an image of the first overlay structure 10, acquiring an image of the second overlay structure 20, Step < / RTI >

제1오버레이 구조물(10)과 제2오버레이 구조물(20)이 서로 다른 층에 형성되어 있는 경우에는 서로 다른 광원을 사용하여 이미지를 획득할 수 있다. 이전 공정에서 형성된 제2오버레이 구조물(20)은 후속 공정에서 형성된 패턴 층에 의해서 덮이므로, 후속 공정에서 형성된 패턴 층을 통과할 수 있는 파장의 빛을 이용하여 이미지를 획득하는 것이 바람직하다.If the first overlay structure 10 and the second overlay structure 20 are formed on different layers, an image can be obtained using different light sources. Since the second overlay structure 20 formed in the previous process is covered by the pattern layer formed in the subsequent process, it is preferable to obtain the image using the light of the wavelength capable of passing through the pattern layer formed in the subsequent process.

오버레이 마크(100)의 이미지를 분석하는 단계는 획득된 결합 이미지에서 제1오버레이 구조물(10)의 중심과 제2오버레이 구조물(20)의 중심의 오프셋을 측정하는 단계일 수 있다. 또한, 제2오버레이 구조물(20)의 중심과 제1오버레이 구조물(10)의 내측 가장자리에 대응하는 선들 사이의 거리를 측정하는 단계일 수도 있다.Analyzing the image of the overlay mark 100 may be a step of measuring the offset of the center of the first overlay structure 10 and the center of the second overlay structure 20 in the obtained combined image. It may also be a step of measuring the distance between the center of the second overlay structure 20 and the lines corresponding to the inner edge of the first overlay structure 10.

이하에서는 도 1에 도시된, 오버레이 마크(100)를 이용한 반도체 소자의 제조방법을 설명한다. 오버레이 마크(100)를 이용한 반도체 소자의 제조방법은 오버레이 마크(100)를 형성하는 단계로 시작된다. 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성함과 동시에 오버레이 마크(100)를 형성한다.Hereinafter, a method of manufacturing a semiconductor device using the overlay mark 100 shown in FIG. 1 will be described. The method of manufacturing a semiconductor device using the overlay mark 100 starts with the step of forming the overlay mark 100. The overlay marks 100 are formed while forming two patterns formed separately on two consecutive pattern layers or one pattern layer.

다음으로, 오버레이 마크(100)를 이용하여 오버레이 값을 측정한다. 오버레이 값을 측정하는 단계는 상술한 오버레이 계측 방법과 같다.Next, the overlay mark 100 is used to measure the overlay value. The step of measuring the overlay value is the same as the above-described overlay measurement method.

마지막으로, 측정된 오버레이 값을 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성하기 위한 공정제어에 이용한다. 즉, 도출된 오버레이를 공정제어에 활용하여 연속하는 패턴 층 또는 두 개의 패턴이 정해진 위치에 형성되도록 한다.Finally, the measured overlay value is used for process control to form two successive pattern layers or two patterns formed separately on one pattern layer. That is, the derived overlay is utilized for process control so that a continuous pattern layer or two patterns are formed at predetermined positions.

이상에서 설명된 실시예들은 본 발명의 바람직한 실시예들을 설명한 것에 불과하고, 본 발명의 권리범위는 설명된 실시예들에 한정되는 것은 아니며, 본 발명의 기술적 사상과 특허청구범위내에서 이 분야의 당업자에 의하여 다양한 변경, 변형 또는 치환이 가능할 것이며, 그와 같은 실시예들은 본 발명의 범위에 속하는 것으로 이해되어야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It will be understood by those skilled in the art that various changes, modifications, or substitutions will be possible, and that these embodiments are within the scope of the present invention.

100: 오버레이 마크
10: 제1오버레이 구조물
20: 제2오버레이 구조물
22: 제1영역
24: 제2영역
221, 222, 223: 제3바
241, 242, 243: 제4바
311, 312, 313, 321, 322, 323, 331, 332, 333: 서브 바
411, 412, 413, 421, 422, 423, 431, 432, 433: 서브 바
341, 342, 343, 351, 352, 353, 361, 362, 363: 세그먼트 바
441, 442, 443, 451, 452, 453, 461, 462, 463: 세그먼트 바100: overlay mark
10: first overlay structure
20: second overlay structure
22: first region
24: second region
221, 222, 223: the third bar
241, 242, 243: fourth bar
311, 312, 313, 321, 322, 323, 331, 332, 333:
411, 412, 413, 421, 422, 423, 431, 432, 433:
341, 342, 343, 351, 352, 353, 361, 362, 363:
441, 442, 443, 451, 452, 453, 461, 462, 463:

Claims (8)

두 개의 연속하는 패턴 층 또는 하나의 층에 따로 형성된 두 개 이상의 패턴 간의 상대적 엇갈림을 결정하는 오버레이 마크로서,
서로 마주보며, 제1방향으로 연장된 한 쌍의 제1바들과, 서로 마주보며 상기 제1방향과 직교하는 제2방향으로 연장된 한 쌍의 제2바들을 포함하는 제1 오버레이 구조물과,
상기 제1바들과 나란한 복수 쌍의 제3바들과, 상기 제2바들과 나란한 복수 쌍의 제4바들을 포함하며, 인접하는 제3바들 사이의 간격이 서로 다르고, 인접하는 제4바들 사이의 간격이 서로 다른 제2 오버레이 구조물을 포함하며,
상기 제3바들과 상기 제4바들은 각각 길이방향을 따라서 복수의 서브 바들로 분할되며, 상기 복수의 서브 바들은 같은 층에 형성되며,
상기 복수의 서브 바들은 폭이 서로 다른 적어도 두 개의 서브 바들을 포함하고,
상기 서브 바들은 각각 폭 방향을 따라서 복수의 세그먼트 바들로 분할되며,
인접하는 상기 서브 바들은 서로 다른 수의 세그먼트 바들로 분할되는 오버레이 마크.An overlay mark for determining a relative stagger between two or more successive pattern layers or two or more patterns formed separately in one layer,
A first overlay structure including a pair of first bars facing each other and extending in a first direction and a pair of second bars facing each other and extending in a second direction orthogonal to the first direction,
A plurality of third bars arranged in parallel with the first bars and a plurality of fourth bars arranged in parallel with the second bars, wherein the intervals between the adjacent third bars are different from each other, and the interval between the adjacent fourth bars And a second overlay structure,
The third bars and the fourth bars are each divided into a plurality of sub bars along a longitudinal direction, the plurality of sub bars are formed in the same layer,
The plurality of sub bars including at least two sub bars having different widths,
The sub bars are each divided into a plurality of segment bars along the width direction,
Wherein the adjacent sub bars are divided into different number of segment bars. 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 제3바들과 제4바들은 바깥쪽에 배치될수록 길이가 길어지는 오버레이 마크.The method according to claim 1,
And the third bars and the fourth bars are longer in length as they are disposed on the outside. 반도체 소자의 제조방법에 있어서,
두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성함과 동시에 오버레이 마크를 형성하는 단계와,
상기 오버레이 마크를 이용하여 오버레이 값을 측정하는 단계와,
측정된 오버레이 값을 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성하기 위한 공정제어에 이용하는 단계를 포함하며,
상기 오버레이 마크는 청구항 1항 또는 6항에 기재된 오버레이 마크인 것 특징으로 하는 반도체 소자의 제조방법.A method of manufacturing a semiconductor device,
Forming two overlay marks simultaneously with forming two patterns formed separately on two successive pattern layers or one pattern layer;
Measuring an overlay value using the overlay mark;
Using the measured overlay value for process control to form two successive pattern layers or two patterns formed separately in one pattern layer,
Wherein the overlay mark is an overlay mark according to claim 1 or claim 6. 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴 사이의 오버레이를 측정하는 방법으로서,
두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성함과 동시에 형성된 오버레이 마크의 이미지를 획득하는 단계와,
상기 오버레이 마크의 이미지를 분석하는 단계를 포함하며,
상기 오버레이 마크는 청구항 1항 또는 6항에 기재된 오버레이 마크인 것 특징으로 하는 오버레이 측정방법.A method for measuring an overlay between two successive pattern layers or two patterns formed separately on one pattern layer,
Forming two patterns formed separately on two successive pattern layers or one pattern layer and acquiring an image of overlay marks formed at the same time,
And analyzing the image of the overlay mark,
Wherein the overlay mark is the overlay mark according to claim 1 or 6.
KR1020160061643A 2016-05-19 2016-05-19 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark KR101665569B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160061643A KR101665569B1 (en) 2016-05-19 2016-05-19 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
CN201680007966.5A CN108351595B (en) 2016-05-19 2016-10-14 Alignment mark, alignment measurement method and manufacturing method for semiconductor device using it
PCT/KR2016/011584 WO2017200159A1 (en) 2016-05-19 2016-10-14 Overlay mark, and overlay measurement method and semiconductor device manufacturing method using same
TW105133791A TWI600134B (en) 2016-05-19 2016-10-20 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
JP2016209326A JP6063602B1 (en) 2016-05-19 2016-10-26 Overlay mark, overlay measurement method using the same, and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160061643A KR101665569B1 (en) 2016-05-19 2016-05-19 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark

Publications (1)

Publication Number Publication Date
KR101665569B1 true KR101665569B1 (en) 2016-10-12

Family

ID=57173304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160061643A KR101665569B1 (en) 2016-05-19 2016-05-19 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark

Country Status (5)

Country Link
JP (1) JP6063602B1 (en)
KR (1) KR101665569B1 (en)
CN (1) CN108351595B (en)
TW (1) TWI600134B (en)
WO (1) WO2017200159A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101906098B1 (en) 2018-01-12 2018-10-10 (주)오로스 테크놀로지 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR102440758B1 (en) * 2021-08-17 2022-09-06 (주)오로스 테크놀로지 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR102460132B1 (en) * 2022-07-19 2022-10-31 (주)오로스 테크놀로지 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695087B (en) * 2020-12-30 2024-05-24 科磊股份有限公司 Method and system for manufacturing integrated circuit
JP2022147419A (en) 2021-03-23 2022-10-06 キオクシア株式会社 Template, workpiece, and alignment method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070098029A (en) * 2006-03-30 2007-10-05 삼성전자주식회사 Semiconductor integrated circuit device
JP2008277754A (en) * 2007-03-01 2008-11-13 Asml Netherlands Bv Inspection method, device manufacturing method, inspection apparatus, substrate, mask, lithography apparatus, and lithography cell
JP2011119646A (en) * 2009-12-04 2011-06-16 Taiwan Semiconductor Manufacturing Co Ltd Method and apparatus of providing overlay
JP5180419B2 (en) 2000-08-30 2013-04-10 ケーエルエー−テンカー・コーポレーション Overlay mark, overlay mark design method and overlay measurement method
KR20140096331A (en) * 2011-11-01 2014-08-05 케이엘에이-텐코 코포레이션 Overlay target geometry for measuring multiple pitches

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189443A (en) * 1996-11-07 1998-07-21 Nikon Corp Mark for position detection, method and apparatus for detection of mark, and exposure device
JP3248580B2 (en) * 1999-02-16 2002-01-21 日本電気株式会社 Registration accuracy measurement mark and registration accuracy measurement method
TW588414B (en) * 2000-06-08 2004-05-21 Toshiba Corp Alignment method, overlap inspecting method and mask
JP2003224049A (en) * 2002-01-29 2003-08-08 Sony Corp Displacement inspection mark and photomask
JP2003234272A (en) * 2002-02-07 2003-08-22 Sanyo Electric Co Ltd Semiconductor apparatus and its manufacturing method
JP2004134474A (en) * 2002-10-09 2004-04-30 Nikon Corp Method for inspecting position detector, position detector, aligner, and aligning method
US7180593B2 (en) * 2003-11-05 2007-02-20 Macronix International Co., Ltd. Overlay mark for aligning different layers on a semiconductor wafer
KR20070038301A (en) * 2005-10-05 2007-04-10 주식회사 하이닉스반도체 Mark for measuring overlay
JP2007324371A (en) * 2006-06-01 2007-12-13 Ebara Corp Overlay mark for overlay inspection and mark for lens aberration investigation
KR101067860B1 (en) * 2008-12-22 2011-09-27 주식회사 하이닉스반도체 Multi overlay mark and method for forming the same
CN101581889B (en) * 2009-01-15 2014-05-21 上海微电子装备有限公司 Alignment mark, alignment system and alignment method for photomask processor
US8502324B2 (en) * 2009-10-19 2013-08-06 Freescale Semiconductor, Inc. Semiconductor wafer having scribe lane alignment marks for reducing crack propagation
US8736084B2 (en) * 2011-12-08 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for E-beam in-chip overlay mark
CN104078446B (en) * 2013-03-27 2016-12-07 中芯国际集成电路制造(上海)有限公司 Bonding alignment mark and the method calculating side-play amount
KR101564312B1 (en) * 2015-07-07 2015-10-29 (주)오로스 테크놀로지 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5180419B2 (en) 2000-08-30 2013-04-10 ケーエルエー−テンカー・コーポレーション Overlay mark, overlay mark design method and overlay measurement method
KR20070098029A (en) * 2006-03-30 2007-10-05 삼성전자주식회사 Semiconductor integrated circuit device
JP2008277754A (en) * 2007-03-01 2008-11-13 Asml Netherlands Bv Inspection method, device manufacturing method, inspection apparatus, substrate, mask, lithography apparatus, and lithography cell
JP2011119646A (en) * 2009-12-04 2011-06-16 Taiwan Semiconductor Manufacturing Co Ltd Method and apparatus of providing overlay
KR20140096331A (en) * 2011-11-01 2014-08-05 케이엘에이-텐코 코포레이션 Overlay target geometry for measuring multiple pitches

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101906098B1 (en) 2018-01-12 2018-10-10 (주)오로스 테크놀로지 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
WO2019139390A1 (en) * 2018-01-12 2019-07-18 (주)오로스 테크놀로지 Overlay mark, and overlay measurement method and semiconductor device manufacturing method which use same
KR102440758B1 (en) * 2021-08-17 2022-09-06 (주)오로스 테크놀로지 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
US11604421B1 (en) 2021-08-17 2023-03-14 Auros Technology, Inc. Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR102460132B1 (en) * 2022-07-19 2022-10-31 (주)오로스 테크놀로지 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark

Also Published As

Publication number Publication date
WO2017200159A1 (en) 2017-11-23
TW201742230A (en) 2017-12-01
JP2017207727A (en) 2017-11-24
TWI600134B (en) 2017-09-21
CN108351595B (en) 2019-02-19
JP6063602B1 (en) 2017-01-18
CN108351595A (en) 2018-07-31

Similar Documents

Publication Publication Date Title
KR101665569B1 (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
US9316925B2 (en) Methods for monitoring source symmetry of photolithography systems
KR101906098B1 (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR101564312B1 (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
US11604421B1 (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
US9176396B2 (en) Overlay sampling methodology
US8361683B2 (en) Multi-layer chip overlay target and measurement
KR101714616B1 (en) Method for measuring overlay between three layers
CN114578662A (en) Overlay mark
KR102019538B1 (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
KR100217898B1 (en) Photo mask
KR20090076141A (en) Align overlay integrated mark
KR20230003846A (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR102617622B1 (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR0172287B1 (en) Focusing measurement of exposure apparatus and reiteration accuracy by detecting mark
KR20230003843A (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR20080096297A (en) Overlay mark of semiconductor devices
KR20240126587A (en) Overlay Mark for Image Based Overlay Measurement, Overlay Measurement Method, Overlay Measurement Device, and Semiconductor Device Manufacturing Method Using the Same
KR0149221B1 (en) Photo mask for fabricating semiconductor
KR100724189B1 (en) Overlay mark of a semiconductor device
CN101097410A (en) Method of detecting displacement of exposure position marks
KR20240058416A (en) Overlay Mark for Image Based Overlay Measurement, Overlay Measurement Method, Overlay Measurement Device, and Semiconductor Device Manufacturing Method Using the Same
KR20230003842A (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR20090071740A (en) Method for measuring alignment marks

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191007

Year of fee payment: 4