Nothing Special   »   [go: up one dir, main page]

KR101409113B1 - 코어리스 패키지를 갖는 기능화된 캐리어 구조체 형성 방법 - Google Patents

코어리스 패키지를 갖는 기능화된 캐리어 구조체 형성 방법 Download PDF

Info

Publication number
KR101409113B1
KR101409113B1 KR1020127025347A KR20127025347A KR101409113B1 KR 101409113 B1 KR101409113 B1 KR 101409113B1 KR 1020127025347 A KR1020127025347 A KR 1020127025347A KR 20127025347 A KR20127025347 A KR 20127025347A KR 101409113 B1 KR101409113 B1 KR 101409113B1
Authority
KR
South Korea
Prior art keywords
die
carrier material
layer
carrier
coreless substrate
Prior art date
Application number
KR1020127025347A
Other languages
English (en)
Other versions
KR20120134133A (ko
Inventor
라비 케이 날라
하미드 알 아지미
존 에스 구제크
자비에르 소토 곤잘레스
드류 더블유 델라니
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20120134133A publication Critical patent/KR20120134133A/ko
Application granted granted Critical
Publication of KR101409113B1 publication Critical patent/KR101409113B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1206—Inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

마이크로전자 패키지 구조체를 형성하는 방법 및 이에 따라 형성된 관련 구조체가 설명된다. 이들 방법은 캐리어 재료에 다이를 부착하는 단계 - 캐리어 재료는 에칭 정지층에 의해 분리되는 상부층 및 바닥층을 포함함 - 와, 다이에 인접하여 유전체 재료를 형성하는 단계와, 유전체 재료 위에 층을 구축함으로써 코어리스 기판을 형성하는 단계와, 그 후 캐리어 재료의 바닥층으로부터 캐리어 재료 상부층 및 에칭 정지층을 제거하는 단계를 포함할 수 있다.

Description

코어리스 패키지를 갖는 기능화된 캐리어 구조체 형성 방법{FORMING FUNCTIONALIZED CARRIER STRUCTURES WITH CORELESS PACKAGES}
본 발명은 코어리스 패키지를 갖는 기능화된 캐리어 구조체의 형성에 관한 것이다.
높은 프로세서 성능을 위해 반도체 기술이 발전함에 따라, 패키징 구조체의 발전은 코어리스 범프리스 빌드업 층(BBUL-C) 패키지 구조체 및 다른 그러한 어셈블리를 포함할 수 있다. BBUL-C 패키지를 위한 현재 프로세스 흐름은 동박(copper foil)으로 씌워진 임시 코어/캐리어 상에 기판을 구축하는 것을 포함하는데, 동박은 패키지가 코어로부터 분리된 후 에칭된다.
본 명세서는 본 발명의 임의의 실시예를 특별히 지적하고 그에 대해 분명히 청구하고 있지만, 본 발명의 이점은, 첨부 도면과 함께 보는 경우에 본 발명의 다음과 같은 설명으로부터 더 쉽게 확인될 수 있다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 구조체를 형성하는 방법을 나타내는 도면,
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 구조체를 형성하는 방법을 나타내는 도면,
도 3은 본 발명의 일 실시예에 따른 시스템을 나타내는 도면이다.
다음의 상세한 설명에서, 방법이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면이 참조된다. 이들 실시예는 당업자가 실시예를 실시하게 할 수 있도록 충분히 자세하게 설명된다. 상이하지만 다양한 실시예가 반드시 상호 배타적인 것은 아닌 것이 이해될 것이다. 예컨대, 일 실시예와 연관되어 여기에 설명된 특정 특징, 구조체 또는 특성은 실시예의 정신 및 범위로부터 벗어나지 않고 다른 실시예 내에서 구현될 수 있다. 부가하여, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배열은 본 실시예의 정신 및 범위에서 벗어나지 않고 수정될 수 있다. 따라서, 다음의 상세한 설명은 제한적인 관점에서 이루어진 것이 아니고, 실시예의 범위는 첨부된 청구범위에 의해서만 정의되고, 청구항의 자격이 주어지는 등가의 전체 범위와 함께 적절히 해석된다. 도면에서, 유사한 참조부호는 여러 관점을 통해 동일하거나 유사한 기능을 가리킨다.
패키지 구조체 등의 마이크로전자 구조체를 형성 및 이용하는 방법 및 관련 구조체가 설명된다. 이들 방법은 캐리어 재료에 다이를 부착하는 단계 - 캐리어 재료는 에칭 정지층에 의해 분리되는 상부층과 바닥층을 포함함 -와, 다이에 인접한 유전체 재료를 형성하는 단계와, 유전체 재료 위에 층을 구축하는 것에 의해 코어리스 기판을 형성하는 단계와, 그 후 바닥층 캐리어 재료로부터 상부층 캐리어 재료와 에칭 정지층을 제거하는 단계를 포함할 수 있다. 실시예의 방법은, 예컨대, EMI 차폐, 보강재(stiffener), 히트 스프레더, 인덕터, 팝(PoP) 랜드 구조체 등의 기능화된 캐리어 구조체를 생성하도록 캐리어 재료의 기능화를 가능하게 한다.
도 1a 내지 도 1h는, 예컨대, 패키지 구조체 등의 마이크로전자 구조체를 형성하는 방법의 실시예를 도시한다. 도 1a는 캐리어 재료(100, 100')를 도시한다. 일 실시예에서, 캐리어 재료(100)는 마이크로전자 다이 캐리어 등의 캐리어로서 기능할 수 있는 다층 동박을 포함할 수 있다. 다른 실시예에서, 캐리어 재료는 임의의 적당한 도전성의 캐리어 재료(100)를 포함할 수 있다. 일 실시예에서, 캐리어 재료(100)는 도시된 바와 같은 상부층(100)과 바닥층(100')의 2개의 층을 포함할 수 있지만, 다른 실시예에서는 하나의 층 또는 2개의 층보다 많은 층을 포함할 수 있다.
일 실시예에서, 캐리어 재료(100)는, 예컨대, 얇은 에칭 배리어(정지) 층(102)에 의해 분리될 수 있는, 구리에 한정되지 않는 2층 도전성 재료를 포함할 수 있다. 일 실시예에서, 에칭 정지층(102)은, 예컨대, 니켈 등의 재료를 포함할 수 있지만, 캐리어 층간의 에칭의 정지를 용이하게 하는 에칭 정지층을 포함하도록 기능할 수 있는 임의의 그러한 재료를 포함할 수 있다. 일 실시예에서, 에칭 정지층(102)은, 예컨대, 특히 에칭 프로세스 중에 캐비티(104)(도 1b)의 형성을 돕도록 기능할 수 있다. 일 실시예에서, 바닥 캐리어 재료층(100')의 두께(103)는 후속 조립 단계에서 캐리어 재료(100')에 내장될 다이의 두께 및 내장된 깊이에 의해 나타낼 수 있다.
캐비티(104)는 바닥 캐리어 재료층(100')의 일부를 제거하는 것 등에 의해 캐리어 재료의 하나의 층에 형성될 수 있다. 캐비티(104)는 당업계에 공지되어 있는 바와 같은, 에칭 프로세스 등의 임의의 적절한 제거 프로세스를 이용하여 형성될 수 있다. 예컨대, 마스킹 재료는 바닥 캐리어 재료층(100') 위에 적층될 수 있고, 캐리어 재료(100')는 캐비티(104)를 형성하도록 패터닝될 수 있고, 후속하여 다이가 그 안에 배치될 수 있다. 캐리어 재료층(100, 100')간의 에칭 정지층(102)은 캐비티(104) 형성을 위한 에칭 정지를 제공할 수 있고, 다이를 배치하기 위한 평평한 표면을 정의할 수 있다. 형성된 캐비티(104)는 바닥 부분(101), 각진 부분(105), 상단 부분(107)을 포함할 수 있고, 상단 부분은 에칭 정지층(102)의 일부를 포함한다.
다른 실시예에서, 캐비티(104)가 형성될 수 있고, 캐리어 재료(100)의 바닥 부분은 도 1c에서와 같이 실질적으로 평평하게 남아있을 수 있다. 일 실시예에서, 예컨대, 마이크로전자 다이(106) 등의 다이가 캐비티(104) 내에 부착될 수 있다(도 1c). 일 실시예에서, 다이(106)는 얇은 다이(106)를 포함할 수 있고, 대략 150 미크론 이하의 두께를 포함할 수 있다. 일 실시예에서, 다이(106)는 캐비티(104)의 상단 부분(107)에 부착될 수 있다. 일 실시예에서, 다이(106)는 적어도 하나의 측벽(108), 이면(111) 및 활성면(112)을 포함할 수 있다. 일 실시예에서, 다이(106)의 이면(111)은 캐비티(104) 내의 에칭 정지층(102)의 일부에 직접 배치될 수 있다. 일부의 경우, 캐리어 재료(100')의 캐비티(104)에 다이(106)를 부착하기 위해 접착 필름(도시되지 않음) 및/또는 부착 공정이 이용될 수 있다. 일 실시예에서, 구리 등의 캐리어 재료는 다이(106)의 부착에 도움이 되도록 거칠게 될 수 있다.
일 실시예에서, 접착 필름은, 예컨대, 마킹을 위한 표면을 제공하기 위해, 및/또는 다이(106)내에 발생할 수 있는 임의의 왜곡을 관리하기 위해, 다이(106)의 이면(111)을 보호하도록 최종 패키지의 영구적 부분으로서 사용될 수 있다. 일 실시예에서, 접착 필름은 배치 이전에 다이(106)의 이면(111)에 적용될 수 있는 이면 필름(DBF)을 포함할 수 있다. DBF는, 예컨대, 마이크로채널 히트 스프레더 등의 히트 스프레더 장치에 연속적으로 접속되는 경우 도전성을 향상시키기 위해 금속 입자(예컨대, 구리 또는 은)로 충전될 수 있다.
유전체 재료(110)는 캐리어 재료(100') 위에, 캐리어 재료(100')의 캐비티(104) 내에 있는 다이(106)에 인접하여 형성될 수 있다(도 1d). 일 실시예에서, 유전체 재료(110)는 예컨대, 적층 프로세스에 의해 형성될 수 있다. 유전체 재료(110)는 캐비티(104)의 바닥 부분(101), 캐비티(104)의 각진 부분(105), 및 다이(106)를 둘러싸는 캐리어 재료(100')의 캐비티(104)의 상단 부분(107)의 일부에 형성될 수 있다. 유전체 재료(110)는 후속하는 빌드업 프로세스를 위한 동등한 평면을 제공할 수 있다. 일 실시예에서, 캐리어 재료(100')는 유전체 재료(110)에 대한 접착을 돕기 위해 적층 전에 거칠게 될 수 있다.
일 실시예에서, 비아(113)는 다이(106)의 다이 영역에서의 유전체 재료(110)에 형성될 수 있고, 여기서 예컨대, 구리 다이 패드 등의 다이 패드는 다이(106)의 활성면(112)에 노출될 수 있다(도 1e). 일 실시예에서, 반가산 프로세스(semi-additive process, SAP)는 다이(106)의 다이 패드 위에 다이 패드 상호접속 구조체(112)를 형성하는 데 이용될 수 있고, 제 1 금속층(114)은 다이(106)에 인접한 유전체 재료(110)에 형성될 수 있다(도 1f). 그 후, 예컨대, 표준 기판 SAP 빌드업 프로세싱을 이용하여 후속 층이 형성될 수 있고, 여기서, 빌드업 프로세스를 이용함으로써 코어리스 패키지 구조체(120)의 코어리스 기판 부분(116)을 형성하기 위해 추가의 유전체 층(110') 및 금속화층(114')이 서로의 위에 형성될 수 있다(도 1g). 일 실시예에서, 코어리스 패키지 구조체(120)는 BBUL 코어리스 패키지 구조체(120)를 포함할 수 있고, 다이(106)는 코어리스 패키지(120)에 완전히 내장될 수 있고, 여기서 완전히 내장된다는 것은 다이(106)가 캐비티(104) 없이 층(110')에 직접 부착되는 프로세스를 의미한다.
일 실시예에서, 빌드업이 완료되면, 상부 캐리어 재료(100) 및 에칭 정지층(102)이 제거될 수 있고, 코어리스 패키지 구조체(120)에 부착되는 바닥 캐리어 재료(100')를 노출시킨다(도 1h). 일부의 경우, 캐리어 재료(100')는 장래의 산화를 줄이기 위해 화학적으로 처리될 수 있다. 일 실시예에서, 바닥 캐리어 재료(100')는 적어도 하나의 기능화된 캐리어 구조체(100')를 형성하도록 패터닝될 수 있다. 일 실시예에서, 기능화된 캐리어 구조체(100')는 코어리스 패키지 구조체(120)의 깊이(122) 내에 배치될 수 있다. 기능화된 캐리어 구조체(100')는 여러가지 기능을 제공하도록 형성될 수 있다. 예컨대, 일 실시예에서, 코어리스 패키지(120) 위/내에 유지되는 캐리어 구조체(100')가 보강재(100')로서 기능할 수 있다. 일부의 경우, 코어리스 기판 부분(116)은 외적으로 임의의 추가적인 미세한 접착제를 부착하지 않고 보강재/기능화된 캐리어 구조체(100')에 직접 구축될 수 있다. 일 실시예에서, 코어리스 패키지 구조체(120)는 패키지 구조체(120)에 부착될 수 있는, 볼 그리드 어레이(BGA) 볼 등의 상호접속 구조체(125)를 더 포함할 수 있다.
일 실시예에서, 알맞은 재료 특성을 적용함으로써, 다이(106) 주위에서의 (일부의 경우, 구리 링을 포함할 수 있는) 캐리어 재료(100')의 존재는 코어리스 패키지 구조체(120)의 왜곡을 완화할 수 있다. 일부 종래의 코어리스 BBUL 패키지 구조체에서, 매우 작은 폼팩터(~12x12㎜) 제품이 사용될 수 있다. 추후 포장 제조의 보강재 부착은 패키지에 대한 비용을 추가할 것이기 때문에, 더 큰 폼팩터 제품은 추가적인 추후 포장 비용을 부가하지 않는, BBUL 패키지 구조체(120)에 보강재(100')의 부가에 의해 이익을 얻을 것이다. 따라서, 여기서의 실시예의 보강재는 이 기술을, 예컨대, 칩셋, 낮은 z-높이 모바일 CPU 등의, 비용에 더 민감한 시장/구조체로 확장 가능하게 한다. 다른 실시예에서, 캐리어 재료(100')는 히트 스프레더의 형성, EMI(electro magnetic interference) 차폐 등에 한정되지 않는 등, 여러가지 추가 기능을 제공하도록 기능화/형성될 수 있다. 일 실시예에서, 적어도 하나의 기능화된 캐리어 구조체(100')의 상부 표면(115)은 코어리스 범프리스 빌드업 패키지(120)의 상부 표면(113)과 같은 평면에 있고, 다이(106)의 이면(111)과 같은 평면에 있다.
다른 실시예에서, 반가산 프로세스는 다이(206)의 다이 패드 위의 다이 패드 상호접속 구조체(212)를 형성하는 데 사용될 수 있고, 제 1 금속층(214)은 다이(206)에 인접하는 유전체 재료(210) 위에 형성될 수 있다(도 2a). 비아(215)는 바닥 캐리어 재료층(200')에 접속되도록 다이 영역(210) 바깥쪽(비 다이 영역)에 형성될 수 있고, 에칭 정지층(202)은 바닥 캐리어 재료층(200')에 배치될 수 있고, 상부 캐리어 재료층(200)은 에칭 정지층(202)에 배치될 수 있다(도 2a).
그 후 후속 층은 패키지(220)의 나머지를 형성하기 위해 표준 기판 SAP 빌드업 방법을 이용하여 형성될 수 있고, 추가의 유전체 층(210') 및 금속화층(214')은 빌드업 프로세스를 이용하여 코어리스 패키지 구조체(220)의 코어리스 기판 부분(216)을 형성하기 위해 서로의 위에 형성될 수 있다(도 2b). 일 실시예에서, 코어리스 패키지 구조체(220)는 BBUL 코어리스 패키지 구조체(220)를 포함할 수 있다. 일 실시예에서, 상부 캐리어 재료층(200) 및 에칭 정지층(202)이 제거될 수 있다(도 2c). 그 후 바닥 캐리어 재료층(200')이 인덕터 구조체(201)를 형성하기 위해 패터닝될 수 있다. 일 실시예에서, 건식 필름이 바닥 캐리어 재료층(200') 위에 적층될 수 있고, 그 후 인덕터 구조체(201)를 형성하기 위해 감법 패터닝이 행해질 수 있다. 일부의 경우, 기계적, 환경적 손상으로부터 인덕터 구조체(201)를 보호하기 위해 추가의 화학적 처리 및 에폭시 수지의 오버몰딩이 행해질 수 있다.
도 2d는 다이(206)의 양쪽에 도시되는 나선형 인덕터 구조체(201)의 상면도를 나타내고, 이들을 패키지(220)에 전기적으로 접속하기 위해 시작점 및 종료점 아래에 비아를 갖는다(비아는 도시되지 않음). 다른 실시예에서, 상부 캐리어 재료층(200) 및 에칭 정지층(202)이 제거된 후, 다이(206)에 인접한 PoP(Package on Package) 랜드 구조체(203)를 형성하기 위해 바닥 캐리어 재료층(200')이 패터닝될 수 있다. 일 실시예에서, 바닥 캐리어 재료층(200')에 건식 필름이 적층될 수 있고, PoP 구조체(203)를 형성하기 위해 감법 패터닝이 수행될 수 있다.
일부의 경우, PoP 구조체(203)의 상부에 원하는 표면 마감을 형성하기 위해 추가의 처리가 수행될 수 있다. 본 실시예의 이점은, PoP 패드(203)의 상부 표면(231)이 다이(206)의 상부 표면(이면)(230)과 같은 높이/같은 평면에 있다는 것이며, 이는 개선된 Z-높이를 제공하고 코어리스 패키지 구조체(220)에 또 다른 패키지를 부착하는 능력을 제공한다.
도 3은 본 발명의 일 실시예에 따른 컴퓨터 시스템을 도시한다. 일부의 실시예에서, 시스템(300)은 프로세서(310), 메모리 장치(320), 메모리 제어기(330), 그래픽 제어기(340), 입력 및 출력(I/O) 제어기(350), 디스플레이(352), 키보드(354), 포인팅 장치(356) 및 주변 장치(358)를 포함하고, 이들 모두는 버스(360)를 통해 서로 통신 가능하게 연결될 수 있다. 프로세서(310)는 범용 프로세서 또는 주문형 반도체(ASIC)일 수 있다. I/O 제어기(350)는 유선 또는 무선 통신을 위한 통신 모듈을 포함할 수 있다. 메모리 장치(320)는 동적 랜덤 액세스 메모리(DRAM) 장치, 정적 랜덤 액세스 메모리(SRAM) 장치, 플래시 메모리 장치 또는 이들 메모리 장치의 조합일 수 있다. 따라서, 일부 실시예에서, 시스템(300)의 메모리 장치(320)는 DRAM 장치를 포함할 필요가 없다.
시스템(300)에 도시된 하나 이상의 구성요소가 포함될 수 있고 또는, 예컨대, 도 1h, 도 2c 및 도 2e의 기능화된 캐리어 재료를 포함하는 패키지 구조체 등의 하나 이상의 집적 회로 패키지를 포함할 수 있다. 예컨대, 프로세서(310), 또는 메모리 장치(320) 또는 I/O 제어기(350)의 적어도 일부 또는 이들 구성요소의 조합이, 여러가지 실시예에서 설명된, 여기 제시된 여러가지 기능화된 캐리어 재료 구조체 등의 구조체의 적어도 하나의 실시예를 포함하는 집적 회로 패키지에 포함될 수 있다.
이들 요소는 종래에 공지된 그들의 종래의 기능을 수행한다. 특히, 메모리 장치(320)는, 일부의 경우, 본 발명의 실시예에 따라 패키지 구조체를 형성하기 위한 방법을 위해 실행 가능한 명령에 대한 장기 저장을 제공하기 위해 사용될 수 있고, 다른 실시예에서는, 프로세서(310)에 의한 실행중에 본 발명의 실시예에 따른 패키지 구조체를 형성하는 방법의 실행 가능한 명령을 더 짧은 기간 단위로 저장하는 데 사용될 수 있다. 부가하여, 명령은 저장될 수 있고, 또는 예컨대, 컴팩트 디스크 판독전용 메모리(CD-ROM), 디지털 다기능 디스크(DVD), 플로피 디스크, 반송파 및/또는 다른 전파 신호 등의, 시스템과 통신가능하게 연결된 기계 액세스가능한 매체와 연관될 수 있다. 일 실시예에서, 메모리 장치(320)는 실행을 위해 실행 가능한 명령을 프로세서(310)에 공급할 수 있다.
시스템(300)은 컴퓨터(예컨대, 데스크탑, 랩탑, 휴대형, 서버, 웹어플라이언스, 라우터 등), 무선 통신 장치(예컨대, 휴대전화, 무선 전화, 호출기, 개인휴대단말기 등), 컴퓨터 관련 주변장치(예컨대, 프린터, 스캐너, 모니터 등), 엔터테인먼트 장치(예컨대, 텔레비전, 라디오, 스테레오, 테이프 및 컴팩트디스크 플레이어, 비디오 카세트 레코더, 캠코더, 디지털 카메라, MP3(Motion Picture Experts Group, Audio Layer3) 플레이어, 비디오 게임, 시계 등) 등을 포함할 수 있다.
실시예의 이점은 현재 패키지 구조체에 비해 대략 절반의 비용으로 칩(SoC) 프로세서에 미래의 모바일/휴대형 시스템에 대한 디자인 요건을 충족할 수 있는 새로운 패키지 구조체를 가능하게 한다. 여러가지 실시예는 추후 패키지 제조 비용의 추가 없이 왜곡 개선 보강재, EMI 차폐, 인덕터 구조체, PoP 랜드 구조체 및 히트 스프레더 구조체의 추가를 가능하게 한다. 여러가지 실시예의 PoP 랜드 구조체는 패키지의 다이 두께를 차지하는 인터포저에 대한 필요없이 형성된다는 추가의 이점을 갖는다.
코어리스 BBUL 패키지의 종래 기술의 처리 흐름은 일반적으로 동박으로 씌워진 임시 코어/캐리어 상의 기판의 구축을 포함하는데, 동박은 패키지가 코어로부터 분리된 후에 에칭된다. 여기서의 실시예는 히트 스프레더, 왜곡 개선, RF 구성요소에 대한 EMI(electromagnetic interference) 차폐, POP 애플리케이션에 대한 패드 생성 등에 이용되는 캐리어 상의 캐리어 재료/동박을 기능화하고, 따라서 비용을 절감하고 스루풋을 증가시키는 방법을 포함한다.
상기 설명은 본 발명의 방법에 사용될 수 있는 임의의 단계 및 재료를 특정하였지만, 당업자는 많은 수정 및 대체가 이루어질 수 있음을 알 것이다. 따라서, 모든 그러한 수정, 변경, 대체 및 부가가 첨부된 청구범위에 의해 정의되는 본 발명의 사상 및 범위 내에 포함되도록 간주되는 것이 의도된다. 부가하여, 패키지 구조체 등의 여러가지 마이크로전자 구조체는 당업계에 공지되어 있는 것이 이해될 것이다. 따라서, 여기에 제공된 도면은 본 발명의 실시에 관한 예시적 마이크로 전자 장치의 일부만을 도시한다. 그러므로 본 발명은 여기에 설명된 구조체에 한정되는 것이 아니다.

Claims (30)

  1. 캐리어 재료 내에 캐비티(cavity)를 형성하는 단계 - 상기 캐리어 재료는 에칭 정지층(etch stop layer)에 의해 분리되는 상부층 및 바닥층을 포함함 - 와,
    상기 캐비티에 다이(die)를 부착하는 단계와,
    상기 다이에 인접하여 그리고 상기 캐리어 재료의 바닥층 위에 유전체 재료를 형성하는 단계와,
    상기 유전체 재료 위에 층을 구축함으로써 코어리스 기판(coreless substrate)을 형성하는 단계와,
    상기 캐리어 재료의 상기 바닥층으로부터 상기 캐리어 재료의 상부층 및 상기 에칭 정지층을 제거하는 단계를 포함하되,
    상기 캐리어 재료의 상기 바닥층은 여전히 상기 코어리스 기판에 부착되어 있는
    방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 캐리어 재료의 상기 바닥층은 히트 스프레더(heat spreader), EMI 차폐 구조 및 보강재 중 적어도 하나를 포함하는
    방법.
  4. 제 3 항에 있어서,
    상기 보강재는 상기 다이 주변의 구리 링을 포함하는
    방법.
  5. 제 1 항에 있어서,
    상기 캐리어 재료의 상부층 및 에칭 정지층이 상기 코어리스 기판 위에 배치되어 있는 동안 상기 캐리어 재료의 상부층 및 상기 에칭 정지층을 제거하는 단계를 더 포함하는
    방법.
  6. 제 4 항에 있어서,
    상기 보강재는 접착제 없이 상기 기판에 부착되는
    방법.
  7. 제 1 항에 있어서,
    상기 캐리어 재료는 구리를 포함하는
    방법.
  8. 제 1 항에 있어서,
    상기 코어리스 기판은 코어리스 범프리스 빌드업층 패키지(coreless, bumpless, buil up layer package)의 일부를 포함하는
    방법.
  9. 캐리어 재료에 다이를 부착하는 단계 - 상기 캐리어 재료는 에칭 정지층에 의해 분리되는 상부층 및 바닥층을 포함함 - 와,
    상기 다이에 인접하여 그리고 상기 캐리어 재료의 바닥층 위에 유전체 재료를 형성하는 단계와,
    다이 영역내에 다이 패드 상호접속 구조체를 형성하는 단계와,
    상기 캐리어 재료의 바닥층과 접속하기 위해 다이가 없는 영역내에 비아를 형성하는 단계와,
    상기 유전체 재료 위에 층을 구축함으로써 코어리스 기판을 형성하는 단계와,
    상기 캐리어 재료의 바닥층으로부터 상기 캐리어 재료의 상부층 및 상기 에칭 정지층을 제거하는 단계를 포함하는
    방법.
  10. 제 9 항에 있어서,
    인덕터 및 PoP 랜드 구조체 중 적어도 하나를 형성하기 위해 상기 캐리어 재료의 바닥층을 패터닝하는 단계를 더 포함하는
    방법.
  11. 제 9 항에 있어서,
    상기 캐리어 재료의 바닥층은 접착제 없이 상기 코어리스 기판에 부착되는
    방법.
  12. 제 9 항에 있어서,
    상기 코어리스 기판은 코어리스 범프리스 빌드업층 패키지의 일부를 포함하는
    방법.
  13. 제 10 항에 있어서,
    상기 PoP 랜드 구조체의 상부 표면은 코어리스 범프리스 빌드업 패키지의 상부 표면과 같은 평면에 있는
    방법.
  14. 코어리스 기판에 내장된 다이와,
    상기 다이에 인접한 유전체 재료와,
    상기 다이의 다이 패드 영역내에 배치된 다이 패드 상호접속 구조체와,
    상기 코어리스 기판 내에 배치된 적어도 하나의 기능화된 캐리어 구조체를 포함하되,
    상기 적어도 하나의 기능화된 캐리어 구조체의 상부 표면은 상기 코어리스 기판의 상부 표면과 같은 평면에 있는
    구조체.
  15. 제 14 항에 있어서,
    상기 적어도 하나의 기능화된 구조체는 구리 재료를 포함하는
    구조체.
  16. 제 14 항에 있어서,
    상기 코어리스 기판은 코어리스 범프리스 빌드업 패키지 구조체의 일부를 포함하는
    구조체.
  17. 제 14 항에 있어서,
    상기 적어도 하나의 기능화된 캐리어 구조체는 보강재, 히트 스프레더 및 EMI 차폐 구조체 중 적어도 하나를 포함하는
    구조체.
  18. 제 14 항에 있어서,
    상기 기능화된 캐리어 구조체는 상기 코어리스 기판에 접착제 없이 부착되는
    구조체.
  19. 제 18 항에 있어서,
    상기 기능화된 캐리어 구조체는 구리를 포함하는
    구조체.
  20. 제 16 항에 있어서,
    상기 다이는 상기 기능화된 캐리어 구조체의 상부 표면과 같은 평면에 있고, 상기 다이는 상기 코어리스 기판에 완전히 내장되는
    구조체.
  21. 코어리스 기판에 내장된 다이와,
    상기 다이에 인접한 유전체 재료와,
    상기 다이의 다이 패드 영역에 배치된 다이 패드 상호접속 구조체와,
    기능화된 캐리어 구조체에 접속되는, 다이가 없는 영역에 배치된 상기 코어리스 기판의 비아를 포함하되,
    상기 기능화된 캐리어 구조체는 상기 코어리스 기판 내에 배치되고, 상기 기능화된 캐리어 구조체의 상부 표면은 상기 코어리스 기판의 상부 표면과 같은 평면에 있는
    구조체.
  22. 제 21 항에 있어서,
    상기 기능화된 캐리어 구조체는 구리 재료를 포함하는
    구조체.
  23. 제 21 항에 있어서,
    상기 코어리스 기판은 코어리스 범프리스 빌드업 패키지 구조체의 일부를 포함하는
    구조체.
  24. 제 21 항에 있어서,
    상기 기능화된 캐리어 구조체는 인덕터 및 PoP 랜드 구조체 중 적어도 하나를 포함하는
    구조체.
  25. 제 24 항에 있어서,
    상기 PoP 랜드 구조체의 상부 표면은 코어리스 범프리스 빌드업 패키지의 상부 표면과 같은 평면에 있는
    구조체.
  26. 제 25 항에 있어서,
    상기 코어리스 범프리스 빌드업 패키지는 인터포저(interposer)를 포함하지 않는
    구조체.
  27. 제 24 항에 있어서,
    상기 적어도 하나의 인덕터는 상기 다이와 인접한 적어도 하나의 나선형 인덕터를 포함하고,
    상기 적어도 하나의 나선형 인덕터의 상부 표면은 상기 다이의 상부 표면과 같은 평면에 있는
    구조체.
  28. 제 21 항에 있어서,
    상기 구조체에 통신 가능하게 연결되는 버스와,
    상기 버스에 통신 가능하게 연결되는 DRAM을 포함하는 시스템을 더 포함하는
    구조체.
  29. 제 21 항에 있어서,
    상기 다이는 상기 기능화된 캐리어 구조체의 상부 표면과 같은 평면에 있고, 상기 다이는 상기 코어리스 기판에 완전히 내장되는
    구조체.
  30. 제 21 항에 있어서,
    상기 기능화된 캐리어 구조체는 상기 코어리스 기판에 접착제 없이 부착되는
    구조체.
KR1020127025347A 2010-04-16 2011-04-15 코어리스 패키지를 갖는 기능화된 캐리어 구조체 형성 방법 KR101409113B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/761,782 US8618652B2 (en) 2010-04-16 2010-04-16 Forming functionalized carrier structures with coreless packages
US12/761,782 2010-04-16
PCT/US2011/032794 WO2011130717A2 (en) 2010-04-16 2011-04-15 Forming functionalized carrier structures with coreless packages

Publications (2)

Publication Number Publication Date
KR20120134133A KR20120134133A (ko) 2012-12-11
KR101409113B1 true KR101409113B1 (ko) 2014-06-17

Family

ID=44787629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127025347A KR101409113B1 (ko) 2010-04-16 2011-04-15 코어리스 패키지를 갖는 기능화된 캐리어 구조체 형성 방법

Country Status (9)

Country Link
US (3) US8618652B2 (ko)
EP (2) EP2999318B1 (ko)
JP (1) JP5661913B2 (ko)
KR (1) KR101409113B1 (ko)
CN (1) CN102834906B (ko)
HK (1) HK1179751A1 (ko)
SG (1) SG183881A1 (ko)
TW (2) TWI556371B (ko)
WO (1) WO2011130717A2 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8901724B2 (en) * 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8431438B2 (en) * 2010-04-06 2013-04-30 Intel Corporation Forming in-situ micro-feature structures with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8623699B2 (en) * 2010-07-26 2014-01-07 General Electric Company Method of chip package build-up
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US9490196B2 (en) 2011-10-31 2016-11-08 Intel Corporation Multi die package having a die and a spacer layer in a recess
WO2013074061A1 (en) * 2011-11-14 2013-05-23 Intel Corporation Controlled solder-on-die integrations on packages and methods of assembling same
US9224674B2 (en) 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
US9685390B2 (en) 2012-06-08 2017-06-20 Intel Corporation Microelectronic package having non-coplanar, encapsulated microelectronic devices and a bumpless build-up layer
US9320149B2 (en) * 2012-12-21 2016-04-19 Intel Corporation Bumpless build-up layer package including a release layer
US9520350B2 (en) * 2013-03-13 2016-12-13 Intel Corporation Bumpless build-up layer (BBUL) semiconductor package with ultra-thin dielectric layer
KR102192356B1 (ko) 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
US9443789B2 (en) * 2013-09-11 2016-09-13 Harris Corporation Embedded electronic packaging and associated methods
TWI542263B (zh) * 2014-07-31 2016-07-11 恆勁科技股份有限公司 中介基板及其製法
US9941219B2 (en) 2014-09-19 2018-04-10 Intel Corporation Control of warpage using ABF GC cavity for embedded die package
US10306777B2 (en) * 2014-12-15 2019-05-28 Bridge Semiconductor Corporation Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
US10269722B2 (en) 2014-12-15 2019-04-23 Bridge Semiconductor Corp. Wiring board having component integrated with leadframe and method of making the same
US9947625B2 (en) 2014-12-15 2018-04-17 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener and method of making the same
US10217710B2 (en) 2014-12-15 2019-02-26 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same
US9502368B2 (en) * 2014-12-16 2016-11-22 Intel Corporation Picture frame stiffeners for microelectronic packages
US20160268213A1 (en) * 2015-03-09 2016-09-15 Intel Corporation On Package Floating Metal/Stiffener Grounding to Mitigate RFI and SI Risks
US10062663B2 (en) 2015-04-01 2018-08-28 Bridge Semiconductor Corporation Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same
US10177130B2 (en) 2015-04-01 2019-01-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US9985010B2 (en) * 2015-05-22 2018-05-29 Qualcomm Incorporated System, apparatus, and method for embedding a device in a faceup workpiece
US9786618B2 (en) * 2015-11-16 2017-10-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN108701680B (zh) * 2016-03-31 2023-05-30 英特尔公司 带有使用金属层和通孔的电磁干扰屏蔽的半导体封装
US11189576B2 (en) 2016-08-24 2021-11-30 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
US9900976B1 (en) 2016-12-12 2018-02-20 Intel Corporation Integrated circuit package including floating package stiffener
US10256198B2 (en) * 2017-03-23 2019-04-09 Intel Corporation Warpage control for microelectronics packages
SG10201705250QA (en) 2017-06-23 2019-01-30 Thales Solutions Asia Pte Ltd Interposer and substrate incorporating same
TWI655739B (zh) * 2018-04-19 2019-04-01 南亞電路板股份有限公司 封裝結構及其形成方法
WO2021022566A1 (zh) * 2019-08-08 2021-02-11 深圳市汇顶科技股份有限公司 安全芯片、安全芯片的制备方法和电子设备
CN114937633B (zh) * 2022-07-25 2022-10-18 成都万应微电子有限公司 一种射频芯片系统级封装方法及射频芯片系统级封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209689A (ja) * 2004-01-20 2005-08-04 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006222400A (ja) * 2005-02-14 2006-08-24 Sumitomo Bakelite Co Ltd 接着剤、半導体装置及び半導体装置の製造方法

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01258458A (ja) * 1988-04-08 1989-10-16 Nec Corp ウェーハ集積型集積回路
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5527741A (en) 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5841193A (en) 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP3832102B2 (ja) * 1998-08-10 2006-10-11 ソニー株式会社 半導体装置の製造方法
TWI255853B (en) 1998-08-21 2006-06-01 Kirin Brewery Method for modifying chromosomes
US6306680B1 (en) 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
US6239482B1 (en) 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
US6242282B1 (en) 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6555908B1 (en) 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
US6426545B1 (en) 2000-02-10 2002-07-30 Epic Technologies, Inc. Integrated circuit structures and methods employing a low modulus high elongation photodielectric
US6396148B1 (en) 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
US6586836B1 (en) 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6734534B1 (en) 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6489185B1 (en) 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6713859B1 (en) 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6617682B1 (en) 2000-09-28 2003-09-09 Intel Corporation Structure for reducing die corner and edge stresses in microelectronic packages
US6709898B1 (en) 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US6890829B2 (en) * 2000-10-24 2005-05-10 Intel Corporation Fabrication of on-package and on-chip structure using build-up layer process
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6703400B2 (en) 2001-02-23 2004-03-09 Schering Corporation Methods for treating multidrug resistance
US6706553B2 (en) 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
US6888240B2 (en) 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
DE10121126A1 (de) * 2001-04-30 2002-11-07 Intec Holding Gmbh Identifikationsträger und Verfahren zu dessen Herstellung
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US6586276B2 (en) 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
US7173329B2 (en) * 2001-09-28 2007-02-06 Intel Corporation Package stiffener
US6580611B1 (en) 2001-12-21 2003-06-17 Intel Corporation Dual-sided heat removal system
US6841413B2 (en) 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
JP2004058578A (ja) * 2002-07-31 2004-02-26 Hitachi Metals Ltd キャリア付き積層金属箔及びそれを用いたパッケージの製造方法
JP4094494B2 (ja) * 2002-08-23 2008-06-04 新光電気工業株式会社 半導体パッケージ
JP4199588B2 (ja) * 2003-04-25 2008-12-17 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
US7242097B2 (en) * 2003-06-30 2007-07-10 Intel Corporation Electromigration barrier layers for solder joints
US6864165B1 (en) * 2003-09-15 2005-03-08 International Business Machines Corporation Method of fabricating integrated electronic chip with an interconnect device
TWM249376U (en) * 2003-11-06 2004-11-01 Chipmos Technologies Inc Image sensor with low noise
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2006032379A (ja) * 2004-07-12 2006-02-02 Akita Denshi Systems:Kk 積層半導体装置及びその製造方法
US7442581B2 (en) 2004-12-10 2008-10-28 Freescale Semiconductor, Inc. Flexible carrier and release method for high volume electronic package fabrication
JP4602208B2 (ja) * 2004-12-15 2010-12-22 新光電気工業株式会社 電子部品実装構造体及びその製造方法
US7109055B2 (en) 2005-01-20 2006-09-19 Freescale Semiconductor, Inc. Methods and apparatus having wafer level chip scale package for sensing elements
US7160755B2 (en) 2005-04-18 2007-01-09 Freescale Semiconductor, Inc. Method of forming a substrateless semiconductor package
JP4452222B2 (ja) 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
KR100726240B1 (ko) 2005-10-04 2007-06-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
TWI281737B (en) * 2005-12-13 2007-05-21 Via Tech Inc Chip package and coreless package substrate thereof
US7425464B2 (en) 2006-03-10 2008-09-16 Freescale Semiconductor, Inc. Semiconductor device packaging
TWI294678B (en) 2006-04-19 2008-03-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
US7892882B2 (en) 2006-06-09 2011-02-22 Freescale Semiconductor, Inc. Methods and apparatus for a semiconductor device package with improved thermal performance
JP2008010705A (ja) * 2006-06-30 2008-01-17 Phoenix Precision Technology Corp チップ埋め込み基板のパッケージ構造
US20080006936A1 (en) * 2006-07-10 2008-01-10 Shih-Ping Hsu Superfine-circuit semiconductor package structure
TWI303868B (en) * 2006-08-01 2008-12-01 Phoenix Prec Technology Corp A plate having a chip embedded therein and the manufacturing method of the same
US7723164B2 (en) 2006-09-01 2010-05-25 Intel Corporation Dual heat spreader panel assembly method for bumpless die-attach packages, packages containing same, and systems containing same
US7659143B2 (en) 2006-09-29 2010-02-09 Intel Corporation Dual-chip integrated heat spreader assembly, packages containing same, and systems containing same
US7476563B2 (en) 2006-11-17 2009-01-13 Freescale Semiconductor, Inc. Method of packaging a device using a dielectric layer
US7588951B2 (en) 2006-11-17 2009-09-15 Freescale Semiconductor, Inc. Method of packaging a semiconductor device and a prefabricated connector
US7632715B2 (en) 2007-01-05 2009-12-15 Freescale Semiconductor, Inc. Method of packaging semiconductor devices
US20080192776A1 (en) 2007-02-09 2008-08-14 Fleming Kristoffer D Mechanism for increasing UWB MAC efficiency and bandwidth via the period inclusion of PHY preambles for synchronization
US8039309B2 (en) * 2007-05-10 2011-10-18 Texas Instruments Incorporated Systems and methods for post-circuitization assembly
US7648858B2 (en) 2007-06-19 2010-01-19 Freescale Semiconductor, Inc. Methods and apparatus for EMI shielding in multi-chip modules
US7863090B2 (en) 2007-06-25 2011-01-04 Epic Technologies, Inc. Packaged electronic modules and fabrication methods thereof implementing a cell phone or other electronic system
US7595226B2 (en) 2007-08-29 2009-09-29 Freescale Semiconductor, Inc. Method of packaging an integrated circuit die
US7651889B2 (en) 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US20090072382A1 (en) 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
US20090079064A1 (en) 2007-09-25 2009-03-26 Jiamiao Tang Methods of forming a thin tim coreless high density bump-less package and structures formed thereby
US9941245B2 (en) 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
US7851905B2 (en) 2007-09-26 2010-12-14 Intel Corporation Microelectronic package and method of cooling an interconnect feature in same
JP2009099752A (ja) * 2007-10-17 2009-05-07 Kyushu Institute Of Technology 半導体パッケージ及びその製造方法
TWI393229B (zh) * 2007-12-04 2013-04-11 Unimicron Technology Corp 封裝基板的製作方法及其結構
JP4833192B2 (ja) * 2007-12-27 2011-12-07 新光電気工業株式会社 電子装置
JP5224845B2 (ja) * 2008-02-18 2013-07-03 新光電気工業株式会社 半導体装置の製造方法及び半導体装置
US8035216B2 (en) 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
US8058723B2 (en) * 2008-03-19 2011-11-15 Phoenix Precision Technology Corporation Package structure in which coreless substrate has direct electrical connections to semiconductor chip and manufacturing method thereof
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
TWI402017B (zh) * 2008-07-23 2013-07-11 Nec Corp 半導體裝置及其製造方法
KR101058621B1 (ko) * 2009-07-23 2011-08-22 삼성전기주식회사 반도체 패키지 및 이의 제조 방법
US20110108999A1 (en) 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8891246B2 (en) 2010-03-17 2014-11-18 Intel Corporation System-in-package using embedded-die coreless substrates, and processes of forming same
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) * 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8431438B2 (en) 2010-04-06 2013-04-30 Intel Corporation Forming in-situ micro-feature structures with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8264849B2 (en) 2010-06-23 2012-09-11 Intel Corporation Mold compounds in improved embedded-die coreless substrates, and processes of forming same
US20110316140A1 (en) 2010-06-29 2011-12-29 Nalla Ravi K Microelectronic package and method of manufacturing same
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8623699B2 (en) 2010-07-26 2014-01-07 General Electric Company Method of chip package build-up
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8786066B2 (en) 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
US20120112336A1 (en) 2010-11-05 2012-05-10 Guzek John S Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package
US20120139095A1 (en) 2010-12-03 2012-06-07 Manusharow Mathew J Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
US8508037B2 (en) 2010-12-07 2013-08-13 Intel Corporation Bumpless build-up layer and laminated core hybrid structures and methods of assembling same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209689A (ja) * 2004-01-20 2005-08-04 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006222400A (ja) * 2005-02-14 2006-08-24 Sumitomo Bakelite Co Ltd 接着剤、半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
EP2999318B1 (en) 2020-09-30
JP5661913B2 (ja) 2015-01-28
HK1179751A1 (zh) 2013-10-04
US20110254124A1 (en) 2011-10-20
US20150179559A1 (en) 2015-06-25
WO2011130717A3 (en) 2012-03-01
EP2559062B1 (en) 2015-11-04
TW201208011A (en) 2012-02-16
SG183881A1 (en) 2012-11-29
TWI476875B (zh) 2015-03-11
TWI556371B (zh) 2016-11-01
CN102834906A (zh) 2012-12-19
US8987065B2 (en) 2015-03-24
EP2999318A1 (en) 2016-03-23
EP2559062A4 (en) 2013-10-16
WO2011130717A2 (en) 2011-10-20
EP2559062A2 (en) 2013-02-20
US20140084467A1 (en) 2014-03-27
KR20120134133A (ko) 2012-12-11
US9257380B2 (en) 2016-02-09
CN102834906B (zh) 2016-01-06
US8618652B2 (en) 2013-12-31
TW201530710A (zh) 2015-08-01
JP2013524491A (ja) 2013-06-17

Similar Documents

Publication Publication Date Title
KR101409113B1 (ko) 코어리스 패키지를 갖는 기능화된 캐리어 구조체 형성 방법
KR101409094B1 (ko) 코어리스 패키지를 갖는 전자기 간섭 차폐를 위한 금속 충진 다이 이면 필름 형성 방법
US10541232B2 (en) Recessed and embedded die coreless package
US9214439B2 (en) Forming in-situ micro-feature structures with coreless packages

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 5