Nothing Special   »   [go: up one dir, main page]

KR101192925B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101192925B1
KR101192925B1 KR20100129948A KR20100129948A KR101192925B1 KR 101192925 B1 KR101192925 B1 KR 101192925B1 KR 20100129948 A KR20100129948 A KR 20100129948A KR 20100129948 A KR20100129948 A KR 20100129948A KR 101192925 B1 KR101192925 B1 KR 101192925B1
Authority
KR
South Korea
Prior art keywords
furnace
solder bumps
carboxylic acid
acid gas
temperature
Prior art date
Application number
KR20100129948A
Other languages
English (en)
Other versions
KR20120068357A (ko
Inventor
가나코 사와다
히데오 아오키
나오유키 고무타
고지 오기소
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Priority to KR20100129948A priority Critical patent/KR101192925B1/ko
Publication of KR20120068357A publication Critical patent/KR20120068357A/ko
Application granted granted Critical
Publication of KR101192925B1 publication Critical patent/KR101192925B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

제1 실시형태에 있어서, 제1 땜납 범프를 갖는 제1 기판과 제2 땜납 범프를 갖는 제2 기판을, 땜납 범프끼리 가고정하면서 적층한 후에 로 안에 배치한다. 로 안을 배기하여 감압 분위기로 한 후에 카르복실산 가스를 도입한다. 카르복실산 가스의 도입 후의 로 안의 온도를 상승시키면서, 카르복실산 가스에 의한 산화막의 환원 온도 이상이며 땜납 범프의 용융 온도 미만의 온도 대역에서, 로 안을 배기하여 감압 분위기로 한다. 로 안의 온도를 땜납 범프의 용융 온도 이상의 온도 대역까지 상승시키고, 제1 땜납 범프와 제2 땜납 범프를 용융시켜 접합한다.

Description

반도체 장치의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 개괄적으로 반도체 장치를 제조하는 방법에 관한 것이다.
최근, 반도체칩의 다핀화, 미세 피치화, 신호 속도의 고속화에 대응하기 위해, 배선?접속 길이가 짧은 실장 방식으로서 플립칩 접속을 적용한 반도체 장치가 사용되고 있다. 반도체칩 간의 접속이나 반도체칩과 실리콘 인터포저(silicon interposer)와의 접속에 플립칩 접속을 적용하는 경우, 상하측 칩(반도체칩이나 실리콘 인터포저)의 전극 패드 위에 각각 땜납 범프를 형성하고, 이들 땜납 범프가 대향하도록 정렬하여 적층한 후, 땜납 범프를 가열?용융시켜 접속한다.
통상은 땜납 범프 표면의 산화막을 제거하기 위해, 플럭스제를 땜납 범프 표면에 도포한 후, 상하측 칩을 정렬하여 적층한다. 다음에 리플로우 로(爐)에서 땜납 범프를 가열?용융시켜 접속한 후, 플럭스제를 세정하여 제거한다. 그러나, 땜납 범프 자체의 미소화나 형성 피치의 미세화에 수반하여, 플럭스제를 완전히 세정하는 것이 어려워지고 있다. 이 때문에 플럭스제의 잔사가 문제가 된다.
그래서, 포름산 등의 카르복실산으로 땜납 범프 표면의 산화막을 제거하면서, 땜납 범프를 가열?용융시켜 접속하는 것이 검토되고 있다. 일본 특허 공개 제2001-244618호 공보나 일본 특허 공개 제2001--244283호 공보에는, 땜납 범프를 갖는 반도체칩을 배선 기판 위에 탑재한 상태로, 카르복실산 가스를 포함하는 감압 분위기 속에 배치하고, 그와 같은 분위기 속에서 땜납 범프를 가열?용융시키는 것이 기재되어 있다. 카르복실산 가스를 포함하는 감압 분위기 속에서 가열함으로써, 땜납 범프 표면의 산화막을 제거하는 동시에, 땜납 가열 시에 발생하는 가스에 기인하는 땜납 범프(땜납층) 내의 보이드를 제거한다.
상하측 칩에 형성된 땜납 범프끼리를 접속하는 경우에는, 땜납 범프끼리를 가(假)고정한 후에 리플로우 로 안에 배치된다. 이 경우, 땜납 범프 간의 가고정 계면(접촉 계면)에 표면 산화막이 맞물리기 때문에, 땜납 범프 간의 접속성의 향상과 용융 후의 땜납 범프 내에 발생하는 보이드의 억제를 양립시키는 것이 어렵다.
일 실시형태에 있어서, 반도체 장치의 제조 방법은, 제1 땜납 범프를 갖는 제1 기판 위에, 제2 땜납 범프를 갖는 제2 기판을, 제1 땜납 범프와 제2 땜납 범프를 가고정하면서 적층하는 공정과, 제1 땜납 범프와 제2 땜납 범프를 가고정한 제1 기판과 제2 기판의 적층체를 로 안에 배치하는 공정과, 적층체가 배치된 로 안을 배기하여 감압 분위기로 하는 공정과, 감압 분위기의 로 안에 카르복실산 가스를 도입하는 공정과, 카르복실산 가스의 도입 후 로 안의 온도를 상승시키면서, 카르복실산 가스에 의한 제1 및 제2 땜납 범프의 산화막의 환원 온도 이상이며 제1 및 제2 땜납 범프의 용융 온도 미만의 온도 대역에서, 로 안을 배기하여 감압 분위기로 하는 공정과, 감압 분위기의 로 안의 온도를 제1 및 제2 땜납 범프의 용융 온도 이상의 온도 대역까지 상승시키고, 제1 땜납 범프와 제2 땜납 범프를 용융시켜 접합하는 공정을 포함한다.
다른 실시형태에 있어서, 반도체 장치의 제조 방법은, 제1 땜납 범프를 갖는 제1 기판 위에 제2 땜납 범프를 갖는 제2 기판을, 제1 땜납 범프와 제2 땜납 범프를 가고정하면서 적층하는 공정과, 제1 땜납 범프와 제2 땜납 범프를 가고정한 제1 기판과 제2 기판의 적층체를 로 안에 배치하는 공정과, 적층체가 배치된 로 안을 배기하여 감압 분위기로 하는 공정과, 감압 분위기의 로 안의 온도를 제1 및 제2 땜납 범프의 용융 온도 이상의 온도 대역까지 상승시키고, 제1 땜납 범프와 제2 땜납 범프를 용융시켜 접합하는 공정을 포함한다. 카르복실산 가스는 적어도 제1 및 제2 땜납 범프의 용융 온도 이상의 온도 대역의 로 안에, 로 안의 압력을 5×103 Pa～3×104 Pa의 범위로 유지하면서, 카르복실산 농도가 0.1 체적%～2.8 체적%의 범위가 되도록 도입된다.
땜납 범프 간의 접속성의 향상과 용융 후의 땜납 범프 내에 발생하는 보이드의 억제를 양립시킬 수 있는 반도체 장치의 제조 방법을 제공한다.
도 1a 내지 도 1c는 제1 실시형태에 의한 반도체 장치의 제조 공정을 도시하는 단면도이다.
도 2는 도 1에 도시하는 반도체 장치의 제조 공정에서의 땜납 범프의 상태를 확대하여 도시하는 단면도이다.
도 3은 도 1에 도시하는 반도체 장치의 제조 공정에서의 땜납 범프끼리를 가고정한 상태를 확대하여 도시하는 단면도이다.
도 4는 제1 실시형태에서의 땜납 범프 표면의 산화막의 제거 공정과 땜납 범프의 용융 공정의 압력 및 온도 프로파일을 도시하는 도면이다.
도 5는 도 4에 도시하는 압력 및 온도 프로파일의 변형예를 도시하는 도면이다.
도 6은 도 4에 도시하는 압력 및 온도 프로파일의 다른 변형예를 도시하는 도면이다.
도 7은 제2 실시형태에서의 땜납 범프 표면의 산화막의 제거 공정과 땜납 범프의 용융 공정의 압력 및 온도 프로파일을 도시하는 도면이다.
도 8은 도 7에 도시하는 압력 및 온도 프로파일의 변형예를 도시하는 도면이다.
(제1 실시형태)
도 1a～도 1c는 제1 실시형태에 의한 반도체 장치의 제조 공정을 도시하는 단면도이다. 도 1a에 도시하는 바와 같이, 제1 땜납 범프(1)를 갖는 제1 기판(2)과, 제2 땜납 범프(3)를 갖는 제2 기판(4)을 준비한다. 제1 및 제2 기판(2, 4)은 예컨대 반도체칩[실리콘(Si)칩 등]이나 실리콘(Si) 인터포저이다. 제1 및 제2 기판(2, 4)에 있어서의 조합은, 예컨대 제1 반도체칩(2)과 제2 반도체칩(4)의 조합, Si 인터포저(2)와 반도체칩(4)의 조합, 반도체칩(2)과 Si 인터포저(4)의 조합 등, 특별히 한정되는 것은 아니다.
제1 및 제2 땜납 범프(1, 3)는 기판(2, 4)의 미리 정해진 영역 내에 매트릭스형으로 배열된다. 땜납 범프(1, 3)는 도 2에 도시하는 바와 같이, 기판(2, 4)의 표면측에 설치된 전극 패드(5, 7) 위에 배리어 금속층(6, 8)을 사이에 두고 형성된다. 땜납 범프(1, 3)의 구성 재료로서는, 예컨대 Sn-Ag계 땜납 합금, Sn-Cu계 땜납 합금, Sn-Ag-Cu계 땜납 합금, Sn-Bi계 땜납 합금, Sn-In계 땜납 합금 등의 무납 땜납 합금, 또는 Sn-Pb계 땜납 합금이 이용된다. 땜납 범프(1, 3)는 납을 실질적으로 포함하지 않는 무납 땜납 및 납 땜납 중 어느 것이어도 좋다.
땜납 범프(1, 3)는 예컨대 도금법으로 형성되거나, 또는 땜납 합금으로 이루어지는 미소 볼을 이용하여 형성된다. 전극 패드(5, 7) 위에 형성된 직후의 땜납 범프(1, 3)의 표면에는 산화막이 존재하지 않지만, 시간이 경과하면 도 2에 도시하는 바와 같이 땜납 범프(1, 3)의 표면이 산화된다. 땜납 범프(1, 3)의 표면에 형성된 산화막(9)은, 땜납 범프(1, 3)끼리 용융시켜 접속할 때에 땜납 범프(1, 3) 간의 저항을 증대시키거나, 또한 땜납 범프(1, 3) 간에 접속 불량을 발생시키는 요인이 된다. 이 때문에, 땜납 범프(1, 3)를 가열?용융시키기 전에, 땜납 범프(1, 3) 표면의 산화막(9)을 제거해야 한다.
제1 기판(2)과 제2 기판(4)을 플립칩 접속함에 있어서, 우선 제1 땜납 범프(1)와 제2 땜납 범프(3)를 정렬하면서, 제1 기판(2) 위에 제2 기판(4)을 적층한다. 이 때에, 도 1b 및 도 3에 도시하는 바와 같이, 제1 땜납 범프(1)와 제2 땜납 범프(3)를 가고정한다. 가고정은 다음 공정[산화막(9)의 제거 공정]에 투입할 때에 상하측 기판(2, 4)이 떨어지지 않을 정도의 강도를 얻을 수 있으면 된다. 땜납 범프(1, 3)의 가고정에는, 초음파 플립칩 본더에 의한 실온하에서의 초음파와 하중 인가, 펄스 히터 가열형 플립칩 본더에 의한 땜납의 융점 부근 온도와 하중 인가 등이 적용된다.
제1 땜납 범프(1)와 제2 땜납 범프(3)의 가고정은, 이들 표면에 산화막(9)이 존재하고 있는 상태에서 실시되기 때문에, 제1 땜납 범프(1)와 제2 땜납 범프(3)의 접촉 계면에는 산화막(9)이 맞물린 상태가 된다. 단, 제1 땜납 범프(1)와 제2 땜납 범프(3)는 가고정된 상태이기 때문에, 제1 땜납 범프(1)와 제2 땜납 범프(3)의 접촉 계면에는 도 3에 도시하는 바와 같이 간극(G)이 존재한다. 이러한 접촉 계면의 간극(G)을 이용하여, 접촉 계면에 맞물린 산화막(9)을 포함해서, 땜납 범프(1, 3)의 표면에 존재하는 산화막(9)을 카르복실산 가스로 제거한 후에, 땜납 범프(1, 3)를 가열?용융한다. 땜납 범프(1, 3)의 가고정은, 가고정에 의한 땜납 범프(1, 3)의 접속 면적이 땜납 범프(1, 3)의 양쪽에 있어서, 범프 직경이 최대가 되는 지점에서의 단면적의 10% 내지 60%가 되도록 실시된다. 접속 면적이 60%보다 크면, 맞물리는 산화 피막의 면적의 커져, 환원이 현저하게 어렵게 되고, 보이드 발생의 원인이 된다. 또한, 접속 면적이 40% 이하가 되면, 가고정의 강도가 저하되어, 어긋날 염려가 있다. 보다 바람직하게는 접속 면적이 20% 내지 40%가 되도록 가고정을 실시하는 것이 좋다.
땜납 범프(1, 3)의 표면에 존재하는 산화막(9)의 제거 공정과 땜납 범프(1, 3)의 가열?용융 공정에 대해서, 도 4에 도시하는 가열로 안의 압력 및 온도 프로파일을 참조하여 기술한다. 우선, 땜납 범프(1, 3)끼리를 가고정한 제1 기판(2)과 제2 기판(4)의 적층체를 가열로(리플로우 로) 안에 배치한 후, 가열로 안을 진공화하여 감압 분위기로 한다. 가열로 안에 잔류하는 산소는 땜납 범프(1, 3)를 산화시키기 때문에, 가열로 안을 대기압 상태(1.01×105 Pa)로부터 1×103 Pa 이하, 특히 5 Pa 정도의 감압 상태까지 배기하는 것이 바람직하다. 이러한 감압 분위기의 가열로 안에 카르복실산 가스를 도입한다.
카르복실산 가스는 땜납 범프(1, 3)의 표면에 존재하는 산화막(9)을 환원시켜 제거하는 것이다. 산화막(9)의 환원제로서 이용하는 카르복실산이 특별히 한정되는 것은 아니며, 예컨대 포름산, 초산, 아크릴산, 프로피온산, 옥살산, 호박산, 말론산 등의 지방족의 1가 또는 2가의 저급 카르복실산을 들 수 있다. 이들 중에서도, 그 자체의 비용이나 가스화를 위한 비용이 낮고, 또한 산화막(9)의 환원 작용이 우수하기 때문에, 포름산을 사용하는 것이 바람직하다. 또한, 이하에서는 카르복실산의 대표예로서 포름산을 이용하는 경우를 중심으로 설명하지만, 산화막(9)의 환원제로서의 카르복실산이 이것에 한정되는 것은 아니다.
가열로 안에 포름산 등의 카르복실산 가스를 도입한 후, 또는 카르복실산 가스의 도입과 대략 동시에, 미리 정해진 승온 속도(예컨대 40℃/분～50℃/분)로 가열로 안을 승온시킨다. 카르복실산 가스로서 포름산을 이용한 경우, 150℃ 이상의 온도에서 산화막(9)의 환원 작용이 발현한다. 즉, 포름산에 의한 산화막(9)의 환원 온도(T1)는 약 150℃이고, 그 이상의 온도가 되면 산화막(9)이 환원되어 제거된다. 이러한 산화막(9)의 환원 온도(T1) 이상의 온도 대역에 있어서, 땜납 범프(1, 3)를 포름산 가스 내에 예컨대 수분간 노출시키는 것에 의해, 땜납 범프(1, 3) 표면에 존재하는 산화막(9)이 환원되어 제거된다.
카르복실산 가스의 도입 후의 가열로 안의 압력은 대기압보다 낮은 상태가 되도록 설정하는 것이 바람직하다. 구체적인 로 안의 압력은 카르복실산 가스의 도입량에도 따르지만, 예컨대 8×104 Pa 이하로 하는 것이 바람직하다. 단, 이러한 상태(카르복실산 가스를 도입한 것뿐인 상태)에서 땜납 범프(1, 3)의 융점 이상의 온도까지 승온시키면, 전술한 간극(G)에 침입한 카르복실산 가스나 산화막(9)의 환원 시에 발생한 가스가 용융된 땜납 범프(1, 3)의 내부에 유입되어 보이드가 될 우려가 있다.
제1 실시형태에 있어서는, 카르복실산 가스에 의한 산화막(9)의 환원 온도(T1) 이상이며 땜납 범프(1, 3)의 용융 온도(융점 T2) 미만의 온도 대역에서, 카르복실산 가스를 제거하도록 가열로 안을 진공화한다. 즉, 가열로에 접속된 진공 펌프를 동작시켜 가열로 안의 분위기를 배기하여 감압 상태로 한다. 이와 같이, 땜납 범프(1, 3)의 융점(T2)에 도달하기 이전[땜납 범프(1, 3)를 용융시키기 이전]에, 가열로 안의 분위기를 진공 배기함으로써, 간극(G)에 침입한 카르복실산 가스나 산화막(9)의 환원 시에 발생한 가스를, 땜납 범프(1, 3) 간의 접촉 계면으로부터 제거할 수 있다.
그리고, 간극(G)에 침입한 카르복실산 가스나 산화막(9)의 환원 시에 발생한 가스를 땜납 범프(1, 3) 간의 접촉 계면[간극(G)]으로부터 제거한 후에, 땜납 범프(1, 3)를 용융함으로써, 간극(G)에 침입 또는 발생한 가스에 기인하는 보이드, 즉 용융 후의 땜납 범프(1, 3)의 내부에 발생하는 보이드를 억제하는 것이 가능해진다. 또한, 땜납 범프(1, 3)의 융점(T2)에 도달하기 전에 카르복실산 가스를 제거하여도, 그 이전 단계에서 땜납 범프(1, 3)는 카르복실산 가스에 노출되어 있기 때문에, 접촉 계면에 맞물린 산화막(9)을 포함해서, 땜납 범프(1, 3)의 표면에 존재하는 산화막(9)을 제거할 수 있다. 따라서, 땜납 범프(1, 3)의 용융 공정에서, 땜납 범프(1, 3) 간의 접속 불량이나 용융 후의 땜납 범프(1, 3)의 저항 증가를 억제하는 것이 가능해진다.
가열로 안의 분위기 가스를 배기하기 위한 진공화는 산화막(9)의 환원 온도(T1) 이상이며 땜납 범프(1, 3)의 융점(T2) 미만의 온도 대역에서 실시되는 것이 좋다. 단, 가열로의 승온 속도에도 따르지만, 가열로 안이 너무 빨리 진공 상태가 되면 땜납 범프(1, 3)를 카르복실산 가스에 노출시키는 시간이 불충분하게 될 우려가 있다. 한편, 가열로 안이 너무 늦게 진공 상태가 되면 접촉 계면으로부터 가스를 충분히 배출할 수 없을 우려가 있다. 진공화의 실시 온도는 땜납 범프(1, 3)의 융점(T2)으로부터 10℃ 낮은 온도(T2-10[℃]) 이상이며 융점(T2)으로부터 5℃ 낮은 온도(T2-5[℃]) 이하의 범위로 하는 것이 바람직하다. 또한, 땜납 범프(1, 3)를 카르복실산 가스에 노출시키는 시간이 불충분하게 되는 경우에는, 산화막(9)의 환원 온도(T1) 이상의 온도에서 미리 정해진 시간 유지하거나, 또는 그 기간의 승온 속도를 늦추도록 하여도 좋다.
땜납 범프(1, 3)의 융점(T2) 미만의 온도 대역에서의 진공화는 가열로 안의 압력이 카르복실산 가스의 도입 전의 압력과 동등해지도록 실시되는 것이 바람직하다. 구체적으로는, 산화막(9)의 환원 온도(T1) 이상이며 땜납 범프(1, 3)의 융점(T2) 미만의 온도 대역에서, 가열로 안의 압력이 1×103～1×104 Pa 정도의 감압 상태가 될 때까지, 가열로 안을 진공화하는 것이 바람직하다. 이것에 의해, 접촉 계면의 간극(G)에 침입한 카르복실산 가스나 산화막(9)의 환원 시에 발생한 가스를 주위에 확산시킬 수 있다.
여기서, 땜납 범프(1, 3) 간의 접촉 계면의 간극(G)은 좁기 때문에, 가열로 안에 카르복실산 가스를 1회 도입한 것만으로는 접촉 계면에 맞물린 산화막(9)을 모두 환원시킬 수 없는 경우가 있다. 또한, 땜납 범프(1, 3)의 직경이나 가고정 상태에 따라서는 간극(G)에 침입 또는 발생한 가스를 충분히 제거할 수 없는 경우도 생각할 수 있다. 이러한 점에 대해서는, 도 5에 도시하는 바와 같이 카르복실산 가스에 의한 산화막(9)의 환원 온도(T1) 이상의 온도 대역에서, 가열로 안으로의 카르복실산 가스의 도입 공정과 가열로 안을 진공화하는 공정(카르복실산 가스의 배기 공정)을 복수회 반복하여 실시하는 것이 바람직하다.
이와 같이, 가열로 안에 카르복실산 가스를 도입하여 산화막(9)을 환원 제거하는 처리와, 산화막(9)을 환원시킨 후의 카르복실산 가스 및 산화막(9)의 환원 시에 생긴 가스를 가열로 밖으로 배출하는 처리를 반복하여 실시함으로써, 접촉 계면에 맞물린 산화막(9)을 보다 양호하게 제거할 수 있다. 또한, 접촉 계면의 간극(G)에 침입 또는 발생한 가스에 대해서도, 보다 확실하게 배출할 수 있다. 따라서, 그 후에 땜납 범프(1, 3)를 용융시켜 접합함으로써, 땜납 범프(1, 3) 간의 접속 불량이나 용융 후의 땜납 범프(1, 3)의 저항값의 증대를 보다 확실하게 억제하면서, 용융 후의 땜납 범프(1, 3) 내에 발생하는 보이드를 억제하는 것이 가능해진다.
카르복실산 가스의 도입 공정과 가열로 안을 진공화하는 공정을 복수회 반복하여 실시하는 경우에는, 카르복실산 가스에 의한 산화막(9)의 환원 온도(T1) 이상이며 땜납 범프(1, 3)의 융점(T2) 미만의 온도 대역에서 미리 정해진 시간 유지하는 것이 바람직하다. 이것에 의해, 땜납 범프(1, 3)의 융점(T2)에 도달하기 이전에, 산화막(9)의 환원 처리와 가스의 배출 처리를 반복하여 실시할 수 있다. 카르복실산 가스의 도입 공정과 가열로 안을 진공화하는 공정의 반복 횟수는 특별히 한정되는 것은 아니지만, 이들 공정의 반복에 의한 효과와 공정 시간의 증가를 고려하면, 3～5회의 범위에서 가스 도입과 진공화를 반복하는 것이 바람직하다.
이 후, 가열로 안의 온도를 땜납 범프(1, 3)의 융점(T2) 이상의 온도 대역까지 승온시킴으로써, 땜납 범프(1, 3)를 용융시킨다. 예컨대 땜납 범프(1, 3)를 무납 땜납으로 구성한 경우, 무납 땜납의 융점은 땜납 합금의 조성에 따라 상이하지만, 대략 220℃～230℃이기 때문에, 그와 같은 온도 이상의 온도에서 가열하여 땜납 범프(1, 3)를 용융시킨다. 땜납 범프(1, 3)를 납 땜납으로 구성한 경우, 납 땜납의 융점인 183℃ 이상의 온도에서 가열하여 땜납 범프(1, 3)를 용융시킨다.
용융된 땜납 범프(1, 3)는 도 1c에 도시하는 바와 같이 일체화되어 접속부(10)를 구성한다. 제1 실시형태에서는 땜납 범프(1, 3) 간의 접촉 계면에 맞물린 산화막(9)을 제거하면서, 접촉 계면의 간극(G)에 침입 또는 발생한 가스 주위로의 확산을 촉진시킨다. 따라서, 땜납 범프(1, 3)로 양호한 접속부(형상이나 도통성 등이 우수한 접속부)(10)를 형성하면서, 접속부(10) 내의 보이드 발생을 억제할 수 있다. 즉, 전기적 및 기계적으로 우수한 접속부(10)로 기판(2, 4) 사이를 접속하는 것이 가능해진다.
그리고, 가열로 안을, 접속 구조체를 용이하게 취출할 수 있는 온도, 예컨대 100℃ 정도의 온도까지 강온시키고, 가열로 안에 질소 가스 등의 비활성 가스를 도입하여 대기압까지 복귀시킨 후에, 제1 기판(2)과 제2 기판(4)을 땜납 범프(1, 3)에 의한 접속부(10)를 통해 접속한 구조체를 가열로로부터 취출한다. 이와 같이, 가열로 내의 대기압으로의 복귀는 접속 구조체를 용이하게 취출할 수 있는 온도까지 강온시킨 후에 실시할 수도 있지만, 예컨대 도 6에 도시하는 바와 같이 가열로 안의 온도가 땜납 범프(1, 3)의 융점(T2) 이상의 온도 대역인 상태에서, 가열로 안에 질소 가스 등의 비활성 가스를 한번에 도입하여 대기압까지 복귀시키는 것도 유효하다.
이와 같이, 땜납 범프(1, 3)가 용융되는 동안에, 가열로 안의 압력을 한번에 대기압까지 복귀시킴으로써, 용융된 땜납 범프(1, 3)[용융 상태의 접속부(10)] 내에 잔존하는 미세한 기포를 눌러 찌부러뜨릴 수 있다. 즉, 땜납 범프(1, 3)의 접촉 계면의 가스에 기인하는 큰 보이드는 땜납 범프(1, 3)의 융점(T2) 미만의 온도 대역에서 가열로 안을 진공화함으로써 제거할 수 있지만, 미세한 보이드가 계면 부근에 잔류하는 경우가 있다. 이러한 미세한 보이드를, 땜납 범프(1, 3)가 용융되는 동안에 주위로부터 압력을 가하여 눌러 찌부러뜨림으로써, 한층 더 건전한 접속부(10)를 얻는 것이 가능하다.
가열로로부터 취출한 구조체[제1 기판(2)과 제2 기판(4)의 접속체]는 통상의 반도체 장치와 마찬가지로 어셈블리 공정에 보내진다. 어셈블리 공정은 반도체 장치에 따라 선택되는 것이며, 특별히 한정되는 것은 아니다. 그 일례를 기술하면, 우선 제1 기판(2)과 제2 기판(4) 사이의 간극에 열경화성의 언더필 수지를 충전하고, 이것을 큐어 처리하여 경화시킨다. 또한, 제1 기판(2)과 제2 기판(4)의 접속체를, 예컨대 배선 기판을 포함하는 제3 기판 위에 탑재한 후, 접속체와 제3 기판 사이를 와이어본딩 등으로 접속한다. 이러한 구조체를 수지 몰드한 후, 외측리드볼을 배치하여 반도체 장치(반도체 패키지)의 외부 접속 단자를 형성한다.
(제2 실시형태)
제2 실시형태에 의한 반도체 장치의 제조 공정에서는, 제1 실시형태(도 1a～도 1c, 도 2, 도 3 참조)와 마찬가지로, 제1 땜납 범프(1)와 제2 땜납 범프(3)를 정렬하면서, 제1 기판(2) 위에 제2 기판(4)을 적층한다. 제1 땜납 범프(1)와 제2 땜납 범프(3)는 가고정된다. 기판(2, 4)의 구체예, 땜납 범프(1, 3)의 구성 재료, 땜납 범프(1, 3)의 가고정 방법 등은 제1 실시형태와 같다.
다음에, 제1 실시형태와 마찬가지로, 땜납 범프(1, 3)끼리를 가고정한 제1 기판(2)과 제2 기판(4)의 적층체를 가열로(리플로우 로) 안에 배치한 후, 가열로 안을 진공화하여 감압 분위기로 한다. 가열로 안에 잔류하는 산소는 땜납 범프(1, 3)를 산화시키기 때문에, 가열로 안을 대기압 상태(1.O1×1O5 Pa)로부터 1×103 Pa 이하, 특히 5 Pa 정도의 감압 상태까지 배기하는 것이 바람직하다. 이러한 감압 분위기의 가열로 안에 카르복실산 가스를 도입하고, 가열로 안을 땜납 범프(1, 3)의 용융 온도[융점(T)] 이상의 온도까지 승온시킨다. 산화막(9)의 환원제로서는 제1 실시형태와 마찬가지로 카르복실산 가스를 사용할 수 있고, 특히 비용이나 환원 작용 면에서 포름산 가스를 사용하는 것이 바람직하다.
카르복실산 가스의 도입은 가열로 안의 압력(분위기압)을 5×103 Pa～3×104 Pa의 범위로 유지하면서 실시된다. 즉, 가열로 안을 적절한 감압 상태로 유지하면서, 가열로 안에 카르복실산 가스를 도입한다. 구체적으로는, 가열로 안의 산소를 제거하도록 진공화한 후, 계속 진공화(배기)하면서 적절한 농도와 유량의 카르복실산 가스를 계속 공급한다. 이것에 의해, 가열로 안의 카르복실산 가스의 농도를 적절한 상태로 유지한 감압 분위기 하에서, 땜납 범프(1, 3)의 용융 공정을 실시할 수 있다.
땜납 범프(1, 3)의 용융 공정에서의 가열로 안의 카르복실산 가스의 농도가 너무 높으면, 여분의 카르복실산 가스가 용융된 땜납 범프(1, 3) 내에 유입되어 보이드가 된다. 이러한 카르복실산 가스에 의한 보이드의 발생을 억제하기 위하여, 제2 실시형태에서는 땜납 범프(1, 3)의 용융 공정에서의 가열로 안의 압력을 3×104 Pa 이하로 한다. 가열로 안의 압력이 3×1O4 Pa를 초과하면, 용융된 땜납 범프(1, 3) 내에 유입되는 가스량이 증가하여, 땜납 범프(1, 3) 내에 보이드가 발생하기 쉬워진다.
이러한 감압 분위기 하에서의 카르복실산 가스의 농도에서도, 땜납 범프(1, 3) 표면의 산화막(9)은 환원되어 제거된다. 즉, 가열로 안의 카르복실산 가스의 농도를 비교적 저농도측으로 하여도, 상하측 기판(2, 4)에 설치된 땜납 범프(1, 3)를 용융시켜 접속하는 경우에는, 땜납 범프(1, 3)의 표면에 존재하는 산화막(9)을 환원하여 제거할 수 있다. 단, 가열로 안의 압력이 5×103 Pa 미만이 되면, 카르복실산 가스의 농도가 너무 낮아지기 때문에, 산화막(9)을 충분히 환원 제거할 수 없다. 이 때문에, 땜납 범프(1, 3)의 용융 공정에서의 가열로 안의 압력은 5×103 Pa 이상으로 한다.
전술한 감압 분위기 하에서의 카르복실산 가스의 도입 공정은 카르복실산 농도가 체적 비율로 0.1%～2.8%의 범위가 되도록 실시한다. 이 카르복실산 농도를 예컨대 포름산의 몰농도로 환산하면 4.1×10-4 mol/L～3.1×10-2 mol/L의 범위가 된다. 카르복실산 가스의 농도가 2.8 체적%를 초과하면, 가열로 안의 가스 농도가 증가하여 땜납 범프(1, 3) 내에 보이드가 발생하기 쉬워진다. 한편, 카르복실산 가스의 농도가 O.1 체적% 미만이면, 카르복실산 가스에 의한 산화막(9)의 환원 작용을 충분히 얻을 수 없어, 땜납 범프(1, 3) 간의 접속 불량이나 저항값의 증대를 초래할 우려가 있다.
땜납 범프(1, 3)의 용융 공정에서의 가열로 안의 압력은 1.3×1O4 Pa～2.7×1O4 Pa의 범위로 하는 것이 바람직하다. 이 때의 카르복실산 가스의 농도는 0.1 체적%～2.8 체적%의 범위, 더 나아가서는 O.1 체적%～1 체적%의 범위로 하는 것이 보다 바람직하다. 상기한 감압 분위기 하에서의 카르복실산 가스의 농도를 보다 저농도측으로 설정함으로써, 용융된 땜납 범프(1, 3) 내의 보이드를 보다 재현성 좋게 억제할 수 있다. 따라서, 카르복실산 가스의 농도는 O.1 체적%～1 체적%의 범위로 하는 것이 바람직하다.
전술한 바와 같은 로 안의 압력(분위기압) 및 카르복실산 농도로 한 가열로 안의 온도를 땜납 범프(1, 3)의 융점(T) 이상의 온도 대역까지 승온시킴으로써, 땜납 범프(1, 3)를 용융시킨다. 땜납 범프(1, 3)를 무납 땜납으로 구성한 경우, 무납 땜납의 융점은 땜납 합금의 조성에 따라 상이하지만, 대략 220℃～230℃이기 때문에, 그 온도 이상의 온도에서 가열하여 땜납 범프(1, 3)를 용융시킨다. 땜납 범프(1, 3)를 납 땜납으로 구성한 경우, 납 땜납의 융점인 183℃ 이상의 온도에서 가열하여 땜납 범프(1, 3)를 용융시킨다. 용융된 땜납 범프(1, 3)는 도 1c에 도시하는 바와 같이 일체화되어 접속부(10)를 구성한다.
땜납 범프(1, 3)의 용융 시에, 가열로 안에 존재하는 카르복실산 가스에 의해 산화막(9)이 환원 제거된다. 이 때, 가열로의 분위기압 및 가스 농도는, 산화막(9)의 환원 작용이 얻어지는 범위 내에서, 용융된 땜납 범프(1, 3) 내에 유입되는 가스량을 저감시킬 수 있는 값까지 저하되기 때문에, 카르복실산 가스가 접속부(10) 내에 유입되어 보이드가 되는 것이 억제된다. 즉, 산화막(9)을 제거하여 땜납 범프(1, 3)끼리를 양호하게 접속하고, 보이드량이 적은 양호한 접속부(10)를 얻는 것이 가능해진다. 따라서, 전기적 및 기계적으로 우수한 접속부(10)로 기판(2, 4) 사이를 접속할 수 있다.
카르복실산 가스로서 포름산을 이용한 경우, 150℃ 이상의 온도에서 산화막(9)의 환원 작용이 발현되기 때문에, 이와 같은 온도 이상이며 땜납 범프(1, 3)의 융점(T) 미만의 온도 대역에서 일정 시간 유지할 수도 있다. 이것에 의해, 산화막(9)의 제거 효과를 높일 수 있다. 단, 카르복실산 가스는 적어도 땜납 범프(1, 3)의 용융 시에 존재하면 되기 때문에, 도 8에 도시하는 바와 같이 땜납 범프(1, 3)의 용융 시[융점(T) 이상의 온도 대역]에만, 가열로 안에 카르복실산 가스를 도입되면 좋다. 카르복실산 가스는 적어도 땜납 범프(1, 3)의 용융 시에 도입되면 된다. 이 때의 분위기압이나 가스 농도는 전술한 바와 같다.
가열로 안을 상온까지 강온시키고, 가열로 안에 질소 가스 등의 비활성 가스를 도입하여 대기압까지 복귀시킨 후에, 제1 기판(2)과 제2 기판(4)을, 땜납 범프(1, 3)에 의한 접속부(10)를 통해 접속한 구조체를 가열로로부터 취출한다. 가열로로부터 취출한 구조체[제1 기판(2)과 제2 기판(4)의 접속체]는 통상의 반도체 장치와 마찬가지로 어셈블리 공정에 보내진다. 어셈블리 공정은 반도체 장치에 따라 선택되는 것이며, 특별히 한정되는 것은 아니다. 어셈블리 공정의 구체예는 제1 실시형태에서 설명한 바와 같다.
다음에, 제2 실시형태에 의한 반도체 장치의 제조 공정의 구체예에 대해서 기술한다. 우선, 무납 땜납으로 이루어지는 땜납 범프(직경: 25 ㎛)를 갖는 Si칩을 2개 준비하고, 이들 Si칩의 땜납 범프끼리를, 펄스 히터 가열형 플립칩 본더(가열 온도: 250℃)를 이용하여 가고정하였다. 이 가고정체를 가열로 안에 배치한 후, 가열로 안을 5 Pa 이하까지 진공화하였다. 그 후의 가열로 안의 분위기압과 가열로에 공급하는 포름산 가스의 농도 및 유량을 이하와 같이 조정하였다.
실시예 1에서는, 로 안의 압력을 1.3×104 Pa(100 Torr)로 설정한 가열로 안에, 미리 정해진 농도의 포름산 가스를 15 L/분의 유량으로 도입하였다. 이 때의 로 안의 포름산 농도는 1.4 체적%(6.2×10-3 mo1/L)이다. 실시예 2에서는, 로 안의 압력을 1.3×104 Pa(100 Torr)로 설정한 가열로 안에, 미리 정해진 농도의 포름산 가스를 1 L/분의 유량으로 도입하고, 희석 가스로서 질소 가스를 14 L/분의 유량으로 도입하였다. 이 때의 로 안의 포름산 농도는 O.1 체적%(4.1×10-4 mo1/L)이다.
비교예 1로서, 로 안의 압력을 8×104 Pa(600 Torr)로 설정한 가열로 안에, 미리 정해진 농도의 포름산 가스를 15 L/분의 유량으로 도입하였다. 이 때의 로 안의 포름산 온도는 8.2 체적%(3.7×10-2 mol/L)이다. 비교예 2에서는, 로 안의 압력을 8×104 Pa(600 Torr)로 설정한 가열로 안에, 미리 정해진 농도의 포름산 가스를 1 L/분의 유량으로 도입하고, 희석 가스로서 질소 가스를 14 L/분의 유량으로 도입하였다. 이 때의 로 안의 포름산 농도는 0.6 체적%(2.5×10-3 mo1/L)이다.
각 예에서의 가열로를 265℃까지 승온시키고, 그 온도에서 3분간 유지한 후에 상온까지 강온시켰다. 이와 같이 하여, 각각 2개의 Si칩의 땜납 범프끼리를 용융시켜 접합하였다. 각 예의 칩 접합체(2개의 Si칩을 땜납 범프의 용융?고화체로 접속한 구조체)를 각각 5개씩 제작하고, 각 칩의 동일 지점에서의 땜납 범프(각 162개/총 810개) 내의 보이드의 유무를 조사하였다. 땜납 범프 내의 보이드에 대해서는, 직경이 10 ㎛ 이상인 대형 보이드의 유무와 직경이 10 ㎛ 미만의 소형 보이드의 유무를 각각 조사하였다. 이들의 측정 결과를 표 1에 나타낸다.
Figure 112010083479398-pat00001
표 1로부터 명백한 바와 같이, 가열로 안의 압력을 5×103 Pa～3×104 Pa의 범위로 하고, 그 때의 포름산 농도를 0.1 체적%～2.8 체적%의 범위로 한 실시예 1, 2에서는, 비교예 1, 2에 비해 보이드가 발생한 범프수가 대폭 적은 것을 알 수 있다. 또한, 비교예 2의 결과로부터, 포름산 농도를 0.1 체적%～2.8 체적%의 범위로 하여도, 가열로 안의 압력이 3×104 Pa를 초과하는 경우에는, 충분한 보이드의 억제 효과를 얻을 수 없는 것을 알 수 있다.
상기한 실시예의 조건을 변경한 경우의 결과를 표 2에 나타낸다. 표 2에 있어서, 시료 1은 실시예 2와 동일 조건에서 땜납 범프를 용융한 것이다. 단, 온도 조건은 220℃×3분간(유지)→265℃×3분간(유지)으로 하였다. 시료 2에서는, 로 안의 압력을 2.7×104 Pa(200 Torr)로 설정한 가열로 안에, 포름산 농도가 0.2 체적%가 되도록 포름산 가스(1 L/분)와 질소 가스(14 L/분)를 도입하였다. 시료 3에서는, 로 안의 압력을 2.7×104 Pa로 설정한 가열로 안에, 포름산 농도가 O.9 체적%가 되도록 포름산 가스(5 L/분)와 질소 가스(10 L/분)를 도입하였다.
시료 4에서는, 로 안의 압력을 1.3×104 Pa(100 Torr)로 설정한 가열로 안에, 포름산 농도가 0.5 체적%가 되도록 포름산 가스(5 L/분)와 질소 가스(10 L/분)를 도입하였다. 시료 5에서는, 로 안의 압력을 1.3×104 Pa로 설정한 가열로 안에, 포름산 농도가 1.4 체적%가 되도록 포름산 가스(15 L/분)를 도입하였다. 시료 6에서는, 로 안의 압력을 2.7×104 Pa로 설정한 가열로 안에, 포름산 농도가 2.8 체적%가 되도록 포름산 가스(15 L/분)를 도입하였다.
Figure 112010083479398-pat00002
표 2에 나타내는 보이드가 발생한 범프수로부터 명백한 바와 같이, 땜납 범프의 용융 시의 분위기압을 1.3×1O4 Pa～2.7×104 Pa의 범위로 하고, 포름산 농도를 O.1 체적%～1 체적%의 범위로 설정함으로써, 보이드 억제 효과의 재현성이 향상되는 것을 알 수 있다. 또한, 표 2에는 각 시료의 칩 접합체의 도통 시험 결과를 함께 나타내고 있다. 도통 시험의 결과로부터, 어느 예에 있어서도 땜납 범프는 양호하게 용융?접합되고, 범프 표면의 산화막이 땜납 범프 간의 접속을 방해하는 경우는 없는 것을 알 수 있다.
소정의 실시형태들에 대해 설명하였지만, 이들 실시형태는 단지 예시일 뿐이며, 본 발명의 범위를 한정하려는 것이 아니다. 사실상, 본 명세서에 기술하는 신규한 방법 및 시스템은 다양한 형태로 구현될 수 있으며, 더욱이 본 명세서에 기술하는 방법 및 시스템의 형태에 있어서 다양한 생략, 대체 및 변화가 본 발명의 기술적 사상에서 벗어나는 일 없이 이루어질 수 있다. 첨부하는 특허청구범위 및 그 동류는 본 발명의 범위 및 기술적 사상 내에 있는 그러한 형태 또는 변형을 포함하려는 것이다.
1: 제1 땜납 범프 2: 제2 기판
3: 제2 땜납 범프 4: 제2 기판
5, 7: 전극 패드 6, 8: 배리어 금속층
9: 산화막 10: 접속부
G: 간극

Claims (20)

  1. 제1 땜납 범프를 갖는 제1 기판 위에, 제2 땜납 범프를 갖는 제2 기판을, 상기 제1 땜납 범프와 상기 제2 땜납 범프를 가(假)고정하면서 적층하는 공정과,
    상기 제1 땜납 범프와 상기 제2 땜납 범프를 가고정한 상기 제1 기판과 상기 제2 기판의 적층체를 로(爐) 안에 배치하는 공정과,
    상기 적층체가 배치된 상기 로 안을 배기하여 감압 분위기로 하는 공정과,
    상기 감압 분위기의 로 안에 카르복실산 가스를 도입하는 공정과,
    상기 카르복실산 가스가 도입된 상기 로 안의 온도를 상승시키면서, 상기 카르복실산 가스에 의한 상기 제1 및 제2 땜납 범프의 산화막의 환원 온도 이상이며 상기 제1 및 제2 땜납 범프의 용융 온도 미만의 온도 대역에서, 상기 로 안을 배기하여 감압 분위기로 하는 공정과,
    상기 감압 분위기의 로 안의 온도를 상기 제1 및 제2 땜납 범프의 용융 온도이상의 온도 대역까지 상승시키고, 상기 제1 땜납 범프와 상기 제2 땜납 범프를 용융시켜 접합하는 공정
    을 포함하고,
    상기 적층체가 배치된 상기 로 안을 1×103 Pa 이하의 감압 분위기까지 배기하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 제1 및 제2 땜납 범프의 표면에 형성된 산화막을, 가고정된 상기 제1 땜납 범프와 상기 제2 땜납 범프 사이에 맞물린 산화막을 포함해서, 상기 로 안에 도입된 상기 카르복실산 가스에 의해 환원시켜 제거하고, 상기 카르복실산 가스 및 상기 산화막의 환원에 의해 생긴 가스를, 상기 로 안의 배기에 의해 상기 로 밖으로 배출하는 반도체 장치의 제조 방법.
  3. 삭제
  4. 제1항에 있어서, 상기 로 안을 대기압보다 낮은 압력으로 유지하면서, 상기 카르복실산 가스를 상기 로 안에 도입하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 로 안의 압력을 8×104 Pa 이하의 감압 분위기로 유지하면서, 상기 카르복실산 가스를 상기 로 안에 도입하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서, 상기 카르복실산 가스로서 포름산 가스를 상기 로 안에 도입하는 반도체 장치의 제조 방법.
  7. 제6항에 있어서, 상기 포름산 가스가 도입된 상기 로 안을, 150℃ 이상이며 상기 제1 및 제2 땜납 범프의 용융 온도 미만의 온도 대역에서 배기하는 반도체 장치의 제조 방법.
  8. 제6항에 있어서, 상기 카르복실산 가스가 도입된 상기 로 안을, 상기 제1 및 제2 땜납 범프의 융점보다 10℃ 낮은 온도 이상이며 상기 융점보다 5℃ 낮은 온도이하의 온도 대역에서 배기하는 반도체 장치의 제조 방법.
  9. 제1항에 있어서, 상기 로 안으로의 상기 카르복실산 가스의 도입과 상기 로 안의 배기를 복수회 반복한 후, 상기 제1 땜납 범프와 상기 제2 땜납 범프를 용융시켜 접합하는 반도체 장치의 제조 방법.
  10. 제1항에 있어서, 상기 감압 분위기의 로 안의 온도가 상기 제1 및 제2 땜납 범프의 용융 온도 이상의 온도 대역인 상태에서, 상기 로 안의 압력을 대기압까지 복귀시키는 반도체 장치의 제조 방법.
  11. 제10항에 있어서, 상기 로 안에 비활성 가스를 도입하여 상기 로 안의 압력을 대기압까지 복귀시키는 반도체 장치의 제조 방법.
  12. 제1항에 있어서, 상기 제1 기판은 반도체칩 또는 실리콘 인터포저(silicon interposer)를 포함하고, 상기 제2 기판은 반도체칩 또는 실리콘 인터포저를 포함하는 것인 반도체 장치의 제조 방법.
  13. 제1 땜납 범프를 갖는 제1 기판 위에, 제2 땜납 범프를 갖는 제2 기판을, 상기 제1 땜납 범프와 상기 제2 땜납 범프를 가고정하면서 적층하는 공정과,
    상기 제1 땜납 범프와 상기 제2 땜납 범프를 가고정한 상기 제1 기판과 상기 제2 기판의 적층체를 로 안에 배치하는 공정과,
    상기 적층체가 배치된 상기 로 안을 배기하여 감압 분위기로 하는 공정과,
    상기 감압 분위기의 로 안의 온도를 상기 제1 및 제2 땜납 범프의 용융 온도 이상의 온도 대역까지 상승시키고, 상기 제1 땜납 범프와 상기 제2 땜납 범프를 용융시켜 접합하는 공정
    을 포함하고,
    적어도 상기 제1 및 제2 땜납 범프의 용융 온도 이상의 온도 대역의 상기 로 안에, 상기 로 안의 압력을 5×103 Pa～3×104 Pa의 범위로 유지하면서, 카르복실산 농도가 O.1 체적%～2.8 체적%의 범위가 되도록, 카르복실산 가스를 도입하는 반도체 장치의 제조 방법.
  14. 제13항에 있어서, 상기 감압 분위기의 로 안에 상기 카르복실산 가스를, 상기 로 안의 압력을 5×103 Pa～3×104 Pa의 범위로 유지하면서, 상기 카르복실산 농도가 0.1 체적%～2.8 체적%의 범위가 되도록 도입한 후, 상기 로 안의 온도를 상기 제1 및 제2 땜납 범프의 용융 온도 이상의 온도 대역까지 상승시키는 반도체 장치의 제조 방법.
  15. 제13항에 있어서, 상기 제1 및 제2 땜납 범프의 용융 온도 이상의 온도 대역까지 승온된 상기 감압 분위기의 로 안에 상기 카르복실산 가스를, 상기 로 안의 압력을 5×103 Pa～3×104 Pa의 범위로 유지하면서, 상기 카르복실산 농도가 0.1 체적%～2.8 체적%의 범위가 되도록 도입하는 반도체 장치의 제조 방법.
  16. 제13항에 있어서, 상기 카르복실산 가스로서 포름산 가스를 상기 로 안에 도입하는 반도체 장치의 제조 방법.
  17. 제16항에 있어서, 상기 포름산 가스를, 포름산 농도가 4.1×10-4 mol/L～3.1×10-2 mol/L의 범위가 되도록, 상기 로 안에 도입하는 반도체 장치의 제조 방법.
  18. 제13항에 있어서, 상기 로 안의 압력을 1.3×1O4 Pa～2.7×104 Pa의 범위로 유지하면서, 상기 카르복실산 가스를, 상기 카르복실산 농도가 0.1 체적%～1 체적%의 범위가 되도록, 상기 로 안에 도입하는 반도체 장치의 제조 방법.
  19. 제13항에 있어서, 상기 로 안을 1×103 Pa 이하의 감압 분위기까지 배기하는 반도체 장치의 제조 방법.
  20. 제13항에 있어서, 상기 제1 기판은 반도체칩 또는 실리콘 인터포저를 포함하고, 상기 제2 기판은 반도체칩 또는 실리콘 인터포저를 포함하는 것인 반도체 장치의 제조 방법.
KR20100129948A 2010-12-17 2010-12-17 반도체 장치의 제조 방법 KR101192925B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20100129948A KR101192925B1 (ko) 2010-12-17 2010-12-17 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100129948A KR101192925B1 (ko) 2010-12-17 2010-12-17 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120068357A KR20120068357A (ko) 2012-06-27
KR101192925B1 true KR101192925B1 (ko) 2012-10-18

Family

ID=46687061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100129948A KR101192925B1 (ko) 2010-12-17 2010-12-17 반도체 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR101192925B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006167735A (ja) 2004-12-14 2006-06-29 Hitachi Ltd 機器、構造材等の製造法
JP2010000513A (ja) 2008-06-18 2010-01-07 Sharp Corp 接合構造体の製造方法
JP2010114197A (ja) 2008-11-05 2010-05-20 Toshiba Corp 半導体部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006167735A (ja) 2004-12-14 2006-06-29 Hitachi Ltd 機器、構造材等の製造法
JP2010000513A (ja) 2008-06-18 2010-01-07 Sharp Corp 接合構造体の製造方法
JP2010114197A (ja) 2008-11-05 2010-05-20 Toshiba Corp 半導体部品の製造方法

Also Published As

Publication number Publication date
KR20120068357A (ko) 2012-06-27

Similar Documents

Publication Publication Date Title
JP5378078B2 (ja) 半導体装置の製造方法
KR102121176B1 (ko) 반도체 패키지의 제조 방법
JP3905100B2 (ja) 半導体装置とその製造方法
US8409919B2 (en) Method for manufacturing semiconductor device
WO2013108323A1 (ja) 半導体装置製造方法および半導体装置
JP5035134B2 (ja) 電子部品実装装置及びその製造方法
KR102110754B1 (ko) 반도체 칩의 제조 방법
WO2000019514A1 (fr) Boitier de semiconducteur et procede correspondant de soudage de puce
JP6197619B2 (ja) 電子装置及び電子装置の製造方法
JP2013065761A (ja) 半導体装置の製造方法および半導体装置の製造装置
CN111696875A (zh) 半导体装置的制造方法
JP6398499B2 (ja) 電子装置及び電子装置の製造方法
KR101192925B1 (ko) 반도체 장치의 제조 방법
CN102543893B (zh) 半导体器件的制造方法
KR102181706B1 (ko) 반도체 칩의 제조 방법
TWI440110B (zh) 半導體裝置之製造方法
JP2014192383A (ja) 電子部品及び電子装置の製造方法
JP2012129482A (ja) 半導体装置の製造方法
KR100896127B1 (ko) 솔더가 코팅된 전해 도금 범프 및 이를 사용하는 플립칩접합 방법
JP2011060926A (ja) 半導体装置
KR101214683B1 (ko) 반도체 장치의 제조 방법
TWI844016B (zh) 複合配線基板、半導體裝置及複合配線基板的製造方法
CA2786882A1 (en) Flip-chip mounting structure and flip-chip mounting method
JP5401996B2 (ja) 半導体装置の製造方法
Shin et al. A novel fine pitch TSV interconnection method using NCF with Zn nano-particles

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee